JP2017152546A - 撮像装置及び半導体装置 - Google Patents

Abstract

【課題】複数の半導体基板を収容体に収容する撮像装置を提供する。【解決手段】撮像装置１は、撮像領域２ａを有する第１半導体基板２と、第１半導体基板２と接合された２つの第２半導体基板３と、第１半導体基板２及び第２半導体基板３を収容する収容体４とを備える。【選択図】図２

Description

本発明は、撮像装置及び半導体装置に関するものである。

単一のチップ（半導体基板）からなる固体撮像素子をパッケージに収容した撮像装置が知られている。複数のチップ（半導体基板）を収容体に収容する撮像装置は提供されていなかった。

特開２００６−６６７９１号公報

第１の態様による撮像装置は、撮像領域を有する第１半導体基板と、前記第１半導体基板と接合された第２半導体基板と、前記第１半導体基板及び前記第２半導体基板を収容する収容体と、を備えるものである。

第２の態様による撮像装置は、前記第１の態様において、前記収容体の内側に設けられた第１電極と前記第２半導体基板の第１面に設けられた第２電極とを電気的に接続する変形可能な配線板を有し、前記第１半導体基板は前記第１面で前記収容体に固定され、前記第１電極と前記第２電極とは前記配線板により接合されるものである。

第３の態様による撮像装置は、前記第１の態様において、前記第１半導体基板は第１面で前記収容体に固定され、前記収容体の底部が配線板で構成され、前記収容体の内側に位置するように前記配線板に設けられたコネクタと、前記第２の半導体基板の前記第１面に設けられた電極に接続されかつ前記コネクタに接続される変形可能な配線板とを備えるものである。

第４の態様による撮像装置は、前記第１の態様において、前記第１半導体基板は第１面で前記収容体に固定され、前記収容体の一部を構成するリジッド部を有するフレックスリジッド基板を備え、前記フレックスリジッド基板のフレックス部が前記第２の半導体基板の前記第１面に設けられた電極に接続されたものである。

第５の態様による撮像装置は、前記第１の態様において、前記第１半導体基板は第１面で前記収容体に固定され、前記収容体内に収容されたインターポーザを備え、前記第２の半導体基板の前記第１面に設けられた第１電極と前記インターポーザの第２面に設けられた第２電極とが接合され、前記インターポーザの前記第２面に設けられた第３電極と前記収容体の内側に設けられた第４電極とを電気的に接続するボンディングワイヤを備えるものである。

第６の態様による撮像装置は、前記第１の態様において、前記第１半導体基板は第１面で前記収容体に固定され、前記収容体の内側に設けられた第１電極と前記第２の半導体基板の第２面に設けられた第２電極とを電気的に接続するボンディングワイヤを備えるものである。

第７の態様による撮像装置は、前記第２、第５及び第６のいずれかの態様において、前記収容体の内側に設けられた前記電極は、前記収容体の側部に設けられたものである。

第８の態様による撮像装置は、前記第２、第５及び第６のいずれかの態様において、前記収容体の底部が配線板で構成され、前記収容体の内側に設けられた前記電極は、前記配線板に設けられたものである。

第９の態様による撮像装置は、前記第１の態様において、前記第１半導体基板は第１面で前記収容体に固定され、前記収容体の内側に設けられた第１電極と前記第２の半導体基板の前記第１面に設けられた第２電極とを電気的に接続するボンディングワイヤを備えるものである。

第１０の態様による撮像装置は、前記第１の態様において、前記第１半導体基板は第１面で前記収容体に固定され、前記収容体の内側に設けられた第１電極と前記第２の半導体基板の前記第１面に設けられた第２電極とが樹脂コアバンプにより接続されたものである。

第１１の態様による撮像装置は、前記第１の態様において、前記第１半導体基板は第１面で前記収容体に固定され、前記収容体から前記収容体の内側に突出するように設けられた板バネをなす電極と前記第２の半導体基板の前記第１面に設けられた第２電極とが圧接されたものである。

第１２の態様による撮像装置は、前記第１乃至第１１のいずれかの態様において、前記第１半導体基板の前記第２主面の外縁領域のうち前記第２半導体基板と重なっている領域、及び／又は、前記第２半導体基板の前記第１主面の外縁領域のうち前記第１半導体基板と重なっている領域において、前記第２半導体基板側又は前記第１半導体基板側に突出した突起部分が存在し、前記突起部分は前記第２半導体基板又は前記第１半導体基板に達しておらず、前記突起部分の突起量は５μｍ以下であるものである。

第１３の態様による半導体装置は、配線が形成された基板と、一方の主面の少なくとも一部の領域が前記基板と対面するように重ねられ、前記基板と接合された半導体基板と、を備え、前記一方の主面の外縁領域のうち前記基板と重なっている領域において、前記基板側に突出した突起部分が存在し、前記突起部分は前記基板に達しておらず、前記突起部分の突起量は５μｍ以下であるものである。

第１４の態様による電子カメラは、前記第１乃至第１２のいずれかの態様による撮像装置又は前記第１３の態様による半導体装置を備えたものである。

なお、前記半導体基板は、半導体チップと称することもある。また、前記電極は電気的接点を含む。

本発明によれば、複数の半導体基板を収容体に収容する撮像装置を提供することができる。

本発明の第１の実施の形態による撮像装置を模式的に示す概略平面図である。 図１中のＸ１−Ｘ１’線に沿った概略断面図である。 図１中のＹ１−Ｙ１’線に沿った概略断面図である。 本発明の第２の実施の形態による撮像装置を模式的に示す概略平面図である。 図４中のＸ２−Ｘ２’線に沿った概略断面図である。 本発明の第３の実施の形態による撮像装置を模式的に示す概略平面図である。 図６中のＸ３−Ｘ３’線に沿った概略断面図である。 本発明の第４の実施の形態による撮像装置を模式的に示す概略平面図である。 図８中のＸ４−Ｘ４’線に沿った概略断面図である。 本発明の第５の実施の形態による撮像装置を模式的に示す概略平面図である。 図１０中のＸ５−Ｘ５’線に沿った概略断面図である。 本発明の第６の実施の形態による撮像装置を模式的に示す概略平面図である。 図１２中のＸ６−Ｘ６’線に沿った概略断面図である。 本発明の第７の実施の形態による撮像装置を模式的に示す概略平面図である。 図１４中のＸ７−Ｘ７’線に沿った概略断面図である。 本発明の第８の実施の形態による撮像装置を模式的に示す概略横断面図である。 本発明の第９の実施の形態による撮像装置を模式的に示す概略横断面図である。 本発明の第１０の実施の形態による撮像装置を模式的に示す概略横断面図である。 本発明の第１１の実施の形態による半導体装置を模式的に示す概略断面図である。 図１９中のＡ部付近の拡大図である。 図１９中の上側の半導体チップを製造する途中のウエハの一部を模式的に示す概略平面図である。 図２１中のＢ−Ｂ’線に沿った概略断面図である。 図２１に示すウエハをダイシングして、そのウエハを図１中の上側の半導体チップに個片化した状態を模式的に示す概略平面図である。 図２３中のＣ−Ｃ’線に沿った概略断面図である。 比較例による半導体装置を模式的に示す一部拡大概略断面図である。 レーザーダイシング時のレーザー出力と突起量との関係を示す図である。 レーザーダイシング時のレーザー周波数と突起量との関係を示す図である。 変形例による半導体チップを製造する途中のウエハの一部を模式的に示す概略平面図である。 図２８中のＥ−Ｅ’線に沿った概略断面図である。 図２８に示すウエハをダイシングして、そのウエハを変形例による半導体チップに個片化した状態を模式的に示す概略平面図である。 図３０中のＦ−Ｆ’線に沿った概略断面図である。 本発明の第１２の実施の形態による半導体装置を模式的に示す概略断面図である。 本発明の第１３の実施の形態による半導体装置を模式的に示す概略断面図である。 図３３中のＧ部付近の拡大図である。 本発明の第１４の実施の形態による電子カメラを模式的に示す概略断面図である。

以下、本発明による撮像装置及び半導体装置について、図面を参照して説明する。

［第１の実施の形態］

図１は、本発明の第１の実施の形態による撮像装置１を模式的に示す概略平面図である。理解を容易にするため、図１において、パッケージ本体５には、図２及び図３と同じくドットパターンを付している。図２は、図１中のＸ１−Ｘ１’線に沿った概略断面図である。図３は、図１中のＹ１−Ｙ１’線に沿った概略断面図である。図１乃至図３に示すように、互いに直交するＸ軸、Ｙ軸及びＺ軸を定義する。Ｘ軸方向のうち矢印の向きを＋Ｘ方向又は＋Ｘ側、その反対の向きを−Ｘ方向又は−Ｘ側と呼び、Ｙ軸方向及びＺ軸方向についても同様である。Ｚ軸は撮像装置１に入射する入射光の光軸の方向と一致している。これらの点は、後述する各図についても同様である。

以下の説明では、半導体基板を半導体チップと称している。

本実施の形態による撮像装置１は、撮像領域２ａを有する第１半導体チップ２と、第１半導体チップ２と接合された２つの第２半導体チップ３と、第１半導体チップ２及び第２半導体チップ３を収容する収容体４とを備えている。本実施の形態では第２半導体チップ３の数は２つとなっているが、これに限らない。

本実施の形態では、収容体４は、−Ｚ側が開口し収容体４の内部空間４ａを構成するキャビティ部を有するパッケージ本体５と、パッケージ本体５の−Ｚ側の開口を閉塞する透光性部材としての透光性板６とを有している。透光性板６の外周部が、パッケージ本体５の側壁部の−Ｚ側の面に接着剤７で接着され、内部空間４ａは封止されている。

パッケージ本体５は、例えばエポキシ樹脂等の樹脂により構成され、収容体４の内部空間４ａを形成する底面（＋Ｚ側の面）５ａ及び四方の側壁面５ｂを有している。底面５ａには、半導体チップ２の底面（＋Ｚ側の面であって、撮像領域２ａとは反対側の面。第１主面）が接着剤８により固定されている。底面５ａ及び半導体チップ２，３のＺ軸方向から見た形状は図１に示すようにそれぞれ長方形状となっており、底面５ａ及び半導体チップ２，３はそれぞれ＋Ｘ側、−Ｘ側、＋Ｙ側及び−Ｙ側の４辺を有している。側壁面５ｂは、底面５ａから−Ｚ方向に立ち上がっている。なお、パッケージ本体５の材料は、必ずしも樹脂に限定されるものではなく、例えば、セラミック等によってパッケージ本体５を構成してもよい。

本実施の形態では、半導体チップ２は、チップとして構成されたＣＭＯＳ、ＣＣＤ等のイメージセンサであり、−Ｚ側の撮像領域２ａには複数の画素（図示せず）が２次元状に配置されている。半導体チップ２は、透光性板６を介して撮像領域２ａに入射した入射光を光電変換して、画像信号を出力する。例えば、半導体チップ２には、前記画素の他に、前記画素を駆動して画像信号を読み出す読み出し回路（図示せず）が搭載され、一方の半導体チップ３には、半導体チップ３から出力される一部の画像信号に対してＡＤ変換等の処理を行う処理回路が搭載され、他方の半導体チップ３には、半導体チップ２から出力される残りの画像信号に対してＡＤ変換等の処理を行う処理回路が搭載される。

半導体チップ２の−Ｚ側の面（第２面）にその−Ｘ側の辺に沿って設けられた電極としての電極パッド（図示せず）と、−Ｘ側に配置された半導体チップ３の＋Ｚ側の面（第１面）にその＋Ｘ側の辺に沿って設けられた電極としての電極パッド（図示せず）との間が、Ａｕスタッドバンプ等のバンプ９によって電気的及び機械的に接合されている。また、半導体チップ２と−Ｘ側の半導体チップ３との間が接着剤１０によって接着され、その間の接合の機械的強度が補強されている。なお、図２では、図面表記の便宜上、バンプ９と接着剤１０とを区別して示していない。同様に、半導体チップ２の−Ｚ側の面（第２面）に＋Ｘ側の辺にその沿って設けられた電極としての電極パッド（図示せず）と、＋Ｘ側に配置された半導体チップ３の＋Ｚ側の面（第１面）にその−Ｘ側の辺に沿って設けられた電極としての電極パッド（図示せず）との間が、バンプ９によって電気的及び機械的に接合されている。また、半導体チップ２と＋Ｘ側の半導体チップ３との間が接着剤１０によって接着され、その間の接合の機械的強度が補強されている。

パッケージ本体５の側壁面５ｂの＋Ｘ側、−Ｘ側、＋Ｙ側及び−Ｙ側にそれぞれ、段部５ｃが形成されている。段部５ｃは、その−Ｚ側の面が内部空間４ａ側となるように形成され、収容体４の内側の面となっている。＋Ｘ側、−Ｘ側、＋Ｙ側及び−Ｙ側の段部５ｃにはそれぞれ、電極としての内部端子１１が設けられている。本実施の形態では、これにより、電極としての内部端子１１が、収容体４の内側に位置するように収容体４に設けられ、収容体４の内側に設けられている。パッケージ本体５の＋Ｚ側の面には、外部端子としてＢＧＡ（Ball grid array）１２が設けられている。ＢＧＡ１２に代えて他の端子を設けてもよい。各内部端子１１とＢＧＡ１２との間は、パッケージ本体５の内部に形成された導電路１３によって電気的に接続されている。

本実施の形態による撮像装置１は、−Ｘ側の半導体チップ３と−Ｘ側の内部端子１１との間を電気的に接続する−Ｘ側に配置された変形可能な配線板としてのフレキシブル配線板１４、及び、＋Ｘ側の半導体チップ３と＋Ｘ側の内部端子１１との間を電気的に接続する＋Ｘ側に配置されたフレキシブル配線板１４も、備えている。

−Ｘ側の半導体チップ３の＋Ｚ側の面にその−Ｘ側の辺に沿って設けられた電極としての電極パッド（図示せず）と、−Ｘ側のフレキシブル配線板１４の−Ｚ側の面の＋Ｘ側に設けられた電極としての電極パッド（図示せず）との間が、Ａｕスタッドバンプ等のバンプ１５によって電気的及び機械的に接合されている。また、−Ｘ側の半導体チップ３と−Ｘ側のフレキシブル配線板１４との間が接着剤１６によって接着され、その間の接合の機械的強度が補強されている。−Ｘ側のフレキシブル配線板１４の＋Ｚ側の面の−Ｘ側に設けられた電極としての電極パッド（図示せず）と−Ｘ側の内部端子１１との間がＡＣＰ（異方性導電ペースト）１７によって電気的及び機械的に接合されるとともに、−Ｘ側の半導体チップ３と−Ｘ側の段部５ｃとの間が前記電極パッド以外の箇所においてもＡＣＰ１７によって機械的に接合されている。ＡＣＰ１７に代えて、例えばバンプ及び接着剤による接合を採用してもよい。なお、図２では、図面表記の便宜上、バンプ１５と接着剤１６とを区別して示していない。

同様に、＋Ｘ側の半導体チップ３の＋Ｚ側の面にその＋Ｘ側の辺に沿って設けられた電極としての電極パッド（図示せず）と、＋Ｘ側のフレキシブル配線板１４の−Ｚ側の面の−Ｘ側に設けられた電極としての電極パッド（図示せず）との間が、バンプ１５によって電気的及び機械的に接合されている。また、＋Ｘ側の半導体チップ３と＋Ｘ側のフレキシブル配線板１４との間が接着剤１６によって接着され、その間の接合の機械的強度が補強されている。＋Ｘ側のフレキシブル配線板１４の＋Ｚ側の面の＋Ｘ側に設けられた電極としての電極パッド（図示せず）と＋Ｘ側の内部端子１１との間がＡＣＰ１７によって電気的及び機械的に接合されるとともに、＋Ｘ側の半導体チップ３と＋Ｘ側の段部５ｃとの間が前記電極パッド以外の箇所においてもＡＣＰ１７によって機械的に接合されている。

半導体チップ２の−Ｚ側の面にその＋Ｙ側の辺に沿って設けられた電極としての電極パッド（図示せず）と＋Ｙ側の内部端子１１との間が、金線等の金属線などからなるボンディングワイヤ１８によって接続されている。半導体チップ２の−Ｚ側の面にその−Ｙ側の辺に沿って設けられた電極としての電極パッド（図示せず）と−Ｙ側の内部端子１１との間が、ボンディングワイヤ１８によって接続されている。

本実施の形態によれば、複数の半導体チップ２，３を収容体４に収容する撮像装置１を提供することができる。また、本実施の形態によれば、半導体チップ３と内部端子１１との間がフレキシブル配線板１４を介して接続されているので、半導体チップ３の基板材料の熱膨張係数とパッケージ本体５の材質の熱膨張係数との間に差があっても、その差に起因して半導体チップ３と内部端子１１との間の電気的な接続部において加わる応力が低減されることから、半導体チップ３と内部端子１１との間の電気的な接続の信頼性を高めることができる。例えば、内部端子１１を半導体チップ３の直下に配置し、半導体チップ３と内部端子１１との間をＡｕスタッドバンプ等のバンプで接合してしまえば、前記熱膨張係数差に起因するバイメタル効果により環境温度変化に応じて繰り返し変化する応力が、前記バンプ接合部分に加わるため、その箇所で剥離が生じて電気的な接続の不良が生じ易く、電気的な接続の信頼性が低下してしまう。本実施の形態によれば、このような電気的な接続の不良を防止することができ、電気的な接続の信頼性を高めることができる。

なお、本実施の形態では、半導体チップ２と＋Ｙ側及び−Ｙ側の内部端子１１との間がボンディングワイヤ１８を介して接続されているので、半導体チップ２の基板材料の熱膨張係数とパッケージ本体５の材質の熱膨張係数との間に差があっても、その差に起因して半導体チップ３と＋Ｙ側及び−Ｙ側の内部端子１１との間の電気的な接続部において加わる応力は、ボンディングワイヤ１８により低減される。

なお、図面には示していないが、パッケージ本体５には、半導体チップ２等で発生する熱を収容体４の外部に放熱する放熱部材を設けてもよい。この点は、後述する各実施の形態についても同様である。

［第２の実施の形態］

図４は、本発明の第２の実施の形態による撮像装置２１を模式的に示す概略平面図である。図５は、図４中のＸ２−Ｘ２’線に沿った概略断面図である。図４及び図５において、図１乃至図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態による撮像装置２１が前記第１の実施の形態による撮像装置１と異なる所は、以下に説明する点である。

本実施の形態では、収容体４において、パッケージ本体５に代えて、パッケージ本体５の底部に相当する配線板２２、及び、パッケージ本体５の側壁部に相当し配線板２２上に接着剤２３で接着された枠部材２４が、用いられている。枠部材２４は、例えば、セラミクス又は樹脂等で構成される。

配線板２２として、例えば、多層プリント配線板が用いられる。本実施の形態では、各内部端子１１は、配線板２２の−Ｚ側の面に形成されている電極となっている。本実施の形態では、配線板２２の＋Ｚ側の面に、外部接続用のコネクタ２５が搭載されている。コネクタ２５の各端子（図示せず）と各内部端子１１との間は、配線板２２の図示しない導電路によって電気的に接続されている。本実施の形態では、半導体チップ３の＋Ｚ側の面の電極としての電極パッド（図示せず）と内部端子１１との間のＺ軸方向の高さの差が比較的大きいので、フレキシブル配線板１４は図５に示すように屈曲されている。

本実施の形態では、フレキシブル配線板１４と内部端子１１との間がＡＣＰ１７によって電気的及び機械的に接合されているが、ＡＣＰ１７に代えて、バンプ及び接着剤により電気的及び機械的に接合してもよい。なお、必要に応じて、配線板２２の＋Ｚ側の面上に、コンデンサやインダクタ等の電気・電子部品を搭載してもよい。本実施の形態では、配線板２２は、枠部材２４の外側にＸＹ平面方向にはみ出していないが、ＸＹ平面方向にはみ出すようにしてもよい。

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。また、本実施の形態によれば、配線板２２に電気・電子部品が搭載することができるので、半導体チップ２，３に対してより近い位置に電気・電子部品を配置することができる。

［第３の実施の形態］

図６は、本発明の第３の実施の形態による撮像装置３１を模式的に示す概略平面図である。図７は、図６中のＸ３−Ｘ３’線に沿った概略断面図である。図６及び図７において、図４及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態による撮像装置３１が前記第２の実施の形態による撮像装置２１と異なる所は、本実施の形態では、配線板２２の周辺部が−Ｚ方向に高く構成され、内部端子１１が−Ｚ方向に高い位置に配置されることによって、フレキシブル配線板１４が屈曲されていない点である。

本実施の形態によっても、前記第２の実施の形態と同様の利点が得られる。また、本実施の形態によれば、フレキシブル配線板１４が屈曲されていないので、より好ましい。

［第４の実施の形態］

図８は、本発明の第４の実施の形態による撮像装置４１を模式的に示す概略平面図である。図９は、図８中のＸ４−Ｘ４’線に沿った概略断面図である。図８及び図９において、図４及び図５中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態による撮像装置３１が前記第２の実施の形態による撮像装置２１と異なる所は、本実施の形態では、−Ｘ側の内部端子１１に代えて、内部空間４ａ内の−Ｘ側において配線板２２の−Ｚ側の面上にコネクタ４２が搭載され、＋Ｘ側の内部端子１１に代えて、内部空間４ａ内の＋Ｘ側において配線板２２の−Ｚ側の面上にコネクタ４２が搭載されている点である。

本実施の形態では、−Ｘ側のフレキシブル配線板１４の−Ｘ側部分が−Ｘ側のコネクタ４２に圧入され、−Ｘ側のフレキシブル配線板１４の−Ｘ側に設けられた電極としての各電極パッド（図示せず）が、コネクタ４２の各端子（図示せず）及び配線板２２の導電路（図示せず）を介して、コネクタ２５の各端子（図示せず）と電気的に接続されている。同様に、＋Ｘ側のフレキシブル配線板１４の＋Ｘ側部分が＋Ｘ側のコネクタ４２に圧入され、＋Ｘ側のフレキシブル配線板１４の＋Ｘ側に設けられた電極としての各電極パッド（図示せず）が、コネクタ４２の各端子（図示せず）及び配線板２２の導電路（図示せず）を介して、コネクタ２５の各端子（図示せず）と電気的に接続されている。

本実施の形態では、コネクタ４２は、フレキシブル配線板１４を屈曲しなくて済むように構成されているが、必ずしもこれに限らない。

本実施の形態によっても、前記第２の実施の形態と同様の利点が得られる。また、本実施の形態によれば、フレキシブル配線板１４がコネクタ４２に圧入されているので、修理等の際に、フレキシブル配線板１４をコネクタ４２から簡単に取り外すことができる。このため、修理等を容易に行うことができる。さらに、本実施の形態によれば、フレキシブル配線板１４が屈曲されていないので、より好ましい。

［第５の実施の形態］

図１０は、本発明の第５の実施の形態による撮像装置５１を模式的に示す概略平面図である。図１１は、図１０中のＸ５−Ｘ５’線に沿った概略断面図である。図１０及び図１１において、図１乃至図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態による撮像装置５１が前記第１の実施の形態による撮像装置１と異なる所は、以下に説明する点である。

本実施の形態では、収容体４において、パッケージ本体５及びフレキシブル配線板１４に代えて、フレックスリジッド基板５２、底板５４及び枠部材５６が用いられている。

フレックスリジッド基板５２のリジッド部５２Ａは、枠をなすように構成されている。底板５４がリジッド部５２Ａの＋Ｚ側の開口を閉塞するように、底板５４の−Ｚ側の面の外周部が、接着剤５３でリジッド部５２Ａの＋Ｚ側の面の内周部に接着されている。底板５４はセラミクス又は樹脂等で構成され、底板５４にはサーマルビア５４ａが形成されている。サーマルビア５４ａは、半導体チップ２等で発生する熱を収容体４の外部に放熱する放熱路となる。枠部材５６は、リジッド部５２Ａの−Ｚ側の面上の外周部に接着剤５５で接着されている。枠部材５６は、例えば、セラミクス又は樹脂等で構成される。フレックスリジッド基板５２のリジッド部５２Ａ、底板５４及び枠部材５６が、パッケージ本体５に相当している。フレックスリジッド基板５２の２つのフレックス部５２Ｂが、２つのフレキシブル配線板１４に相当している。

本実施の形態では、外部端子としてＢＧＡ１２は、リジッド部５２Ａの＋Ｚ側の面に設けられている。−Ｘ側の半導体チップ３の＋Ｚ側の面にその−Ｘ側の辺に沿って設けられた電極としての各電極パッド（図示せず）は、バンプ１５、−Ｘ側のフレックス部５２Ｂの導電路及びリジッド部５２Ａの導電路を介して各ＢＧＡ１２の端子に電気的に接続されている。同様に、＋Ｘ側の半導体チップ３の＋Ｚ側の面にその＋Ｘ側の辺に沿って設けられた電極としての各電極パッド（図示せず）は、バンプ１５、＋Ｘ側のフレックス部５２Ｂの導電路及びリジッド部５２Ａの導電路を介して各ＢＧＡ１２の端子に電気的に接続されている。

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。

［第６の実施の形態］

図１２は、本発明の第６の実施の形態による撮像装置６１を模式的に示す概略平面図である。図１３は、図１２中のＸ６−Ｘ６’線に沿った概略断面図である。図１２及び図１３において、図１乃至図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態による撮像装置６１が前記第１の実施の形態による撮像装置１と異なる所は、以下に説明する点である。

本実施の形態では、−Ｘ側及び＋Ｘ側の２つのフレキシブル配線板１４に代えて、収容体４の内部空間４ａ内において−Ｘ側及び＋Ｘ側に配置された２つのインターポーザ６２が用いられている。２つのインターポーザ６２の＋Ｚ側の面は、底面５ａに接着剤６３により接着されている。

本実施の形態では、−Ｘ側の半導体チップ３の＋Ｚ側の面にその−Ｘ側の辺に沿って設けられた電極としての電極パッド（図示せず）と、−Ｘ側のインターポーザ６２の−Ｚ側の面の＋Ｘ側に設けられた電極としての電極パッド（図示せず）との間が、バンプ１５によって電気的及び機械的に接合されている。また、−Ｘ側の半導体チップ３と−Ｘ側のインターポーザ６２との間が接着剤１６によって接着され、その間の接合の機械的強度が補強されている。−Ｘ側のインターポーザ６２の−Ｚ側の面の−Ｘ側に設けられた電極としての電極パッド（図示せず）と−Ｘ側の内部端子１１との間が、ボンディングワイヤ１８によって接続されている。−Ｘ側のインターポーザ６２の−Ｚ側の面の＋Ｘ側に設けられた電極としての電極パッド（図示せず）と−Ｘ側のインターポーザ６２の−Ｚ側の面の−Ｘ側に設けられた電極としての電極パッド（図示せず）との間は、−Ｘ側のインターポーザ６２の導電路（図示せず）によって電気的に接続されている。

同様に、＋Ｘ側の半導体チップ３の＋Ｚ側の面にその＋Ｘ側の辺に沿って設けられた電極としての電極パッド（図示せず）と、＋Ｘ側のインターポーザ６２の−Ｚ側の面の−Ｘ側に設けられた電極としての電極パッド（図示せず）との間が、バンプ１５によって電気的及び機械的に接合されている。また、＋Ｘ側の半導体チップ３と＋Ｘ側のインターポーザ６２との間が接着剤１６によって接着され、その間の接合の機械的強度が補強されている。同様に、＋Ｘ側のインターポーザ６２の−Ｚ側の面の＋Ｘ側に設けられた電極としての電極パッド（図示せず）と＋Ｘ側の内部端子１１との間が、ボンディングワイヤ１８によって接続されている。＋Ｘ側のインターポーザ６２の−Ｚ側の面の−Ｘ側に設けられた電極としての電極パッド（図示せず）と＋Ｘ側のインターポーザ６２の−Ｚ側の面の＋Ｘ側に設けられた電極としての電極パッド（図示せず）との間は、＋Ｘ側のインターポーザ６２の導電路（図示せず）によって電気的に接続されている。

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。

［第７の実施の形態］

図１４は、本発明の第７の実施の形態による撮像装置７１を模式的に示す概略平面図である。図１５は、図１４中のＸ７−Ｘ７’線に沿った概略断面図である。図１４及び図１５において、図１乃至図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態による撮像装置７１が前記第１の実施の形態による撮像装置１と異なる所は、以下に説明する点である。

本実施の形態では、２つのフレキシブル配線板１４は設けられていない。本実施の形態では、−Ｘ側の半導体チップ３において、＋Ｚ側の面にその−Ｘ側の辺に沿って電極パッド（図示せず）が設けられる代わりに、ＴＳＶ（シリコン貫通ビア、図示せず）等を採用することにより、−Ｚ側の面にその−Ｘ側の辺に沿って電極パッド（図示せず）が設けられている。−Ｘ側の半導体チップ３の−Ｚ側の面の−Ｘ側に設けられた電極パッド（図示せず）と−Ｘ側の内部端子１１との間が、ボンディングワイヤ１８によって接続されている。

同様に、＋Ｘ側の半導体チップ３において、＋Ｚ側の面にその＋Ｘ側の辺に沿って電極パッド（図示せず）が設けられる代わりに、ＴＳＶ（シリコン貫通ビア、図示せず）等を採用することにより、−Ｚ側の面にその＋Ｘ側の辺に沿って電極パッド（図示せず）が設けられている。＋Ｘ側の半導体チップ３の−Ｚ側の面の＋Ｘ側に設けられた電極パッド（図示せず）と＋Ｘ側の内部端子１１との間が、ボンディングワイヤ１８によって接続されている。

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。

［第８の実施の形態］

図１６は、本発明の第８の実施の形態による撮像装置８１を模式的に示す概略横断面図であり、図２に対応している。図１６において、図１乃至図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態による撮像装置８１が前記第１の実施の形態による撮像装置１と異なる所は、以下に説明する点である。

本実施の形態では、２つのフレキシブル配線板１４は設けられていない。本実施の形態では、−Ｘ側の内部端子１１及び＋Ｘ側の内部端子１１は、その＋Ｚ側の面が内部空間４ａ側となるようにパッケージ本体５に設けられている。−Ｘ側の半導体チップ３の＋Ｚ側の面の−Ｘ側に設けられた電極としての電極パッド（図示せず）と−Ｘ側の内部端子１１との間が、ボンディングワイヤ１８によって接続されている。＋Ｘ側の半導体チップ３の＋Ｚ側の面の＋Ｘ側に設けられた電極としての電極パッド（図示せず）と＋Ｘ側の内部端子１１との間が、ボンディングワイヤ１８によって接続されている。

パッケージ本体５の底部における−Ｘ側のボンディングワイヤ１８に対応する箇所及び＋Ｘ側のボンディングワイヤ１８に対応する箇所には、開口５ｄが形成されている。開口５ｄは、接着剤８３でパッケージ本体５の底部に接着された閉塞部材８２によって閉塞されている。製造時おいて、開口５ｄが閉塞部材８２で閉塞されていない状態で、−Ｘ側のボンディングワイヤ１８及び＋Ｘ側のボンディングワイヤ１８によるボンディングを行い、その後、開口５ｄが閉塞部材８２によって閉塞される。

本実施の形態によっても、前記第１の実施の形態と同様の利点が得られる。

［第９の実施の形態］

図１７は、本発明の第９の実施の形態による撮像装置９１を模式的に示す概略横断面図であり、図２に対応している。図１７において、図１乃至図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態による撮像装置９１が前記第１の実施の形態による撮像装置１と異なる所は、以下に説明する点である。

本実施の形態では、２つのフレキシブル配線板１４は設けられていない。本実施の形態では、−Ｘ側の内部端子１１が、−Ｘ側の半導体チップ３の＋Ｚ側の面の−Ｘ側に設けられた電極としての電極パッド（図示せず）と対向するように配置され、それらの間が樹脂コアバンプ９２によって電気的及び機械的に接合されている。また、−Ｘ側の半導体チップ３と段部５ｃ（図１７では図示せず。図１参照）との間が接着剤９３によって接着され、その間の接合の機械的強度が補強されている。

同様に、＋Ｘ側の内部端子１１が、＋Ｘ側の半導体チップ３の＋Ｚ側の面の＋Ｘ側に設けられた電極としての電極パッド（図示せず）と対向するように配置され、それらの間が樹脂コアバンプ９２によって電気的及び機械的に接合されている。また、＋Ｘ側の半導体チップ３と段部５ｃ（図１７では図示せず。図１参照）との間が接着剤９３によって接着され、その間の接合の機械的強度が補強されている。

本実施の形態によれば、樹脂コアバンプ９２によって前述した応力が緩和されるので、前記第１実施の形態と同様の利点が得られる。

［第１０の実施の形態］

図１８は、本発明の第１０の実施の形態による撮像装置１０１を模式的に示す概略横断面図であり、図２に対応している。図１８において、図１乃至図３中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。本実施の形態による撮像装置１０１が前記第１の実施の形態による撮像装置１と異なる所は、以下に説明する点である。

本実施の形態では、２つのフレキシブル配線板１４は設けられていない。本実施の形態では、−Ｘ側の電極としての内部端子１１が片持ちの板バネとして構成され、−Ｘ側の内部端子１１がそのバネ力によって、−Ｘ側の半導体チップ３の＋Ｚ側の面の−Ｘ側に設けられた電極パッド（図示せず）に圧接されている。同様に、＋Ｘ側の電極としての内部端子１１が片持ちの板バネとして構成され、＋Ｘ側の内部端子１１がそのバネ力によって、＋Ｘ側の半導体チップ３の＋Ｚ側の面の＋Ｘ側に設けられた電極パッド（図示せず）に圧接されている。

本実施の形態によれば、板バネとして構成された−Ｘ側及び＋Ｘ側の内部端子１１によって前述した応力が緩和されるので、前記第１実施の形態と同様の利点が得られる。

なお、前述した実施の形態のうちパッケージ本体５を用いている実施の形態において、パッケージ本体５に代えて、前記第２の実施の形態と同様に、パッケージ本体５の底部に相当する配線板２２、及び、パッケージ本体５の側壁部に相当し配線板２２上に接着剤２３で接着された枠部材２４を、用いるように変形してもよい。

［第１１の実施の形態］

図１９は、本発明の第１１の実施の形態による半導体装置１１１を模式的に示す概略断面図である。図２０は、図１９中のＡ部付近の拡大図である。

本実施の形態による半導体装置１１１は、配線が形成された基板としての半導体チップ１１２と、一方の主面（図１９中の下面）の少なくとも一部の領域が半導体チップ２と対面するように重ねられ、半導体チップ１１２と接合された半導体チップ１１３と、を備えている。

本実施の形態では、半導体チップ１１２の主面のサイズが半導体チップ１１３の主面のサイズよりも大きくされ、半導体チップ１１３の下面の全領域が半導体チップ１１２と重なっている。もっとも、本発明では、これに限らず、例えば、それらのサイズが同一で両者がちょうど重なっていてもよい。

本実施の形態では、半導体チップ１１２の上面及び半導体チップ１１３の下面の対応する位置にそれぞれ電極パッド（図示せず）が形成されており、それらの間がバンプ１１４によって電気的及び機械的に接合されている。これにより、半導体チップ１１３が半導体チップ１１２上にフリップチップ（Flip Chip）実装されている。バンプ１１４としては、例えば、Ａｕスタッドバンプ、半田バンプ、Ａｕメッキバンプ又はＣｕメッキバンプ等を採用することができる。また、本実施の形態では、半導体チップ１１２，１１３間が接着剤１１５によって接着され、これにより、半導体チップ１１２，１１３間の接合の機械的強度が補強されている。半導体チップ１１２，１１３間の距離（バンプ１１４の高さに相当）をｄで示している。

本実施の形態では、半導体チップ１１２，１１３の基板材料はシリコンとされ、半導体チップ１１２，１１３はいわゆるシリコンチップとなっている。もっとも、本発明では、半導体チップ１１２，１１３の基板材料は必ずしもシリコンに限定されるものではない。

なお、図面には示していないが、本実施の形態では、半導体チップ１１２の下面側がシリコン基板等の半導体基板側で、半導体チップ１１２の上面側（半導体チップ１１３側）が半導体基板上に形成された配線層の側となっている。また、本実施の形態では、半導体チップ１１３の上面側がシリコン基板等の半導体基板側で、半導体チップ３の下面側（半導体チップ２側）が半導体基板上に形成された配線層の側となっており、半導体チップ１１２，１１３が互いにフェースツーフェース（Face to Face）で接合されている。もっとも、本発明では、これに限らず、例えば、半導体チップ１１３の下面側（半導体チップ１１２側）がシリコン基板等の半導体基板側で、半導体チップ１１３の上面側が半導体基板上に形成された配線層の側としてもよい。この場合、バンプ１１４により接合される半導体チップ１１３の下面の電極パッドは、例えば、半導体チップ１１３に形成したＴＳＶ（シリコン貫通ビア、through-silicon via）を介して半導体チップ１１３の上面側の配線層等と接続することができる。

図面には示していないが、半導体チップ１１２，１１３には公知の構造などによりそれぞれ所定の配線や回路や素子などが形成され、全体として所定の機能（例えば、メモリとしての機能や、ロジックＬＳＩとしての機能など）を実現するようになっている。その機能に応じて、本実施の形態による半導体装置１１１は、メモリ装置やロジックＬＳＩなどとして構成される。これらの点は、後述する第１２の実施の形態についても同様である。もっとも、本発明を適用し得る半導体装置の具体例は、メモリやロジックＬＳＩなどや後述する撮像装置などに限らない。

本実施の形態では、半導体チップ１１３の下面の外縁領域Ｒ３のうち半導体チップ１１２と重なっている領域において、半導体チップ１１２側に突出した突起部分１１３ｂが存在している。突起部分１１３ｂの形成要因の例については後述する。本実施の形態では、半導体チップ１１３の下面の外縁領域Ｒ３の非突起部分１１３ａの、半導体チップ１１２からの距離は、半導体チップ３の下面の内側の有効領域Ｒ１の、半導体チップ１１２からの距離ｄと同一になっている。これにより、本実施の形態では、突起部分１１３ｂは、半導体チップ１１２からの距離が、半導体チップ１１３の下面の内側の有効領域Ｒ１の、基板からの距離ｄと同一である位置を基端位置として、前記基端位置から半導体チップ１１２側に突出している。すなわち、本実施の形態では、突起部分１１３ｂの基端位置は、半導体チップ１１２から距離ｄの位置となっている。

本実施の形態では、半導体チップ１１３は、有効領域Ｒ１と、有効領域Ｒ１を取り囲むシールリング（図１９及び図２０では、図示せず）の形成領域（シールリング形成領域）Ｒ２と、シールリング形成領域Ｒ２の外側でかつ外縁までのダイシング領域（厳密に言えば、ダイシング領域の残存領域）をなす外縁領域Ｒ３とを有している。有効領域Ｒ１は、半導体チップ１１３が所望の本来の機能を実現するための回路や素子等が形成される領域である。本実施の形態では、突起部分１１３ｂの突起量ｈが距離ｄよりも小さくなっており、突起部分１１３ｂは半導体チップ１１２に達していない。突起部分１１３ｂの突起量ｈは、突起部分１１３ｂの基端位置から先端位置までの距離である。

小型化を図りつつ半導体チップ１１２，１１３間で多数の信号を授受し得るようにするべくバンプ１１４の分布密度を高めてバンプ１１４のピッチを狭めるためには、バンプ１１４のサイズ（バンプ４の断面形状が円形状である場合にはその直径、前記断面形状が正方形状である場合にはその一辺、前記断面形状が長方形状である場合にはその短辺。）は４０μｍ以下であることが好ましい。これを実現するためには、距離ｄは２０μｍ以下であることが好ましい。その理由について、以下に説明する。バンプ１１４の形状の精度や量産性の点から、接合前のバンプ１１４の形状のアスペクト比（バンプ１１４の幅に対する高さの比率）を１．０から大きく外れた値に設定することは困難である。また、バンプ１１４としてＡｕスタッドバンプ、半田バンプ、Ａｕメッキバンプ又はＣｕメッキバンプ等を採用する場合、フリップチップ実装に際して加圧して圧接する場合にはバンプ４を押し潰して接合するため、接合後のバンプ１１４の高さが半減する場合もある。したがって、バンプ１１４の前記サイズを４０μｍ以下にするためには、距離ｄは２０μｍ以下であることが好ましいのである。バンプ１１４のピッチをより狭めるためには、バンプ１１４の前記サイズは２０μｍ以下であることが好ましく、距離ｄは１０μｍ以下であることが好ましい。バンプ１１４のピッチをより一層狭めるためには、バンプ１１４の前記サイズは１０μｍ以下であることが好ましく、距離ｄは５μｍ以下であることが好ましい。したがって、突起部分１１３ｂが半導体チップ１１２に達しないためには、突起部分１１３ｂの突起量ｈは５μｍ以下であることが好ましい。

ここで、図１９中の上側の半導体チップ１１３を製造する方法の一例について、図２１乃至図２４を参照して説明する。

図２１は、図１９中の上側の半導体チップ１１３を製造する途中のウエハ１２０の一部を模式的に示す概略平面図である。理解を容易にするため、図２１では、導電体層１２３，１２４にハッチングを付している。図２２は、図２１中のＢ−Ｂ’線に沿った概略断面図である。図２１及び図２２は、ウエハ１２０に対する基本的な半導体製造工程が終了した状態を示している。図２１及び図２２は、ダイシング領域Ｒ３０の一部、ダイシング領域Ｒ３０の図中左側の１つの半導体チップ１１３となるべき部分のシールリング形成領域Ｒ２及び有効領域Ｒ１、並びに、ダイシング領域Ｒ３０の図中右側の１つの半導体チップ１１３となるべき部分のシールリング形成領域Ｒ２及び有効領域Ｒ１を、模式的に示している。

これらの領域Ｒ１，Ｒ２，Ｒ３０には、半導体基板１２１上に、配線層等を構成する金属層等からなる複数層の導電体層、及び、複数の層間絶縁膜１２２が形成されている。本例では、層間絶縁膜１２２として、Ｌｏｗ−ｋ膜が用いられている。Ｌｏｗ−ｋ膜は、二酸化シリコンの誘電率よりも低い誘電率を有する低誘電率材料からなる膜であり、例えば膜中に空孔等を導入したり、誘電率の低い材料を配合する等して誘電率の低減を図った膜である。もっとも、本発明では、層間絶縁膜１２として、例えば、シリコン酸化膜（二酸化シリコン膜）を用いてもよい。

シールリング形成領域Ｒ２において有効領域Ｒ１を取り囲むように形成された導電体層１２３によって、シールリングが構成されている。シールリングは、ウエハ１２０をダイシング領域Ｒ３０でダイシングする際などに、クラックや静電気を堰き止めて有効領域Ｒ１を保護するものである。また、ダイシング領域Ｒ３０において形成された導電体層１２４によって、ＴＥＧ（Test Element Group）が構成されている。

図１９中の上側の半導体チップ１１３を製造する場合、図２１及び図２２に示す状態のウエハ１２０を、ダイシング領域Ｒ３０に沿ってダイシングすることによって、ウエハ１２０を個片化して各半導体チップ１１３に分離する。これにより、図１９中の上側の半導体チップ１１３が完成する。図２３は、図２１に示すウエハ１２０をダイシングして、そのウエハ１２０を図１９中の上側の半導体チップ１１３に個片化した状態を模式的に示す概略平面図であり、図２１に対応している。図２４は、図２３中のＣ−Ｃ’線に沿った概略断面図であり、図２２に対応している。なお、図２０と図２４とでは、上下が反転している。

本例では、このダイシングは、Ｌｏｗ−ｋ膜の脆弱性を考慮して、ブレードによる通常のダイシングに比べてクラックの生じ難いレーザーダイシングによって行われる。本例では、このとき、レーザーダイシングが半導体チップ１１３が個片化される最後まで行われる。レーザーダイシングでは、ウエハ１２０に高出力のレーザー光を照射し、レーザー光の熱励起によってダイシング領域のウエハ部材を昇華させてウエハ１２０をカットする。その際、昇華したウエハの燃えカス（デブリ）の一部がカット部付近に再付着して堆積して、ダイシング領域Ｒ３０のうちダイシング後に残ったダイシング領域Ｒ３において、有効領域Ｒ１と同一高さの部分である層間絶縁膜１２２上に残渣として残る。前記残渣は、半導体チップ１１３のダイシング領域Ｒ３においてデブリの堆積した突起部分１１３ｂとして残る。ダイシング後に残ったダイシング領域Ｒ３のうち、突起部分１１３ｂを除く部分が、非突起部分１１３ａとなる。本例では、特別な配慮をしてレーザーカット条件を後述する特別な条件に設定することにより、突起部分１１３ｂの突起量ｈが５μｍ以下になる。なお、図面表記の便宜上、図２３では、突起部分３ｂは点状をなし等間隔に位置しているかのように示している。しかし、実際には、突起部分１１３ｂは点状のみならず筋状をなす場合もあるし、位置の間隔等もランダムになる。

なお、個片化された半導体チップ１１３は、例えば、ＣｏＣ（Chip on Chip）によって、ウエハから個片化された半導体チップ２に対してフリップチップ実装してもよいし、ＣｏＷ（Chip on Wafer）によって、個片化される前の半導体チップ２のウエハに対してフリップチップ実装し、その後に半導体チップ１１２を個片化するダイシングを行ってもよい。

図２５は、本実施の形態による半導体装置１１１と比較される比較例による半導体装置１３１を模式的に示す一部拡大概略断面図であり、図２０に対応している。図２５において、図２０中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

この比較例による半導体装置１３１が本実施の形態による半導体装置１１１と異なる所は、本実施の形態では、突起部分１１３ｂの突起量ｈが半導体チップ１１２，１１３間の距離ｄ（バンプ４の高さに相当）よりも小さくなっており、突起部分１１３ｂが半導体チップ１１２に達していないのに対し、この比較例による半導体装置１３１では、突起部分１１３ｂの突起量ｈが半導体チップ１１２，１１３間の距離ｄよりも大きくなっており、突起部分１１３ｂが半導体チップ１１２の上面に到達している点のみである。

ここで、図２５中の上側の半導体チップ１１３を製造する方法の一例は、図１９中の上側の半導体チップ１１３を製造する方法の前述した例と同様であるが、特別な配慮を行うことなくレーザーカット条件を後述する条件に設定することにより、突起部分３ｂの突起量ｈが大きくなっている。

この比較例において、半導体チップ１１２，１１３間の距離（バンプ１１４の高さに相当）ｄが小さく設定され、突起部分１１３ｂの突起量ｈが半導体チップ１１２，１１３間の距離ｄよりも大きくなると、突起部分１１３ｂが半導体チップ１１２の上面に到達してしまい、突起部分１１３ｂが半導体チップ１１２の表面と接触するなど干渉し、半導体チップ１１２の当該部分が破壊され、半導体チップ１１２がダメージを受けてしまい、当該半導体装置１３１は不良品となり、歩留りが低下してしまう。勿論、距離ｄを十分に長くすれば、突起部分１１３ｂが半導体チップ１１２の上面に到達せず、歩留りが低下することはない。しかし、前述したように、半導体チップ１１２，１１３間の信号の授受の数を増やしバンプ１１４の分布密度を高めてバンプ１１４のピッチを狭めようとすると、バンプ１１４の高さ（すなわち、半導体チップ１１２，１１３間の距離ｄ）を小さくせざるを得ず、歩留りが低下してしまうのである。

これに対し、本実施の形態では、前述したように、比較例と比べて突起部分１１３ｂの突起量ｈが小さくなっており、距離ｄが小さくても、突起部分１１３ｂが半導体チップ１１２の上面に到達していない。したがって、本実施の形態によれば、前記比較例に比べて、半導体チップ１１２のダメージが回避され、歩留りが向上し、コスト低減を図ることができる。

従来は、前述したレーザーダイシングにおいて生ずる突起部分１１３ｂの突起量ｈは５μｍ以下にすることはできないものと考えられていた。ところが、本発明者の研究の結果、前述したレーザーダイシングにおけるレーザー加工の条件によっては、突起部分１１３ｂの突起量ｈを５μｍ以下にすることができることが下記の実験により判明した。具体的には、通常のレーザー加工条件と比較して、レーザー出力を下げること及び／又はレーザー周波数を上げることにより、突起部分１１３ｂの突起量ｈを５μｍ以下にすることができることが下記の実験により判明した。

図２６及び図２７は、その実験結果を示している。この実験では、前述した図２１及び図２２に示すウエハ１２０と同様のウエハ（層間絶縁膜１２２として、ＳｉＯ_２の酸化膜に空気を含んだボーラス状の構造を持つＬｏｗ−ｋ膜が用いられたウエハ）を用意し、ディスコ社製のレーザーアブレーション装置を使用してレーザーダイシングを行った。ただし、このレーザーダイシングは後述する図２８及び図２９に示すように層間絶縁膜１２２よりも若干深い位置まで行い、その後は、後述する図３０及び図３１に示すようにブレードによる通常のダイシングを行って各半導体チップに個片化し、個片化された半導体チップをサンプルとした。そして、このレーザーダイシングに際して、レーザー加工条件（レーザー出力及びレーザー周波数）のみを変えて、各レーザー加工条件につき、所定数のサンプルを得た。各レーザー加工条件につき１０個ずつのサンプルの突起量ｈを測定し、その１０個のサンプルの突起量ｈの最大値を当該レーザー加工条件での突起量ｈとした。このとき、１個のサンプルの突起量ｈは、当該サンプルのチップ全周を断面方向から電子顕微鏡（ＳＥＭ）により観察し、有効領域Ｒ１の高さ位置からの突起部分１１３ｂの突出量の最大値とした。

図２６は、レーザーダイシング時のレーザー出力と突起量との関係を示す図である。図２６では、レーザー周波数が５０（a.u.）の場合の実験結果をプロットしている。図２６では、レーザー出力と突起量ｈとはほぼ正比例の相関となり、レーザー出力が４（a.u.）以上になると、突起量が５μｍ以上となっている。したがって、突起量ｈを５μｍ以下に抑制するためには、レーザー周波数が５０（a.u.）の場合には、レーザー出力を４（a.u.）以下に、好ましくは３（a.u.）以下にすればよいことがわかる。また、突起量ｈを３μｍ以下に抑制するためには、レーザー周波数が５０（a.u.）の場合には、レーザー出力を２（a.u.）以下に、好ましくは１（a.u.）前後にすればよいことがわかる。ただし、レーザー出力を落とすと、レーザー加工効率が落ちるため、加工時間が延長し、加工工程時間の増加を招き、ひいては、加工コストアップとなる。そこで、加工効率を考慮すると、レーザー出力は１（a.u.）以上が好ましく、このように、加工コストの観点からレーザ出力の下限が決まってくる。

図２７は、レーザーダイシング時のレーザー周波数と突起量との関係を示す図である。図２７では、レーザー出力が３（a.u.）の場合の実験結果をプロットしている。レーザー周波数と突起量ｈとは負の相関があり、レーザー周波数がおよそ４０（a.u.）以上になると、突起量ｈが５μｍ以下となっている。したがって、突起量ｈを５μｍ以下に抑制するためには、レーザー出力が３（a.u.）の場合には、レーザー周波数をおよそ４０（a.u.）以上に、好ましくは５０（a.u.）以上にすればよいことがわかる。また、突起量ｈを３μｍ以下に抑制するためには、レーザー出力が３（a.u.）の場合には、レーザー周波数を８０（a.u.）以上に、好ましくは１００（a.u.）以上にすればよいことがわかる。

以上の実験結果から、レーザーダイシング時においてレーザー出力を下げること及び／又はレーザー周波数を上げることにより、突起部分１１３ｂの突起量ｈを５μｍ以下にすることができることが判明した。

なお、図２６及び図２７に示すような傾向は、層間絶縁膜１２としてＬｏｗ−ｋ材以外の材料で構成されるウエハをレーザーダイシングする場合だけでなく、層間絶縁膜１２がＬｏｗ−ｋ材以外の材料で構成されるウエハをレーザーダイシングする場合にも得られる。したがって、層間絶縁膜１２がＬｏｗ−ｋ材以外の材料で構成されるウエハについても、レーザー加工条件を適切に設定することで、突起部分１１３ｂの突起量ｈを５μｍ以下にすることができる。

次に、図１９中の上側の半導体チップ１１３の変形例について、図２８乃至図３１を参照して説明する。図２８は、この変形例による半導体チップ１１３を製造する途中のウエハ１２０の一部を模式的に示す概略平面図である。図２９は、図２８中のＥ−Ｅ’線に沿った概略断面図である。図３０は、図２８に示すウエハ１２０をダイシングして、そのウエハ１２０を変形例による半導体チップ１１３に個片化した状態を模式的に示す概略平面図である。図３１は、図３０中のＦ−Ｆ’線に沿った概略断面図である。図２８乃至図３１において、図２３及び図２４中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

この変形例による半導体チップ１１３の製造方法が図１９中の上側の半導体チップ１１３の前述した製造方法と異なる所は、図１９中の上側の半導体チップ１１３の前述した製造方法では、図２１及び図２２に示す状態のウエハ１０を半導体チップ３に個片化するダイシングが、レーザーダイシングによって最後まで行われるのに対し、この変形例による半導体チップ１１３の製造方法では、図２１及び図２２に示す状態のウエハ１２０を半導体チップ１１３に個片化するダイシングが、第１段階のレーザーダイシングと第２段階のブレードによる通常のダイシングとによって行われる点である。

この変形例による半導体チップ１１３の製造方法では、図２１及び図２２に示す状態のウエハ１２０に対して、まず、図２８及び図２９に示すように、ダイシング領域Ｒ３０に凹部１２０ａが形成されるように、層間絶縁膜１２２よりも若干深い位置までレーザーダイシングを行う。このレーザーダイシングの加工条件は前述した加工条件に設定され、デブリによる突起部分３ｂの突起量ｈは５μｍ以下にされる。図面には示していないが、このレーザーダイシングによって、凹部１２０ａの底部上にもデブリによる突起部分が形成される場合もある。この変形例による半導体チップ１１３では、凹部１２０ａの立ち上がりは、シールリング形成領域Ｒ２から所定余裕距離だけ離れた位置に形成され、領域Ｒ３において形成される段差３ｃに相当している。

その後、図３０及び図３１に示すように、図２８及び図２９に示す状態のウエハ１２０に対して、凹部１２０ａにおける段差１１３ｃから所定余裕距離だけ離れた内側領域が除去されるように、ブレードによる通常のダイシングを行うことによって、ウエハ１２０を個片化して各半導体チップ１１３に分離する。これにより、この変形例による半導体チップ１１３が完成する。

この変形例による半導体チップ１１３では、図３０及び図３１に示すように、外縁領域Ｒ３、すなわち、シールリング形成領域Ｒ２の外側でかつ外縁までのダイシング領域（厳密に言えば、ダイシング領域の残存領域）Ｒ３は、シールリング形成領域Ｒ２の外側でかつ段差１１３ｃまでの領域Ｒ４と、段差１１３ｃから外縁までの領域（凹部１２０ａの底部の残存領域）Ｒ５とを有している。なお、図面には示していないが、先の説明からわかるように、領域Ｒ５の面１１３ｄ上にもデブリによる突起部分が形成される場合もある。

本実施の形態よる半導体装置１１１において、図１９中の半導体チップ１１３に代えて、この変形例による半導体チップ１１３を用いてもよい。

なお、本実施の形態では、半導体チップ１１３がフリップチップ実装される配線が形成された基板として、半導体チップ１１２が用いられているが、本発明では、その基板として、配線が形成されたガラス基板やガラスエポキシ基板やセラミック基板等を用いてもよい。この点は、後述する第１２の実施の形態についても同様である。

［第１２の実施の形態］

図３２は、本発明の第１２の実施の形態による半導体装置１４１を模式的に示す概略断面図であり、図１９に対応している。図３２において、図１９中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態が前記第１１の実施の形態と異なる所は、半導体チップ１１３と並べて半導体チップ１１２上に配置され半導体チップ１１２と接合された半導体チップ１４２，１４３が追加されている点である。半導体チップ１４２，１４３の主面の各サイズが半導体チップ１１２の主面のサイズよりも小さくされ、半導体チップ１４２の下面の全領域及び半導体チップ１４３の下面の全領域がそれぞれ半導体チップ１１２と対面するように重なっている。

本実施の形態では、半導体チップ１１２の上面及び半導体チップ１４２の下面の対応する位置にそれぞれ電極パッド（図示せず）が形成されており、それらの間がバンプ１４４によって電気的及び機械的に接合されている。これにより、半導体チップ１４２が半導体チップ１１２上にフリップチップ実装されている。半導体チップ１１２，１４２間が接着剤３５によって接着され、これにより、半導体チップ１１２，１４２間の接合の機械的強度が補強されている。

また、本実施の形態では、半導体チップ１１２の上面及び半導体チップ１４３の下面の対応する位置にそれぞれ電極パッド（図示せず）が形成されており、それらの間がバンプ１４６によって電気的及び機械的に接合されている。これにより、半導体チップ１４３が半導体チップ１１２上にフリップチップ実装されている。半導体チップ１１２，１４３間が接着剤１４７によって接着され、これにより、半導体チップ１１２，１４２間の接合の機械的強度が補強されている。

本実施の形態では、半導体チップ１１３の下面の外縁領域Ｒ３のうち半導体チップ１１２と重なっている領域において、半導体チップ１１２側に突出した突起部分１１３ｂが存在するのと同様に、半導体チップ１４２の下面の外縁領域のうち半導体チップ１４２と重なっている領域において、半導体チップ１１２側に突出した突起部分が存在し、半導体チップ１４３の下面の外縁領域のうち半導体チップ１４３と重なっている領域において、半導体チップ１１２側に突出した突起部分が存在している。そして、半導体チップ１１３に関して前述した内容が半導体チップ１４２，１４３についても同様に適用されている。

本実施の形態によれば、前記第１１の実施の形態と同じく半導体チップ１１３による半導体チップ１１２のダメージが回避されるだけでなく、それと同様に、半導体チップ１４２，１４３による半導体チップ１１２のダメージが回避され、歩留りが向上する。

［第１３の実施の形態］

図３３は、本発明の第１３の実施の形態による半導体装置としての撮像装置１５１を模式的に示す概略断面図である。図３４は、図３３中のＧ部付近の拡大図である。

本実施の形態による撮像装置１５１は、撮像領域１５２ａを有する半導体チップ４２と、透光性部材としての透光性板１５３と、半導体チップ１５２と接合された２つの半導体チップ１５４と、２つの半導体チップ１５４にそれぞれ接合された２つのフレキシブル配線板１５５とを備えている。

本実施の形態では、半導体チップ１５２は、前記第１の実施の形態おける半導体チップ２と同様に、撮像領域１５２ａを有するイメージセンサである。半導体チップ１５４は、前記第１の実施の形態おける半導体チップ３３と同様に処理回路が搭載されたものである。各半導体チップ１５４から出力される出力信号は、各フレキシブル配線板１５５を介して、外部へ出力されるようになっている。各フレキシブル配線板１５５の上面の電極パッド（図示せず）と各半導体チップ１５４の下面の電極パッド（図示せず）との間が、例えばＡｕスタッドバンプ等のバンプ１５９により接合されている。

透光性板１５３は、撮像領域１５２ａを覆うように半導体チップ１５２の上に配置され、半導体チップ１５２の撮像領域１５２ａの外周の全体に渡って額縁状に半導体チップ１５２の上面（撮像領域１５２ａの側の面）に配置された接着剤１５６によって、半導体チップ１５２に接着されている。これにより、撮像領域１５２ａと透光性板１５３との間の空間の気密性が保たれるように、透光性板１５３と半導体チップ１５２との間が封止されている。透光性板１５３の材料としては、例えば、α線対策のガラス（α線の放出量を十分に低減したガラス）や、光学ローパスフィルタである水晶などを使用することができる。前述した各実施の形態における透光性板６の材料についても同様である。

図３３中の右側の半導体チップ１５４の下面の一部の領域（図３３中の左の外縁側の領域）のみが半導体チップ１５２の上面の一部の領域（撮像領域１５２ａの外側の領域であって、図３３中の右の外縁側の領域）と対面するように重なっており、図３３中の右側の半導体チップ１５４が半導体チップ１５２に対して図３３中の右方向へオフセット（シフト）している。また、図３３中の左側の半導体チップ１５４の下面の一部の領域（図３３中の右の外縁側の領域）のみが半導体チップ１５２の上面の一部の領域（撮像領域１５２ａの外側の領域であって、図３３中の左の外縁側の領域）と対面するように重なっており、図３３中の左側の半導体チップ１５４が半導体チップ１５２に対して図３３中の左方向へオフセット（シフト）している。

本実施の形態では、半導体チップ１５２の上面及び各半導体チップ１５４の下面の対応する位置にそれぞれ電極パッド（図示せず）が形成されており、それらの間がバンプ１５７によって電気的及び機械的に接合されている。これにより、各半導体チップ１５４が半導体チップ１５２上にフリップチップ実装されている。バンプ１５７としては、例えば、Ａｕスタッドバンプ、半田バンプ、Ａｕメッキバンプ又はＣｕメッキバンプ等を採用することができる。また、本実施の形態では、半導体チップ１５２と各半導体チップ１５４との間が接着剤１５８によって接着され、これにより、半導体チップ１５２と各半導体チップ１５４との間の接合の機械的強度が補強されている。半導体チップ１５２と各半導体チップ１５４との間の距離（バンプ１５７の高さに相当）をｄ’で示している。

本実施の形態では、半導体チップ１５２，１５４の基板材料はシリコンとされ、半導体チップ１５２，１５４はいわゆるシリコンチップとなっている。もっとも、本発明では、半導体チップ１５２，１５４の基板材料は必ずしもシリコンに限定されるものではない。半導体チップ１５２，１５４はいずれも、配線が形成された基板に相当している。図面には示していないが、半導体チップ１５２，１５４は、前記第１１の実施の形態における半導体チップ１１３と同様に、Ｌｏｗ−ｋ膜を有している。

なお、図面には示していないが、本実施の形態では、半導体チップ１５２の下面側がシリコン基板等の半導体基板側で、半導体チップ１５２の上面側（半導体チップ１５４側）が半導体基板上に形成された配線層の側となっている。また、本実施の形態では、半導体チップ１５４の上面側がシリコン基板等の半導体基板側で、半導体チップ１５４の下面側（半導体チップ１５２側）が半導体基板上に形成された配線層の側となっており、半導体チップ１５２，１５４が互いにフェースツーフェース（Face to Face）で接合されている。

本実施の形態では、各半導体チップ１５４に関して、前記第１１の実施の形態における半導体チップ１１３と同様に、半導体チップ１５４の下面の外縁領域Ｒ３’のうち半導体チップ１５２と重なっている領域において、半導体チップ１５２側に突出した突起部分１１３ｂ’が存在している。図３４において、Ｒ１’は半導体チップ１５４の有効領域、Ｒ２’は半導体チップ１５４のシールリング領域、１１３ａ’は外縁領域Ｒ３’における非突起部分、ｈ’は突起部分１１３ｂ’の突起量を示している。そして、本実施の形態では、半導体チップ１１３に関して前述した内容が各半導体チップ１５４についても同様に適用されている。

また、本実施の形態では、半導体チップ１５２に関して、前記第１１の実施の形態における半導体チップ１１３と同様に、半導体チップ１５２の上面の外縁領域Ｒ３”のうち半導体チップ１５４と重なっている領域において、半導体チップ１５４側に突出した突起部分１１３ｂ”が存在している。図３４において、Ｒ１”は半導体チップ１５２の有効領域、Ｒ２”は半導体チップ１５２のシールリング領域、１１３ａ”は外縁領域Ｒ３”における非突起部分、ｈ”は突起部分１１３ｂ”の突起量を示している。そして、本実施の形態では、半導体チップ１１３に関して前述した内容が半導体チップ１５２についても同様に適用されている。

本実施の形態では、距離ｄ’，ｄ”は前記第１１の実施の形態における距離ｄと同様に設定され、突起量ｈ’，ｈ”は前記第１１の実施の形態における突起量ｈと同様に設定されている。

本実施の形態によれば、前記第１１の実施の形態と同様に半導体チップ１５４による半導体チップ１５２のダメージが回避されるとともに、半導体チップ１５２による半導体チップ１５４のダメージも回避され、歩留りが向上する。

なお、図１９中の半導体チップ３を図３０及び図３１に示すように変形したのと同様に、本実施の形態における半導体チップ１５２，１５４を変形してもよい。

また、図３３及び図３４に示すような半導体チップが互いにオフセットした構造を有する半導体装置としては、本実施の形態による撮像装置１５１に限定されるものではない。本発明では、例えば、図３３及び図３４において透光性板１５３を取り除き、半導体チップ１５２，１５４を中空のパッケージなどに収容して、そのパッケージを透光性板で封止した構造を有する撮像装置としてもよい。その例として、前記第１乃至第１０の実施の形態による撮像装置１，２１，３１，４１，５１，６１，７１，８１，９１，１０１を挙げることができる。

また、本発明では、図３３及び図３４においてフレキシブル配線板１５５を取り除き、半導体チップ１５４の電極パッドと図示しない配線基板上の外部出力端子との間をボンディングワイヤで結線してもよい。さらに、本発明では、図３３及び図３４に示すような半導体チップが互いにオフセットした構造は、撮像装置以外の半導体装置に採用してもよい。

［第１４の実施の形態］

図３５は、本発明の第１４の実施の形態による電子カメラ２００を模式的に示す概略断面図である。

本実施の形態による電子カメラ２００のボディ２０１内には、前記第１３の実施の形態による撮像装置１５１が組み込まれている。本実施の形態による電子カメラ２００は、一眼レフレックス型の電子スチルカメラとして構成されているが、前記第１３の実施の形態による撮像装置１５１は、他の電子スチルカメラやビデオカメラや携帯電話機に搭載されたカメラ等の種々の電子カメラに組み込んでもよい。

本実施の形態による電子カメラ２００では、ボディ２０１には交換式の撮影レンズ２０２が装着されている。撮影レンズ２０２を通過した被写体光はクイックリターンミラー２０３で上方に反射されてスクリーン２０４上に結像する。スクリーン２０４に結像した被写体像はペンタダハプリズム２０５から接眼レンズ１０６を通してファインダ観察窓２０７から観察される。クイックリターンミラー２０３は図示しないレリーズ釦が全押しされると上方に跳ね上がり、撮影レンズ２０２からの被写体像が前述した撮像装置１５１に入射する。

撮像装置１５１が、ブラケット（図示せず）及び位置調整機構（図示せず）等を介してボディ２０１に取り付けられることで、撮像装置１５１がボディ２０１内に位置決めして固定されている。

本実施の形態によれば、前記第１３の実施の形態による固体撮像装置１５１が用いられているので、撮像装置１５１の歩留りの向上によって、コスト低減を図ることができる。

図３５に示す電子カメラ２００において、撮像装置１５１に代えて、例えば、前記第１乃至第１０の実施の形態による撮像装置１，２１，３１，４１，５１，６１，７１，８１，９１，１０１を設けてもよい。

以上、本発明の各実施の形態について説明したが、本発明はこれらの実施の形態に限定されるものではない。

例えば、本発明は、３つ以上の半導体チップを順次積み重ねてフリップチップ実装した構成の半導体装置についても、適用することができる。勿論３つ以上積み重ねたチップはそれぞれのチップがオフセットした構造でもよい。また、各チップが同一サイズで、端面をそれぞれ揃えて、同一面上に積み重ねた構造でもよい。また、前記構造の組み合わせでもよい。更には３つ以上のチップのサイズが異なっており、かつ、それぞれのチップをオフセットした構造でも、端面を揃えたり、又は大きいチップの内部に小さいチップを配置した構造でもよく、また、２チップの積層構造についても、前記と同様の全ての場合が含まれる。以上、前記全ての構造は本発明に含まれることは言うもでもない。また、本発明は、３つ以上の半導体チップを順次積み重ねてフリップチップ実装した構成のいわゆる積層型のイメージセンサにも適用することができる。

１，２１，３１，４１，５１，６１，７１，８１，９１，１０１，１１１ 半導体装置
２，３，１１２，１１３ 半導体チップ（半導体基板）
４ 収容体

Claims (13)

1. 撮像領域を有する第１半導体基板と、
   前記第１半導体基板と接合された第２半導体基板と、
   前記第１半導体基板及び前記第２半導体基板を収容する収容体と、
   を備える撮像装置。
2. 前記収容体の内側に設けられた第１電極と前記第２半導体基板の第１面に設けられた第２電極とを電気的に接続する変形可能な配線板を有し、
   前記第１半導体基板は前記第１面で前記収容体に固定され、
   前記第１電極と前記第２電極とは前記配線板により接合される請求項１に記載の撮像装置。
3. 前記第１半導体基板は第１面で前記収容体に固定され、
   前記収容体の底部が配線板で構成され、
   前記収容体の内側に位置するように前記配線板に設けられたコネクタと、前記第２の半導体基板の前記第１面に設けられた電極に接続されかつ前記コネクタに接続される変形可能な配線板とを備える請求項１に記載の撮像装置。
4. 前記第１半導体基板は第１面で前記収容体に固定され、
   前記収容体の一部を構成するリジッド部を有するフレックスリジッド基板を備え、
   前記フレックスリジッド基板のフレックス部が前記第２の半導体基板の前記第１面に設けられた電極に接続された請求項１に記載の撮像装置。
5. 前記第１半導体基板は第１面で前記収容体に固定され、
   前記収容体内に収容されたインターポーザを備え、
   前記第２の半導体基板の前記第１面に設けられた第１電極と前記インターポーザの第２面に設けられた第２電極とが接合され、
   前記インターポーザの前記第２面に設けられた第３電極と前記収容体の内側に設けられた第４電極とを電気的に接続するボンディングワイヤを備える請求項１に記載の撮像装置。
6. 前記第１半導体基板は第１面で前記収容体に固定され、
   前記収容体の内側に設けられた第１電極と前記第２の半導体基板の第２面に設けられた第２電極とを電気的に接続するボンディングワイヤを備える請求項１に記載の撮像装置。
7. 前記収容体の内側に設けられた前記電極は、前記収容体の側部に設けられた請求項２、５及び６のいずれかに記載の撮像装置。
8. 前記収容体の底部が配線板で構成され、
   前記収容体の内側に設けられた前記電極は、前記配線板に設けられた請求項２、５及び６のいずれかに記載の撮像装置。
9. 前記第１半導体基板は第１面で前記収容体に固定され、
   前記収容体の内側に設けられた第１電極と前記第２の半導体基板の前記第１面に設けられた第２電極とを電気的に接続するボンディングワイヤを備える請求項１に記載の撮像装置。
10. 前記第１半導体基板は第１面で前記収容体に固定され、
    前記収容体の内側に設けられた第１電極と前記第２の半導体基板の前記第１面に設けられた第２電極とが樹脂コアバンプにより接続された請求項１に記載の撮像装置。
11. 前記第１半導体基板は第１面で前記収容体に固定され、
    前記収容体から前記収容体の内側に突出するように設けられた板バネをなす電極と前記第２の半導体基板の前記第１面に設けられた第２電極とが圧接された請求項１に記載の撮像装置。
12. 前記第１半導体基板の前記第２主面の外縁領域のうち前記第２半導体基板と重なっている領域、及び／又は、前記第２半導体基板の前記第１主面の外縁領域のうち前記第１半導体基板と重なっている領域において、前記第２半導体基板側又は前記第１半導体基板側に突出した突起部分が存在し、
    前記突起部分は前記第２半導体基板又は前記第１半導体基板に達しておらず、
    前記突起部分の突起量は５μｍ以下である請求項１乃至１１のいずれかに記載の撮像装置。
13. 配線が形成された基板と、
    一方の主面の少なくとも一部の領域が前記基板と対面するように重ねられ、前記基板と接合された半導体基板と、
    を備え、
    前記一方の主面の外縁領域のうち前記基板と重なっている領域において、前記基板側に突出した突起部分が存在し、
    前記突起部分は前記基板に達しておらず、
    前記突起部分の突起量は５μｍ以下である半導体装置。

Images