JP5619372B2 - 撮像素子モジュール - Google Patents

撮像素子モジュール Download PDF

Info

Publication number
JP5619372B2
JP5619372B2 JP2009100025A JP2009100025A JP5619372B2 JP 5619372 B2 JP5619372 B2 JP 5619372B2 JP 2009100025 A JP2009100025 A JP 2009100025A JP 2009100025 A JP2009100025 A JP 2009100025A JP 5619372 B2 JP5619372 B2 JP 5619372B2
Authority
JP
Japan
Prior art keywords
wiring board
solid
wiring
land
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009100025A
Other languages
English (en)
Other versions
JP2010252095A (ja
Inventor
笹岡 賢司
賢司 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2009100025A priority Critical patent/JP5619372B2/ja
Publication of JP2010252095A publication Critical patent/JP2010252095A/ja
Application granted granted Critical
Publication of JP5619372B2 publication Critical patent/JP5619372B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本発明は、固体撮像素子チップと配線板とを有する撮像素子モジュールに係り、特に、その小型化に好適な撮像素子モジュールに関する。
携帯電話や携帯型PCなどの携帯型電子機器は近年、撮像入力部を備えたものが多い。撮像入力部は、固体撮像素子チップとその周辺部品を実装した配線板、およびレンズユニットで主に構成される(以下、部品としての撮像入力部を「撮像素子モジュール」という)。このような携帯型電子機器の撮像素子モジュールでは、一般に、さらに小型のスペースに収まり、なおかつさらに多画素による撮像に対応することが要求されている。固体撮像素子チップでは、近年、500万画素や800万画素のものが市場投入されている。配線板としては、その多層化や、パターンの高密度レイアウト化、部品の内蔵化などによりその小型化対応が図られている。
撮像素子モジュールの技術として、特開2004−120615公報に開示のものがある。この開示では、固体撮像素子チップの周縁外側に周辺部品を備えた配線板が用いられている。このような構成においては、固体撮像素子チップの多画素化によってそのチップサイズの大型化すると、必然的に2次元的な全体としての大きさが増す。また、その配線板はモジュールとして求められる周辺回路部分をすべて担うため層数が多くなりがちであり、これによりモジュールとして厚さ方向のサイズもあまり低減が効かない。
特開2004−120615号公報
本発明は、上記の事情を考慮してなされたもので、固体撮像素子チップと配線板とを有する撮像素子モジュールにおいて、モジュール内のデッドスペースを活かしてその小型化に資することが可能な撮像素子モジュールを提供することを目的とする。
上記の課題を解決するため、本発明の一態様である撮像素子モジュールは、第1の面と第2の面とを有し、第1のランドを有する第1の配線パターンを前記第1の面側に備えた第1の配線板と、受光部と端子パッドを含む非受光部とを有する機能面を有し、該機能面が前記第1の配線板の側とは反対の側に向けられて前記第1の配線板の前記第1の面上に設けられた固体撮像素子チップと、第1の面と第2の面とを有し、第2のランドを有する第2の配線パターンを前記第1の面側に備え、第3のランドを有する第3の配線パターンを前記第2の面の側に備え、該第2の面の側が前記固体撮像素子チップの側に向けられかつ前記第3のランドと前記固体撮像素子チップの前記端子パッドとが導電バンプを介して電気的に接続されて、該固体撮像素子チップの、前記受光部上を含まず前記非受光部上に設けられた、樹脂基材の第2の配線板と、前記第2の配線板の前記第1の面の前記第2のランドと前記第1の配線板の前記第1の面の前記第1のランドとを電気的に接続する接続部材とを具備し、前記第2の配線板が、導電性組成物を有する縦方向の電気的接続路を備え、該電気的接続路が導電性組成物印刷による導電性バンプを由来とした接続路であることを特徴とする。
すなわち、この撮像素子モジュールでは、モジュールとして求められる周辺回路部分を、固体撮像素子チップの下側に位置する第1の配線板と、固体撮像素子チップの非受光部上に設けられる第2の配線板とに分担的に担わせることができる。したがって、モジュールとしての2次元的な大きさを支配している第1の配線板の小型化が可能である。また第1の配線板に必要な回路パターン構成も軽減され、配線層数の低減により第1の配線板の厚みも薄くすることができる。
一方、第1の配線板の簡素化に伴い導入された、固体撮像素子チップ上の第2の配線板は、固体撮像素子チップの非受光部上に設けられるため、モジュールとしての受光機能を害さない。また、固体撮像素子チップの受光部上に結像させるためのレンズは、この固体撮像素子チップから離間して設けられるため、固体撮像素子チップの非受光部上に第2の配線板を設けても、モジュールとして厚みの増加にならない。
したがって、モジュール内のデッドスペースを活かし小型化が実現された撮像素子モジュールとなる。
本発明によれば、固体撮像素子チップと配線板とを有する撮像素子モジュールにおいて、モジュール内のデッドスペースを活かしてその小型化に資することが可能な撮像素子モジュールを提供することができる。
本発明の一実施形態に係る撮像素子モジュールの構成を模式的に示す断面図。 図1中に示した固体撮像素子チップ30と配線板20との位置関係の一例を示す平面図。 図1中に示した固体撮像素子チップ30と配線板20との位置関係の別の例を示す平面図。 図1中に示した配線板10の具体的構成例を模式的に示す断面図。 図1中に示した配線板20の具体的構成例を模式的に示す断面図。
本発明の実施態様として、前記第2の配線板が、前記固体撮像素子チップの前記非受光部上で位置を互いに異ならせて複数存する、とすることができる。固体撮像素子チップの非受光部は、通常、受光部を取り囲むように設けられているので、第2の配線板は、これらの非受光部上で位置を互いに異ならせて複数設けることが可能である。いずれの場所もデッドスペースであり、これにより、モジュール内のデッドスペースを活かした小型化を一層進めることができる。
また、実施態様として、前記第2の配線板が、前記固体撮像素子チップの前記受光部に向かい合う位置に開口部を有するロの字形の板形状を有して、該固体撮像素子チップの前記非受光部上に設けられている、とすることができる。これは、固体撮像素子チップの受光部を取り囲むように設けられた非受光部に対応してロの字形に第2の配線板を形状設定したものである。これによれば、モジュール内のデッドスペースの活用増進が実現するとともに、第2の配線板上に固体撮像素子チップをフリップチップ接続してこれら間を電気的、機械的に接続する工程がより容易になる。
また、実施態様として、前記固体撮像素子チップの前記受光部に対向して設けられたレンズを含むレンズユニットをさらに具備する、とすることができる。レンズユニットを備えることで付加価値を高めることができる。また、レンズを固体撮像素子チップの受光部に対して適切な位置に配置するように組み立てたモジュールとして、市場供給できる。
また、実施態様として、前記第2の配線板が、前記第1の面上に、または埋め込まれて部品が実装された配線板である、とすることができる。第2の配線板に部品実装をすることで、第1の配線板における部品実装の負担を減らすことが可能である。これにより、モジュールとしての2次元的な大きさを支配している第1の配線板のさらなる小型化が可能である。
また、実施態様として、前記第1の配線板が、該第1の配線板の前記第2の面に外部接続用の第4のランドを有する第4の配線パターンを備える、とすることができる。第1の配線板の裏面にこのように外部接続用のランドを設けることで、外部接続のための部材として例えば別の基板やリードフレームが不要であり、モジュール小型化に好ましい。
また、本発明の態様は、前記第1の配線板または第2の配線板が、導電性組成物を有する縦方向の電気的接続路を備える。導電性組成物を有する縦方向の電気的接続路は、スルーホールを利用するめっき層による縦方向の電気的接続路より小さな領域に形成可能であり、モジュールとしての小型化に寄与できる。また、より複雑なパターン設計にも向いている。
また、実施態様として、前記接続部材が、ボンディングワイヤである、とすることができる。一般にボンディングワイヤは固体撮像素子チップの端子パッド上への接合に多用される部材であり、この態様はこれを第1、第2の配線板間の電気的な接続用部材として利用するものである。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る撮像素子モジュールの構成を模式的に示す断面図である。図1に示すように、この撮像素子モジュールは、配線板10、配線板20、固体撮像素子チップ30、ボンディングワイヤ41、導電バンプ42、アンダーフィル樹脂51、レンズ61、レンズ保持部62を有する。
配線板10は、ランド11を含む表面の配線パターンと、ランド12を含む裏面の配線パターンとを少なくとも備え、不図示の縦方向導電体により、これらの配線パターンは電気的に接続可とされている。配線板20は、ランド21を含む表面の配線パターンと、この配線パターン上に表面実装された部品(表面実装型受動素子部品)22と、ランド23を含む裏面の配線パターンとを少なくとも有している。表裏面の配線パターンは、不図示の縦方向導電体により電気的に接続可とされている。固体撮像素子チップ30は、受光部31を備えており、受光部31のある面の面端近くには端子パッド32が位置している。
配線板10と固体撮像素子チップ30との間は、不図示の接着剤の層が配され、それら間を固定している。また、配線板10および配線板20のそれぞれ表裏面には、不図示のソルダーレジストの層がある。このソルダーレジストの層は、はんだ、導電バンプまたはボンディングワイヤなどの導電材が接続され得るランド上を除いて全面的に形成された保護膜である。配線板10および配線板20については、より具体的な構成の例を後述する(図4、図5)。
配線板10は、その面ほぼ中央に固体撮像素子チップ30を載置、保持する基板として機能するとともに、電気的には、固体撮像素子チップ30の端子パッド32から導電バンプ32、配線板20、ボンディングワイヤ41を介して、さらにランド11を経てランド12に至る経路を仲介している仲介基板である。ランド12が、この撮像素子モジュールとしての外部接続用の端子になる。このように配線板10に外部接続用の端子を設ければ、モジュールとしてコンパクトなまとまりにできる。ランド11は、配線板10の、固体撮像素子チップ30が位置する場所の周辺外側に設けられている。
配線板20は、固体撮像素子チップ30の受光部31上を避けてその機能面上に配置された部品実装基板である。電気的には、配線板10上のランド11からボンディングワイヤ41を介してランド21の経路で配線板10と相互に接続され、さらに、固体撮像素子チップ30の端子パッド32から導電バンプ32を介してランド23の経路で固体撮像素子チップ30とも相互に接続されている。部品実装の形態としては、その表面に部品22が実装されている形態に限らず、板内に内蔵(埋め込み)で設けられていてもよい。
固体撮像素子チップ30は、機能面に、光電変換素子がアレー状に集積形成された受光部31があり、機能面にはさらに、受光部31の素子を制御、駆動するための回路が集積形成された領域(以下、非受光部という場合がある)も確保されている。受光部31は機能面のほぼ中央に位置し、非受光部は平面的に見て受光部31を取り囲む枠状に位置している。非受光部の外側端部近傍には、固体撮像素子チップ30の端子である端子パッド32が形設されている。上記の配線板20は、固体撮像素子チップ30の非受光部上であって、少なくとも端子パッド32に重なる領域上に設けることができる。
ボンディングワイヤ41は、配線板20上のランド21と配線板10上のランド11とを電気的に導通させるように接続する接続部材である。その材質は例えば金(Au)であり、ランド11、ランド21との接続には、周知の金ボンディング技術を利用できる。なお、ボンディングワイヤ41は、配線板20上のランド21と配線板10上のランド11とを電気的に導通させる目的としては、これに代えて、例えば、ポリイミド樹脂基材を有するフィルム状配線基板、フラットケーブルなどを用いることも可能である。
導電バンプ42は、配線板20のランド23と固体撮像素子チップ30の端子パッド32とを電気的に導通させる部材である。導電バンプ42も、その材質は例えば金(Au)である。導電バンプ42を介する配線板20と固体撮像素子チップ30との電気的接続の状態は、いわゆるフリップチップ接続技術を適用して得ることができる。
すなわち、例えば、固体撮像素子チップ30の端子パッド32上に、ワイヤボンディングツールを用いて金線をボンディング接続し、接続の根元近くで金線を切断することにより、まず端子パッド32上に導電バンプ42を形設することができる。そして、アンダーフィル樹脂51とすべきペースト状樹脂材料を固体撮像素子チップ30上に塗布、またはアンダーフィル樹脂51とすべきフィルム状樹脂材料を配線板20の下面上に貼付してから、固体撮像素子チップ30と配線板20とを図示の位置関係で積層方向に加圧、さらに加熱することでこれら間を図示のように電気的かつ機械的に接続することができる。
レンズ保持部62は、レンズ61の位置が固体撮像素子チップ30の受光部31から所望の間隔になるように保持するものである。レンズ61は、その光軸が固体撮像素子チップ30の受光部31の面に直交するように設けられていて、固体撮像素子チップ30が位置する側とは反対側からの光を導いて受光部31上に像を結像させる。レンズ61とレンズ保持部62とでレンズユニットが構成される。
以上説明の撮像素子モジュールは、固体撮像素子チップ30の下に位置する配線板10が担うべき機能の一部が、配線板20に移されている。すなわち、モジュールとして必要な、固体撮像素子チップ30の周辺回路部分が、配線板20に設けられている。したがって、配線板10をより小面積にすることができる。配線板10は図示でわかるようにモジュールとしての平面的な面積を支配しているので、配線板20を設けることによるモジュールの平面的な小型化の効果は大きい。
また、配線板10のパターン設計はより簡易に済ませることも可能になる。このため、配線層数の多い配線板の使用を避けることができる。これにより、配線板10を薄くして、モジュールとしてより薄型化することにも寄与できる。
配線板20は、固体撮像素子チップ30の受光部31とレンズ61との離間で必要な空間であって、そのうちの非受光部上の領域に配されている。したがって、受光部31とレンズ61間の光学的機能を害することがないことはもちろんのこと、従来のデッドスペースと言える空間への配置なので、モジュールとして何らの大きさ増加をもたらすものでない。
以上より、この撮像素子モジュールは、平面的にも、厚さ方向にも、その大きさが縮減されたものになる。
次に、図2は、図1中に示した固体撮像素子チップ30と配線板20との位置関係の一例を示す平面図である。図2において、図1ですでに説明したものと同一のものには同一符号を付してある。この図2においては、固体撮像素子チップ30と配線板20との位置関係を説明するのを主旨とするので、それ以外の要素は原則として図示省略している。
この例では、配線板20は、固体撮像素子チップ30上で受光部31を挟んで向かい合う位置に2枚設けるようにしている。このように複数枚の配線板20を設けることでモジュール内のデッドスペースを活かした小型化の効果は高くなる。同様の考えにより、配線板20は、固体撮像素子チップ30の4辺のうちのいずれか2以上の辺に沿って2枚、または3枚設けることもできる。もちろん、4辺に沿って4枚設けることもできる。
なお、符号43は、固体撮像素子チップ30上に設けられた端子パッドのうち配線板20との接続に供せられていない端子パッドを、配線板10上のランドに電気的に導通させるためのボンディングワイヤである。このように、固体撮像素子チップ30上に設けられた端子パッドは、配線板20との接続がされない場合には、ボンディングワイヤにより配線板10との接続に供することができる。
固体撮像素子チップ30と配線板20とはフリップチップ接続技術を適用して電気的かつ機械的に接続可能である点をすでに述べたが、図2に示すような固体撮像素子チップ30と配線板20との位置関係の場合には、フリップチップボンダによる加重位置に注意が必要である。すなわち、フリップチップ接続を支える脚となる導電バンプ42の列位置が配線板20の面内で偏っており、配線板20の中央領域を中心に加重をかけると配線板20が傾いて固定されてしまう可能性がある。そこで、フリップチップ接続工程時の加重は、ランド23の存在する列位置を中心に行うのが好ましい。
次に、図3は、図1中に示した固体撮像素子チップ30と配線板20との位置関係の別の例を示す平面図である。図3において、図1ですでに説明したものと同一のものには同一符号を付してある。図3は、固体撮像素子チップ30と配線板20との位置関係を説明するのを主旨とするので、それ以外の要素は原則として図示省略している。
この例では、配線板20は、固体撮像素子チップ30の受光部31に向かい合う位置に開口部のあるロの字形の板形状を有して、固体撮像素子チップ30の非受光部上に設けられている。このようにロの字形に配線板20を設けることでモジュール内のデッドスペースを活かした小型化の効果は高くなる。また、この形態では、配線板20上に固体撮像素子チップ30をフリップチップ接続してこれら間を電気的、機械的に接続する工程がより容易である。すなわち、フリップチップ接続を支える脚となる導電バンプ42の列位置が配線板20の4辺に沿っているので、加重は特定領域に偏らず全体的に均一に行えばよい。
次に、図4は、図1中に示した配線板10の具体的構成例を模式的に示す断面図である。図4において、図1中に示した構成要素と同一のものには同一符号を付してある。図1に示した撮像素子モジュールで使用の配線板10は、この図4に示される構成のものには限られない。しかし、例示として説明する。図4では、図1では図示省略されたソルダーレジスト17、18と、配線板10の内部構造とが示されている。
配線板10は、ランド11を含む表面の配線パターン、ランド12を含む裏面の配線パターン、内層の配線層141、同161、絶縁層14、同15、同16、層間接続体14a、同15a、同16a、ソルダーレジスト17、同18を有する。したがって、この配線板10は、絶縁層14、15、16によって隔てられる配線層が4つ存在する4層基板である。
絶縁層14、15、16は、それぞれ、例えばガラスエポキシ樹脂でできたリジッドな層である。ランド11を含む表面の配線パターン、ランド12を含む裏面の配線パターン、および内層の配線層141、161は、それぞれ、例えば、銅箔を周知のフォトリソグラフィ技術で所望にパターニング加工して得られた層である。層間接続体14a、15a、16aは、それぞれ、絶縁層14、15、16を貫通して配線パターン間に挟設された導電性組成物の接続体であり、これにより、縦方向の電気的接続路として機能する。ソルダーレジスト17、18は、はんだまたはボンディングワイヤが接続され得るランド上を除いて絶縁層14または絶縁層16上に全面的に形成された保護膜である。
製造プロセスを概略説明すると、はじめに、ランド12を含む配線パターン、配線層141、絶縁層14、層間接続体14aを有する部分積層体と、ランド11を含む配線パターン、配線層161、絶縁層16、層間接続体16aを有する部分積層体とがそれぞれ形成される。前者の方の部分積層体で言うと、まず、配線層141とすべき銅箔上に層間接続体14aとすべき、ペースト状の導電性組成物(樹脂中に微細な例えば銀粒子を分散させた組成)をバンプ状に印刷形成する。
続いて、導電性組成物を乾燥、硬化させ、この導電性組成物のバンプを貫通させるように、絶縁層14とすべきプリプレグを上記銅箔上に積層する。そして、貫通したバンプの頭部にかぶせるように、ランド12を含む配線パターンとすべき、別の銅箔を上記プリプレグ上に積層する。さらに、その状態で積層方向に圧縮加圧、加熱してプリプレグを硬化させて一体化し絶縁層14を中心とする部分積層体に仕上げる。そのあと、その部分積層体の両面の銅箔をパターニングし、ランド12を含む配線パターン、および配線層141を形成する。ランド11を含む配線パターン、配線層161、絶縁層16、層間接続体16aを有する部分積層体についても同様に形成できる。
絶縁層14を中心とする部分積層体においては、両面の銅箔のパターニングに続いて、配線層141上の所定位置に、層間接続体15aとすべき、ペースト状の導電性組成物をバンプ状に印刷形成する。続いて、この導電性組成物を乾燥、硬化させ、この導電性組成物のバンプを貫通させるように、絶縁層15とすべきプリプレグをこの部分積層体上に積層する。
そして、貫通したバンプの頭部にかぶせるように、上記で述べた後者の方の部分積層体を絶縁層15とすべきプリプレグ上に積層する。さらに、その状態で積層方向に圧縮加圧、加熱して絶縁層15とすべきプリプレグを硬化させて一体化し3層の絶縁層を有する積層体を得る。その後、ソルダーレジスト17、18の層をこの積層体両面に形成し、図4に示すような配線板10に仕上げる。
なお、ランド11を含む表面の配線パターン、およびランド12を含む裏面の配線パターンについては、そのパターニングを後者の積層(全体の積層)のあとに行うこともできる。また、ランド11、12上には、ボンディング接続などの他導体との接続に適するように表面にNi/Auのめっき処理を行うのが適当である。
このような配線板10は、縦方向の電気的接続路が、導電性組成物印刷による導電性バンプを由来とするものであり、例えば、スルーホールを利用するめっき層による縦方向の電気的接続路より小さな領域に形成可能である。したがって、配線板10として複雑な配線を必要とする場合であっても、配線板10をより小型にまとめることができる。
次に、図5は、図1中に示した配線板20の具体的構成例を模式的に示す断面図である。図5において、図1中に示した構成要素と同一のものには同一符号を付してある。図1に示した撮像素子モジュールで使用の配線板20は、この図5に示される構成のものには限られない。しかし、例示として説明する。図5では、図1では図示省略されたソルダーレジスト261、262と、配線板20の内部構造とが示されている。
配線板20は、ランド21を含む表面の配線パターン、ランド23を含む裏面の配線パターン、内層の配線層222、同223、同224、同225、絶縁層201、同202、同203、同204、同205、層間接続体231、同232、同234、同235、スルーホール導電体233、ソルダーレジスト261、同262を有する。また、板内埋設で配線層222にはんだ251を介して実装された表面実装型受動素子部品241を有し、さらに、表面の配線パターン上にも表面実装型受動素子部品22がはんだ22aを介して実装されている。この配線板20は、絶縁層201〜205によって隔てられる配線層が6つ存在する6層基板である。
絶縁層201〜205は、それぞれ、例えばガラスエポキシ樹脂でできたリジッドな層である。ランド21を含む表面の配線パターン、ランド23を含む裏面の配線パターン、および内層の配線層222〜225は、それぞれ、例えば、銅箔を周知のフォトリソグラフィ技術で所望にパターニング加工して得られた層である。層間接続体231、232、234、235は、それぞれ、絶縁層201、202、204、205を貫通して配線パターン間に挟設された導電性組成物の接続体であり、これにより、縦方向の電気的接続路として機能する。
さらに、ソルダーレジスト261、262は、はんだ、導電バンプまたはボンディングワイヤが接続され得るランド上を除いて絶縁層201または絶縁層205上に全面的に形成された保護膜である。スルーホール導電体233は、絶縁層203を貫通するスルーホールの内壁面に銅めっき層として形成された縦方向の電気的接続路である。
この配線板20の製造プロセスは、導電性組成物の層間接続体231、232、234、235を用いている点で前述した配線板10と類似する点が多い。主な違いは、配線層数の違いおよび部品241の内蔵についてである。
はじめに、ランド21を含む配線パターン、配線層225、絶縁層205、層間接続体235を有する第1の部分積層体と、ランド23を含む配線パターン、配線層222、絶縁層201、層間接続体231を有する第2の部分積層体と、配線層223、配線層224、絶縁層203、スルーホール導電体233を有する第3の部分積層体とがそれぞれ形成される。第1、第2の部分積層体については、図1での部分積層体の説明と同様の要領で形成できる。第3の部分積層体については、通常の両面銅張り基板にスルーホールを形成し、その内壁面に銅のめっき層を成長させてスルーホール導電体233とし、形成することができる。
第1の部分積層体上には、図4における層間接続体15a、絶縁層15と同様の要領で、層間接続体234、絶縁層(プリプレグ段階)204を形成する。また、第3の部分積層体上にも、図2における層間接続体15a、絶縁層15と同様の要領で、層間接続体232、絶縁層(プリプレグ段階)202を形成する。その後、第3の部分積層体には、部品241の位置に合わせて開口を形成しておく。
第2の部分積層体上には、配線層222上所定位置に部品241をはんだ251を用いて実装する。これには、通常の部品表面実装と同様に、例えば、はんだ251とすべきクリームはんだのスクリーン印刷、部品241のマウンタによる載置、クリームはんだのリフローという手順を採用できる。
その後、上記の第2(下)、第3(中)、第1(上)の部分積層体を重ねて配置しプレス機で加圧・加熱する。これにより、絶縁層202とすべきプリプレグおよび絶縁層204とすべきプリプレグが完全に硬化して全体が一体化し、5層の絶縁層を有する積層体を得る。この一体化では加熱により得られる各プリプレグの流動性により、部品241の周りの空間およびスルーホール導電体233内部の空間には各プリプレグが変形進入し空隙は発生しない。また、配線層222、224は、層間接続体232、234にそれぞれ電気的に接続される。
その後、ソルダーレジスト261、262の層をこの積層体両面に形成する。さらに、部品22を通常の表面実装プロセスを実行して実装し、図5に示すような配線板20に仕上げる。なお、ランド21を含む表面の配線パターン、およびランド23を含む裏面の配線パターンについては、そのパターニングを全体の積層のあとに行うこともできる。また、ランド21、23上には、それぞれ、ボンディング接続、フリップチップ接続に適するように表面にNi/Auのめっき処理を行うのが適当である。
このような配線板20は、縦方向の電気的接続路が、一部を除き導電性組成物印刷による導電性バンプを由来とするものであり、小さな領域に形成可能である。したがって、配線板20として複雑な配線を必要とする場合であっても、配線板20をより小型にまとめることができる。また、部品241の内蔵により、部品の実装密度を向上しており、小さな面積により多くの部品を実装することができる。よって、モジュールとしての2次元的な大きさを支配している配線板10に部品実装されなければならない事態をさらに回避することができ、モジュールとしてのさらなる小型化に貢献する。
10…配線板(第1の配線板)、11…ランド(第1のランド)、12…ランド(第4のランド)、14…絶縁層、14a…層間接続体(導電性組成物印刷による導電性バンプを由来とする)、15…絶縁層、15a…層間接続体(導電性組成物印刷による導電性バンプを由来とする)、16…絶縁層、16a…層間接続体(導電性組成物印刷による導電性バンプを由来とする)、17…ソルダーレジスト、18…ソルダーレジスト、20…配線板(第2の配線板)、21…ランド(第2のランド)、22…表面実装型受動素子部品、22a…はんだ、23…ランド(第3のランド)、30…固体撮像素子チップ、31…受光部、32…端子パッド、41…ボンディングワイヤ、42…導電バンプ、43…ボンディングワイヤ、51…アンダーフィル樹脂、61…レンズ、62…レンズ保持部、141…配線層(配線パターン)、161…配線層(配線パターン)、201…絶縁層、202…絶縁層、203…絶縁層、204…絶縁層、205…絶縁層、222…配線層(配線パターン)、223…配線層(配線パターン)、224…配線層(配線パターン)、225…配線層(配線パターン)、231…層間接続体(導電性組成物印刷による導電性バンプを由来とする)、232…層間接続体(導電性組成物印刷による導電性バンプを由来とする)、233…スルーホール導電体、234…層間接続体(導電性組成物印刷による導電性バンプ)、235…層間接続体(導電性組成物印刷による導電性バンプを由来とする)、241…表面実装型受動素子部品(基板内蔵部品)、251…はんだ、261…ソルダーレジスト、262…ソルダーレジスト。

Claims (8)

  1. 第1の面と第2の面とを有し、第1のランドを有する第1の配線パターンを前記第1の面側に備えた第1の配線板と、
    受光部と端子パッドを含む非受光部とを有する機能面を有し、該機能面が前記第1の配線板の側とは反対の側に向けられて前記第1の配線板の前記第1の面上に設けられた固体撮像素子チップと、
    第1の面と第2の面とを有し、第2のランドを有する第2の配線パターンを前記第1の面側に備え、第3のランドを有する第3の配線パターンを前記第2の面の側に備え、該第2の面の側が前記固体撮像素子チップの側に向けられかつ前記第3のランドと前記固体撮像素子チップの前記端子パッドとが導電バンプを介して電気的に接続されて、該固体撮像素子チップの、前記受光部上を含まず前記非受光部上に設けられた、樹脂基材の第2の配線板と、
    前記第2の配線板の前記第1の面の前記第2のランドと前記第1の配線板の前記第1の面の前記第1のランドとを電気的に接続する接続部材とを具備し、
    前記第2の配線板が、導電性組成物を有する縦方向の電気的接続路を備え、該電気的接続路が導電性組成物印刷による導電性バンプを由来とした接続路であること
    を特徴とする撮像素子モジュール。
  2. 前記第2の配線板が、前記固体撮像素子チップの前記非受光部上で位置を互いに異ならせて複数存することを特徴とする請求項1記載の撮像素子モジュール。
  3. 前記第2の配線板が、前記固体撮像素子チップの前記受光部に向かい合う位置に開口部を有するロの字形の板形状を有して、該固体撮像素子チップの前記非受光部上に設けられていることを特徴とする請求項1記載の撮像素子モジュール。
  4. 前記固体撮像素子チップの前記受光部に対向して設けられたレンズを含むレンズユニットをさらに具備することを特徴とする請求項1記載の撮像素子モジュール。
  5. 前記第2の配線板が、前記第1の面上に、または埋め込まれて部品が実装された配線板であることを特徴とする請求項1記載の撮像素子モジュール。
  6. 前記第1の配線板が、該第1の配線板の前記第2の面に外部接続用の第4のランドを有する第4の配線パターンを備えることを特徴とする請求項1記載の撮像素子モジュール。
  7. 前記第1の配線板が、導電性組成物を有する縦方向の電気的接続路を備えることを特徴とする請求項1記載の撮像素子モジュール。
  8. 前記接続部材が、ボンディングワイヤであることを特徴とする請求項1記載の撮像素子モジュール。
JP2009100025A 2009-04-16 2009-04-16 撮像素子モジュール Expired - Fee Related JP5619372B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009100025A JP5619372B2 (ja) 2009-04-16 2009-04-16 撮像素子モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009100025A JP5619372B2 (ja) 2009-04-16 2009-04-16 撮像素子モジュール

Publications (2)

Publication Number Publication Date
JP2010252095A JP2010252095A (ja) 2010-11-04
JP5619372B2 true JP5619372B2 (ja) 2014-11-05

Family

ID=43313922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009100025A Expired - Fee Related JP5619372B2 (ja) 2009-04-16 2009-04-16 撮像素子モジュール

Country Status (1)

Country Link
JP (1) JP5619372B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5422484B2 (ja) * 2010-05-20 2014-02-19 株式会社東芝 カメラモジュール
JP5645786B2 (ja) * 2011-09-22 2014-12-24 富士フイルム株式会社 固体撮像装置及びカメラモジュール
JP2017139433A (ja) 2016-02-05 2017-08-10 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2017152546A (ja) * 2016-02-25 2017-08-31 株式会社ニコン 撮像装置及び半導体装置
JP2018061063A (ja) * 2018-01-05 2018-04-12 大日本印刷株式会社 貫通電極基板及びその製造方法
CN115022490B (zh) * 2021-09-30 2023-04-18 荣耀终端有限公司 具有摄像功能的电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867785B2 (ja) * 2002-10-15 2007-01-10 セイコーエプソン株式会社 光モジュール
JP2004221634A (ja) * 2003-01-09 2004-08-05 Seiko Epson Corp 光モジュール及びその製造方法並びに電子機器
JP4770576B2 (ja) * 2006-05-11 2011-09-14 大日本印刷株式会社 カメラモジュール
JP4724145B2 (ja) * 2007-04-05 2011-07-13 岩手東芝エレクトロニクス株式会社 カメラモジュール
JP4975523B2 (ja) * 2007-05-28 2012-07-11 新光電気工業株式会社 部品内蔵基板

Also Published As

Publication number Publication date
JP2010252095A (ja) 2010-11-04

Similar Documents

Publication Publication Date Title
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
KR101695846B1 (ko) 적층형 반도체 패키지
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
US20080230892A1 (en) Chip package module
JP5427305B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2006041438A (ja) 半導体チップ内蔵基板及びその製造方法
JP5619372B2 (ja) 撮像素子モジュール
KR101155624B1 (ko) 임베디드 인쇄회로기판 및 제조방법
WO2008111546A2 (en) Semiconductor device having semiconductor structure bodies on upper and lower surfaces thereof, and method of manufacturing the same
JP6745770B2 (ja) 回路基板
US9629243B2 (en) Electronic component-embedded module
US20110186993A1 (en) Semiconductor module and portable apparatus provided with semiconductor module
JP5298936B2 (ja) 撮像素子モジュール
JP2019040902A (ja) 回路基板
US20080230886A1 (en) Stacked package module
WO2011052746A1 (ja) 素子搭載用基板、半導体モジュール、および携帯機器
JP2011243897A (ja) 多層プリント基板及びその製造方法
JP5375292B2 (ja) 撮像素子モジュール、撮像素子モジュールの製造方法
JP2005150443A (ja) 積層型半導体装置およびその製造方法
JP2012142376A (ja) 素子搭載用基板、携帯機器、および素子搭載用基板の製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP5299106B2 (ja) 撮像素子モジュール
JP5446623B2 (ja) センサ素子モジュール
JP5332834B2 (ja) 撮像素子モジュール
JP2007134569A (ja) 電子部品内蔵基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131018

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140917

R150 Certificate of patent or registration of utility model

Ref document number: 5619372

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees