JP2000236039A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JP2000236039A JP2000236039A JP11035127A JP3512799A JP2000236039A JP 2000236039 A JP2000236039 A JP 2000236039A JP 11035127 A JP11035127 A JP 11035127A JP 3512799 A JP3512799 A JP 3512799A JP 2000236039 A JP2000236039 A JP 2000236039A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- forming
- sputter
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 フリップチップ接続用の電極用パッドをなす
導体層の最表面に形成したスズ層から前記導体層へのス
ズの拡散を防止したフリップチップ接続方式の配線基板
を提供すること。 【構成】 フリップチップ接続用の電極用パッドをなす
金を含む導体層上に、Ｎｉ、Ｔｉ、Ｐｄ、Ｃｒ、Ｍｏ、
Ｉｒ等の少なくとも１種からなるスズ拡散防止層を形成
した上から、スパッタ法を用いてスズ層を形成する。
導体層の最表面に形成したスズ層から前記導体層へのス
ズの拡散を防止したフリップチップ接続方式の配線基板
を提供すること。 【構成】 フリップチップ接続用の電極用パッドをなす
金を含む導体層上に、Ｎｉ、Ｔｉ、Ｐｄ、Ｃｒ、Ｍｏ、
Ｉｒ等の少なくとも１種からなるスズ拡散防止層を形成
した上から、スパッタ法を用いてスズ層を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、配線基板に関し、
詳しくはフリップチップ接続方式の半導体集積回路チッ
プを電気的に接続するための電極用パッド群（多数の電
極用パッド）を有する配線基板に関する。
詳しくはフリップチップ接続方式の半導体集積回路チッ
プを電気的に接続するための電極用パッド群（多数の電
極用パッド）を有する配線基板に関する。
【０００２】
【従来の技術】近年、チップサイズパッケージ（ＣＳ
Ｐ）や、パッケージを用いずにチップを基板に直接ボン
ディングするフリップチップ実装を用いたマルチチップ
モジュール（ＭＣＭ）が盛んに開発されている。
Ｐ）や、パッケージを用いずにチップを基板に直接ボン
ディングするフリップチップ実装を用いたマルチチップ
モジュール（ＭＣＭ）が盛んに開発されている。
【０００３】フリップチップ接続方式は、一主面の所定
の箇所に電極（入出力接続端子）用パッドを配置したチ
ップを配線基板の各電極用パッドに電気的に接続するも
のであり、実装面積や実装高さといった点で高密度化を
実現できる方式である。チップと配線基板との接続を最
短距離で接続でき、また、ワイヤボンディング方式と比
較してインダクタンス成分を減らすことができるため、
信号処理の高速化や高周波化にも有利である。
の箇所に電極（入出力接続端子）用パッドを配置したチ
ップを配線基板の各電極用パッドに電気的に接続するも
のであり、実装面積や実装高さといった点で高密度化を
実現できる方式である。チップと配線基板との接続を最
短距離で接続でき、また、ワイヤボンディング方式と比
較してインダクタンス成分を減らすことができるため、
信号処理の高速化や高周波化にも有利である。
【０００４】配線基板側のフリップチップ実装用の電極
用パッド上には、半導体集積回路チップ側に形成された
金バンプと接続するために、スズ層が形成される。この
ような配線基板およびその電極用パッド（以下、単にパ
ッドともいう）は、例えば、アルミナセラミックからな
るセラミック製の薄膜配線基板にあっては、次のように
して製造される。
用パッド上には、半導体集積回路チップ側に形成された
金バンプと接続するために、スズ層が形成される。この
ような配線基板およびその電極用パッド（以下、単にパ
ッドともいう）は、例えば、アルミナセラミックからな
るセラミック製の薄膜配線基板にあっては、次のように
して製造される。
【０００５】すなわち、アルミナグリーンシートに金型
等を用いて表裏面を貫通するビアホールを穿設した後、
タングステンやモリブデン等の高融点金属粉末を主体と
するメタライズペーストをビアホール中に充填する。必
要に応じてグリーンシートを積層した後、同時焼成して
アルミナセラミック製の配線基板を得る（図示せず）。
等を用いて表裏面を貫通するビアホールを穿設した後、
タングステンやモリブデン等の高融点金属粉末を主体と
するメタライズペーストをビアホール中に充填する。必
要に応じてグリーンシートを積層した後、同時焼成して
アルミナセラミック製の配線基板を得る（図示せず）。
【０００６】得られた配線基板１の両面を研磨加工して
平らにした後（図示せず）、前記配線基板１の一主面に
スパッタ法によりチタン（厚み１０００オンク゛ストローム）、
パラジウム（厚み３０００オンク゛ストローム）の順で薄膜層２
を形成する（図１）。前記薄膜層２上に感光性レジスト
を塗布してレジスト層３を形成し（図２）、フォトリソ
加工によりパターン抜きを行ない開口部４を形成する
（図３）。
平らにした後（図示せず）、前記配線基板１の一主面に
スパッタ法によりチタン（厚み１０００オンク゛ストローム）、
パラジウム（厚み３０００オンク゛ストローム）の順で薄膜層２
を形成する（図１）。前記薄膜層２上に感光性レジスト
を塗布してレジスト層３を形成し（図２）、フォトリソ
加工によりパターン抜きを行ない開口部４を形成する
（図３）。
【０００７】開口部４に電気メッキにより金からなる配
線層５（厚み３〜５μｍ）を形成する（図４）。そし
て、レジスト層３を除去した後（図５）、露出した薄膜
層２をエッチング除去する（図６）。再び配線基板上に
レジスト層６を形成する（図７）。フォトリソ加工によ
りパターン抜きを行ない開口部７を形成する（図８）。
線層５（厚み３〜５μｍ）を形成する（図４）。そし
て、レジスト層３を除去した後（図５）、露出した薄膜
層２をエッチング除去する（図６）。再び配線基板上に
レジスト層６を形成する（図７）。フォトリソ加工によ
りパターン抜きを行ない開口部７を形成する（図８）。
【０００８】次いで、レジスト層６及び開口部７に露出
した配線層５にスパッタ法によりスズの薄膜層８（厚み
１〜２μｍ）を形成する（図９）。レジスト層６及び開
口部７に露出した配線層５上以外のスズ薄膜層を除去し
て、配線基板側のフリップチップ実装用の電極用パッド
上にスズ層８が形成された配線基板を完成する（図１
０）。
した配線層５にスパッタ法によりスズの薄膜層８（厚み
１〜２μｍ）を形成する（図９）。レジスト層６及び開
口部７に露出した配線層５上以外のスズ薄膜層を除去し
て、配線基板側のフリップチップ実装用の電極用パッド
上にスズ層８が形成された配線基板を完成する（図１
０）。
【０００９】
【発明が解決しようとする課題】上記の製造方法では、
スパッタ法により形成したスズ層をリフトオフ法（リバ
ースエッチング法）を用いてパターニングしている。リ
フトオフ法とは、必要な部分に開口部を設けたレジスト
層上から全面にスパッタ層を形成した後、レジスト層を
除去して必要な部分のスパッタ層のみを残す方法をいう
が、以下の工程上の問題があった。
スパッタ法により形成したスズ層をリフトオフ法（リバ
ースエッチング法）を用いてパターニングしている。リ
フトオフ法とは、必要な部分に開口部を設けたレジスト
層上から全面にスパッタ層を形成した後、レジスト層を
除去して必要な部分のスパッタ層のみを残す方法をいう
が、以下の工程上の問題があった。
【００１０】一つは、スズのスパッタ層が、スパッタ時
の発熱或いはフリップチップ実装時の加熱時に下地の金
配線と合金化（金／スズ合金化）するため、スズ層を予
め厚く形成する必要があった。
の発熱或いはフリップチップ実装時の加熱時に下地の金
配線と合金化（金／スズ合金化）するため、スズ層を予
め厚く形成する必要があった。
【００１１】また、上記のリフトオフ法は、感光性樹脂
からなるレジスト層をマスクとするため、スパッタ時の
発熱によりレジストが変質しやすい。そのため、所定の
厚みのスズのスパッタ層を得るには、冷却時間を設けて
スパッタを数回に分けて行う必要があった。
からなるレジスト層をマスクとするため、スパッタ時の
発熱によりレジストが変質しやすい。そのため、所定の
厚みのスズのスパッタ層を得るには、冷却時間を設けて
スパッタを数回に分けて行う必要があった。
【００１２】本発明は、かかる知見に基づいてなされた
もので、その目的とするところは、フリップチップ接続
用の電極用パッドをなす下地の金配線と最表面のスズ層
との熱拡散による合金化（金／スズ合金化）を防止可能
なフリップチップ接続方式の配線基板を提供することに
ある。
もので、その目的とするところは、フリップチップ接続
用の電極用パッドをなす下地の金配線と最表面のスズ層
との熱拡散による合金化（金／スズ合金化）を防止可能
なフリップチップ接続方式の配線基板を提供することに
ある。
【００１３】
【課題を解決するための手段】請求項１に記載の発明
は、配線基板の表面から順に、主に下地となる第１金属
層と、主に配線層となる第２金属層と、スズの拡散防止
層となる第３金属層と、スズを含む第４金属層を構成要
件とする配線基板を要旨とする。
は、配線基板の表面から順に、主に下地となる第１金属
層と、主に配線層となる第２金属層と、スズの拡散防止
層となる第３金属層と、スズを含む第４金属層を構成要
件とする配線基板を要旨とする。
【００１４】第１金属層は主に配線層と基板面との密着
強度を上げる目的で挿入される。用いる金属種は、チタ
ン、パラジウム、銅、クロム、モリブデン、ジルコニウ
ム、白金、ニッケル、タンタルのうち、少なくとも１種
類の金属及び／又は少なくとも１種類の金属を主成分と
する合金金属から選ばれる。第１金属層は、これらの金
属種からなる単層或いは複数層により構成される。
強度を上げる目的で挿入される。用いる金属種は、チタ
ン、パラジウム、銅、クロム、モリブデン、ジルコニウ
ム、白金、ニッケル、タンタルのうち、少なくとも１種
類の金属及び／又は少なくとも１種類の金属を主成分と
する合金金属から選ばれる。第１金属層は、これらの金
属種からなる単層或いは複数層により構成される。
【００１５】第１金属層の形成方法としては公知の技術
が適用可能であり、スパッタ法によるスパッタ層、無電
解メッキによる薄付けメッキ層、あるいは、有機金属化
合物の熱分解や光分解によるデポジット層等が用いられ
る。好ましい構成としては、スパッタ法を用いてチタン
−パラジウム層とするのが接続信頼性の面で好適であ
る。この場合の各スパッタ層の好ましい厚みの範囲とし
ては、チタンでは１０００〜２０００オンク゛ストローム、パラ
ジウムでは１０００〜５０００オンク゛ストロームである。
が適用可能であり、スパッタ法によるスパッタ層、無電
解メッキによる薄付けメッキ層、あるいは、有機金属化
合物の熱分解や光分解によるデポジット層等が用いられ
る。好ましい構成としては、スパッタ法を用いてチタン
−パラジウム層とするのが接続信頼性の面で好適であ
る。この場合の各スパッタ層の好ましい厚みの範囲とし
ては、チタンでは１０００〜２０００オンク゛ストローム、パラ
ジウムでは１０００〜５０００オンク゛ストロームである。
【００１６】第２金属層は主に配線層として使用する目
的で挿入される。導通抵抗が低く、且つ、耐酸化性に優
れるという理由から、金を主体とする金属種が好んで用
いられる。金を酸化防止層として利用する場合は、銅、
ニッケルといった酸化しやすい金属種を組み合わせても
よい。第２金属層の形成方法としては公知の技術が適用
可能であり、電解メッキ法、導電ペーストによる厚膜
法、あるいは、感光性導電ペーストによる感光性厚膜法
等が用いられる。
的で挿入される。導通抵抗が低く、且つ、耐酸化性に優
れるという理由から、金を主体とする金属種が好んで用
いられる。金を酸化防止層として利用する場合は、銅、
ニッケルといった酸化しやすい金属種を組み合わせても
よい。第２金属層の形成方法としては公知の技術が適用
可能であり、電解メッキ法、導電ペーストによる厚膜
法、あるいは、感光性導電ペーストによる感光性厚膜法
等が用いられる。
【００１７】第３金属層は主に配線層中の金と最表面の
スズとの熱拡散による合金化（金／スズ合金化）を防止
する目的で挿入される。用いる金属種は、チタン、パラ
ジウム、クロム、モリブデン、白金、ニッケル、イリジ
ウムのうち、少なくとも１種類の金属及び／又は少なく
とも１種類の金属を主成分とする合金金属から選ばれ
る。第３金属層は、これらの金属種からなる単層或いは
複数層により構成される。
スズとの熱拡散による合金化（金／スズ合金化）を防止
する目的で挿入される。用いる金属種は、チタン、パラ
ジウム、クロム、モリブデン、白金、ニッケル、イリジ
ウムのうち、少なくとも１種類の金属及び／又は少なく
とも１種類の金属を主成分とする合金金属から選ばれ
る。第３金属層は、これらの金属種からなる単層或いは
複数層により構成される。
【００１８】第３金属層の形成方法としては公知の技術
が適用可能であり、スパッタ法によるスパッタ層、無電
解メッキによる薄付けメッキ層あるいは、電解メッキに
よるメッキ層等が用いられる。好ましい構成としては、
スパッタ法を用いてチタン層を形成したり、無電解メッ
キ法或いは電解メッキ法を用いてパラジウム層、ニッケ
ル層とするのが好適である。この場合の各層の好ましい
厚みの範囲としては、スパッタ層では５００〜２０００
Å、メッキ層では０．１〜１．５μｍである。
が適用可能であり、スパッタ法によるスパッタ層、無電
解メッキによる薄付けメッキ層あるいは、電解メッキに
よるメッキ層等が用いられる。好ましい構成としては、
スパッタ法を用いてチタン層を形成したり、無電解メッ
キ法或いは電解メッキ法を用いてパラジウム層、ニッケ
ル層とするのが好適である。この場合の各層の好ましい
厚みの範囲としては、スパッタ層では５００〜２０００
Å、メッキ層では０．１〜１．５μｍである。
【００１９】第４金属層は、半導体集積回路側の金バン
プとの合金化による接続を行う目的で、スズを含む金属
種を用いる。第４金属層の形成方法としては公知の技術
が適用可能であり、スパッタ法によるスパッタ層、無電
解メッキによる薄付けメッキ層あるいは、電解メッキに
よるメッキ層等が用いられる。好ましい構成としては、
スパッタ法を用いて形成したり、無電解メッキ法或いは
電解メッキ法を用いて形成するのが好適である。スズ層
の好ましい厚みの範囲としては、０．５〜２．５μｍで
ある。
プとの合金化による接続を行う目的で、スズを含む金属
種を用いる。第４金属層の形成方法としては公知の技術
が適用可能であり、スパッタ法によるスパッタ層、無電
解メッキによる薄付けメッキ層あるいは、電解メッキに
よるメッキ層等が用いられる。好ましい構成としては、
スパッタ法を用いて形成したり、無電解メッキ法或いは
電解メッキ法を用いて形成するのが好適である。スズ層
の好ましい厚みの範囲としては、０．５〜２．５μｍで
ある。
【００２０】尚、第１金属層乃至第４金属層のうち、隣
り合う層にそれぞれ含まれる金属種が同一或いは一部同
一の組み合わせの場合（例えば、隣り合う各層にニッケ
ルが含まれる場合）は、各層間の境界線が不明瞭となる
ことがある。
り合う層にそれぞれ含まれる金属種が同一或いは一部同
一の組み合わせの場合（例えば、隣り合う各層にニッケ
ルが含まれる場合）は、各層間の境界線が不明瞭となる
ことがある。
【００２１】請求項２に記載の発明は、請求項１に記載
の発明と同様に、配線基板の表面から順に、主に下地と
なる第１金属層と、主に配線層となる第２金属層と、ス
ズの拡散防止層となる第３金属層と、スズを含む第４金
属層を構成要件とする配線基板を要旨とする。
の発明と同様に、配線基板の表面から順に、主に下地と
なる第１金属層と、主に配線層となる第２金属層と、ス
ズの拡散防止層となる第３金属層と、スズを含む第４金
属層を構成要件とする配線基板を要旨とする。
【００２２】第１金属層は主に配線層と基板面との密着
強度を上げる目的で挿入される。用いる金属種は、チタ
ン、パラジウム、銅、クロム、モリブデン、ジルコニウ
ム、白金、ニッケル、タンタルのうち、少なくとも１種
類の金属及び／又は少なくとも１種類の金属を主成分と
する合金金属から選ばれる。第１金属層は、これらの金
属種からなる単層或いは複数層により構成される。
強度を上げる目的で挿入される。用いる金属種は、チタ
ン、パラジウム、銅、クロム、モリブデン、ジルコニウ
ム、白金、ニッケル、タンタルのうち、少なくとも１種
類の金属及び／又は少なくとも１種類の金属を主成分と
する合金金属から選ばれる。第１金属層は、これらの金
属種からなる単層或いは複数層により構成される。
【００２３】第１金属層の形成方法としては公知の技術
が適用可能であり、スパッタ法によるスパッタ層、無電
解メッキによる薄付けメッキ層、あるいは、有機金属化
合物の熱分解や光分解によるデポジット層等が用いられ
る。好ましい構成としては、スパッタ法を用いてチタン
−パラジウム層とするのが接続信頼性の面で好適であ
る。この場合の各スパッタ層の好ましい厚みの範囲とし
ては、チタンでは１０００〜２０００Å、パラジウムで
は１０００〜３０００Åである。
が適用可能であり、スパッタ法によるスパッタ層、無電
解メッキによる薄付けメッキ層、あるいは、有機金属化
合物の熱分解や光分解によるデポジット層等が用いられ
る。好ましい構成としては、スパッタ法を用いてチタン
−パラジウム層とするのが接続信頼性の面で好適であ
る。この場合の各スパッタ層の好ましい厚みの範囲とし
ては、チタンでは１０００〜２０００Å、パラジウムで
は１０００〜３０００Åである。
【００２４】第２金属層は主に配線層として使用する目
的で挿入される。導通抵抗が低く、且つ、耐酸化性に優
れるという理由から、金を主体とする金属種が好んで用
いられる。金を酸化防止層として利用する場合は、銅、
ニッケルといった酸化しやすい金属種を組み合わせても
よい。第２金属層の形成方法としては公知の技術が適用
可能であり、電解メッキ法、導電ペーストによる厚膜
法、あるいは、感光性導電ペーストによる感光性厚膜法
等が用いられる。具体的な構成としては、メッキ法を用
いて基板面から順に、銅（２μｍ）−ニッケル（１μ
ｍ）−金（２μｍ）といった複数層とするのが好まし
い。
的で挿入される。導通抵抗が低く、且つ、耐酸化性に優
れるという理由から、金を主体とする金属種が好んで用
いられる。金を酸化防止層として利用する場合は、銅、
ニッケルといった酸化しやすい金属種を組み合わせても
よい。第２金属層の形成方法としては公知の技術が適用
可能であり、電解メッキ法、導電ペーストによる厚膜
法、あるいは、感光性導電ペーストによる感光性厚膜法
等が用いられる。具体的な構成としては、メッキ法を用
いて基板面から順に、銅（２μｍ）−ニッケル（１μ
ｍ）−金（２μｍ）といった複数層とするのが好まし
い。
【００２５】第３金属層は主に配線層中の金と最表面の
スズとの熱拡散による合金化（金／スズ合金化）を防止
する目的で挿入される。用いる金属種は、パラジウム、
クロム、白金、ニッケルのうち少なくとも１種類の金属
及び／又は少なくとも１種類の金属を主成分とする合金
金属から選ばれる。更に、これらの金属種の酸化防止を
目的として金を最表層として形成してもよい。第３金属
層は、これらの金属種からなる単層或いは複数層により
構成される。
スズとの熱拡散による合金化（金／スズ合金化）を防止
する目的で挿入される。用いる金属種は、パラジウム、
クロム、白金、ニッケルのうち少なくとも１種類の金属
及び／又は少なくとも１種類の金属を主成分とする合金
金属から選ばれる。更に、これらの金属種の酸化防止を
目的として金を最表層として形成してもよい。第３金属
層は、これらの金属種からなる単層或いは複数層により
構成される。
【００２６】第３金属層の形成方法としては公知の技術
が適用可能であり、電解メッキによるメッキ層、あるい
は、無電解メッキによる薄付けメッキ層等が用いられ
る。具体的な構成としては、基板面からニッケル（０．
５μｍ）−金（０．１μｍ）、クロム（０．０５μｍ）
−金（０．１μｍ）、パラジウム（０．５μｍ）−金
（０．１μｍ）等の複数層や、ニッケル（０．５μｍ）
のみ、パラジウム（０．５μｍ）のみ等の単層が用いら
れる。
が適用可能であり、電解メッキによるメッキ層、あるい
は、無電解メッキによる薄付けメッキ層等が用いられ
る。具体的な構成としては、基板面からニッケル（０．
５μｍ）−金（０．１μｍ）、クロム（０．０５μｍ）
−金（０．１μｍ）、パラジウム（０．５μｍ）−金
（０．１μｍ）等の複数層や、ニッケル（０．５μｍ）
のみ、パラジウム（０．５μｍ）のみ等の単層が用いら
れる。
【００２７】第４金属層は、半導体集積回路側の金バン
プとの合金化による接続を行う目的で、スズを含む金属
種を用いる。第４金属層の形成方法としては公知の技術
が適用可能であり、スパッタ法によるスパッタ層、無電
解メッキによる薄付けメッキ層あるいは、電解メッキに
よるメッキ層等が用いられる。好ましい構成としては、
スパッタ法を用いて形成したり、無電解メッキ法或いは
電解メッキ法を用いて形成するのが好適である。スズ層
の好ましい厚みの範囲としては、０．５〜２．５μｍで
ある。
プとの合金化による接続を行う目的で、スズを含む金属
種を用いる。第４金属層の形成方法としては公知の技術
が適用可能であり、スパッタ法によるスパッタ層、無電
解メッキによる薄付けメッキ層あるいは、電解メッキに
よるメッキ層等が用いられる。好ましい構成としては、
スパッタ法を用いて形成したり、無電解メッキ法或いは
電解メッキ法を用いて形成するのが好適である。スズ層
の好ましい厚みの範囲としては、０．５〜２．５μｍで
ある。
【００２８】尚、第１金属層乃至第４金属層のうち、隣
り合う層にそれぞれ含まれる金属種が同一或いは一部同
一の組み合わせの場合（例えば、隣り合う各層にニッケ
ルが含まれる場合）は、各層間の境界線が不明瞭となる
ことがある。
り合う層にそれぞれ含まれる金属種が同一或いは一部同
一の組み合わせの場合（例えば、隣り合う各層にニッケ
ルが含まれる場合）は、各層間の境界線が不明瞭となる
ことがある。
【００２９】請求項３に記載の発明は、請求項１に記載
の配線基板の製造方法を例示したものである。具体的に
は、拡散防止層とスズ層の形成をリフトオフ法を用いて
行うものである。係る製造方法を用いることで、配線に
含まれる金と最表面のスズとのスパッタ中の熱拡散・合
金化を防止できるため、スズ層の厚みを低減することが
できる。
の配線基板の製造方法を例示したものである。具体的に
は、拡散防止層とスズ層の形成をリフトオフ法を用いて
行うものである。係る製造方法を用いることで、配線に
含まれる金と最表面のスズとのスパッタ中の熱拡散・合
金化を防止できるため、スズ層の厚みを低減することが
できる。
【００３０】請求項４に記載の発明は、請求項３と同様
に、請求項１に記載の配線基板の製造方法を例示したも
のである。具体的には、拡散防止層とスズ層の形成をサ
ブトラクティブ法を用いて行うものである。係る製造方
法を用いることで、配線に含まれる金と最表面のスズと
のスパッタ中の熱拡散・合金化を防止できるため、スズ
層の厚みを低減することができる。また、リフトオフ法
の様にレジストを用いず、スパッタによる温度上昇が問
題にならないため、スパッタ時に冷却時間をもうける必
要がない。
に、請求項１に記載の配線基板の製造方法を例示したも
のである。具体的には、拡散防止層とスズ層の形成をサ
ブトラクティブ法を用いて行うものである。係る製造方
法を用いることで、配線に含まれる金と最表面のスズと
のスパッタ中の熱拡散・合金化を防止できるため、スズ
層の厚みを低減することができる。また、リフトオフ法
の様にレジストを用いず、スパッタによる温度上昇が問
題にならないため、スパッタ時に冷却時間をもうける必
要がない。
【００３１】請求項５に記載の発明は、請求項２に記載
の配線基板の製造方法を例示したものである。具体的に
は、拡散防止層をアディティブ法で形成した後、スズ層
をリフトオフ法で形成するものである。係る製造方法を
用いることで、配線に含まれる金と最表面のスズとのス
パッタ中の熱拡散・合金化を防止できるため、スズ層の
厚みを低減することができるとともに、拡散防止層のス
パッタ工程を省略することができる。
の配線基板の製造方法を例示したものである。具体的に
は、拡散防止層をアディティブ法で形成した後、スズ層
をリフトオフ法で形成するものである。係る製造方法を
用いることで、配線に含まれる金と最表面のスズとのス
パッタ中の熱拡散・合金化を防止できるため、スズ層の
厚みを低減することができるとともに、拡散防止層のス
パッタ工程を省略することができる。
【００３２】
【発明の実施の形態】本発明の製造方法の例を、以下に
詳細に説明する。 ．請求項３に係る配線基板の製造方法の例（実施例
１：図１〜図８、図１１〜図１３を参照） 図８までは従来技術において説明した方法に従う。次い
で、レジスト層６及び開口部に露出した配線層５にスパ
ッタ法を用いてチタン層９（厚み５００オンク゛ストローム）を
形成する（図１１）。チタン層９の上にスパッタ法を用
いてスズ層１０（厚み１．５μｍ）を形成する（図１
２）。そして、レジスト層６及びレジストの開口部以外
の場所のチタン層９及びスズ層１０を除去して、配線基
板を完成する（図１３）。
詳細に説明する。 ．請求項３に係る配線基板の製造方法の例（実施例
１：図１〜図８、図１１〜図１３を参照） 図８までは従来技術において説明した方法に従う。次い
で、レジスト層６及び開口部に露出した配線層５にスパ
ッタ法を用いてチタン層９（厚み５００オンク゛ストローム）を
形成する（図１１）。チタン層９の上にスパッタ法を用
いてスズ層１０（厚み１．５μｍ）を形成する（図１
２）。そして、レジスト層６及びレジストの開口部以外
の場所のチタン層９及びスズ層１０を除去して、配線基
板を完成する（図１３）。
【００３３】．請求項４に係る配線基板の製造方法の
例（実施例２：図１〜図６、図１４〜図１９を参照） 図６までは従来技術において説明した方法に従う。次い
で、基板表面にスパッタ法を用いてチタン層１１（厚み
５００オンク゛ストローム）を形成する（図１４）。チタン層１
１の上にスパッタ法を用いてスズ層１２（厚み１．５μ
ｍ）を形成する（図１５）。
例（実施例２：図１〜図６、図１４〜図１９を参照） 図６までは従来技術において説明した方法に従う。次い
で、基板表面にスパッタ法を用いてチタン層１１（厚み
５００オンク゛ストローム）を形成する（図１４）。チタン層１
１の上にスパッタ法を用いてスズ層１２（厚み１．５μ
ｍ）を形成する（図１５）。
【００３４】スズ層１２の上にレジスト層１３を形成し
（図１６）、露光・現像により電極パッド形成部上のレ
ジスト層１３のみを残してレジスト層を剥離する（図１
７）。チタン層１１及びスズ層１２のうち、レジスト層
１３で保護されている部分を除いてエッチング除去する
（図１８）。レジスト層１３を剥離して、配線基板を完
成する（図１９）。
（図１６）、露光・現像により電極パッド形成部上のレ
ジスト層１３のみを残してレジスト層を剥離する（図１
７）。チタン層１１及びスズ層１２のうち、レジスト層
１３で保護されている部分を除いてエッチング除去する
（図１８）。レジスト層１３を剥離して、配線基板を完
成する（図１９）。
【００３５】．請求項５に係る配線基板の製造方法の
例（実施例３：図１〜図３、図２０〜図２９を参照） 図３までは従来技術において説明した方法に従う。次い
で、レジスト開口部に露出した薄膜層２に電解メッキ法
を用いて基板面から順に、銅層１５（厚み２μｍ）−ニ
ッケル層１６（厚み１μｍ）−金層１７（厚み２μｍ）
の３層構造の配線層を形成する（図２０）。レジスト層
３を剥離した後（図２１）、再度レジスト層１８を形成
する（図２２）。レジスト層１８の電極パッド形成部に
フォトリソグラフィーにて開口部１９を形成する（図２
３）。
例（実施例３：図１〜図３、図２０〜図２９を参照） 図３までは従来技術において説明した方法に従う。次い
で、レジスト開口部に露出した薄膜層２に電解メッキ法
を用いて基板面から順に、銅層１５（厚み２μｍ）−ニ
ッケル層１６（厚み１μｍ）−金層１７（厚み２μｍ）
の３層構造の配線層を形成する（図２０）。レジスト層
３を剥離した後（図２１）、再度レジスト層１８を形成
する（図２２）。レジスト層１８の電極パッド形成部に
フォトリソグラフィーにて開口部１９を形成する（図２
３）。
【００３６】レジスト層の開口部１９に露出した配線層
１７上に、電解メッキ法にてニッケル層２０（厚み０．
５μｍ）をスズ拡散防止層として形成し、ニッケルの防
錆用に電解メッキ法にて金層２１（厚み０．１μｍ）の
２層構造の配線層を形成する（図２４）。レジスト層１
８を剥離した後（図２５）、露出した薄膜層２をエッチ
ング除去する（図２６）。再度レジスト層２２を形成し
た後、レジスト層２２の電極パッド形成部にフォトリソ
グラフィーにて開口部２３を形成する（図２７）。レジ
スト層２２及び開口部２３に露出した金層２１上にスパ
ッタ法を用いてスズ層２４を形成する（図２８）。そし
て、レジスト層２２及びレジストの開口部以外の場所の
スズ層２４を除去して、配線基板を完成する（図２
９）。
１７上に、電解メッキ法にてニッケル層２０（厚み０．
５μｍ）をスズ拡散防止層として形成し、ニッケルの防
錆用に電解メッキ法にて金層２１（厚み０．１μｍ）の
２層構造の配線層を形成する（図２４）。レジスト層１
８を剥離した後（図２５）、露出した薄膜層２をエッチ
ング除去する（図２６）。再度レジスト層２２を形成し
た後、レジスト層２２の電極パッド形成部にフォトリソ
グラフィーにて開口部２３を形成する（図２７）。レジ
スト層２２及び開口部２３に露出した金層２１上にスパ
ッタ法を用いてスズ層２４を形成する（図２８）。そし
て、レジスト層２２及びレジストの開口部以外の場所の
スズ層２４を除去して、配線基板を完成する（図２
９）。
【００３７】
【発明の効果】以上に説明したように、フリップチップ
接続用の電極用パッドをなす導体層とスズ層との間にＮ
ｉ、Ｔｉ、Ｐｄ、Ｃｒ、Ｍｏ、Ｉｒ等の少なくとも１種
からなるスズ拡散防止層を挟むことで、スパッタ時の発
熱によるスズの金を含む下地導体層への熱拡散を防止し
たフリップチップ接続方式の配線基板を提供できる。ま
た、スズからなるスパッタ層の厚みを従来よりも薄くす
ることができる。
接続用の電極用パッドをなす導体層とスズ層との間にＮ
ｉ、Ｔｉ、Ｐｄ、Ｃｒ、Ｍｏ、Ｉｒ等の少なくとも１種
からなるスズ拡散防止層を挟むことで、スパッタ時の発
熱によるスズの金を含む下地導体層への熱拡散を防止し
たフリップチップ接続方式の配線基板を提供できる。ま
た、スズからなるスパッタ層の厚みを従来よりも薄くす
ることができる。
【００３８】
【図１】従来技術による配線基板の製造方法の一工程段
階を示す説明図。
階を示す説明図。
【図２】従来技術による配線基板の製造方法の一工程段
階を示す説明図。
階を示す説明図。
【図３】従来技術による配線基板の製造方法の一工程段
階を示す説明図。
階を示す説明図。
【図４】従来技術による配線基板の製造方法の一工程段
階を示す説明図。
階を示す説明図。
【図５】従来技術による配線基板の製造方法の一工程段
階を示す説明図。
階を示す説明図。
【図６】従来技術による配線基板の製造方法の一工程段
階を示す説明図。
階を示す説明図。
【図７】従来技術による配線基板の製造方法の一工程段
階を示す説明図。
階を示す説明図。
【図８】従来技術による配線基板の製造方法の一工程段
階を示す説明図。
階を示す説明図。
【図９】従来技術による配線基板の製造方法の一工程段
階を示す説明図。
階を示す説明図。
【図１０】従来技術による配線基板の製造方法の一工程
段階を示す説明図。
段階を示す説明図。
【図１１】請求項３に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図１２】請求項３に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図１３】請求項３に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図１４】請求項４に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図１５】請求項４に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図１６】請求項４に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図１７】請求項４に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図１８】請求項４に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図１９】請求項４に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図２０】請求項５に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図２１】請求項５に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図２２】請求項５に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図２３】請求項５に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図２４】請求項５に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図２５】請求項５に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図２６】請求項５に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図２７】請求項５に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図２８】請求項５に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
【図２９】請求項５に記載の配線基板の製造方法の一工
程段階を示す説明図。
程段階を示す説明図。
１ 配線基板 ２ チタン−パラジウム薄膜とからなる２層構造を有
する薄膜層 ５ 金メッキからなる配線層 ９ チタン薄膜からなるスズ拡散防止層 １０ スズ層
する薄膜層 ５ 金メッキからなる配線層 ９ チタン薄膜からなるスズ拡散防止層 １０ スズ層
Claims (5)
- 【請求項１】 フリップチップ接続方式の集積回路チッ
プを電気的に接続するための電極パッド群を備えた配線
基板であって、 基板面から順に、 チタン、パラジウム、銅、クロム、モリブデン、ジルコ
ニウム、白金、ニッケル、タンタルのうち、少なくとも
１種類の金属及び／又は少なくとも１種類の金属を主成
分とする合金金属からなる１層以上の第１金属層と、 金を含む第２金属層と、 チタン、パラジウム、クロム、モリブデン、白金、ニッ
ケル、イリジウムのうち、少なくとも１種類の金属及び
／又は少なくとも１種類の金属を主成分とする合金金属
からなる１層以上の第３金属層と、 スズを含む第４金属層と、からなる多層構造の金属膜を
有することを特徴とする配線基板。 - 【請求項２】 フリップチップ接続方式の集積回路チッ
プを電気的に接続するための電極パッド群を備えた配線
基板であって、 基板面から順に、 チタン、パラジウム、銅、クロム、モリブデン、ジルコ
ニウム、白金、ニッケル、タンタルのうち、少なくとも
１種類の金属及び／又は少なくとも１種類の金属を主成
分とする合金金属からなる１層以上の第１金属層と、 金を含む第２金属層と、 パラジウム、クロム、白金、ニッケルのうち少なくとも
１種類の金属及び／又は少なくとも１種類の金属を主成
分とする合金金属及び／又は金からなる１層以上の第３
金属層と、 スズを含む第４金属層と、からなる多層構造の金属膜を
有することを特徴とする配線基板。 - 【請求項３】 請求項１に記載の配線基板の製造方法で
あって、 基板表面にチタン、パラジウム、銅、クロム、モリブデ
ン、ジルコニウム、白金、ニッケル、タンタルのうち、
少なくとも１種類の金属及び／又は少なくとも１種類の
金属を主成分とする合金金属からなる１層以上のスパッ
タ層を形成する第１スパッタ層形成工程と、 上記第１スパッタ層上に第１レジスト層を形成後、パタ
ーニングを行ない、配線用開口部を形成する露光・現像
工程と、 上記配線用開口部に金を主体とするメッキ層を形成する
メッキ工程と、 上記第１レジスト層を剥離後、露出した第１スパッタ層
を除去する工程と、 上記基板表面に第２レジスト層を形成後、パターニング
を行ない、電極用開口部を形成する露光・現像工程と、 上記第２レジスト層及び露出した上記メッキ層の表面に
チタン、パラジウム、クロム、モリブデン、白金、ニッ
ケル、イリジウムのうち、少なくとも１種類の金属及び
／又は少なくとも１種類の金属を主成分とする合金金属
からなる１層以上のスパッタ層を形成する第２スパッタ
層形成工程と、 上記第２スパッタ層の表面にスズからなるスパッタ層を
形成する第３スパッタ層形成工程と、 上記電極用パッド部以外の第２スパッタ層及び第３スパ
ッタ層及び第２レジスト層を除去する工程と、を少なく
とも具備することを特徴とする配線基板の製造方法。 - 【請求項４】 請求項１に記載の配線基板の製造方法で
あって、 基板表面にチタン、パラジウム、銅、クロム、モリブデ
ン、ジルコニウム、白金、ニッケル、タンタルのうち、
少なくとも１種類の金属及び／又は少なくとも１種類の
金属を主成分とする合金金属からなる１層以上のスパッ
タ層を形成する第１スパッタ層形成工程と、 上記第１スパッタ層上に第１レジスト層を形成後、パタ
ーニングを行ない、配線用開口部を形成する露光・現像
工程と、 上記配線用開口部に金を主体とするメッキ層を形成する
メッキ工程と、 上記第１レジストを剥離後、上記基板表面にチタン、パ
ラジウム、クロム、モリブデン、白金、ニッケル、イリ
ジウムのうち、少なくとも１種類の金属及び／又は少な
くとも１種類の金属を主成分とする合金金属からなる１
層以上のスパッタ層を形成する第２スパッタ層形成工程
と、 上記第２スパッタ層の表面にスズからなるスパッタ層を
形成する第３スパッタ層形成工程と、 上記第３スパッタ層上に第２レジスト層を形成後、パタ
ーニングを行ない、電極パッド形成部以外の第２レジス
ト層を除去する露光・現像工程と、 露出した第２スパッタ層及び第３スパッタ層を除去する
工程と、 上記電極パッド形成部の第２レジスト層を除去する工程
と、を少なくとも具備することを特徴とする配線基板の
製造方法。 - 【請求項５】 請求項２に記載の配線基板の製造方法で
あって、 基板表面にチタン、パラジウム、銅、クロム、モリブデ
ン、ジルコニウム、白金、ニッケル、タンタルのうち、
少なくとも１種類の金属及び／又は少なくとも１種類の
金属を主成分とする合金金属からなるスパッタ層を形成
する第１スパッタ層形成工程と、 上記第１スパッタ層上に第１レジスト層を形成後、パタ
ーニングを行ない電極パッド用開口部を形成する露光・
現像工程と、 上記配線用開口部に、ニッケル、銅のうち少なくとも１
種類の金属からなる第１メッキ層を形成後、次いで、金
からなる第２メッキ層を形成するメッキ工程と、 上記第１レジスト層を剥離し、上記基板表面に第２レジ
スト層を形成後、パターニングを行ない、電極パッド用
開口部を形成する露光・現像工程と、 上記第２レジスト層の開口部に露出した上記第２メッキ
層上にパラジウム、クロム、白金、ニッケルのうち少な
くとも１種類の金属及び／又は少なくとも１種類の金属
を主成分とする合金金属及び／又は金からなる１層以上
の第３メッキ層を形成する工程と、 上記第２レジストを剥離後、上記基板表面に露出した第
１スパッタ層を除去する工程と、 上記基板表面に第３レジスト層を形成後、パターニング
を行ない、電極パッド用開口部を形成する露光・現像工
程と、 上記第３レジスト層の全面にスズからなるスパッタ層を
形成する第２スパッタ層形成工程と、 上記電極用パッド部以外の第２スパッタ層及び第３レジ
スト層を除去する工程と、を少なくとも具備することを
特徴とする配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11035127A JP2000236039A (ja) | 1999-02-15 | 1999-02-15 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11035127A JP2000236039A (ja) | 1999-02-15 | 1999-02-15 | 配線基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000236039A true JP2000236039A (ja) | 2000-08-29 |
Family
ID=12433278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11035127A Pending JP2000236039A (ja) | 1999-02-15 | 1999-02-15 | 配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000236039A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005004565A1 (ja) * | 2003-07-02 | 2005-01-13 | Seiko Epson Corporation | 実装電極、パッケージ、デバイスおよびデバイスの製造方法 |
-
1999
- 1999-02-15 JP JP11035127A patent/JP2000236039A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005004565A1 (ja) * | 2003-07-02 | 2005-01-13 | Seiko Epson Corporation | 実装電極、パッケージ、デバイスおよびデバイスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3098509B2 (ja) | 電子コンポーネント構造体およびその製造方法 | |
| USRE46147E1 (en) | Semiconductor device and method of fabricating the same | |
| TWI331797B (en) | Surface structure of a packaging substrate and a fabricating method thereof | |
| US6576540B2 (en) | Method for fabricating substrate within a Ni/Au structure electroplated on electrical contact pads | |
| US20060157852A1 (en) | Circuit barrier structure of semiconductor packaging substrate and method for fabricating the same | |
| JPH06132474A (ja) | 半導体装置 | |
| KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
| JPH10335337A (ja) | 半導体装置及びその製造方法 | |
| US7033917B2 (en) | Packaging substrate without plating bar and a method of forming the same | |
| EP1003209A1 (en) | Process for manufacturing semiconductor device | |
| TWI224387B (en) | Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same | |
| JP2000236039A (ja) | 配線基板およびその製造方法 | |
| JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| JP2760360B2 (ja) | はんだバンプとその製造方法 | |
| JP4463940B2 (ja) | 薄膜多層回路基板 | |
| JP4193479B2 (ja) | 素子実装基板の製造方法 | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JP3170429B2 (ja) | 配線基板 | |
| JP2004072043A (ja) | 半導体ウェハ及び半導体チップ並びに半導体装置とその製造方法 | |
| JP4483004B2 (ja) | プリント配線板 | |
| EP1357588A1 (en) | A substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same | |
| JPH07221101A (ja) | 半導体ウエハ上への突起電極形成方法 | |
| TWI298940B (en) | Method for forming barrier layers on semiconductor package substrate | |
| JPS60198761A (ja) | ろう付け方法 | |
| JP2600669B2 (ja) | 転写バンプ用金属突起 |