WO2006112298A1 - 配線基板およびその製造方法 - Google Patents

配線基板およびその製造方法 Download PDF

Info

Publication number
WO2006112298A1
WO2006112298A1 PCT/JP2006/307621 JP2006307621W WO2006112298A1 WO 2006112298 A1 WO2006112298 A1 WO 2006112298A1 JP 2006307621 W JP2006307621 W JP 2006307621W WO 2006112298 A1 WO2006112298 A1 WO 2006112298A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
ceramic
wiring
connection
forming
Prior art date
Application number
PCT/JP2006/307621
Other languages
English (en)
French (fr)
Inventor
Kuniaki Suzuki
Hiroshi Kubota
Nobuaki Haga
Kenichi Mitsumori
Original Assignee
Alps Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co., Ltd. filed Critical Alps Electric Co., Ltd.
Publication of WO2006112298A1 publication Critical patent/WO2006112298A1/ja
Priority to US11/973,786 priority Critical patent/US20080075919A1/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component

Definitions

  • the present invention relates to a wiring board in which a circuit pattern having a conductive force is formed on a ceramic layer, and a method for manufacturing the wiring board.
  • a circuit form is formed in each of a plurality of laminated ceramic layers, and the circuit of each layer is electrically connected to each other by a conductive connection layer filled in a through hole called a contact hole.
  • Wiring board is known. When forming Cu wiring on such non-conductive ceramic layers, electroless plating is often used.
  • Patent Document 1 Japanese Patent Laid-Open No. 6-342979
  • a ceramic layer, a contact hole formed in the ceramic layer, an Ag connection layer formed so as to fill the contact hole, and the Ag An Ag thin film layer formed so as to cover at least part of the surface of the connection layer and the surface of the ceramic layer, and Cu formed on the Ag thin film layer and at least part of which is electrically connected to the Ag connection layer
  • a wiring board characterized by comprising a wiring layer is provided.
  • the Cu wiring layer may be formed by electroless plating using the Ag thin film layer as a catalyst.
  • the ceramic layer may be formed with a low-temperature fired ceramic force.
  • the step of forming a contact hole in the ceramic layer, the step of forming an Ag connection layer so as to fill the contact hole, and a treatment liquid containing a silver catalyst are used.
  • an Ag thin film layer having the same ionization tendency as that of the Ag connection layer is formed by depositing the Cu wiring layer using a treatment liquid containing an Ag catalyst. Even if the Ag catalyst is sufficiently contained, the Cu layer is firmly connected to the Ag thin film layer 15, and a Cu wiring layer having a sufficient thickness can be formed on the upper surface of the ceramic layer.
  • FIG. 1 is a cross-sectional configuration diagram of a multilayer wiring board according to an embodiment of the present invention.
  • the multilayer wiring board 10 is formed by stacking a plurality of ceramic layers 12, and a predetermined wiring pattern is formed on this surface.
  • a Cu wiring layer 11 forming a turn is formed.
  • the ceramic layer 12 may be made of, for example, a low-temperature fired ceramic (LTCC).
  • a contact hole 13 penetrating in the thickness direction is formed at a predetermined location. Then, an Ag connection layer 14 is formed so as to fill the contact hole 13.
  • the Ag connection layer 14 the Cu wiring layer 11 formed in the first ceramic layer 12a and the Ag wiring layer 16 formed in the second ceramic layer 12b are electrically connected.
  • FIG. 2 is an enlarged cross-sectional view of the main part of the portion near the surface of the wiring board 10 shown in FIG.
  • a part of the surface of the ceramic layer 12 and the upper surface of the Ag connection layer 14 are covered with an Ag thin film layer 15.
  • the Cu wiring layer 11 is formed on the ceramic layer 12 and the Ag connection layer 14 via the Ag thin film layer 15.
  • Such an Ag thin film layer 15 enhances the connection strength between the Cu wiring layer 11 and the Ag connection layer 14 when forming the Cu wiring layer 11 by electroless plating, and has a sufficiently thick Cu wiring on the ceramic layer 12. Contributes to forming layer 11.
  • the ceramic layer 12 is formed (FIG. 3a).
  • the ceramic layer 12 may be, for example, a low-temperature fired ceramic (LTCC).
  • LTCC low-temperature fired ceramic
  • a contact hole 13 penetrating the ceramic layer 12 is formed by etching, for example, at a predetermined position of the ceramic layer 12 (FIG. 3b).
  • An Ag connection layer 14 that fills the contact hole 13 is formed by forming a mask layer in a portion other than the contact hole 13 thus formed (FIG. 3c).
  • This Ag connection layer 14 can be formed by, for example, embedding Ag paste that becomes the Ag connection layer by screen printing.
  • a Cu layer 21 as a base of the Cu wiring layer 11 is formed on the entire surface of the ceramic layer 12 on which the Ag connection layer 14 is formed.
  • an Ag catalyst was used in forming the Cu layer 21, an Ag catalyst was used.
  • the Cu layer 21 is generated in the ceramic layer 12 and the Ag connection layer 14 by non-electric analysis.
  • a strong Cu layer 21 is formed on the upper surfaces of the Ag connection layer 14 and the ceramic layer 12 via the Ag thin film layer 15 made of Ag catalyst (FIG. 3d).
  • the Cu thin film layer 15 having the same ionization tendency as that of the Ag connecting layer 14 is formed by depositing the Cu layer 21 using the Cu electroless plating method using an Ag catalyst. Therefore, even if the Ag catalyst is sufficiently contained, the Cu layer 21 is firmly connected to the Ag thin film layer 15, and it is possible to form the Cu layer 21 having a sufficient thickness on the upper surface of the ceramic layer 12. become.
  • a mask layer having a predetermined pattern is formed on the Cu layer 21 thus formed, and etching is performed, whereby a predetermined layer is formed on the upper surfaces of the Ag connection layer 14 and the ceramic layer 12 via the Ag thin film layer 15.
  • a Cu wiring layer 11 having a pattern is formed (FIG. 3e).
  • a nickel plating layer may be formed on the Cu wiring layer 11. Furthermore, in order to increase the connection strength between the ceramic layer 12 and the Cu layer 21, a method of imparting irregularities to the ceramic surface, or applying a nickel plating film using the Ag thin film layer 15 as a catalyst, and electroless Cu plating on it Thus, there is a method of forming a Cu layer 21.
  • the present applicant verified the effect of the wiring board of the present invention.
  • an alumina substrate was used for the ceramic layer, and the wiring substrate of the present invention example was formed by the method of manufacturing the wiring substrate of the present invention shown in Table 1.
  • alumina substrate was used for the ceramic layer, and a conventional wiring substrate (comparative example) was formed by the conventional wiring substrate manufacturing method shown in Table 2.
  • connection strength between the Cu layer and the Ag layer was measured for each of the wiring boards of the inventive example (Ag-based catalyst) and the comparative example (Pd-based catalyst). Connection strength was measured by the Sebastian method. Table 3 shows the results of measurement of the connection strength between the Cu layer and the Ag layer (Ag connection layer) by the Sebastian method.
  • the Cu layer and the Ag layer (Ag connection layer) peeled off at a relatively low strength of 3.673 MPa on average, which is normally used. Due to various vibrations and shocks caused by, there is a concern that poor connection will occur due to peeling between the Cu layer and the Ag layer (Ag connection layer).
  • the corrosion of the Ag layer is not observed near the interface (F 1) between the Cu layer and the Ag layer (Ag connection layer). It can be seen that the (Ag connection layer) is firmly attached.
  • the Ag layer is corroded by the Pd catalyst near the interface (F2) between the Cu layer and the Ag layer (Ag connection layer). It was found that they were in a state of being easily peeled off without being in close contact with (Ag connecting layer).
  • FIG. 1 is a cross-sectional configuration diagram of a multilayer wiring board according to an embodiment of the present invention.
  • FIG. 2 is an enlarged cross-sectional view of a main part of the wiring board 10 shown in FIG. .
  • FIG. 3 is an explanatory view showing a method for manufacturing a wiring board according to the present invention.
  • FIG. 4 is an enlarged microphotograph showing an example of a wiring board of the present invention.
  • FIG. 5 is an enlarged photo of a microscope showing a comparative example of a conventional wiring board. Explanation of symbols

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Chemically Coating (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

【課題】　セラミック層とＡｇ接続層の双方に十分な密着性を保ったＣｕメッキ層を形成することが可能な配線基板およびその製造方法を提供する。 【解決手段】　セラミック層１２の表面の一部と、Ａｇ接続層１４の上面は、Ａｇ薄膜層１５で覆われている。Ｃｕ配線層１１は、このＡｇ薄膜層１５を介してセラミック層１２やＡｇ接続層１４上に形成されている。こうしたＡｇ薄膜層１５は、無電解メッキによるＣｕ配線層１１形成時において、Ｃｕ配線層１１とＡｇ接続層１４との接続強度を高め、またセラミック層１２上に十分な厚みのＣｕ配線層１１を形成することに寄与する。

Description

明 細 書
配線基板およびその製造方法
技術分野
[0001] 本発明は、セラミック層に導電体力 なる回路パターンを形成した配線基板および その製造方法に関する。
背景技術
[0002] 積層された複数のセラミック層のそれぞれに回路を形成し、これら各層の回路をコ ンタクトホールと称される貫通穴に充填した導電性の接続層で相互に導通させた積 層形態の配線基板が知られて ヽる。このような非導電性のセラミック層に Cu配線を形 成する際には、無電解めつき法を利用することが多い。
[0003] セラミック層に Cu配線を形成する工程で無電解めつきを行なう場合、めっき反応を 開始させるための触媒を被めつき物（セラミック層）に付与する必要がある。従来、こう した無電解めつき用の触媒としては、パラジウムが多く用いられている（特許文献 1)。 特許文献 1：特開平 6 - 342979号公報
発明の開示
発明が解決しょうとする課題
[0004] し力しながら、従来のように、ノラジウム触媒を用いた無電解めつき法によって、コン タクトホールに Ag接続層を形成したセラミック層上に Cu配線となる Cu金属膜を形成 すると、 Ag接続層の表面と Cu金属膜との密着強度を強く保てないという課題があつ た。
[0005] これは、パラジウム触媒を用いた無電解めつきを行う過程で、 Ag (銀)と Pd (パラジ ゥム）との間でイオン化傾向の違いによる置換反応が進み、 Agが腐食されてしまうこ とに起因する。このため、 Ag接続層の表面と Cu金属膜との間に腐食層が形成されて しまい、 Ag接続層の表面と Cu金属膜との間で十分な密着強度が得られない。パラ ジゥム触媒の濃度を低くすれば Agの腐食も抑えられるが、セラミック層上への Cuめ つき膜の析出性が低下し、 Ag接続層の表面とセラミック層の双方に十分な厚みの Cu めっき膜を得ることができな 、。 [0006] 本発明は、上記事情に鑑みてなされたものであって、セラミック層と Ag接続層の双 方に十分な密着性を保った Cuメツキ層を形成することが可能な配線基板およびその 製造方法を提供する。
課題を解決するための手段
[0007] 上記の目的を達成するために、本発明によれば、セラミック層と、前記セラミック層 に形成されたコンタクトホールと、前記コンタクトホールを埋めるように形成された Ag 接続層と、前記 Ag接続層の表面および前記セラミック層の表面の少なくとも一部を 覆うように形成される Ag薄膜層と、前記 Ag薄膜層上に形成され、少なくともその一部 が前記 Ag接続層と導通している Cu配線層とを備えたことを特徴とする配線基板が提 供される。
[0008] 前記 Cu配線層は前記 Ag薄膜層を触媒として、無電解めつきにより形成されれば 良い。前記セラミック層は、低温焼成セラミック力も形成されればよい。
[0009] また、本発明によれば、セラミック層にコンタクトホールを形成する工程と、前記コン タクトホールを埋めるように Ag接続層を形成する工程と、銀触媒を含む処理液を用 いて、前記セラミック層の表面の少なくとも一部および前記 Ag接続層の表面を覆うよ うに Ag薄膜層を形成する工程と、無電解めつき法によって前記 Ag薄膜の表面を覆う ように Cu層を形成する工程と、前記 Cu層および前記 Ag薄膜層の一部を除去して、 回路パターンを成す Cu配線層を形成する工程とを備えたことを特徴とする配線基板 の製造方法が提供される。
発明の効果
[0010] 本発明の積層配線基板によれば、 Ag触媒を含む処理液を用いて Cu配線層を析 出させることによって、 Ag接続層とイオン化傾向が同じである Ag薄膜層が形成され るので、 Ag触媒を十分に含ませても Cu層は Ag薄膜層 15と強固に接続され、かつ、 セラミック層の上面にも十分な厚みの Cu配線層を形成することが可能になる。
発明を実施するための最良の形態
[0011] 以下、本発明の実施の形態について、図面を交えて説明する。図 1は、本発明の 一実施形態である積層型の配線基板の断面構成図である。積層型の配線基板 10は 、セラミック層 12を複数層重ね合わせて形成されたもので、この表面に所定の配線パ ターンを形成する Cu配線層 11が形成される。セラミック層 12は、例えば、低温焼成 セラミック（LTCC)で構成されて 、れば良!、。
[0012] セラミック層 12には所定箇所に厚み方向に貫通するコンタクトホール 13が形成され る。そして、このコンタクトホール 13を埋めるように Ag接続層 14が形成される。この A g接続層 14によって、第 1のセラミック層 12aに形成された Cu配線層 11と、第 2のセラ ミック層 12bに形成された Ag配線層 16とが電気的に接続される。
[0013] また、当然ながら、 Cu配線層 11には、各種電子部品（図示せず)が接続されてい ればよい。
[0014] 図 2は、図 1に示す配線基板 10の表面に近い部分の要部拡大断面図である。セラ ミック層 12の表面の一部と、 Ag接続層 14の上面は、 Ag薄膜層 15で覆われている。 Cu配線層 11は、この Ag薄膜層 15を介してセラミック層 12や Ag接続層 14上に形成 されている。こうした Ag薄膜層 15は、無電解めつきによる Cu配線層 11形成時にお いて、 Cu配線層 11と Ag接続層 14との接続強度を高め、またセラミック層 12上に十 分な厚みの Cu配線層 11を形成することに寄与する。
[0015] 次に、本発明の配線基板の製造方法について図 3を参照しつつ説明する。本発明 の配線基板の製造にあたっては、まず、セラミック層 12が形成される（図 3a)。セラミツ ク層 12は、例えば、低温焼成セラミック (LTCC)であればよい。次に、このセラミック 層 12の所定位置に、例えば、エッチングによってセラミック層 12を貫通するコンタクト ホール 13を形成する（図 3b)。
[0016] こうして形成したコンタクトホール 13以外の部分にマスク層を形成するなどして、コ ンタクトホール 13を埋める Ag接続層 14を形成する（図 3c)。こうした Ag接続層 14の 形成は、例えば Ag接続層となる Agペーストをスクリーン印刷で埋め込めばよ 、。
[0017] そして、 Ag接続層 14を形成したセラミック層 12の表面全体に、 Cu配線層 11の元と なる Cu層 21を形成するが、この Cu層 21の形成にあたっては、 Ag触媒を利用した C u無電解めつきによって、セラミック層 12および Ag接続層 14に Cu層 21を無電解析 出させる。これにより、 Ag接続層 14とセラミック層 12の上面には、 Ag触媒による Ag 薄膜層 15を介して、強固な Cu層 21が形成される（図 3d)。
[0018] 従来、こうしたセラミック層および Ag接続層の上に Cu層を析出させるにあたっては 、 ノラジウム触媒を利用した Cu無電解めつき法を用いていた。しかしながら、こうした 従来のノラジウム触媒を利用した Cu無電解めつき法では、 Ag接続層がパラジウムと のイオン化傾向の違 、により、析出させた Cu層と Ag接続層との間に腐食層が形成さ れてしま ヽ、この腐食層が Cu層と Ag接続層との接合強度を弱めてしまう t ヽぅ問題 が生じている。
[0019] また、腐食層の形成を少なくするために、パラジウム触媒の含有量を減らすと、今度 はセラミック層の上に必要な厚みの Cu層を析出させることが難しいという問題が生じ る。
[0020] 本発明のように、 Ag触媒を利用した Cu無電解めつき法を用いて Cu層 21を析出さ せることによって、 Ag接続層 14とイオン化傾向が同じである Ag薄膜層 15が形成され るので、 Ag触媒を十分に含ませても Cu層 21は Ag薄膜層 15と強固に接続され、力 つ、セラミック層 12の上面にも十分な厚みの Cu層 21を形成することが可能になる。
[0021] こうして形成された Cu層 21の上に所定のパターンのマスク層を形成してエッチング を行うことによって、 Ag接続層 14とセラミック層 12の上面に、 Ag薄膜層 15を介して 所定のパターンの Cu配線層 11が形成される（図 3e)。
[0022] なお、両面配線基板の形成では、上述した工程を両面に施せばよい。また、必要 に応じて Cu配線層 11にニッケル金めつき層を形成してもよい。さらに、セラミック層 1 2と Cu層 21のとの接続強度を高めるために、セラミック表面へ凹凸を付与する方法 や、 Ag薄膜層 15を触媒としてニッケルめっき膜を施し、その上に無電解 Cuめっきに て Cu層 21を形成する t ヽぅ方法もある。
実施例
[0023] 本出願人は、本発明の配線基板の効果を検証した。検証にあたっては、セラミック 層にアルミナ基板を使用し、表 1に示す本発明の配線基板の製造方法によって、本 発明例の配線基板を形成した。
[0024] [表 1] A プロセス（奥野製薬工業)
Figure imgf000007_0001
[0025] 一方、従来の比較例として、セラミック層にアルミナ基板を使用し、表 2に示す従来 の配線基板の製造方法によって、従来例（比較例）の配線基板を形成した。
[0026] [表 2]
Pd系触媒プロセス（上村工業)
Figure imgf000007_0002
[0027] 上述した本発明例 (Ag系触媒)と、比較例 (Pd系触媒)のそれぞれの配線基板に ついて、 Cu層と Ag層 (Ag接続層）との接続強度を測定した。接続強度測定は、セバ スチャン法によって行った。こうしたセバスチャン法による Cu層と Ag層（Ag接続層）と の接続強度測定の結果を表 3に示す。
[0028] [表 3] 測定結果 換算 平均値
破壊モード
(Kg/cm2) (MPa) (MPa)
56 Gu/Ag間剥離 5. 714
Pd系触媒 10 Cu/Ag間剥離 1. 020 3. 673
42 Cu/Ag間剥離 4. 286
373 基材破壊 > 38. 061
Ag系触媒 373 基材破壊 >38. 061 44. 728
569 基材破壊 >58. 061
[0029] 表 3によれば、本発明例 (Ag系触媒)では、基材破壊、すなわち基板が破壊される 強度（38. 061MPa)においても、 Cu層と Ag層（Ag接続層）との剥離が生じなかつ た。これは、通常考えうる各種振動、衝撃では、 Cu層と Ag層（Ag接続層）との剥離の 懸念が無 、ことを示して 、る。
[0030] 一方、従来のプロセスによる比較例（Pd系触媒)では、平均値で 3. 673MPaという 比較的低い強度で Cu層と Ag層 (Ag接続層）との剥離が生じており、通常使用による 各種振動、衝撃によって、 Cu層と Ag層（Ag接続層）との剥離による接続不良の発生 が懸念される。
[0031] 次に、上述した本発明例 (Ag系触媒)と、比較例 (Pd系触媒)のそれぞれの配線基 板について、 Cu層と Ag層（Ag接続層）との界面付近の顕微鏡拡大写真を図 4、図 5 にそれぞれ示す。
[0032] 図 4に示す本発明例 (Ag系触媒)では、 Cu層と Ag層 (Ag接続層）との界面付近 (F 1)に Ag層の腐蝕が見られず、 Cu層と Ag層（Ag接続層）とがしつかりと密着している ことがわかる。一方、図 5に示す比較例（Pd系触媒)では、 Cu層と Ag層（Ag接続層） との界面付近 (F2)に Pd触媒による Ag層の腐蝕が生じており、 Cu層と Ag層（Ag接 続層）とが密着せずに剥離しやすい状態にあることが判明した。
図面の簡単な説明
[0033] [図 1]図 1は、本発明の一実施形態である積層型の配線基板の断面構成図である。
[図 2]図 1に示す配線基板 10の要部拡大断面図である。。
[図 3]図 3は、本発明の配線基板の製造方法を示す説明図である。
[図 4]図 4は、本発明の配線基板の実施例を示す顕微鏡拡大写真である。 [図 5]図 5は、従来の配線基板の比較例を示す顕微鏡拡大写真である。 符号の説明
10 配線基板
11 Cu配線層
12 セラミック層
13 コンタクトホール
14 Ag接続層
15 Ag薄膜層
16 Ag配線層

Claims

請求の範囲
[1] セラミック層と、前記セラミック層に形成されたコンタクトホールと、前記コンタクトホー ノレを埋めるように形成された Ag接続層と、前記 Ag接続層の表面および前記セラミツ ク層の表面の少なくとも一部を覆うように形成される Ag薄膜層と、前記 Ag薄膜層上 に形成され、少なくともその一部が前記 Ag接続層と導通して ヽる Cu配線層とを備え たことを特徴とする配線基板。
[2] 前記 Cu配線層は前記 Ag薄膜層を触媒として、無電解めつきにより形成されている ことを特徴とする請求項 1記載の配線基板。
[3] 前記セラミック層は、低温焼成セラミックから形成されることを特徴とする請求項 1ま たは 2に記載の配線基板。
[4] セラミック層にコンタクトホールを形成する工程と、前記コンタクトホールを埋めるよう に Ag接続層を形成する工程と、銀触媒を含む処理液を用いて、前記セラミック層の 表面の少なくとも一部および前記 Ag接続層の表面を覆うように Ag薄膜層を形成する 工程と、無電解めつき法によって前記 Ag薄膜の表面を覆うように Cu層を形成するェ 程と、前記 Cu層および前記 Ag薄膜層の一部を除去して、回路パターンを成す Cu配 線層を形成する工程とを備えたことを特徴とする配線基板の製造方法。
PCT/JP2006/307621 2005-04-15 2006-04-11 配線基板およびその製造方法 WO2006112298A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/973,786 US20080075919A1 (en) 2005-04-15 2007-10-09 Wiring board and process for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-118799 2005-04-15
JP2005118799A JP2006302972A (ja) 2005-04-15 2005-04-15 配線基板およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/973,786 Continuation US20080075919A1 (en) 2005-04-15 2007-10-09 Wiring board and process for producing the same

Publications (1)

Publication Number Publication Date
WO2006112298A1 true WO2006112298A1 (ja) 2006-10-26

Family

ID=37115023

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/307621 WO2006112298A1 (ja) 2005-04-15 2006-04-11 配線基板およびその製造方法

Country Status (5)

Country Link
US (1) US20080075919A1 (ja)
JP (1) JP2006302972A (ja)
KR (1) KR20070112248A (ja)
CN (1) CN101238761A (ja)
WO (1) WO2006112298A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9699914B2 (en) * 2014-10-20 2017-07-04 Averatek Corporation Patterning of electroless metals by selective deactivation of catalysts

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPH11168278A (ja) * 1997-12-04 1999-06-22 Tdk Corp 電子部品及びその製造方法
JP2003264159A (ja) * 2002-03-11 2003-09-19 Ebara Corp 触媒処理方法及び触媒処理液

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2763664B2 (ja) * 1990-07-25 1998-06-11 日本碍子株式会社 分布定数回路用配線基板
JP3237258B2 (ja) * 1993-01-22 2001-12-10 株式会社デンソー セラミック多層配線基板
JP2570617B2 (ja) * 1994-05-13 1997-01-08 日本電気株式会社 多層配線セラミック基板のビア構造及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPH11168278A (ja) * 1997-12-04 1999-06-22 Tdk Corp 電子部品及びその製造方法
JP2003264159A (ja) * 2002-03-11 2003-09-19 Ebara Corp 触媒処理方法及び触媒処理液

Also Published As

Publication number Publication date
CN101238761A (zh) 2008-08-06
JP2006302972A (ja) 2006-11-02
KR20070112248A (ko) 2007-11-22
US20080075919A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
JP6377660B2 (ja) 多層プリント配線板の製造方法
EP2479788B1 (en) Wiring substrate and method for manufacturing the same
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
KR20060105412A (ko) 양면 배선 보드 제조 방법, 양면 배선 보드 및 그 기재
KR20060074823A (ko) 다층프린트배선판 및 그 제조방법
TW201247072A (en) Method of manufacturing multilayer wiring substrate
KR101004063B1 (ko) 니켈-금 도금방법 및 인쇄회로기판
JP2014501450A (ja) 印刷回路基板
US7240431B2 (en) Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device
JP2007013048A (ja) 多層配線基板の製造方法
JP4547164B2 (ja) 配線基板の製造方法
WO2006112298A1 (ja) 配線基板およびその製造方法
JP4973226B2 (ja) 配線基板の製造方法
CN1173616C (zh) 制作多层接线板的方法
WO2004073369A1 (ja) 多層配線基板及びその製造方法
JP2886317B2 (ja) 配線基板およびその製造方法
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
JP4200664B2 (ja) 積層基板およびその製造方法
WO2008112068A1 (en) Multilayer printed wiring boards with copper filled through-holes
JP2800785B2 (ja) 微細配線実装基板およびその製造方法
JPH1126933A (ja) 無電解めっき用フィルム状接着剤及びこれを用いたプリント配線板の製造方法
JP2003318534A (ja) 層間接続構造及びその形成方法
JP4492071B2 (ja) 配線基板の製造方法
JPWO2007037075A1 (ja) 配線板の製造方法および配線板
JP2000036664A (ja) 多層配線基板およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680012164.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11973786

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020077023134

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06731568

Country of ref document: EP

Kind code of ref document: A1