JPH04334094A - セラミック多層配線基板の製造方法 - Google Patents

セラミック多層配線基板の製造方法

Info

Publication number
JPH04334094A
JPH04334094A JP13224191A JP13224191A JPH04334094A JP H04334094 A JPH04334094 A JP H04334094A JP 13224191 A JP13224191 A JP 13224191A JP 13224191 A JP13224191 A JP 13224191A JP H04334094 A JPH04334094 A JP H04334094A
Authority
JP
Japan
Prior art keywords
multilayer wiring
wiring board
paste
fired
oxidizing atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13224191A
Other languages
English (en)
Other versions
JPH0758832B2 (ja
Inventor
Tadahiko Morimoto
森本 忠彦
Michio Asai
浅井 道生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP3132241A priority Critical patent/JPH0758832B2/ja
Publication of JPH04334094A publication Critical patent/JPH04334094A/ja
Publication of JPH0758832B2 publication Critical patent/JPH0758832B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、セラミック多層配線基
板の表面に厚膜回路を設けてなるハイブリッドIC用の
セラミック多層配線基板の製造方法に関するものである
【0002】
【従来の技術】従来から、セラミック多層配線基板の表
面に厚膜回路を設けてなるハイブリッドIC用のセラミ
ック多層配線基板は種々のものが知られている。そのう
ち、厚膜回路配線として、銀、銀ーパラジウム、銀ー白
金等の貴金属を用いた貴金属厚膜システムは、酸化雰囲
気の焼成であるため、ワイヤーボンディング用の金パッ
ド部や酸化ルテニウム系抵抗を使用した高精度の抵抗を
回路として設けることができるが、導体特性、耐マイグ
レーション性が劣る問題があった。一方、厚膜回路配線
として、銅を用いて窒素雰囲気等の非酸化性雰囲気で9
00℃程度の温度で焼成する銅厚膜システムでは、導体
特性に優れるため、良好な信号伝播特性や高周波特性を
得ることができるが、窒素雰囲気で焼成可能な抵抗は精
度が悪く、酸化雰囲気焼成によるワイヤーボンディング
性が良好な金パッド部を設けられない問題があった。
【0003】これらの問題を解消するため、従来、MY
DAS(デュポン社:登録商標)システムが知られてい
る。このMYDASシステムは、図5にそのフローチャ
ートを示すように、例えばアルミナからなる基板を準備
し、この基板の表面に必要に応じて金ペーストおよび酸
化ルテニウム系の抵抗ペーストを印刷した後酸化性雰囲
気中850℃程度の温度で焼成し、金パッド部および抵
抗部を形成する。その後、銅ペーストを印刷した後窒素
雰囲気中600℃程度の低い温度で焼成して回路配線部
および半田ランド部を形成している。これにより、酸化
雰囲気で焼成した高精度の抵抗と、窒素雰囲気中で焼成
した優れた信号伝播特性や高周波特性を有する銅回路配
線部とを有する配線基板としていた。
【0004】
【発明が解決しようとする課題】しかしながら、上述し
たMYDASシステムによる二元焼成においては、低温
で焼成可能な銅により構成される半田ランド部は、半田
濡れ性が悪く、半田による接続部と基板との接着強度、
特に温度サイクルを受けた後の接着強度が悪い問題があ
り、その結果、回路基板として外部リードや搭載部品接
続の信頼性がない問題があった。
【0005】本発明の目的は上述した課題を解消して、
セラミック多層配線基板上に二元焼成による高精度の抵
抗部と導体特性の良好な銅回路配線部とを有し、さらに
半田濡れ性の良好な半田ランド部有するセラミック多層
配線基板の製造方法を提供しようとするものである。
【0006】
【課題を解決するための手段】本発明のセラミック多層
配線基板の製造方法は、セラミック多層配線基板の表面
に、貴金属ペーストを印刷後酸化雰囲気で焼成して半田
ランド部を形成し、その後金ペーストおよび抵抗ペース
トを印刷後酸化雰囲気で同時または個別に焼成して金パ
ッド部および抵抗部を形成した後、銅ペーストを印刷し
て非酸化性雰囲気中で焼成して回路配線部を形成するこ
とを特徴とするものである。
【0007】
【作用】上述した構成において、回路配線部のうち半田
ランド部のみを酸化雰囲気で焼成可能な銀−白金、銀−
パラジウム等の貴金属により形成し、この半田ランド部
に低温焼成の銅により接続して回路配線部を設けて厚膜
配線を形成しているため、半田の載る半田ランド部はM
YDASシステムにおける低温焼成の銅ではなく、半田
濡れ性の良好な貴金属とすることができるため、半田濡
れ性が良好で、しかも従来のMYDASシステムにおけ
る良好な特性の抵抗部および表面回路配線部を兼ね備え
、しかも内層配線部を有するセラミック多層配線基板の
表面に加工するため高信頼性ならびに高度多層化による
高集積度化も同時に達成したセラミック多層配線基板を
得ることができる。
【0008】なお、各焼成の温度は印刷したペーストの
種類に応じて定められるが、その一例を示すと抵抗枕電
極および半田ランド部形成のための貴金属ペーストの焼
成温度は700〜900℃、パッド部を形成するための
金ペーストの焼成温度は800〜1000℃、抵抗部を
形成するための抵抗ペーストの焼成温度は800〜90
0℃、回路配線部を形成するための銅ペーストの焼成温
度は500〜700℃であると好ましい。
【0009】
【実施例】図1は本発明のセラミック多層配線基板の製
造方法の第1実施例の流れを示すフローチャートである
。図1中、*印はこの工程がない場合もあることを示す
が、ここではすべての工程があるものとして説明する。 まず、アルミナグリーンシートとWもしくはMoペース
トにより、従来から知られている方法で内部が多層の配
線層からなる還元雰囲気中1600℃程度の高温で同時
焼成されるセラミック多層配線基板を得る。この際、基
板表面に露出するビアホールはNiメッキを施される。 次に、Niメッキを施したビアホールに耐酸化バリアを
印刷・乾燥後溶融して耐酸化バリアを形成する。 次に、耐酸化バリア上に補助導体ペーストを印刷・乾燥
後、酸化雰囲気で焼成して耐酸化バリア上に接続導体を
形成する。ここまでの工程は、例えば本願人らによる特
願昭58−44276号、特願昭59−178279号
、あるいは特願昭60−11485号において説明され
ている方法と同一であり、詳細な説明は省略する。次に
、同じく銀ー白金、銀ーパラジウム等の貴金属ペースト
を多層配線基板の表面上の所定位置に印刷・乾燥後、同
じく酸化雰囲気中700〜900℃程度の温度で焼成し
て、枕電極および半田ランドを形成する。その後、金ペ
ーストを多層配線基板の表面上の所定位置に印刷・乾燥
後、同じく酸化雰囲気中800〜1000℃程度の温度
で焼成して、金パッド部を形成する。次に、酸化ルテニ
ウム系等の抵抗ペーストを多層配線基板の表面上の所定
位置に必要回数印刷・乾燥後、同じく酸化雰囲気中80
0〜900℃程度の温度で焼成して、抵抗部を形成する
。以上で酸化雰囲気中での焼成を終了する。
【0010】次に、銅ペーストを多層配線基板の表面上
の所定位置に印刷・乾燥後、窒素雰囲気中500〜70
0℃程度の温度で焼成して、銅からなる回路配線部を形
成する。その後、抵抗部を形成する抵抗体の抵抗値を調
整するためトリミングを行った後、UV樹脂を印刷して
、紫外線を照射し硬化させることにより最終製品として
のセラミック多層配線基板を得ている。
【0011】図2は本発明の第1の実施例の製造方法で
得られるセラミック多層配線基板の構成を示す断面図で
ある。図2に示す例において、1は高温焼成多層配線基
板、11は高温焼成多層配線基板1に設けた電気的接続
のために用いるビアホール、12は高温焼成多層配線基
板1に設けた内層配線、13はビアホール11の露出し
た表面に設けたNiメッキ、14はNiメッキ13の表
面に設けた耐酸化バリア、15は耐酸化バリア14上に
設けた補助導体、3は高温焼成多層配線基板1の表面に
設けた銀−パラジウム等の貴金属からなる半田ランド部
、4は半田ランド部3に半田5を介して接続される搭載
部品のリード、6は高温焼成多層配線基板1の表面に設
けた銅回路配線部、7は同じく高温焼成多層配線基板1
の表面に設けた酸化ルテニウム系の抵抗部、8は貴金属
からなる抵抗枕電極部、9は同じく高温焼成多層配線基
板の表面に設けた金パッド部である。これらの構成は上
述した図1に示すフローチャートに従って作製すること
ができる。
【0012】図3は本発明のセラミック多層配線基板製
造方法の第2の実施例を示すフローチャートである。図
3中、*印はこの工程がない場合もあることを示すが、
ここでは、第1の実施例と同様すべての工程があるもの
として説明する。まず、ガラスセラミック製グリーンシ
ートに層間接続用のビアホールを形成し、Agもしくは
Ag−Pd等の導電性ペーストを充填し、各内層配線を
銀もしくは銀−パラジウムペーストをスクリーン印刷に
よって形成したグリーンシートを用意し、所定の圧力と
温度、例えば210Kg/cm2 、70℃で積層した
後、酸化雰囲気中800〜1000℃で焼成した内部が
多層配線層からなる低温焼成セラミック多層配線基板を
得る。次に、銀−白金、銀−パラジウム等の貴金属ペー
ストを多層配線基板の表面上の所定位置に印刷・乾燥後
、酸化雰囲気中700〜900℃程度の温度で焼成して
、枕電極および半田ランドを形成する。以下、該多層配
線基板の表面に実施例1と同様に厚膜回路が形成される
【0013】図4は本発明の第2の実施例の製造方法で
得られるセラミック多層配線基板の構成を示す断面図で
ある。図4に示す例において、2は低温で同時焼成され
た多層配線基板、21は低温焼成多層配線基板2に設け
た電気的接続のために用いるビアホール、22は低温焼
成多層配線基板2に設けた内層配線、3は低温焼成多層
配線基板2の表面に設けた銀−パラジウム等の貴金属か
らなる半田ランド部、4は半田ランド部3に半田5を介
して接続される搭載部品のリード、6は低温焼成多層配
線基板2の表面に設けた銅回路配線部、7は同じく低温
焼成多層配線基板2の表面に設けた酸化ルテニウム系の
抵抗部、8は貴金属からなる枕電極部、9は同じく低温
焼成多層配線基板2の表面に設けた金パッド部である。 これらの構成は、上述した図3に示すフローチャートに
従って作製することができる。
【0014】本発明は上述した実施例にのみ限定される
ものでなく、幾多の変形、変更が可能である。例えば、
上述した実施例では、すべての厚膜回路構成要素を付加
した例について説明したが、上述したようにある工程は
必要に応じ省くことができることはいうまでもない。
【0015】
【発明の効果】以上の説明から明らかなように、本発明
によれば、内層に複数の配線層を有するセラミック多層
配線基板の表面に付加する厚膜回路のうち少なくとも半
田ランド部のみを酸素雰囲気で焼成可能な銀−白金、銀
−パラジウム等の貴金属により形成し、この半田ランド
部に低温焼成の銅により接続して回路配線部を設けて厚
膜配線を形成しているため、半田の載る半田ランド部は
低温焼成の銅ではなく半田濡れ性の良好な貴金属とする
ことができ、半田濡れ性が良好で、しかも良好な特性の
抵抗部および回路配線部を兼ね備えたセラミック多層配
線基板を得ることができる。
【図面の簡単な説明】
【図1】本発明のセラミック多層配線基板の多層配線部
が高温で同時焼成される第1の実施例による製造方法の
流れを示すフローチャートである。
【図2】本発明のセラミック多層配線基板の多層配線部
が高温で同時焼成される第1の実施例による製造方法で
得られる構成を示す断面図である。
【図3】本発明のセラミック多層配線基板の多層配線部
が比較的低い温度で同時焼成される第2の実施例による
製造方法の流れを示すフローチャートである。
【図4】本発明のセラミック多層配線基板の多層配線部
が比較的低い温度で同時焼成される第2の実施例による
製造方法で得られる構成を示す断面図である。
【図5】従来のセラミック多層配線基板の製造方法の一
例の流れを示すフローチャートである。 1  高温焼成多層配線基板 2  低温焼成多層配線基板 3  半田ランド部 4  リード 5  半田 6  銅配線部 7  抵抗部 8  枕電極部 9  金パッド部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  セラミック多層配線基板の表面に、貴
    金属ペーストを印刷後酸化雰囲気で焼成して半田ランド
    部を形成し、その後金ペーストおよび抵抗ペーストを印
    刷後酸化雰囲気で同時または個別に焼成して金パッド部
    および抵抗部を形成した後、銅ペーストを印刷して非酸
    化性雰囲気中で焼成して回路配線部を形成することを特
    徴とするセラミック多層配線基板の製造方法。
JP3132241A 1991-05-09 1991-05-09 セラミック多層配線基板の製造方法 Expired - Fee Related JPH0758832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3132241A JPH0758832B2 (ja) 1991-05-09 1991-05-09 セラミック多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3132241A JPH0758832B2 (ja) 1991-05-09 1991-05-09 セラミック多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH04334094A true JPH04334094A (ja) 1992-11-20
JPH0758832B2 JPH0758832B2 (ja) 1995-06-21

Family

ID=15076670

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3132241A Expired - Fee Related JPH0758832B2 (ja) 1991-05-09 1991-05-09 セラミック多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0758832B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPS62279695A (ja) * 1986-05-29 1987-12-04 株式会社住友金属セラミックス セラミツク多層配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62265796A (ja) * 1986-05-14 1987-11-18 株式会社住友金属セラミックス セラミツク多層配線基板およびその製造法
JPS62279695A (ja) * 1986-05-29 1987-12-04 株式会社住友金属セラミックス セラミツク多層配線基板

Also Published As

Publication number Publication date
JPH0758832B2 (ja) 1995-06-21

Similar Documents

Publication Publication Date Title
JP3237258B2 (ja) セラミック多層配線基板
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JP3093601B2 (ja) セラミック回路基板
JP2002043758A (ja) 多層基板及びその製造方法
JPH04334094A (ja) セラミック多層配線基板の製造方法
JP2699980B2 (ja) 膜素子を内層した配線基板
JP2006140513A (ja) セラミック多層基板の製造方法
JP2000188475A (ja) セラミック多層基板の製造方法
JPH0677665A (ja) 多層回路基板及びその製法
JPH05267854A (ja) セラミック多層配線基板及びその製造方法
JPH0432297A (ja) 多層配線基板及びその製造方法
JP3093602B2 (ja) セラミック回路基板の製造方法
JPH06232528A (ja) 混成集積回路基板及びその製法
JP3289430B2 (ja) セラミック多層基板及びその製造方法
JPH04334083A (ja) 厚膜回路基板およびその製造方法
JP2002026527A (ja) 積層配線基板及びその製造方法
JPH04316394A (ja) セラミック厚膜配線回路基板の製造方法
JPH0685457A (ja) セラミック多層回路基板及びその製造方法
JPH088505A (ja) 低温焼成セラミック回路基板およびその製造法
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JPH0365034B2 (ja)
JPS62265751A (ja) 混成集積回路装置
JPH04307797A (ja) 多層セラミック回路基板の製造方法
JPH0544200B2 (ja)
JPS60175495A (ja) 多層基板

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees