JPH03136244A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03136244A JPH03136244A JP25130289A JP25130289A JPH03136244A JP H03136244 A JPH03136244 A JP H03136244A JP 25130289 A JP25130289 A JP 25130289A JP 25130289 A JP25130289 A JP 25130289A JP H03136244 A JPH03136244 A JP H03136244A
- Authority
- JP
- Japan
- Prior art keywords
- connecting holes
- electroless plating
- insulating film
- interlayer insulating
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000002184 metal Substances 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 38
- 238000007772 electroless plating Methods 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 abstract description 17
- 239000007864 aqueous solution Substances 0.000 abstract description 3
- 239000003054 catalyst Substances 0.000 abstract description 2
- 229910052804 chromium Inorganic materials 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229910052759 nickel Inorganic materials 0.000 abstract description 2
- 229910052763 palladium Inorganic materials 0.000 abstract description 2
- 229910002666 PdCl2 Inorganic materials 0.000 abstract 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
半導体装置の製造方法における配線形成方法に関し
無電界メッキを用いて接続孔に金属を埋込む際に、基板
表面を平坦化して、信頼性を向上した多層配線を得るこ
とを目的とし。
表面を平坦化して、信頼性を向上した多層配線を得るこ
とを目的とし。
基板（１）上に下層金属配線（２）、層間絶縁膜（３）
を順次形成し、該下層金属配線（２）上の該層間絶縁膜
（３）を開口して接続孔を形成する際に、大きな接続面
積を小さな接続孔の集合で形成して各接続個所をほぼ同
じ大きさの接続孔で構成し、無電界メッキ法により該接
続孔に金属（４）を埋込む工程を有するように構成する
。
を順次形成し、該下層金属配線（２）上の該層間絶縁膜
（３）を開口して接続孔を形成する際に、大きな接続面
積を小さな接続孔の集合で形成して各接続個所をほぼ同
じ大きさの接続孔で構成し、無電界メッキ法により該接
続孔に金属（４）を埋込む工程を有するように構成する
。
本発明は半導体装置の製造方法における配線形成方法に
関する。
関する。
ＬＳＩの高集積化、高速化にともない、配線の多層化が
要求されている。多層構造においては配線の段差被覆が
困難で断線が生ずる４おそれが多いため、配線の層間接
続孔には金属を埋込んで基板表面を平坦化する必要があ
るが２本発明はこのための方法として適用できる。
要求されている。多層構造においては配線の段差被覆が
困難で断線が生ずる４おそれが多いため、配線の層間接
続孔には金属を埋込んで基板表面を平坦化する必要があ
るが２本発明はこのための方法として適用できる。
従来、接続孔に金属を埋込む方法の一つとして。
無電界メッキにより層間絶縁膜に開けられ下地金属膜が
露出した接続孔にのみ選択的に金属を埋込む方法が用い
られている。
露出した接続孔にのみ選択的に金属を埋込む方法が用い
られている。
ところが、この方法においては、大きさの異なる接続孔
を有するＬＳＩでは、接続孔の大きさにより金属の成長
する速度が違うため、金属を埋込んだ後基板表面が平坦
化されずに凸凹になってしまうという欠点があった。
を有するＬＳＩでは、接続孔の大きさにより金属の成長
する速度が違うため、金属を埋込んだ後基板表面が平坦
化されずに凸凹になってしまうという欠点があった。
本発明は無電界メッキを用いて接続孔に金属を埋込む際
に、基板表面を平坦化して、信軌性を向上した多層配線
を得ることを目的とする。
に、基板表面を平坦化して、信軌性を向上した多層配線
を得ることを目的とする。
上記課題の解決は、基板（１）上に下層金属配線（２）
。
。
層間絶縁膜（３）を順次形成し、該下層金属配線（２）
上の該層間絶縁膜（３）を開口して接続孔を形成する際
に、大きな接続面積を小さな接続孔の集合で形成して各
接続個所をほぼ同じ大きさの接続孔で構成し、無電界メ
ッキ法により該接続孔に金属（４）を埋込む工程を有す
る半導体装置の製造方法により達成される。
上の該層間絶縁膜（３）を開口して接続孔を形成する際
に、大きな接続面積を小さな接続孔の集合で形成して各
接続個所をほぼ同じ大きさの接続孔で構成し、無電界メ
ッキ法により該接続孔に金属（４）を埋込む工程を有す
る半導体装置の製造方法により達成される。
第１図は本発明を説明する断面図である。
図において、１は半導体基板、２は下層金属配線、３は
層間絶縁膜、４は無電界メッキを用いて接続孔に埋込ん
だ金属、５は上層金属配線、６は被覆絶縁膜又は第２の
層間絶縁膜である。
層間絶縁膜、４は無電界メッキを用いて接続孔に埋込ん
だ金属、５は上層金属配線、６は被覆絶縁膜又は第２の
層間絶縁膜である。
ここで、下層金属配線２の内、大きな接続面積を必要と
する２Ａ、 ２Ｂは小さな接続孔の集合で形成している
。
する２Ａ、 ２Ｂは小さな接続孔の集合で形成している
。
本発明者等が無電界メッキの成長速度と接続孔の面積の
関係を調べた第３図の実験結果を利用して５本発明では
層間絶縁膜３に接続孔を形成するときに、大きな接続面
積を小さな接続孔の集合で形成することにより、接続孔
の大きさを接続面積の大小にかかわらずほぼ同じ大きさ
に揃えることにより、無電界メッキの成長速度を各接続
孔で等しくするようにしている。従って金属を埋込んだ
後の基板表面は完全に平坦化することができる。
関係を調べた第３図の実験結果を利用して５本発明では
層間絶縁膜３に接続孔を形成するときに、大きな接続面
積を小さな接続孔の集合で形成することにより、接続孔
の大きさを接続面積の大小にかかわらずほぼ同じ大きさ
に揃えることにより、無電界メッキの成長速度を各接続
孔で等しくするようにしている。従って金属を埋込んだ
後の基板表面は完全に平坦化することができる。
第３図はＮｉを例にとり、無電界メッキの成長速度と接
続孔の面積の関係を示した図である。
続孔の面積の関係を示した図である。
図より、成長速度は面積の対数に比例して減少すること
がわかる。
がわかる。
〔実施例］
第２図（１）〜（４）は本発明の一実施例を説明する断
面図である。
面図である。
第２図（１）において、半導体基板１として２例えばＧ
ａＡｓ基板を用い、その上に、スパッタ法を用いて、下
層金属配線層としてＴｉ／Ａｕ／Ｐｔ層を３００人／６
４００人７３００人１合わせて７０００人被着０．イオ
ンミリングでバターニングして下層金属配線２を形成す
る。
ａＡｓ基板を用い、その上に、スパッタ法を用いて、下
層金属配線層としてＴｉ／Ａｕ／Ｐｔ層を３００人／６
４００人７３００人１合わせて７０００人被着０．イオ
ンミリングでバターニングして下層金属配線２を形成す
る。
次に２例えばプラズマ気相成長（ＣＶＤ）法により５層
間絶縁膜３として５ｉＯＮ膜を厚さ１μｍ程度成長する
。
間絶縁膜３として５ｉＯＮ膜を厚さ１μｍ程度成長する
。
第２図（２）において９反応性イオンエツチング（ＲＩ
Ｂ）法により、１μｍ角程度の大きさの接続孔ａを形成
する。
Ｂ）法により、１μｍ角程度の大きさの接続孔ａを形成
する。
接続孔ａは下層金属配線２Ａ上には４個、 ２Ｂ上には
２個、 ２Ｃ上には１個開ける。
２個、 ２Ｃ上には１個開ける。
ＲＩＢは５例えばＣＨｐ３． ＣｚＦａ、 ）ｌｅの混
合ガスを用い、 ０．０３ Ｔｏｒｒに減圧して周波数
１３．５６ＭＨｚの電力を０．３５ Ｈｃｍ−”印加し
て行う。
合ガスを用い、 ０．０３ Ｔｏｒｒに減圧して周波数
１３．５６ＭＨｚの電力を０．３５ Ｈｃｍ−”印加し
て行う。
第２図（３）において、無電界メッキをするときの触媒
として基板を例えば、 ＰｄＣ１ｚ水溶液に浸漬する。
として基板を例えば、 ＰｄＣ１ｚ水溶液に浸漬する。
次に、無電界メッキ法により、接続孔ａに選択的に金属
４として２例えばＮｉ、 Ｐｄ、 Ｃｒ、 Ａｕ等を埋
込む。
４として２例えばＮｉ、 Ｐｄ、 Ｃｒ、 Ａｕ等を埋
込む。
Ｎｉの無電界メッキの条件は次のとおりである。
２５℃のＰｄｅｌ□水溶液に５分間浸漬した後２７０°
ＣのＮｉの無電界メッキ液に４分間浸漬する。
ＣのＮｉの無電界メッキ液に４分間浸漬する。
この場合１１μｍ角の大きさの接続孔で約１μを用いて
、上層金属配線層として１例えばＴｉ／Ａｕ層を３００
人／９７００人９合わせて１００００人被着し１イオン
ミリングでバターニングして上層金属配線５を形成する
。
、上層金属配線層として１例えばＴｉ／Ａｕ層を３００
人／９７００人９合わせて１００００人被着し１イオン
ミリングでバターニングして上層金属配線５を形成する
。
次に１例えばプラズマＣＶＤ法により、被覆絶縁膜又は
第２の層間絶縁膜６として５ｉＯＮ膜を厚さ１μｍ程度
成長する。
第２の層間絶縁膜６として５ｉＯＮ膜を厚さ１μｍ程度
成長する。
図において。
■は基板、 ２は下層金属配線５３は層間絶
縁膜。
縁膜。
４は接続孔に埋込んだ金属。
５は上層金属配線。
６は被覆絶縁膜又は第２の層間絶縁膜
〔発明の効果〕
以上詳細に説明したように本発明によれば、無電界メッ
キを用いて層間絶縁膜に形成された接続孔に金属を埋込
む際に、基板表面を平坦化して。
キを用いて層間絶縁膜に形成された接続孔に金属を埋込
む際に、基板表面を平坦化して。
信頬性を向上した多層配線を得ることができるようにな
った。
った。
第１図は本発明を説明する断面図。
第２図（１）〜（４）は本発明の一実施例を説明する断
面図。 第３図はＮｉの無電界メッキの成長速度と接続孔の面積
の関係を示す図である。 本４ヒ、Ｂ月のＬ屯旦ハ ■ａ 第 １ 図 実施１列のＶ耐口図 第 ２ 図
面図。 第３図はＮｉの無電界メッキの成長速度と接続孔の面積
の関係を示す図である。 本４ヒ、Ｂ月のＬ屯旦ハ ■ａ 第 １ 図 実施１列のＶ耐口図 第 ２ 図
Claims (1)
- 基板（１）上に下層金属配線（２）、層間絶縁膜（３
）を順次形成し、該下層金属配線（２）上の該層間絶縁
膜（３）を開口して接続孔を形成する際に、大きな接続
面積を小さな接続孔の集合で形成して各接続個所をほぼ
同じ大きさの接続孔で構成し、無電界メッキ法により該
接続孔に金属（４）を埋込む工程を有することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25130289A JPH03136244A (ja) | 1989-09-27 | 1989-09-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25130289A JPH03136244A (ja) | 1989-09-27 | 1989-09-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03136244A true JPH03136244A (ja) | 1991-06-11 |
Family
ID=17220786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25130289A Pending JPH03136244A (ja) | 1989-09-27 | 1989-09-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03136244A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563057B2 (en) | 1999-02-10 | 2003-05-13 | Nec Toppan Circuit Solutions, Inc. | Printed circuit board and method for manufacturing same |
-
1989
- 1989-09-27 JP JP25130289A patent/JPH03136244A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6563057B2 (en) | 1999-02-10 | 2003-05-13 | Nec Toppan Circuit Solutions, Inc. | Printed circuit board and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04233242A (ja) | Ｉｃステージの製造方法 | |
| JPS59220952A (ja) | 半導体装置の製造方法 | |
| JPH07101730B2 (ja) | 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路 | |
| US6147408A (en) | Method of forming embedded copper interconnections and embedded copper interconnection structure | |
| JPH03136244A (ja) | 半導体装置の製造方法 | |
| US5227332A (en) | Methods of plating into holes and products produced thereby | |
| JPS62298136A (ja) | 半導体素子の製造方法 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JP2993044B2 (ja) | 半導体装置の製造方法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| DE19713501C2 (de) | Verfahren zum Verbinden leitender Schichten in einem Halbleiterbauteil | |
| JPS62130542A (ja) | 多層配線の形成方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH0611045B2 (ja) | 多層配線の製造方法 | |
| JP3119505B2 (ja) | 半導体装置 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPH08335631A (ja) | 無電解金めっき方法及びその方法を用いた埋め込み方法 | |
| JPS61280636A (ja) | 半導体装置の製造方法 | |
| JPH0611073B2 (ja) | 多層配線の形成方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| KR950015606A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS62143445A (ja) | 多層配線の形成方法 | |
| JPH0234929A (ja) | 半導体装置の製造方法 |