JPH07501910A - 強磁性バイアを内部に有する多層の三次元構造 - Google Patents

強磁性バイアを内部に有する多層の三次元構造

Info

Publication number
JPH07501910A
JPH07501910A JP6508440A JP50844094A JPH07501910A JP H07501910 A JPH07501910 A JP H07501910A JP 6508440 A JP6508440 A JP 6508440A JP 50844094 A JP50844094 A JP 50844094A JP H07501910 A JPH07501910 A JP H07501910A
Authority
JP
Japan
Prior art keywords
ferromagnetic
vias
multilayer
structures
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6508440A
Other languages
English (en)
Other versions
JP2509807B2 (ja
Inventor
マクラナハン,ロバート・エフ
ウォッシュバーン,ロバート・ディー
スミス,ホール・ディー
シャピーロ,アンドリュー
Original Assignee
ヒューズ・エアクラフト・カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒューズ・エアクラフト・カンパニー filed Critical ヒューズ・エアクラフト・カンパニー
Publication of JPH07501910A publication Critical patent/JPH07501910A/ja
Application granted granted Critical
Publication of JP2509807B2 publication Critical patent/JP2509807B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6616Vertical connections, e.g. vias
    • H01L2223/6622Coaxial feed-throughs in active or passive substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6627Waveguides, e.g. microstrip line, strip line, coplanar line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1903Structure including wave guides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08Magnetic details
    • H05K2201/083Magnetic materials
    • H05K2201/086Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Thin Magnetic Films (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Magnetic Heads (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 多層、3次元構造/基板内の磁気バイア発明の背景 ここに開示する発明は、一般にハイブリッド多層回路構造に関するものであり、 より特定的には、その中に形成される強磁性のバイア(v i a)構造を有す るノλイブリッド多層回路構造に関するものである。
混成マイクロサーキットとしても知られるハイブリッド多層回路構造は個別回路 デバイスの相互接続及びパッケージングを実現するもので、厚膜又は薄膜技術を 用いた単一の基板層の上に形成されるか、又は、間に導体トレースが配置された 複数の一体的に溶融された絶縁層(例えば、セラミック層)を含む多層基板とし て形成されるかのいずれかである一体化多層回路構造(unitized mu ltilayer circuit 5tructure)を含むのが一般的で ある。個別回路デバイス(例えば、集積回路)は、他の絶縁層によって覆われな いように最上部の絶縁層上に設置されるか、又は個別デバイスのためのキャビテ ィを提供するように形成されたダイ・カットアウト(die cutout)を 有する絶縁層上に一般的に設置される。キャパシタ、インダクタ、抵抗のような 受動コンポーネントは、例えば、厚膜処理によって個別デバイスを支持する同じ 層に形成することができ、又は、例えば厚膜技術によって絶縁層間に形成するこ ともできる。異なる層上の導体とコンポーネントとの間の電気的相互接続は、バ イア即ち穴を絶縁層に適当に配置して形成し、それらを導電性材料によって充填 することにより、導電性材料をバイアの上又は下に延在する層間の所定の導体ト レースと接触させることによって達成される。
強磁性構造を一体化多層回路構造に組み入れる従来の方法は、一体化多層回路構 造の外部のコンポーネント又は構造において個別強磁性材料を用いるので、結果 として出来上がる製品は比較的大きく、重くなる。
発明の概要 従って、一体化多層回路構造において実現することができる強磁性構造を提供す ることは有益である。
他の利点は、一体化多層回路構造の製造プロセスで実現することができる強磁性 構造を提供することである。
前記及び他の利点は、一体化多層構造構に強磁性バイア充填物を含む強磁性構造 を用いる本発明によって提供される。
図面の簡単な説明 ここに開示する発明の利点及び特徴は、以下の詳細な説明を図面を参照して読む とき、当業者に容易に理解されるであろう。
図IA及びIBは、マイクロストリップ・インダクタンスに沿って配置された本 発明に係る強磁性バイア構造を概略的に示す。
図2は、結合されたライン間の相互結合を増加させるための本発明に係る3次元 強磁性バイア構造を概略的に示す。
図3A及び3Bは、EMI隔離・ノールドのための本発明に係る強磁性バイア構 造を概略的に示す。
図4A及び4Bは、本発明に係る隔離強磁性バイア構造を概略的に示す。
図5は、本発明に係る隔離強磁性バイア構造を概略的に示す。
図6は、垂直及び横方向の隔離を提供する本発明に係る隔離強磁性バイア構造を 概略的に示す。
図7は、ライン・インピーダンスを変更するために導体トレースを囲む本発明に 係る強磁性バイア・バンドを概略的に示す。
図8A及び8Bは、異なる横方向寸法のバイアを含む本発明に係る別の強磁性以 下の詳細な説明及び図面のいくつかの図においては、類似の構成要素は、同じ参 照番号によって同定されている。
本発明による強磁性バイア構造は、その外側に取り付けられる様々な個別の回路 を相互接続するのに利用される一体化多層回路構造において実現される。一体化 多層回路構造は、(たとえばセラミックを含む)複数の絶縁層と、絶縁層の間に 配置された導電性トレース払絶縁層に形成された導電性バイアとから形成され、 導電性バイアは(たとえば絶縁層の頂部に形成されそれに重なる絶縁層によって 被覆される素子である)任意の埋め込まれた素子と共に処理されて一体的に溶融 された一体化多層構造を形成する。個別の回路は、典型的には、一体化の作業の 後で一体化多層回路構造の外部に取り付けられ電気的に接続される。
本発明によれば、強磁性のコーティング又はバイア充填材を含む三次元強磁性構 造は、異なった配置で一体化多層構造に形成され、様々な目的を達成する。強磁 性構造のための適宜のバイア開口が、たとえば機械的穴明は又はレーザ・ドリル 等の従来の技術によって、導電性のバイア充填材のような他のタイプの材料に対 するバイア開口と共に個々の層に形成される。本明細書において「強磁性」とは 、鉄、ニッケル、コバルト、種々の合金等の、極めて高い透磁率、比較的弱い磁 界中での高い磁化能力、特性飽和点、磁気ヒステリシスを有する物質を意味する 。
強磁性バイア構造のためのバイア開口は、種々の特別の目的を達成するために異 なったサイズや形状を有することができ、また、線状のバイア構造のために狭く 細長いバイア開口を含むこともある。大きなバイア開口では、最終的な一体化多 層回路構造の構造的完全性を維持するために、丸みの付いた隅が要求されること もある。強磁性構造に対するバイア開口は、たとえばスクリーン印刷等の従来の バイア充填技術を用いて、強磁性材料でコーティング又は充填される。バイア・ コーティングは、比較的少量の磁気材料に対してだけ適切であり得る。バイア開 口を充填するのに用いられる強磁性材料は、作成プロセスを通じて絶縁層の材料 と適合性のあるものでなければならず、また、強磁性構造は、一体化多層構造に 構造的な弱さを持ち込んではならない。相溶性の低温コファイアド(cofir ed)セラミック(LTCC)とフェライト・インクとの組み合わせの例は、デ ュポン社の851ATセラミツク・テープとESL−EX2000フェライト・ インクである。バーンアウト(burn−ou t)と焼結プロフィールとを含 むテープ製造者推薦の処理が用いられ得る。
三次元の強磁性構造を一体化多層回路に組み入れることにより、インダクタ及び 変圧器の改善、電磁気的干渉(EMI)の減少、磁界の集中及び制御、(サーキ ュレータ、アイソレータ、位相ンフタ、方向性結合器その他の飽和磁気装置等の )非線形デバイスを含む広範囲の効果及び性能の向上がもたらされ、他方で、個 別の外部的な強磁性要素を付加する必要性が最小限に抑えられる。変圧器の性能 の向上は、(i)磁束経路を制御することによって漏れインダクタンスを最小化 し、(1i)巻線数の減少により所与のインダクタンスに対する導体損失を減少 させることにより、達成される。
図IA及び図IBには、リング状のマイクロストリップ・インダクタンス11と 共に使用され、その長軸に沿って分布する強磁性構造が図示されている。各強磁 性構造は、マイクロストリップ・インダクタンス11の各側部に配置された1対 の強磁性バイア・コラム13a、13bを有している。各強磁性構造のバイア・ コラム13a、i3bは一般に同一平面上にあり、マイクロストリップ・インダ クタンス11の上下に複数の層が伸びている。特に図IBに示されているように 、各強磁性構造の強磁性コラム13a、13bは、幅の狭いバイア15aと、マ イクロストリップ・インダクタンス11の上側で内側に伸長するバイア15bと 、マイクロストリップ・インダクタンス11の下側で内側に伸長する下側の幅の 広いバイア15bとを含む強磁性バイアの対応する積層を含む。幅の狭いバイア 15aは、例えば、円状のバイアを構成し得る。内側に伸長するバイア15bは 、例えば、長さは図IAに表され幅はこの図の面に垂直である円状又は線状のバ イアを構成し得、狭いバイア15aのIn径にほぼ等しくすることができる。
各強磁性構造の内側に伸長するバイア15bとその間の幅の狭いバイア15aと は、一般に、マイクロストリップ・インダクタンス11を部分的に取り囲むCの 形状の対向する強磁性構造を形成する。別の幅の狭い強磁性バイア15aは、内 側に伸長するバイア15bから上向きに伸長し得る。本質的に、各強磁性構造は 、マイクロストリップ・インダクタンス11を部分的に取り囲むように配置され た複数の強磁性バイア15を含む。内側に伸長するバイア15bの間のギャップ は、特定の応用例では、小さいほど望ましい。
以上では二次元の強磁性バイア構造をリング状のマイクロストリップ・インダク タンスとの関係で説明してきたが、強磁性構造は、部分的に取り囲む強磁性バイ ア構造がマイクロストリップ又はストリップライン・インダクタンスの外周に沿 って分布された他のインダクタンス構造と共に実現iiJ能であることを理解す べきである。
図IA、IBに示された強磁性構造は、インダクタンスを強化し、地板に誘導さ れる回転電流に起因する損失を最小化するように機能する。強磁性バイアの存在 によって、優先的な媒体と磁界線の集中とが与えられる。これによって、一体化 多層回路の地板による磁界線のインターセプトや結果的な誘導電流及び損失が最 小化される。強磁性構造の結果として、一層高いインダクタンス値が達成され、 特定の値に対するインダクタは一層短くなり、一層高いQが得られる。
次に、図2を参照すると、これには、結合されたライン27.29の間の相互結 合を増大させるための3次元強磁性バイア構造を示しである。この強磁性バイア 構造は、複数の短い強磁性バイア・コラム23を含み、これらは、異なった絶縁 層上に西る結合形ライン27.29の重なり領域に形成される。それら強磁性バ イア・コラム23の各々は、強磁性バイア25を積み重ねたスタックから成って いる。この強磁性構造は、より小さな構造で電力伝送の改善、インピーダンス変 換の改善、並びに多層回路構造内の帰還機構及び経路を可能にする。
本発明による3次元強磁性バイア構造の更に別の応用例は、EMI隔離及びシー ルドである。図3A及び図3Bに概略的に示しているのは、隔離強磁性バイア構 造であり、これは、強磁性バイア・コラム33の複数の列31を含んでおり、そ してその強磁性バイア・コラムの各々は、強磁性バイア35のスタックから成っ ている。強磁性コラム33の列3工は、本質的には、強磁性隔離領域を形成して おり、この領域の垂直方向及び長手方向の範囲(図3Aの面に直交)は、所要の 隔離に依存することになる。この強磁性バイア・コラムの列は、屈曲部を設けで あるいは設けずに直線状に配置したり、あるい平面図で見たときに非直線状の輪 郭に沿って配置したりすることができる。その応用に依存して、強磁性バイア・ コラムは、その底部隔離層からその頂部隔離層まで延在し、あるいは、所定の互 いに隣接した内部層内に含まれることができる。
図4A及び図4Bに概略的に示しているのは、隔離強磁性バイア構造の線状構造 であり、これは、線状バイア45の垂直方向スタック43を含み、その線状バイ ア45の各々は、その幅よりも大きな長さを有している。特定の応用に依存して 、線状バイア45の複数の垂直方向スタックを使って隔離を提供するようにでき る。この線状バイア45は、屈曲部を有したりあるいは非直線状輪郭に沿うよう にしたりあるいはその双方をもつように構成することができる。
図5は、更に別の隔離強磁性バイア構造を概略的に示しており、これは、複数の 強磁性バイア55を含み、これらのバイアは、連結形グリノドで配置した例えば 円形バイアあるいは線状バイアとすることができ、そしてこれにおいては、ある 所与の層内の強磁性バイアは、これより上のあるいは下の任意の強磁性バイアと 部分的に重なりしかもそれと互い違いになっている。例えば、そのグリッドは、 第1の1つ置きの層における垂直方向に整列させたバイアと、第2の1つ置きの 層における垂直方向に整列させたバイアとを含んでいて、その第1の1つ置きの 層内のバイアが第2の1つ置きの層内のバイアと重なるようになっている。図5 に示したように、それら第1と第2の1つ置きの層は、その一方の1つ置きの層 が、他方の1つ置きの層よりも1つ多い垂直方向に整列させたバイア群を有する ようにできる。また、上記グリッドは、図4の面に直交する方向に延在させるこ ともできる。図4のこの隔離構造は、本質的には、図3A及び図3Bの隔離強磁 性構造と同様、所要の隔離に依存した特定の寸法をもつ強磁性隔離領域を形成す る。この連結形グリッドは、プレーナ形表面あるいは非プレーナ形表面に沿って 配置することができる。
図3〜図5の各隔離構造は、基板の縁部においてシールドを設けたり、あるいは 多層構造の1部分内の回路をその多層構造の別の部分内の回路から隔離したりす るのに使用することができる。強磁性構造は、屈曲部あるいは湾曲部あるいはそ れら双方を設けて配置して、その多層構造内の回路を部分的にあるいは完全に囲 むようにすることができる。
次に、図6を参照すると、これには、垂直方向並びに横方向の隔離を提供するた めの強磁性隔離構造を概略的に示している。1列の強磁性バイア・コラム63は 、第1と第2のプレーナ形強磁性層67.69の対応する端縁部の間に配置され ていて、その列は、図3Bの構造でのバイア柱列の1つと同様に配置された複数 のバイア・コラムを含む。強磁性層67.69は、関係する隔離層の上に適合性 のフェライト・インクをスクリーン印刷することにより形成する。応用例に依存 して、それら第1及び第2のプレーナ形強磁性層の間の隔離構造は、必要に応じ てそれらプレーナ形層の更に別の対応する縁部に沿って延在させるようにするこ ともできる。また、第1及び第2のブレーナ形強磁性層の間の隔離構造は、図3 A及び図3Bに関連して上述した強磁性バイア・コラムの多数の列、あるいは、 図4に関連して上述した連結膨強磁性バイア・グリッドから成るように構成でき る。更に別の代替例として、図5に関して上述した強磁性線状バイア壁構造は、 上記の第1及び第2のブレーナ形強磁性層と共に利用するようにすることもでき る。
次に図7を参照すると、これには、ライン・インピーダンスを変化させるための 導電性トレース71を囲む強磁性バイア・バンドを概略的に示している。この強 磁性バイア・バンドは、異なった横方向寸法をもつ複数の連結した強磁性バイア 75a、75b、75cで構成して、強磁性材料の隣接したバンドがその導電性 トレースを完全に囲むようになっている。より大きな電流を取り扱うためには、 並列の導体トレースを、共通の強磁性バンドあるいは別個の強磁性バンドと共に 使うことができる。バイア75a、75b、75cは、図7Bに示すように、異 なった径の円形バイア、あるいは、より大きな横方向寸法のバイア75a、75 bのための線状バイアとより小さな横方向寸法のバイア75cのための円形バイ アとの組合せ、で構成することができる。線状バイアと円形バイアとを含むこの 構成においては、例えば、線状バイアの幅は、円形バイアの径とほぼ同じとする ことができる。
図8A及び図8Bは、強磁性バンドの更に別の実施例を概略的に示しており、こ れは、異なった横方向寸法のバイアを含んでいて、その頂部と底部のバイア81 aは、これら頂部と底部バイア81aの横方向端の各コラム内に配置したバイア 81bと比べ、より大きな横方向寸法を有している。図8Bに詳細に示した通り 、バイア81bは、円形のバイアで構成でき、そして頂部と底部のバイア81a は、線状バイアであって中間の円形バイアの径とほぼ同じ幅をもつもので構成で きる。
強磁性体の1つ以上のバンドはその応用、要件、電流、周波数、物性等に依存し て、特定のライン上で使用されることに留意すべきである。特定の応用の中には 、高周波雑音の除去、高調波の制御、放射の抑圧、波形整形が含まれる。
本発明に係る強磁性体バイア構造は、例えば、以下の文献、即ちW、 A ビト リオル他[低温コファイアド多層セラミック技術の発展」、1983 1S1( M Proceedtngs、p、593−598;RG、ポンド他「低温コフ ァイアド・セラミック構造内に組み込まねた抵抗器の処理と信頼性」、1986  ISHM Proceedings、p、46]−472;及び H,T ソーヒル他「コファイアド抵抗器を持つ低温コファイアブル(Cofi reable)セラミックス」、1986 1SHM Proceedings 。
p、268−271 に開示された低温コファイアド処理によって作られる。
低温コファイアド処理に従って、バイアは、所望の多層回路の所望のバイア形状 によって規定された位置に複数の未焼成(green)薄膜テープ層において形 成される。バイアは、例えばスクリーン印刷により被覆され、又は適宜の充填材 料により充填される。次いで、ストリップライン導体及び埋め込まれた地板を含 む導電性トレースのための導体メタライゼーションが、個々のテープ層の上に例 えばスクリーン印刷によって蒸着され、受動コンポーネントを形成するための材 料はテープ層の上に蒸着される。テープ層は積層され、未焼成テープ層に含まれ る有機材料を追い出す所定長さの時間1200’C以下(典型的には850゜C )の温度で焼成されて堅いセラミック基板を形成する。次いで、下側の地板のメ タライゼーション及び側壁のメタライゼーションを含む外部メタライゼーション が公知の技術により付着される。
また、本発明に係る強磁性体バイア構造は、例えば、高温コファイアド・セラミ ックス、硬セラミック多層単一焼成技術、軟基板積層手法を含む一体化多層回路 構造を形成するための他の技術によって実現することもできる。
以上、一体化多層回路構造に有利に組み込まれ、一体化多層回路構造を形成する プロセスを利用して形成された強磁性体構造について開示した。
以上は、本発明の特定の実施例の記述と図解であり、当業者は、本発明の種々の 修正及び変更を、添付の特許請求の範囲によって規定された発明の範囲と精神か ら逸脱することなく行うことができよう。
F/G、/A フロントページの続き (51) I旧、C1,6識別記号 庁内整理番号HO5K 9100 H71 28−4E(72)発明者 スミス、ホール・ディーアメリカ合衆国カリフォル ニア用90274゜ランチョ・パコス・ベルデス、サウス・トレイルライダーズ  28277 F丁 (72)発明者 シャピーコ、アンドリューアメリカ合衆国カリフォルニア州9 2669゜オレンジ、フリーフサイド・アベニュー5、5744

Claims (7)

    【特許請求の範囲】
  1. 1.複数の絶縁層と、 前記絶縁層に形成され、強磁性材料を含む領域を規定する複数の強磁性バイアと 、 を具備し、前記絶縁層と前記強磁性バイアとによって一体化多層回路構造の一部 が形成される強磁性構造。
  2. 2.前記複数の強磁性バイアが、複数のコラムの強磁性バイアを含む請求項1記 載の強磁性構造。
  3. 3.前記複数の強磁性バイアが、連結された強磁性バイアのグリッドを含む請求 項1記載の強磁性構造。
  4. 4.前記複数の強磁性バイアが、榎数の積層された強磁性の線状バイアを含む請 求項1記載の強磁性構造。
  5. 5.前記複数の強磁性バイアが、前記絶縁層の間に配置された結合されたストリ ップラインの間の重なり領域に形成される請求項1記載の強磁性構造。
  6. 6.前記複数の強磁性バイアが、第1の連結された強磁性バイアと第2の連結さ れた強磁性バイアとを含み、マイクロストリップ・インダクタンスの一部を部分 的に取り囲む請求項1記載の強磁性構造。
  7. 7.前記複数の強磁性バイアが、導体の一部を取り囲む連結された強磁性バイア を含む請求項1記載の強磁性構造。
JP6508440A 1992-09-24 1993-09-24 強磁性バイアを内部に有する多層の三次元構造 Expired - Lifetime JP2509807B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US95107292A 1992-09-24 1992-09-24
US951,072 1992-09-24
PCT/US1993/009052 WO1994007349A1 (en) 1992-09-24 1993-09-24 Magnetic vias within multi-layer, 3-dimensional structures/substrates

Publications (2)

Publication Number Publication Date
JPH07501910A true JPH07501910A (ja) 1995-02-23
JP2509807B2 JP2509807B2 (ja) 1996-06-26

Family

ID=25491223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6508440A Expired - Lifetime JP2509807B2 (ja) 1992-09-24 1993-09-24 強磁性バイアを内部に有する多層の三次元構造

Country Status (11)

Country Link
US (1) US5438167A (ja)
EP (1) EP0613610B1 (ja)
JP (1) JP2509807B2 (ja)
KR (1) KR0158475B1 (ja)
CA (1) CA2124196C (ja)
DE (1) DE69312466T2 (ja)
DK (1) DK0613610T3 (ja)
ES (1) ES2105326T3 (ja)
GR (1) GR3024693T3 (ja)
MX (1) MX9305885A (ja)
WO (1) WO1994007349A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016174A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 多層配線基板
JP2008103743A (ja) * 1996-11-08 2008-05-01 W L Gore & Assoc Inc 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法
JPWO2009050843A1 (ja) * 2007-10-19 2011-02-24 株式会社アドバンテスト 電子デバイス
WO2020009146A1 (ja) * 2018-07-06 2020-01-09 株式会社フジクラ 高周波受動部品、および、高周波受動部品の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184736B1 (en) * 1992-04-03 2001-02-06 Compaq Computer Corporation Sinusoidal radio-frequency clock distribution system for synchronization of a computer system
WO1998006243A1 (de) * 1996-07-31 1998-02-12 Dyconex Patente Verfahren zur herstellung von verbindungsleitern
US5828271A (en) * 1997-03-06 1998-10-27 Northrop Grumman Corporation Planar ferrite toroid microwave phase shifter
JP3366552B2 (ja) * 1997-04-22 2003-01-14 京セラ株式会社 誘電体導波管線路およびそれを具備する多層配線基板
US6169801B1 (en) 1998-03-16 2001-01-02 Midcom, Inc. Digital isolation apparatus and method
US6975189B1 (en) * 2000-11-02 2005-12-13 Telasic Communications, Inc. On-chip multilayer metal shielded transmission line
IL141118A0 (en) * 2001-01-25 2002-02-10 Cerel Ceramics Technologies Lt A method for the implementation of electronic components in via-holes of a multi-layer multi-chip module
EP1265466A3 (en) 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
US6778043B2 (en) * 2001-12-19 2004-08-17 Maxxan Systems, Inc. Method and apparatus for adding inductance to printed circuits
US6867664B2 (en) * 2003-05-05 2005-03-15 Joey Bray Ferrite-filled, antisymmetrically-biased rectangular waveguide phase shifter
US7829135B2 (en) * 2005-06-22 2010-11-09 Canon Kabushiki Kaisha Method and apparatus for forming multi-layered circuit pattern
US8440917B2 (en) * 2007-11-19 2013-05-14 International Business Machines Corporation Method and apparatus to reduce impedance discontinuity in packages
US20090153281A1 (en) * 2007-12-13 2009-06-18 Ahmadreza Rofougaran Method and system for an integrated circuit package with ferri/ferromagnetic layers
US20100307798A1 (en) * 2009-06-03 2010-12-09 Izadian Jamal S Unified scalable high speed interconnects technologies
KR101692434B1 (ko) * 2010-06-28 2017-01-18 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9362606B2 (en) * 2013-08-23 2016-06-07 International Business Machines Corporation On-chip vertical three dimensional microstrip line with characteristic impedance tuning technique and design structures
US11177318B2 (en) 2018-01-29 2021-11-16 Agency For Science, Technology And Research Semiconductor package and method of forming the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524446A (en) * 1978-08-09 1980-02-21 Ngk Insulators Ltd Ceramic circuit board
JPS5854661A (ja) * 1981-09-29 1983-03-31 Fujitsu Ltd 多層セラミツク半導体パツケ−ジ
JPS6048291B2 (ja) * 1979-10-11 1985-10-26 ファナック株式会社 ワイヤカット放電加工装置
JPS61265890A (ja) * 1985-05-20 1986-11-25 日本シイエムケイ株式会社 プリント配線板とシ−ルド用トナ−
JPS62219691A (ja) * 1986-03-20 1987-09-26 富士通株式会社 厚膜混成集積回路
JPS62259500A (ja) * 1986-05-02 1987-11-11 株式会社東芝 回路基板
JPS63177586A (ja) * 1987-01-19 1988-07-21 株式会社日立製作所 回路板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3456215A (en) * 1964-09-02 1969-07-15 Peter A Denes High frequency low pass filter
US4647878A (en) * 1984-11-14 1987-03-03 Itt Corporation Coaxial shielded directional microwave coupler
US4894114A (en) * 1987-02-11 1990-01-16 Westinghouse Electric Corp. Process for producing vias in semiconductor
JPH0196991A (ja) * 1987-10-09 1989-04-14 Tdk Corp 厚膜複合部品の製造方法
US5312674A (en) * 1992-07-31 1994-05-17 Hughes Aircraft Company Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524446A (en) * 1978-08-09 1980-02-21 Ngk Insulators Ltd Ceramic circuit board
JPS6048291B2 (ja) * 1979-10-11 1985-10-26 ファナック株式会社 ワイヤカット放電加工装置
JPS5854661A (ja) * 1981-09-29 1983-03-31 Fujitsu Ltd 多層セラミツク半導体パツケ−ジ
JPS61265890A (ja) * 1985-05-20 1986-11-25 日本シイエムケイ株式会社 プリント配線板とシ−ルド用トナ−
JPS62219691A (ja) * 1986-03-20 1987-09-26 富士通株式会社 厚膜混成集積回路
JPS62259500A (ja) * 1986-05-02 1987-11-11 株式会社東芝 回路基板
JPS63177586A (ja) * 1987-01-19 1988-07-21 株式会社日立製作所 回路板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103743A (ja) * 1996-11-08 2008-05-01 W L Gore & Assoc Inc 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法
JP2008124473A (ja) * 1996-11-08 2008-05-29 W L Gore & Assoc Inc 電子アセンブリおよび電子物品内でのヴァイアのインダクタンスを低減する方法
JP2002016174A (ja) * 2000-06-30 2002-01-18 Kyocera Corp 多層配線基板
JPWO2009050843A1 (ja) * 2007-10-19 2011-02-24 株式会社アドバンテスト 電子デバイス
WO2020009146A1 (ja) * 2018-07-06 2020-01-09 株式会社フジクラ 高周波受動部品、および、高周波受動部品の製造方法

Also Published As

Publication number Publication date
DE69312466D1 (de) 1997-09-04
EP0613610A1 (en) 1994-09-07
DE69312466T2 (de) 1998-02-26
WO1994007349A1 (en) 1994-03-31
ES2105326T3 (es) 1997-10-16
DK0613610T3 (da) 1997-08-25
MX9305885A (es) 1994-07-29
EP0613610B1 (en) 1997-07-23
JP2509807B2 (ja) 1996-06-26
GR3024693T3 (en) 1997-12-31
KR0158475B1 (en) 1998-12-15
US5438167A (en) 1995-08-01
CA2124196C (en) 1997-04-29

Similar Documents

Publication Publication Date Title
JPH07501910A (ja) 強磁性バイアを内部に有する多層の三次元構造
JP2637332B2 (ja) 固体複合磁性素子の製造方法
US3765082A (en) Method of making an inductor chip
US7973631B2 (en) Inductive component and method for manufacturing an inductive component
US7253711B2 (en) Embedded toroidal inductors
TW301004B (ja)
US6903938B2 (en) Printed circuit board
US5239744A (en) Method for making multilayer magnetic components
JP2004128506A (ja) 積層型コイル部品及びその製造方法
JPH06216538A (ja) 共焼成強磁性素子、ドロップイン部品および多層変成器を含む低温共焼成セラミックテ−プ構造
GB2083952A (en) Microcoil Assembly
JPH10172831A (ja) 積層型インダクタ
US6669796B2 (en) Method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component
US9647626B2 (en) LC composite component
US6992556B2 (en) Inductor part, and method of producing the same
KR101338139B1 (ko) 파워 인덕터
JPH06333742A (ja) 積層コイル
KR20010114120A (ko) 피씨비 인덕터 및 그를 이용한 변압기
CN107305806B (zh) 电子部件
JPH0837108A (ja) 積層トランス
JP2589636Y2 (ja) 積層トランス
JPH0365645B2 (ja)
JPH0132331Y2 (ja)
JPH02272753A (ja) 半導体装置
JPH047810A (ja) 積層インダクタ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120416

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 17

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 18