JPS62219691A - 厚膜混成集積回路 - Google Patents
厚膜混成集積回路Info
- Publication number
- JPS62219691A JPS62219691A JP61060933A JP6093386A JPS62219691A JP S62219691 A JPS62219691 A JP S62219691A JP 61060933 A JP61060933 A JP 61060933A JP 6093386 A JP6093386 A JP 6093386A JP S62219691 A JPS62219691 A JP S62219691A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- integrated circuit
- hybrid integrated
- thick film
- conductors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 7
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
厚膜多層基板を用いた混成集積回路であって、信号導体
の周囲ををり囲む様に導体を設けることにより、クロス
トークを防止し、特性の劣化を防止可能とする。
の周囲ををり囲む様に導体を設けることにより、クロス
トークを防止し、特性の劣化を防止可能とする。
本発明は通信装置等の電子機器に用いられる厚膜混成集
積回路を関するものである。
積回路を関するものである。
従来、厚膜混成集積回路の厚膜多層基板は、アルミナ等
の基板上に導体、誘電体(絶縁体)を交互に形成してい
た。そして伝送特性、例えばクロストーク特性等の・劣
化を防ぐ様な構成をとる場合には信号導体層の上・下層
にアース(グランド)層を設けていた。
の基板上に導体、誘電体(絶縁体)を交互に形成してい
た。そして伝送特性、例えばクロストーク特性等の・劣
化を防ぐ様な構成をとる場合には信号導体層の上・下層
にアース(グランド)層を設けていた。
上記従来の厚lI*混成集積回路では、信号導体層にお
ける隣接導体間の結合キャパシタンス等の影響により伝
送特性の劣化を完全に防くことができず、高速信号を伝
送する場合には、設計、試作段階においてパターンレイ
アウトに関してかなりの手直しが必要であり、手数を要
するという欠点があった。
ける隣接導体間の結合キャパシタンス等の影響により伝
送特性の劣化を完全に防くことができず、高速信号を伝
送する場合には、設計、試作段階においてパターンレイ
アウトに関してかなりの手直しが必要であり、手数を要
するという欠点があった。
本発明はこのような点に鑑みて創作されたもので、隣接
信号導体間の結合キャパシタンスの影響を除いて特性劣
化を防止した厚膜混成集積回路を提供することを目的と
している。
信号導体間の結合キャパシタンスの影響を除いて特性劣
化を防止した厚膜混成集積回路を提供することを目的と
している。
このため本発明においては、厚膜多層基板を用いた混成
集積回路において、信号導体2の上層及び下層又はその
何れか一方の層に、該信号導体2に電気的に接続されて
いない導体3.4が設けられ、且つ前記上層及び下層又
はその何れか一方の層に設けられた導体3.4と電気的
に接続された導体5,6が該信号導体2左右に配置され
て成ることを特徴としている。
集積回路において、信号導体2の上層及び下層又はその
何れか一方の層に、該信号導体2に電気的に接続されて
いない導体3.4が設けられ、且つ前記上層及び下層又
はその何れか一方の層に設けられた導体3.4と電気的
に接続された導体5,6が該信号導体2左右に配置され
て成ることを特徴としている。
[作 用〕
信号導体の周囲を導体で囲むことにより隣接信号導体か
らのクロストークの防止が可能となる。
らのクロストークの防止が可能となる。
第1図は本発明の実施例を示す図である。同図において
、1は基板、2は信号導体、3〜6は導体、7.8は誘
電体である。
、1は基板、2は信号導体、3〜6は導体、7.8は誘
電体である。
本実施例は第1図に示すように、信号導体2を誘電体を
隔てて上下を導体3.4で、左右を該導体3,4に電気
的に接続した導体5.6で取り囲んだものである。
隔てて上下を導体3.4で、左右を該導体3,4に電気
的に接続した導体5.6で取り囲んだものである。
なお、本実施例の形成方法は、導体層3を形成した後、
導体5,6を形成する部分を除いて誘電体7を形成する
。その後該誘電体7の上に信号導体2を形成し、しかる
後誘電体8を形成し、次いで導体7を形成するのである
。導体5.6の形成は、これら一連のプロセスのどの工
程で形成してもよい。
導体5,6を形成する部分を除いて誘電体7を形成する
。その後該誘電体7の上に信号導体2を形成し、しかる
後誘電体8を形成し、次いで導体7を形成するのである
。導体5.6の形成は、これら一連のプロセスのどの工
程で形成してもよい。
このように形成された本実施例は、信号導体2が、該信
号導体を取り囲む導体3〜6により隣接信号導体との間
の結合キャパシタンスの影響を低減することができるた
め高品質の信号伝送を行うことができる。なお、導体5
,6は第2図に示すように、電気的特性を満足すればそ
の一部が不連続であってもよい。同様に、電気的特性を
満足すれば、導体3又は4の何れか一方を省略してもよ
い。
号導体を取り囲む導体3〜6により隣接信号導体との間
の結合キャパシタンスの影響を低減することができるた
め高品質の信号伝送を行うことができる。なお、導体5
,6は第2図に示すように、電気的特性を満足すればそ
の一部が不連続であってもよい。同様に、電気的特性を
満足すれば、導体3又は4の何れか一方を省略してもよ
い。
以上述べてきたように、本発明によれば、極めて簡易な
構成で、隣接信号導体間の結合キャパシタンス、結合イ
ンダクタンスの影響を極力低減し、クロストークを防止
することができ、実用的には極めて有用である。
構成で、隣接信号導体間の結合キャパシタンス、結合イ
ンダクタンスの影響を極力低減し、クロストークを防止
することができ、実用的には極めて有用である。
第1回は本発明の実施例を示す図、
第2図は本発明の他の実施例を示す図である。
第1図、第2図において、
lは基板、
2は信号導体、
3〜6は導体、
7.8は誘電体である。
7.8・・・誘電体
Claims (1)
- 【特許請求の範囲】 1、厚膜多層基板を用いた混成集積回路において、 信号導体(2)の上層及び下層又はその何れか一方の層
に、該信号導体(2)に電気的に接続されていない導体
(3、4)が設けられ、且つ前記上層及び下層又はその
何れか一方の層に設けられた導体(3、4)と電気的に
接続された導体(5、6)が該信号導体(2)の左右に
配置されて成ることを特徴とする厚膜混成集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61060933A JPS62219691A (ja) | 1986-03-20 | 1986-03-20 | 厚膜混成集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61060933A JPS62219691A (ja) | 1986-03-20 | 1986-03-20 | 厚膜混成集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62219691A true JPS62219691A (ja) | 1987-09-26 |
Family
ID=13156674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61060933A Pending JPS62219691A (ja) | 1986-03-20 | 1986-03-20 | 厚膜混成集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62219691A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07501910A (ja) * | 1992-09-24 | 1995-02-23 | ヒューズ・エアクラフト・カンパニー | 強磁性バイアを内部に有する多層の三次元構造 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5513936A (en) * | 1978-07-18 | 1980-01-31 | Fujitsu Ltd | Printed board and method of manufacturing same |
JPS5854661A (ja) * | 1981-09-29 | 1983-03-31 | Fujitsu Ltd | 多層セラミツク半導体パツケ−ジ |
-
1986
- 1986-03-20 JP JP61060933A patent/JPS62219691A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5513936A (en) * | 1978-07-18 | 1980-01-31 | Fujitsu Ltd | Printed board and method of manufacturing same |
JPS5854661A (ja) * | 1981-09-29 | 1983-03-31 | Fujitsu Ltd | 多層セラミツク半導体パツケ−ジ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07501910A (ja) * | 1992-09-24 | 1995-02-23 | ヒューズ・エアクラフト・カンパニー | 強磁性バイアを内部に有する多層の三次元構造 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003502852A (ja) | 多層プリント回路板へチップを装着するための構成 | |
US20020017963A1 (en) | Multilayer wiring board embedded with transmission line conductor | |
JPH08335784A (ja) | 多層配線基板 | |
JPS6318697A (ja) | 多層配線基板 | |
US7017128B2 (en) | Concurrent electrical signal wiring optimization for an electronic package | |
JP2000216510A (ja) | プリント配線板及びその製造方法並びにプリント配線板におけるコネクタインダクタンス要因の波形歪み低減法 | |
JP2003218480A (ja) | プリント配線板及びその製造方法 | |
JPH0383398A (ja) | 配線基板及びその製造方法 | |
JPH08242078A (ja) | プリント基板 | |
JP2003502968A (ja) | 対称ストリップラインと非対称ストリップラインの間の転換部 | |
JPS62219691A (ja) | 厚膜混成集積回路 | |
JP2001156408A (ja) | プリント回路基板および配線形成方法 | |
JPS61131498A (ja) | 終端回路配線構造 | |
JPS61290794A (ja) | 配線基板 | |
JPS63268297A (ja) | 高周波回路 | |
JP4161577B2 (ja) | 電気配線板 | |
JP2500783B2 (ja) | プリント基板 | |
JPH03158002A (ja) | 半導体装置 | |
JPH07106771A (ja) | 多層プリント基板の配線構造 | |
US20050156692A1 (en) | Double density quasi-coax transmission lines | |
JPS59132698A (ja) | 多層セラミツク回路基板の製造方法 | |
JPS6033496U (ja) | シ−ルド構造 | |
JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
JPH0774475A (ja) | メッシュパターン構造 | |
JPH10178016A (ja) | 高性能チップのための改善された配線構造 |