JPH04307739A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04307739A JPH04307739A JP7134791A JP7134791A JPH04307739A JP H04307739 A JPH04307739 A JP H04307739A JP 7134791 A JP7134791 A JP 7134791A JP 7134791 A JP7134791 A JP 7134791A JP H04307739 A JPH04307739 A JP H04307739A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- oxide film
- interconnection
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 239000004020 conductor Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 2
- 239000011159 matrix material Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
層間絶縁膜に関する。
層間絶縁膜に関する。
【０００２】
【従来の技術】従来の半導体装置は、図３に示す様に、
シリコン基板１の上に設けたフィールド酸化膜２の上に
第１及び第２の層間絶縁膜７，８を設け、層間絶縁膜８
の上に配線６を形成している。
シリコン基板１の上に設けたフィールド酸化膜２の上に
第１及び第２の層間絶縁膜７，８を設け、層間絶縁膜８
の上に配線６を形成している。
【０００３】
【発明が解決しようとする課題】この従来の半導体装置
は、半導体基板と配線との間の寄生容量は、フィールド
酸化膜と層間絶縁膜の誘電率に比例し膜厚に反比例する
。従って、半導体基板と配線との間の容量は層間絶縁膜
の誘電率が大きく膜厚が薄い場合に大きくなり、配線の
伝播遅延時間が遅くなる。
は、半導体基板と配線との間の寄生容量は、フィールド
酸化膜と層間絶縁膜の誘電率に比例し膜厚に反比例する
。従って、半導体基板と配線との間の容量は層間絶縁膜
の誘電率が大きく膜厚が薄い場合に大きくなり、配線の
伝播遅延時間が遅くなる。
【０００４】また、容量低減のため、膜厚を厚くすると
層間絶縁膜に設けるコンタクト孔のステップカバレージ
が低下するという欠点がある。
層間絶縁膜に設けるコンタクト孔のステップカバレージ
が低下するという欠点がある。
【０００５】本発明の目的は、層間絶縁膜の厚さを厚く
することなく半導体基板と配線との間の厚さを増し、配
線に寄生する容量を低減させて、伝播遅延時間の増加を
抑制する半導体装置を提供することにある。
することなく半導体基板と配線との間の厚さを増し、配
線に寄生する容量を低減させて、伝播遅延時間の増加を
抑制する半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に設けたフィールド絶縁膜上の配線形成領
域に配置して設けた複数のブロック状の導体層と、前記
導体層を含む表面に設けて上面を平坦化する層間絶縁膜
と、前記導体層を配置した領域上の前記層間絶縁膜の上
に設けた配線とを有する。
半導体基板上に設けたフィールド絶縁膜上の配線形成領
域に配置して設けた複数のブロック状の導体層と、前記
導体層を含む表面に設けて上面を平坦化する層間絶縁膜
と、前記導体層を配置した領域上の前記層間絶縁膜の上
に設けた配線とを有する。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００８】図１は本発明の第１の実施例を示す断面図
である。
である。
【０００９】図１に示すように、シリコン基板１に素子
形成領域を区画するフィールド酸化膜２を形成し、フィ
ールド酸化膜２を含む表面に多結晶シリコン層を堆積し
て選択的にエッチングし、フィールド酸化膜２の上の配
線形成領域にブロック状の多結晶シリコン層３を配置し
て形成する。次に多結晶シリコン層３を含む表面にスピ
ン法により塗布して形成したシリカ膜４を形成して上面
を平坦化し、シリカ膜４の上に酸化シリコン膜５を堆積
する。次に、多結晶シリコン層３を配置した領域の酸化
シリコン膜５の上に配線６を形成する。
形成領域を区画するフィールド酸化膜２を形成し、フィ
ールド酸化膜２を含む表面に多結晶シリコン層を堆積し
て選択的にエッチングし、フィールド酸化膜２の上の配
線形成領域にブロック状の多結晶シリコン層３を配置し
て形成する。次に多結晶シリコン層３を含む表面にスピ
ン法により塗布して形成したシリカ膜４を形成して上面
を平坦化し、シリカ膜４の上に酸化シリコン膜５を堆積
する。次に、多結晶シリコン層３を配置した領域の酸化
シリコン膜５の上に配線６を形成する。
【００１０】図２は本発明の第２の実施例を示す断面図
である。
である。
【００１１】図２に示すように、フィールド酸化膜２の
上に酸化シリコン膜５を設け、酸化シリコン膜５の上に
多結晶シリコン層３及びシリカ膜４を設け、シリカ膜４
の上に配線６を設けた以外は第１の実施例と同様の構成
を有している。
上に酸化シリコン膜５を設け、酸化シリコン膜５の上に
多結晶シリコン層３及びシリカ膜４を設け、シリカ膜４
の上に配線６を設けた以外は第１の実施例と同様の構成
を有している。
【００１２】なお、多結晶シリコン層４は素子形成領域
に形成した素子領域の引出電極と同時に形成しても良く
、酸化シリコン膜５の代りに窒化シリコン膜や酸化タン
タル膜を使用しても良い。
に形成した素子領域の引出電極と同時に形成しても良く
、酸化シリコン膜５の代りに窒化シリコン膜や酸化タン
タル膜を使用しても良い。
【００１３】
【発明の効果】以上説明した様に本発明は、層間絶縁膜
の厚さを変えずに半導体基板と配線層の間の層間膜の厚
さを実質的に増加させることにより、配線と半導体基板
との間の寄生容量が低減できるので、配線の伝播遅延時
間の増加を抑制できるという効果がある。
の厚さを変えずに半導体基板と配線層の間の層間膜の厚
さを実質的に増加させることにより、配線と半導体基板
との間の寄生容量が低減できるので、配線の伝播遅延時
間の増加を抑制できるという効果がある。
【図１】本発明の第１の実施例を示す断面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】従来の半導体装置の一例を示す断面図である。
１ シリコン基板
２ フィールド酸化膜
３ 多結晶シリコン層
４ シリカ膜
５ 酸化シリコン膜
６ 配線
７，８ 層間絶縁膜
Claims (2)
- 【請求項１】 半導体基板上に設けたフィールド絶縁
膜上の配線形成領域に配置して設けた複数のブロック状
の導体層と、前記導体層を含む表面に設けて上面を平坦
化する層間絶縁膜と、前記導体層を配置した領域上の前
記層間絶縁膜の上に設けた配線とを有することを特徴と
する半導体装置。 - 【請求項２】 導体層が結晶シリコン層である請求項
１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071347A JP2758729B2 (ja) | 1991-04-04 | 1991-04-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071347A JP2758729B2 (ja) | 1991-04-04 | 1991-04-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307739A true JPH04307739A (ja) | 1992-10-29 |
| JP2758729B2 JP2758729B2 (ja) | 1998-05-28 |
Family
ID=13457877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071347A Expired - Fee Related JP2758729B2 (ja) | 1991-04-04 | 1991-04-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758729B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152038A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | 多層配線 |
| JPS61270849A (ja) * | 1985-05-24 | 1986-12-01 | Nec Corp | 集積回路装置 |
| JPH0283953A (ja) * | 1988-09-21 | 1990-03-26 | Hitachi Ltd | 半導体集積回路 |
| JPH0335529A (ja) * | 1989-06-30 | 1991-02-15 | Fujitsu Ltd | バイポーラ半導体装置およびその製造方法 |
-
1991
- 1991-04-04 JP JP3071347A patent/JP2758729B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61152038A (ja) * | 1984-12-26 | 1986-07-10 | Hitachi Ltd | 多層配線 |
| JPS61270849A (ja) * | 1985-05-24 | 1986-12-01 | Nec Corp | 集積回路装置 |
| JPH0283953A (ja) * | 1988-09-21 | 1990-03-26 | Hitachi Ltd | 半導体集積回路 |
| JPH0335529A (ja) * | 1989-06-30 | 1991-02-15 | Fujitsu Ltd | バイポーラ半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2758729B2 (ja) | 1998-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492244B1 (en) | Method and semiconductor structure for implementing buried dual rail power distribution and integrated decoupling capacitance for silicon on insulator (SOI) devices | |
| US4713356A (en) | Manufacturing MOS semiconductor device with planarized conductive layer | |
| JPH06151748A (ja) | 半導体装置の製造方法 | |
| JPH05136132A (ja) | 半導体素子の多層構造の段差を緩和させる方法及び多層構造の段差緩和用ダミー層を備えた半導体素子 | |
| JP2000174116A (ja) | 半導体装置及びその製造方法 | |
| JPH09167799A (ja) | 相次ぐポリシリコン層の間に平坦化させた誘電体層を有する集積回路 | |
| JPH10144865A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JPH04307739A (ja) | 半導体装置 | |
| JP2809131B2 (ja) | 半導体装置の製造方法 | |
| US4884121A (en) | Semiconductor device | |
| US6093622A (en) | Isolation method of semiconductor device using second pad oxide layer formed through chemical vapor deposition (CVD) | |
| JP2617955B2 (ja) | 半導体装置の製造方法 | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JP2956234B2 (ja) | 半導体メモリ装置とその製造方法 | |
| KR960004078B1 (ko) | 금속박막 적층구조를 사용한 콘택 형성방법 | |
| JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH06310607A (ja) | 接触孔の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| KR930012122B1 (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| JPH05166941A (ja) | 半導体セルフアライン・コンタクト構造および製造方法 | |
| JPH0291968A (ja) | メモリ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980217 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |