JPS61102754A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61102754A JPS61102754A JP22520484A JP22520484A JPS61102754A JP S61102754 A JPS61102754 A JP S61102754A JP 22520484 A JP22520484 A JP 22520484A JP 22520484 A JP22520484 A JP 22520484A JP S61102754 A JPS61102754 A JP S61102754A
- Authority
- JP
- Japan
- Prior art keywords
- spin
- glass
- wiring
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装ｔＩＬＶｃ関し、％に多層配線技術
する半導体装ＩＩＬＶＣ関する。
する半導体装ＩＩＬＶＣ関する。
（従来の技術〕
従来、半導体装置の多層配線技術における基本的かつ大
きな問題点として下層配！Ｉ膜による段差がめる。
きな問題点として下層配！Ｉ膜による段差がめる。
第３図は従来の多層配線を有する半導体装置の第１の例
のｗｆｉ面図でらる。
のｗｆｉ面図でらる。
シリコン基板１１にシリコン酸化膜１２ｔ−被着し、そ
の上に金属被着と選択エツチング法を用いて下層配線１
３ａ、１３ｂｋ形底した後、１間絶縁膜１４を被着する
。次に、前記絶縁膜にル間接続開孔ｔおけ、金属被着と
選択エツチング法を用いて上層配線１６ｔ−設け７を場
合、上層配線１６は。
の上に金属被着と選択エツチング法を用いて下層配線１
３ａ、１３ｂｋ形底した後、１間絶縁膜１４を被着する
。次に、前記絶縁膜にル間接続開孔ｔおけ、金属被着と
選択エツチング法を用いて上層配線１６ｔ−設け７を場
合、上層配線１６は。
下層配線１３ａ、１３ｂの端部に相当する部分において
膜厚が極めて薄くなり極端な場合断線する。
膜厚が極めて薄くなり極端な場合断線する。
特に下層配線の間隔が細い部分人では広い部分Ｂエフ断
線が生じ易い。これはスパッタ法や蒸着法による上部配
線材料の被着時に飛来原子が下層配線で形成され九壁に
Ｌり逅ぎられ、基板面に到達しないからでるる。この現
象はシャドウィング（８ｈａｄｏｗｉ ｎｇ）現象とし
て良く知られている。（文献： Ｊｏｕｒｎａｌ ｏｆ
Ｖｏｃｕｕｍ ８ｃｉｅａｃｅ ａｎｄ ＴＭｎｏｌ
ｏｇｙ、第１１巻、第１号、（Ｊａｎ／Ｆｅｂ） 、
１９７４ 。
線が生じ易い。これはスパッタ法や蒸着法による上部配
線材料の被着時に飛来原子が下層配線で形成され九壁に
Ｌり逅ぎられ、基板面に到達しないからでるる。この現
象はシャドウィング（８ｈａｄｏｗｉ ｎｇ）現象とし
て良く知られている。（文献： Ｊｏｕｒｎａｌ ｏｆ
Ｖｏｃｕｕｍ ８ｃｉｅａｃｅ ａｎｄ ＴＭｎｏｌ
ｏｇｙ、第１１巻、第１号、（Ｊａｎ／Ｆｅｂ） 、
１９７４ 。
７２頁〕
（発明が解決しようとする問題点）
上記の欠点を取除くためにスピンオングラスにエフ段差
を平滑にする方法がろる。スピンオングラス膜はシリコ
ン化合物全アルコールに溶解し友液ｔｍ布し、熱処理し
てアルコールを蒸着させて得九シリコン酸化膜である。
を平滑にする方法がろる。スピンオングラス膜はシリコ
ン化合物全アルコールに溶解し友液ｔｍ布し、熱処理し
てアルコールを蒸着させて得九シリコン酸化膜である。
第４（９）に従来の多層配線を有する半導体装置の第２
の例の断面図でめる。
の例の断面図でめる。
この例は、スピンオングラス膜を用い次側で、第３図の
例と同様に、層間絶縁膜１４形Ｈ，までの製造工８七行
つ次後、眉間絶縁膜１４の上にシリ：ｒ／化合物含有液
ｉｎ布し、焼成することに１ｐスピンオングラス１７’
を形成する。このスピンオングラスｌ’ｌ追加し几もの
は、第３図の例の多層配置１に比べて上層配線１６の段
差被覆性は改善されるが下層配線の間隔が２５μ鴎下の
微小間隔部の部分でに段差被覆性かやは９悪く、改善効
果が小さいことで我々は見出した。これは、左右両側の
屑米原子が前述のシャドウィング現象に工ｐ基板面に到
達しないことに起因する。以上の工すに、従来技術では
、今後の高性能の半導体装ｔｉ′ｆｃ達放する九めに不
可欠となる多層化・微細配ｍ’を得ることができないと
いう大！な欠点がわっ九。
例と同様に、層間絶縁膜１４形Ｈ，までの製造工８七行
つ次後、眉間絶縁膜１４の上にシリ：ｒ／化合物含有液
ｉｎ布し、焼成することに１ｐスピンオングラス１７’
を形成する。このスピンオングラスｌ’ｌ追加し几もの
は、第３図の例の多層配置１に比べて上層配線１６の段
差被覆性は改善されるが下層配線の間隔が２５μ鴎下の
微小間隔部の部分でに段差被覆性かやは９悪く、改善効
果が小さいことで我々は見出した。これは、左右両側の
屑米原子が前述のシャドウィング現象に工ｐ基板面に到
達しないことに起因する。以上の工すに、従来技術では
、今後の高性能の半導体装ｔｉ′ｆｃ達放する九めに不
可欠となる多層化・微細配ｍ’を得ることができないと
いう大！な欠点がわっ九。
本発明の目的は、上記欠点を除き、微細配線を多層化す
ることができ、性能全向上させることのできる半導体装
ａｔ−提供することにるる。
ることができ、性能全向上させることのできる半導体装
ａｔ−提供することにるる。
（問題点全解決する几めの手段）
本発明の半導体装ａｈ、半導体基板の一主面上に配線層
と層間絶縁膜と？交互に積層した多層配線を有する半導
体装置において、前記配線層の少なくとも一つの配線間
隔は２−５ミクロン以下で６９、かつ少なくとも前記配
線間隔領域に被着し７’ｃ／ｅ間絶ＲＭは少なくともス
ピンオンジ２ス全２回塗布して形成したシリコン醗化膜
を含むことをＳ微として構成される。
と層間絶縁膜と？交互に積層した多層配線を有する半導
体装置において、前記配線層の少なくとも一つの配線間
隔は２−５ミクロン以下で６９、かつ少なくとも前記配
線間隔領域に被着し７’ｃ／ｅ間絶ＲＭは少なくともス
ピンオンジ２ス全２回塗布して形成したシリコン醗化膜
を含むことをＳ微として構成される。
（実施例）
次に、本発明の実施例について図面？用いて説明する。
説明を簡単にする之め半導体材料としてシリコン、配線
材料としてアルミニウムを使用するが、本発明は他の材
料を用い几場合にも適用できることはもちろんである。
材料としてアルミニウムを使用するが、本発明は他の材
料を用い几場合にも適用できることはもちろんである。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例の製造方
法を説明するための工程順に示した断面図である。
法を説明するための工程順に示した断面図である。
まず、第１図（ａ）に示すように、通常の拡散、酸化２
選択エツチングなどに１９シリコン基板１１の一生面に
ＰＮ接合（図示せず）、シリコン酸化膜１２．電極開孔
及び第１アルミニウム配線１３ａ。
選択エツチングなどに１９シリコン基板１１の一生面に
ＰＮ接合（図示せず）、シリコン酸化膜１２．電極開孔
及び第１アルミニウム配線１３ａ。
１３ｂｔ−形成する。この時２．５ミクロン間隔部１５
が形成されている。第１アルミニウム配！５１３ａ。
が形成されている。第１アルミニウム配！５１３ａ。
１３ｂの膜厚は０．５〜１６５ミクロンが好適でろり、
以下１．０ミクロンとして説明する。
以下１．０ミクロンとして説明する。
次に、第１囚（ｂ）に示すエラに、主な層間絶縁膜全構
成するシリコン窒化膜１４ｔ−プラズマ気相成長法によ
り被着する。１ラズマ気相底長法は減圧下での膜成長で
あり段差被覆性に優れているなどの点からよく用いられ
ているが、図示する工うに、第１アルミニウム配線間隔
が細い場合１例えば２、．５ミクロン以下でに、やはり
段差被覆性は悪くなる。次に、第１のスピンオングラス
１７及び第２のスピンオングラス１８ｔ−形成する。Ｃ
れらＩ層間絶縁膜を構成するシリコン窒化膜１４．第１
及び第２のスピンオングラス膜１７．１８にエフ第１ア
ルミニウム配ｌ！１３ａ、１３ｂの間隔１５はほぼ埋め
込１れ平坦化される。一方、第１アルミニウム配線間隔
が３ミクロン以上の部分では、第２のスピンオングラス
膜１８の効果は小さいが、第１のスピンオングラスｌ１
ｕ１７で充分平滑化される。スピンオングラスｔ２回塗
布−ｒる方法は、厚いスピンオンジ２スｔ１回塗布する
方法に比べて微小間隔部での平坦化効果及びスピンオン
グラス膜に発生し易い亀裂の点からもＭ利でｂる。
成するシリコン窒化膜１４ｔ−プラズマ気相成長法によ
り被着する。１ラズマ気相底長法は減圧下での膜成長で
あり段差被覆性に優れているなどの点からよく用いられ
ているが、図示する工うに、第１アルミニウム配線間隔
が細い場合１例えば２、．５ミクロン以下でに、やはり
段差被覆性は悪くなる。次に、第１のスピンオングラス
１７及び第２のスピンオングラス１８ｔ−形成する。Ｃ
れらＩ層間絶縁膜を構成するシリコン窒化膜１４．第１
及び第２のスピンオングラス膜１７．１８にエフ第１ア
ルミニウム配ｌ！１３ａ、１３ｂの間隔１５はほぼ埋め
込１れ平坦化される。一方、第１アルミニウム配線間隔
が３ミクロン以上の部分では、第２のスピンオングラス
膜１８の効果は小さいが、第１のスピンオングラスｌ１
ｕ１７で充分平滑化される。スピンオングラスｔ２回塗
布−ｒる方法は、厚いスピンオンジ２スｔ１回塗布する
方法に比べて微小間隔部での平坦化効果及びスピンオン
グラス膜に発生し易い亀裂の点からもＭ利でｂる。
次に、第１１Ｊ（Ｃ）に示す工うに、シリコン輩化膜１
４、第１．第２スピンオングラス１７．１８から放る層
間絶縁膜に層間接続開孔ｔ１２ズマエッチング法などを
用いて設けｔ後１層間接続開孔を含ｔｒシリコン基板１
１上にアルミニウムの被着・選択エツチング工程を経て
第２アルミニウム配線１６ｔ−形成する。層間絶縁膜の
表面は充分に平滑化されているので、第１アルミニウム
配線１ａａと１３ｂとの微小間隔部１５においても極め
て良好な被う性ｖｉ−有している。
４、第１．第２スピンオングラス１７．１８から放る層
間絶縁膜に層間接続開孔ｔ１２ズマエッチング法などを
用いて設けｔ後１層間接続開孔を含ｔｒシリコン基板１
１上にアルミニウムの被着・選択エツチング工程を経て
第２アルミニウム配線１６ｔ−形成する。層間絶縁膜の
表面は充分に平滑化されているので、第１アルミニウム
配線１ａａと１３ｂとの微小間隔部１５においても極め
て良好な被う性ｖｉ−有している。
上記実施例では第１及び第２のスピンオングラス膜が層
間絶縁膜の一部として全面に被着されているが、その膜
厚差を利用して第１アルミニウム配線上などの平坦領域
の第１或は第２のスピンオングラス、或は第１と第２の
スピンオングラスを除去し、平滑化に必要な領域にのみ
スピンオングラス七残留させることもできる。この時に
は、スピンオングラス形成後に、シリコン基板面に垂直
方向のエツチングが進行する反応性イオンエツチングや
スパッタエツチング法金用いるのが好適でろる。
間絶縁膜の一部として全面に被着されているが、その膜
厚差を利用して第１アルミニウム配線上などの平坦領域
の第１或は第２のスピンオングラス、或は第１と第２の
スピンオングラスを除去し、平滑化に必要な領域にのみ
スピンオングラス七残留させることもできる。この時に
は、スピンオングラス形成後に、シリコン基板面に垂直
方向のエツチングが進行する反応性イオンエツチングや
スパッタエツチング法金用いるのが好適でろる。
第２図は本発明の第２の実施例の断面図である。
第２の実施例に、平坦領域の第１及び第２のスピンオン
グラス膜で除去しｔ例で、スピンオングラスは、第１ア
ルミニウム配＠ １３ ａと１３ｂとの間隔部１５や段
差のめる所にのみ残し、段差部ｔなだらかにしている。
グラス膜で除去しｔ例で、スピンオングラスは、第１ア
ルミニウム配＠ １３ ａと１３ｂとの間隔部１５や段
差のめる所にのみ残し、段差部ｔなだらかにしている。
尚、第１と第２のスピンオングラス膜の種類は同一でも
異なる種類でも良い。ま尺、第１と第２のスピンオング
ラスの形成工程は、上記実施例の他第１と第２のスピン
オングラスを連続して塗布した後に熱処理を施しても良
い。
異なる種類でも良い。ま尺、第１と第２のスピンオング
ラスの形成工程は、上記実施例の他第１と第２のスピン
オングラスを連続して塗布した後に熱処理を施しても良
い。
上記実施例では、スピンオングラス膜全主な１間絶縁膜
としてのシリコン窒化膜上に形成したが、シリコン窒化
膜下に形成しても良＜、１几シリコン窒化膜とシリコン
窒化膜との間に挿入する構成としても良い。ま几、第１
と第２のスピンオングラス膜の間に別の電気絶縁膜上設
置しても同様の効果が期待できる。
としてのシリコン窒化膜上に形成したが、シリコン窒化
膜下に形成しても良＜、１几シリコン窒化膜とシリコン
窒化膜との間に挿入する構成としても良い。ま几、第１
と第２のスピンオングラス膜の間に別の電気絶縁膜上設
置しても同様の効果が期待できる。
主な層間絶縁膜としては、シリコン窒化膜の他。
シリコン酸化膜やアルミナなどｔ用いることもできる。
配線材料はアルミニウムに限らず、アルミニウム合金、
モリブデン、タングステンその他の高融点金属、金、シ
リコンなどｔ用い九場合ＶＣも適用できる。
モリブデン、タングステンその他の高融点金属、金、シ
リコンなどｔ用い九場合ＶＣも適用できる。
（発明の効果）
以上説明したように、本発明によれば、微細配線を多層
化することができ、性能を向上させた半導体装置ｉ１に
得ることができる。
化することができ、性能を向上させた半導体装置ｉ１に
得ることができる。
第１図（ａ）〜（Ｃ）＃ｓｉ本発明の第１の実施例の半
導体装置の製造方法（説明する几めの工程順に示した断
面図、第２図は本発明の第２の実施例の断面図、第３図
及び第４図はそれぞれ従来の多層配線を有する半導体装
置の第１及び第２の例の断面図でろる０ １１・・シリコン基板、１２・・・シリコン酸化膜、１
３ａ、１３ｂ・・・下層配線（第１アルミニウム配線）
、１４・・・層間絶縁膜（シリコン窒化膜）、１５・・
間隔部、１６・・・上層配線（第２アルミニウム配線）
、１７・・・第１スピンオングラス膜、１８・・・第２
スピンオングラス膜。 代理人 弁理士 内 原 晋′ 又 某 ／ 図 某２１ ＄４ 図 手続補正書（方式） ％式％ ２、発明の名称 半導体装置 ３８ 補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住友二田
ビル −ＩＥ話 東ｇ、＋０３１４５６−３１１Ｈ大代
表）６、補正の対象 明細書の発明の詳細な説明の欄 ２ 補正の内容 明細書の第２頁、第１９行乃至２０行 「献： Ｊｏｕｒｎａｌ ｏｆ −、ｌ ９７４ 、
Ｊとらるのを［献：Ｘ）、ヤーナル オブ バキエアム
サイエンス アンド テクノロジー（Ｊｏｕｒｎａｌ
ｏｆ ＶａｃｕｕｍＳｃｉｅｎｃｅ ａｎｄ Ｔｅｃ
ｂｎｏｌｏａｙ）、第１１巻、第１号。 （Ｊａｍ／Ｆｅｂ）、１９７４．Ｊと補正する。
導体装置の製造方法（説明する几めの工程順に示した断
面図、第２図は本発明の第２の実施例の断面図、第３図
及び第４図はそれぞれ従来の多層配線を有する半導体装
置の第１及び第２の例の断面図でろる０ １１・・シリコン基板、１２・・・シリコン酸化膜、１
３ａ、１３ｂ・・・下層配線（第１アルミニウム配線）
、１４・・・層間絶縁膜（シリコン窒化膜）、１５・・
間隔部、１６・・・上層配線（第２アルミニウム配線）
、１７・・・第１スピンオングラス膜、１８・・・第２
スピンオングラス膜。 代理人 弁理士 内 原 晋′ 又 某 ／ 図 某２１ ＄４ 図 手続補正書（方式） ％式％ ２、発明の名称 半導体装置 ３８ 補正をする者 事件との関係 出 願 人東京都港区芝五
丁目３３番１号 ４、代理人 〒１０８ 東京都港区芝五丁目３７番８号 住友二田
ビル −ＩＥ話 東ｇ、＋０３１４５６−３１１Ｈ大代
表）６、補正の対象 明細書の発明の詳細な説明の欄 ２ 補正の内容 明細書の第２頁、第１９行乃至２０行 「献： Ｊｏｕｒｎａｌ ｏｆ −、ｌ ９７４ 、
Ｊとらるのを［献：Ｘ）、ヤーナル オブ バキエアム
サイエンス アンド テクノロジー（Ｊｏｕｒｎａｌ
ｏｆ ＶａｃｕｕｍＳｃｉｅｎｃｅ ａｎｄ Ｔｅｃ
ｂｎｏｌｏａｙ）、第１１巻、第１号。 （Ｊａｍ／Ｆｅｂ）、１９７４．Ｊと補正する。
Claims (1)
- 半導体基板の一主面上に配線層と層間絶縁膜とを交互に
積層した多層配線を有する半導体装置において、前記配
線層の少なくとも一つの配線間隔は２．５ミクロン以下
であり、かつ少なくとも前記配線間隔領域に被着した層
間絶縁膜は少なくともスピンオングラスを２回塗布して
形成したシリコン酸化膜を含むことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22520484A JPS61102754A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22520484A JPS61102754A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102754A true JPS61102754A (ja) | 1986-05-21 |
Family
ID=16825607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22520484A Pending JPS61102754A (ja) | 1984-10-26 | 1984-10-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102754A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6445148A (en) * | 1987-08-13 | 1989-02-17 | Fuji Xerox Co Ltd | Semiconductor device and manufacture thereof |
| US4984055A (en) * | 1987-11-25 | 1991-01-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a plurality of conductive layers and manufacturing method therefor |
| JPH0945690A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | 半導体装置およびその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5180183A (en) * | 1975-01-08 | 1976-07-13 | Hitachi Ltd | Handotaisochino seizohoho |
| JPS57100748A (en) * | 1980-12-15 | 1982-06-23 | Toshiba Corp | Manufacture of semiconductor device |
| JPS58165364A (ja) * | 1982-03-26 | 1983-09-30 | Agency Of Ind Science & Technol | 三次元回路素子の製造方法 |
-
1984
- 1984-10-26 JP JP22520484A patent/JPS61102754A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5180183A (en) * | 1975-01-08 | 1976-07-13 | Hitachi Ltd | Handotaisochino seizohoho |
| JPS57100748A (en) * | 1980-12-15 | 1982-06-23 | Toshiba Corp | Manufacture of semiconductor device |
| JPS58165364A (ja) * | 1982-03-26 | 1983-09-30 | Agency Of Ind Science & Technol | 三次元回路素子の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6445148A (en) * | 1987-08-13 | 1989-02-17 | Fuji Xerox Co Ltd | Semiconductor device and manufacture thereof |
| US4984055A (en) * | 1987-11-25 | 1991-01-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a plurality of conductive layers and manufacturing method therefor |
| JPH0945690A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JPS61102754A (ja) | 半導体装置 | |
| KR19990028850A (ko) | 두꺼운 도체를 갖는 모노리식 마이크로파 회로를 제조하는 방법 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| US7341942B2 (en) | Method for forming metal line of semiconductor device | |
| JPH0691160B2 (ja) | 多層配線の形成方法 | |
| JPH04355951A (ja) | 半導体装置及びその製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPH05326722A (ja) | 半導体装置の製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JPH0586661B2 (ja) | ||
| JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
| JPS61112353A (ja) | 多層配線の形成方法 | |
| JPH0621236A (ja) | 半導体装置およびその製造方法 | |
| JPS61214449A (ja) | 半導体素子の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH04348547A (ja) | 多層配線半導体装置 | |
| JPH0228320A (ja) | 半導体装置の製造方法 | |
| JP3325628B2 (ja) | 半導体装置の製造方法 | |
| KR950003222B1 (ko) | 반도체 장치의 제조방법 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPH10144690A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| JPS6327038A (ja) | 多層配線の形成方法 |