JP6328258B2 - 半導体層積層体を製造するための方法およびオプトエレクトロニクス半導体部品 - Google Patents

半導体層積層体を製造するための方法およびオプトエレクトロニクス半導体部品 Download PDF

Info

Publication number
JP6328258B2
JP6328258B2 JP2016553902A JP2016553902A JP6328258B2 JP 6328258 B2 JP6328258 B2 JP 6328258B2 JP 2016553902 A JP2016553902 A JP 2016553902A JP 2016553902 A JP2016553902 A JP 2016553902A JP 6328258 B2 JP6328258 B2 JP 6328258B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
layer
growth
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016553902A
Other languages
English (en)
Other versions
JP2017510984A (ja
Inventor
ヨアヒム エルトコルン
ヨアヒム エルトコルン
ウェルナー ベルグバウアー
ウェルナー ベルグバウアー
フィリップ ドレクセル
フィリップ ドレクセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017510984A publication Critical patent/JP2017510984A/ja
Application granted granted Critical
Publication of JP6328258B2 publication Critical patent/JP6328258B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements

Description

本発明は、半導体層積層体を製造するための方法、および、上記の半導体層積層体を含むことができるオプトエレクトロニクス半導体部品に関する。
特許文献1は、半導体層積層体を製造するための方法およびこのような半導体層積層体を有するオプトエレクトロニクス半導体チップを記載している。
米国特許第6,091,085号
達成すべき目的は、特にコスト効率的に実行することができる半導体層積層体を製造するための方法を提供することである。達成すべきさらなる目的は、特に効率的なオプトエレクトロニクス半導体部品を提供することである。
半導体層積層体を製造するための方法の少なくとも1つの実施形態によれば、方法は、成長側に成長表面を有する成長基板を用意する方法ステップを含む。例えば、半導体層を成長基板の成長表面上の成長側にエピタキシャル成長させるように、成長基板を用意する。成長基板を、電気的に伝導性または電気的に絶縁性とすることができる。さらに、成長基板を、放射透過性、放射反射性または放射吸収性とすることができる。成長基板は、例えば、サファイア、SiCまたはシリコンで形成される成長表面を有する。例えば、成長基板を、サファイア・ウェハとすることができる。成長基板は、完成したオプトエレクトロニクス半導体部品内に残るように設けられる。すなわち、成長基板は、剥離されるものではない。
方法の少なくとも1つの実施形態によれば、方法は、第1の窒化物半導体層を成長基板の成長側に成長させる方法ステップを含む。第1の窒化物半導体層を、例えば、成長基板の成長表面に直接隣接させることができる。少なくとも1つのさらなる層、例えば、バッファ層を、成長基板と第1の窒化物半導体層との間に配置することもさらに可能である。
一般に、ここでおよび以降に説明する層および要素は、特に、相互にそれぞれ直接隣接することができる。所々で、例えば、バッファ層などのさらなる層を、記述した層間に配置することもさらに可能である。
窒化物半導体層は、ここでおよび以降では、窒化物化合物半導体材料に基づく単層の半導体層または多層の半導体層を意味することが理解される。
本件の文脈では、「窒化物化合物半導体材料に基づく」は、半導体層積層体またはその少なくとも一部、特に好ましい方式では少なくとも1つの能動ゾーンが、窒化物化合物半導体材料、好ましくは、AlGaIn1−n−mNを含むまたはこれから構成されることを意味し、ここでは、0≦n≦1、0≦m≦1そしてn+m≦1である。この材料は、上記の化学式にしたがった数学的に正確な組成を無条件に示さなくてもよい。むしろ、この材料は、1つまたは複数のドーパントおよび追加の成分を含むことができる。しかしながら、簡単にするために、上記の化学式は、基本的な成分が少量のさらなる物質によって一部を置き換えられるおよび/または補足される場合でさえ、結晶格子の基本的な成分(Al、Ga、In、N)だけを含んでいる。
方法の少なくとも1つの実施形態によれば、方法は、第2の窒化物半導体層を第1の窒化物半導体層上に堆積する方法ステップを含む。第2の窒化物半導体層は、第1の窒化物半導体層とは異なる組成を含む。第2の窒化物半導体層は、所々で、第1の窒化物半導体層と直接隣接することができる。代わりにまたは加えて、1つまたは複数のさらなる層を、第1の窒化物半導体層と第2の窒化物半導体層との間に配置することが可能である。しかしながら、特に、第1の窒化物半導体層および第2の窒化物半導体層が相互に直接隣接する少なくとも1つの領域を設けることが好ましい。
第2の窒化物半導体層は少なくとも1つの開口部を含む、または少なくとも1つの開口部が第2の窒化物半導体層内に作られる、または少なくとも1つの開口部、特に複数の開口部が成長させるステップ中に第2の窒化物半導体層内に作成される。言い換えると、窒化物半導体層は、少なくとも1つの開口部を作成するステップの後でまたは作るステップの後で、層によって閉じられるのではなく、むしろ第2の窒化物半導体層が、開口部によって分断される。開口部は、好ましくは、第2の窒化物半導体層を少なくとも所々で完全に貫通して延びる。
特に、第2の窒化物半導体層は、成長基板の成長表面の主延在方向と平行な面内に、第2の窒化物半導体層の材料によって一緒に接続されていない多数の相互に離間された領域を含むことが可能である。言い換えると、第2の窒化物半導体層を、成長基板から反対に面する第1の窒化物半導体層の側に第2の窒化物半導体層の材料から構成されている多数のアイランドに配置することができる。特に、これらのアイランドの領域では、第2の窒化物半導体層の材料は、所々で第1の窒化物半導体層の材料と直接接触することができる。
代わりにまたは加えて、第2の窒化物半導体層は、成長基板の成長表面の主延在方向と平行な面内で繰り返して連続的であることが可能である。第2の窒化物半導体層は、そのケースでは、例えば、個々の材料アイランドへと分割されるのではなく、上記の面に垂直な方向におよび/または垂直な方向成分を有する方向に第2の窒化物半導体層を完全に貫通して延びるホール、開口部を含む。これらの開口部の領域では、さらなる層を堆積するステップの前に、第1の窒化物半導体層を露出させることが可能である。
開口部を、第2の窒化物半導体層の成長中に作成することができる。例えば、材料を、第1の窒化物半導体層と第2の窒化物半導体層との間の所々に配置することができ、そこでは、第2の窒化物半導体材料が、上記の材料上では成長しない、またはわずかな量しか成長しない。この材料が設けられていない場所では、第2の窒化物半導体層の材料を、第1の窒化物半導体層の上に配置することができ、そこから第2の窒化物半導体層の材料から構成されている説明したアイランドを成長させることができる。
例えば、第1の窒化物半導体層と第2の窒化物半導体層との間の格子定数の違いのために、開口部を成長プロセス中にクラックとして作り出すこともさらに可能である。
最後に、第2の窒化物半導体層の成長が終わった後で、開口部を、エッチングなどのプロセスによって作るまたは拡大させることが可能である。
方法の少なくとも1つの実施形態によれば、方法は、第1の窒化物半導体層の少なくとも一部分を、第2の窒化物半導体層内の開口部を通して除去する方法ステップを含む。第2の窒化物半導体層内の開口部のために、第1の窒化物半導体層をその場所において露出させる、または露出させることができる可能性がある。したがって、開口部を介して、少なくとも第1の窒化物半導体層を露出させた位置で、例えば、化学的方法または機械的方法によって第1の窒化物半導体層を除去することが可能である。このようにして、領域を、第2の窒化物半導体層の下にも作ることができ、次いで、その領域から、以前に設けられている第1の窒化物半導体層の材料を除去する。
方法の少なくとも1つの実施形態によれば、方法は、第3の窒化物半導体層を第2の窒化物半導体層上に成長させる方法ステップを含み、第3の窒化物半導体層は、少なくとも所々で開口部を覆う。
第3の窒化物半導体層は、例えば、それ自体の材料の点で第1および/または第2の窒化物半導体層とは異なる。第3の窒化物半導体層は、第1の窒化物半導体層内の開口部を覆うこと、そして埋めることさえもできる。したがって、例えば、第3の窒化物半導体層が、第2の窒化物半導体層および第2の窒化物半導体層内の開口部を完全に覆い、その結果、第3の窒化物半導体層の成長の後では、半導体層積層体の小さな侵入深さでの表面近くの上面視(例えば、走査型電子顕微鏡)では、第2の窒化物半導体層および第2の窒化物半導体層内の開口部をもはや見ることができないことがあり得る。
特に、第1の窒化物半導体層の材料が開口部を通して除去されている領域は、第3の窒化物半導体層の材料で埋められない、すなわち、キャビティが、成長基板と次に続く半導体層との間に形成され、このキャビティが半導体材料で埋められないことが可能である。これらのキャビティは、例えば、気体で満たされる。
半導体層積層体を製造するための方法の少なくとも1つの実施形態によれば、方法は、
− 成長側に成長表面を有する成長基板を用意するステップと、
− 成長側に第1の窒化物半導体層を成長させるステップと、
− 第1の窒化物半導体層上に第2の窒化物半導体層を成長させるステップであって、第2の窒化物半導体層が少なくとも1つの開口部を含む、または少なくとも1つの開口部が第2の窒化物半導体層内に作られる、または少なくとも1つの開口部が成長させるステップ中に第2の窒化物半導体層内に作成される、第2の窒化物半導体層を成長させるステップと、
− 第2の窒化物半導体層内の開口部を通して第1の窒化物半導体層の少なくとも一部分を除去するステップと、
− 第2の窒化物半導体層上に第3の窒化物半導体層を成長させるステップであって、第3の窒化物半導体層が少なくとも所々で開口部を覆う、第3の窒化物半導体層を成長させるステップと、
を含む。
本明細書において説明する方法を使用することによって、キャビティが成長基板と次に続く半導体層積層体との間に形成されている半導体層積層体を作成することが特に可能であり、このキャビティは、例えば、気体で満たされる。半導体層積層体をオプトエレクトロニクス半導体部品に使用する場合には、これらのキャビティを、例えば、キャビティの領域内でまたはキャビティの端部での屈折、散乱および/または反射を利用する光学的な方法で使用することができる。
半導体層積層体をオプトエレクトロニクス半導体部品内でまたは電子半導体部品内で使用する場合には、本明細書において説明する方法を、熱分離が成長基板の成長表面と次に続く半導体層との間のキャビティの領域内で行われる半導体層積層体を作成するために使用することができる。例えば、気体で満たされたキャビティは、キャビティを囲む半導体材料よりも熱伝導性が悪い。このようにして、キャビティ間よりもキャビティ全体にわたりより大きな程度に加熱される領域を有する半導体部品を、作成することができる。成長基板の熱負荷を、キャビティの領域で減少させることもできる。動作中に生じた熱を、窒化物半導体層を介して選択的に消散させることがさらに可能である。
方法の少なくとも1つの実施形態によれば、第2の窒化物半導体層のアルミニウム濃度は、第1の窒化物半導体層よりも高い。例えば、第1の窒化物半導体層のアルミニウム濃度は、10%以下または20%以下である。したがって、第2の窒化物半導体層のアルミニウム濃度は、第1の窒化物半導体層よりも少なくとも1.5%多い、特に少なくとも5%多い、または少なくとも10%多い。アルミニウム濃度は、したがって、例えば、少なくとも21.5%、または少なくとも25%、または少なくとも30%である。第2の窒化物半導体層をも、例えば、AlNで形成する、またはAlNから構成することができる。
第1の窒化物半導体層と第2の窒化物半導体層との間のアルミニウム濃度の違いのために、例えば、第1の窒化物半導体層の少なくとも一部を除去するための方法、例えば、エッチング方法を使用することが可能であり、この方法では、材料除去の蓋然性は、アルミニウム濃度が増加するにつれて減少する。低いアルミニウム濃度を有する第1の窒化物半導体層は、高いアルミニウム濃度を有する第2の窒化物半導体層よりもこの方法によってより大きく除去される。
方法の少なくとも1つの実施形態によれば、第2の窒化物半導体層を堆積するステップに先立って、マスク層を、第1の窒化物半導体層と第2の窒化物半導体層との間に配置する。マスク層を、例えば、第1の窒化物半導体層の上に直接設けることができる。
マスク層は、例えば、原子的に薄い層であり、第1の窒化物半導体層を完全には覆わない単層材料で形成される。
引き続く方法ステップでは、第1の窒化物半導体層がマスク層によって覆われていない場所に最も高い確率で、第2の窒化物半導体層を第1の窒化物半導体層上に成長させる。この点で、マスク層は、例えば、第1の窒化物半導体層がマスク層によって覆われていない開口部を含む。例えば、マスク層は、第1の窒化物半導体層を完全には覆わないが、カバレッジの程度は、少なくとも70%、かつ90%以下である。マスク層の材料に関して、第2の窒化物半導体層を成長させるときに選択性を生じさせる方法により、材料を選択する、すなわち、第2の窒化物半導体層の材料は、例えば、第1の窒化物半導体層の材料上よりも低い効率でマスク層の材料上に成長する。結果として、第2の窒化物半導体層の材料が、第1の窒化物半導体層に向かってマスク層の開口部に主に集まり、その場所に、第2の窒化物半導体層の材料のアイランドを形成することが可能である。マスク層および窒化物半導体層を、好ましくはその場でエピタキシャル成長させることができる。
第2の窒化物半導体層の成長の後で、第1の窒化物半導体層から反対に面するマスク層の表面の少なくとも一部分には、第2の窒化物半導体層の材料がなく、これによって、第2の窒化物半導体層は、少なくとも1つの開口部を含む。すなわち、マスク層のおかげで、第2の窒化物半導体層の選択成長が、マスク層の開口部の領域内で生じる。したがって、マスク層の開口部間では、第2の窒化物半導体層は、第2の窒化物半導体層内に少なくとも1つの開口部を含む。
例えば、この実施形態では、第1の窒化物半導体層に関して、アルミニウム濃度が20%以下である窒化物化合物半導体材料を選択する。したがって、第2の窒化物半導体層に関して、第1の窒化物半導体層のアルミニウム濃度よりも好ましくは少なくとも1.5%多い、例えば、多くとも10%多いアルミニウム濃度を有する窒化物化合物半導体材料を選択する。アルミニウム濃度は、したがって、例えば、21.5%と30%との間である。したがって、マスク層に関して、窒化シリコン、SiNを材料として選択することができる。
マスク層を、窒化物半導体層と同じエピタキシャル・システム内で、すなわちその場で堆積することができる。この実施形態では、SiN層を、このように第1の窒化物半導体層上にその場で堆積する。
SiNマスク層は、第1の窒化物半導体層を完全には覆わないが、例えば、少なくとも70%、そして90%以下まで覆う。マスク層を堆積した後で、アルミニウム含有窒化物半導体層、例えば、第1の窒化物半導体層よりもアルミニウム濃度が高いAlGaN層を堆積する。したがって、第2の窒化物半導体層のアイランドが、マスク層の開口部内に形成される。
方法の少なくとも1つの実施形態によれば、マスク層を、第1の窒化物半導体層の一部の除去に先立って除去する。マスク層を、第1の窒化物半導体層に対してと同じ方法を使用して除去することができる。方法が、例えば、エッチング方法である場合には、初めにマスク層を、引き続いて露出した第1の窒化物半導体層を除去することができる。第2の窒化物半導体層は、このケースではまったく除去されない、またはこのエッチング方法ではゆっくりと除去され、そうであるから第2の窒化物半導体層の少なくとも1つの残留物が残る。
方法の少なくとも1つの実施形態によれば、代わりにまたは加えて、第2の窒化物半導体層の成長中に、クラックが、第2の窒化物半導体層内に作られ、このクラックが第2の窒化物半導体層内に開口部を形成する。開口部のいくつかまたは開口部のすべてが、第1の窒化物半導体層から反対に面する第2の窒化物半導体層の側から第2の窒化物半導体層を貫通して第1の窒化物半導体層まで完全に延びる。例えば、マスク層の代わりにまたはマスク層に加えて、高濃度にアルミニウムを含有する第2の窒化物半導体層を堆積することができる。例えば、高濃度にアルミニウムを含有する層を、AlN層とすることもできる。低いアルミニウム濃度を有しかつ例えば、GaNで形成されている第1の窒化物半導体層に対するミスマッチのために、数ナノメートルの層厚さの第2の窒化物半導体材料の後で、クラックが作られ、このクラックが、第2の窒化物半導体層内に開口部を形成する。例えば、エッチング用に使用することができるプロセス・ガスが第2の窒化物半導体層のこれらの開口部を通って、第1の窒化物半導体層に出入りすることができる。
方法の少なくとも1つの実施形態によれば、第1の窒化物半導体層の少なくとも一部分を、水素の流れを増加させることによって除去し、ここでは、第1の窒化物半導体層を、水素と第1の窒化物半導体層の材料との間の化学反応によって除去する。すなわち、第1の窒化物半導体層を、例えば、Hガスによってエッチングする。このようにして、除去を、窒化物半導体層の成長と同じプロセス・チャンバ内で行うことができる。水素の流れの増加と同時に、プロセス・チャンバ内の温度を高くすることおよび/またはプロセス・チャンバ内の窒素の流れを減少させることが可能である。例えば、NHの流れをこの目的で減少させることができる。これらの方策を使用することによって、第1の窒化物半導体層を溶解させることを、加速させることができる。さらに、SiHまたはHClなどの材料を、使用することができる。
すなわち、第1の窒化物半導体層を除去するために、Hリッチ雰囲気を、プロセス・チャンバ、例えば、MOVPEプロセス・チャンバ内に生成する。
例えば、SiNから構成されるマスク層を設ける場合には、初めにマスク層を、そしてそれから続いて第1の窒化物半導体層をエッチングする。このケースでは、第1の窒化物半導体層のアルミニウム濃度が第2の窒化物半導体層のアルミニウム濃度よりも低い場合に、有利である。アルミニウム濃度が増加するにつれて、窒化物半導体層は、特にこれまで以上にゆっくりとエッチングされる。
エッチング媒体水素は、このように第2の窒化物半導体層をアンダーカットする。小さなアルミニウム濃度を有しかつ例えばGaNで形成されているまたはGaNから構成されている第1の窒化物半導体層とより高いアルミニウム濃度を有する第2の窒化物半導体層との間のエッチング選択性は、エッチングによって数百ナノメートルの層厚さの第1の窒化物半導体層を除去するために十分である。除去に先立って成長させた第2の窒化物半導体層の材料から構成されている構造は、実質的にアンダーカットされ、しかも平面視のように、第2の窒化物半導体層の変化が、見られない、またはほとんど見られない。
第1の窒化物半導体層の一部分を除去した後で、例えば、第3の窒化物半導体層を堆積し、これによって、第2の窒化物半導体層の材料内の開口部およびトレンチがくっつく。
同じようにして、マスク層を用いない実施形態でさえ、クラックとして形成された開口部を介したエッチングによって、気体包有物が、第2の窒化物半導体層の下に作られる。
方法の少なくとも1つの実施形態によれば、第3の窒化物半導体層は、放射を発生させるためまたは放射を検出するために設けられた能動ゾーンを含み、すなわち、第1の窒化物半導体層の一部分の除去の後で、オプトエレクトロニクス半導体部品の一部とすることができる第3の窒化物半導体層を、この実施形態では成長させる。例えば、そのケースでは、オプトエレクトロニクス半導体部品を、発光ダイオード、レーザ・ダイオードまたはフォトダイオードとすることができる。第2の窒化物半導体層と成長基板との間のキャビティ、すなわち、気体包有物を、このようなケースでは特に光学的に使用することができる。
オプトエレクトロニクス半導体部品をも提供する。オプトエレクトロニクス半導体部品は、本明細書において説明した方法を使用して製造されている半導体層積層体を含むことができる。すなわち、方法に関して開示した特徴のすべてが、オプトエレクトロニクス半導体部品に対しても開示され、逆も同様である。
オプトエレクトロニクス半導体部品の少なくとも1つの実施形態によれば、オプトエレクトロニクス部品は、成長側に成長表面を有する成長基板を含む。成長側に、オプトエレクトロニクス半導体部品は、第1の窒化物半導体層を含む。第2の窒化物半導体層を、成長基板から反対に面する第1の窒化物半導体層の側に配置する。第3の窒化物半導体層を、第1の窒化物半導体層から反対に面する第2の窒化物半導体層の側に配置する。第2の窒化物半導体層は、第3の窒化物半導体層によって少なくとも所々で覆われるおよび/または埋められる少なくとも1つの開口部を含む。
説明した半導体層積層体を、本明細書において説明した方法を使用して製造することがこれによって可能である。
オプトエレクトロニクス半導体部品の少なくとも1つの実施形態によれば、少なくとも1つのキャビティが、成長表面と第2の窒化物半導体層との間に配置され、このキャビティが気体で満たされ、そして第3の窒化物半導体層は、放射を発生させるためまたは放射を検出するために設けられた能動ゾーンを含む。
言い換えると、キャビティが、成長基板の成長表面と次に続く半導体材料、例えば、第2および/または第3の窒化物半導体層との間に形成され、気体が上記キャビティ内に含まれる。例えば、成長基板の材料および/または窒化物半導体層の材料によって、キャビティの境界を定めることができる。キャビティのサイズを、長さで少なくとも1μm以上にすることができる。キャビティの(成長基板の成長表面の主延在方向と平行に広がる面に対して垂直な断面内の)直径を、平均で少なくとも10nm、好ましくは少なくとも100nm、例えば、少なくとも1μmとすることができる。
オプトエレクトロニクス半導体部品の少なくとも1つの実施形態によれば、オプトエレクトロニクス半導体部品は、成長側に成長表面を有する成長基板と、成長側の第1の窒化物半導体層と、成長基板から反対に面する第1の窒化物半導体層の側の第2の窒化物半導体層と、第1の窒化物半導体層から反対に面する第2の窒化物半導体層の側の第3の窒化物半導体層とを含み、第2の窒化物半導体層は、第3の窒化物半導体層によって覆われている少なくとも1つの開口部を含み、少なくとも1つのキャビティが、成長表面と窒化物半導体層のうちの少なくとも一方との間に配置され、このキャビティが、気体で満たされ、第3の窒化物半導体層が、放射を発生させるためまたは放射を検出するために設けられた能動層を含む。
オプトエレクトロニクス半導体部品の少なくとも1つの実施形態によれば、動作中に能動ゾーン内で発生するまたは能動ゾーン内で検出すべき電磁放射は、キャビティによって光学的に影響を受ける。例えば、放射は、キャビティを通過する。電磁放射を、例えば、キャビティ内でまたはキャビティの端部で光学的に散乱させるおよび/または光学的に屈折させることができる。このようにして、成長基板と窒化物半導体層との間のキャビティは、例えば、放射が半導体部品を出るときに、例えば、全反射の確率を減少させるという点で、能動ゾーン内で発生した電磁放射についてのアウトカップリング確率および/または能動ゾーン内で検出すべき電磁放射についての入射確率を増加させることが可能である。
本明細書において説明するオプトエレクトロニクス半導体部品の背後にある考慮すべき事項は、とりわけ、気体を満たしたキャビティを設けることによって、成長表面が構造体を有する事前構造化成長基板の使用を省略することができることである。これらの基板を、例えば、いわゆるパターンド・サファイア基板(PSS)とすることができる。しかしながら、平坦な構造化されていない成長表面上の成長とは対照的に、基板の事前構造化成長表面上の成長は、別のエピタキシャル・プロセスを必要とすることを意味する。すなわち、事前構造化基板を使用するときには、他の−おそらくより費用がかかる−エピタキシャル・プロセスを使用しなければならず、これがオプトエレクトロニクス半導体部品の製造コストを増加させる。これとは対照的に、本事例では、成長基板の平坦で構造化されていない成長表面を使用する方法を使用して、窒化物半導体層を成長させることができる。このようにして、キャビティおよびその光学的効果のために効率が向上しているオプトエレクトロニクス半導体部品を、従来のケースよりもさらにコスト効率の優れた方法で製造することができる。
オプトエレクトロニクス半導体部品は、特に、放射透過性成長基板をも含むことができる。オプトエレクトロニクス部品が、例えば、発光ダイオードなどの放射放出部品である場合には、オプトエレクトロニクス部品は、例えば、放出した電磁放射の少なくとも20%、特に少なくとも30%が成長基板の横方向表面を通って部品を出る、いわゆるボリューム・エミッタを形成することができる。特に、このようなオプトエレクトロニクス半導体部品は、汎用の照明での使用に特に良く適している。しかしながら、電磁放射の大部分が成長基板から反対に面する側から出ることも可能性がある。
すなわち、本明細書において説明するオプトエレクトロニクス半導体部品では、成長基板は、部品内に残り、剥離されない。
オプトエレクトロニクス半導体部品の少なくとも1つの実施形態によれば、第2の窒化物半導体層は、成長表面の上への投影視で、第1の窒化物半導体層よりも大きな範囲まで成長表面を覆っている。すなわち、製造方法では、非常に多くの材料が、第1の窒化物半導体層から除去され、成長表面の小さな割合、例えば、50%以下、特に30%以下だけが第1の窒化物半導体層の材料で覆われている。この意味で、第2の窒化物半導体層の材料によるカバレッジを、成長基板の上への投影視で、大きくすることができ、例えば、少なくとも35%、好ましくは少なくとも55%、少なくとも75%、少なくとも95%、少なくとも99%に至るまでにすることができる。
オプトエレクトロニクス半導体部品の少なくとも1つの実施形態によれば、成長基板の成長表面は、構造化されていない、すなわち、製造公差の範囲内で、平坦な成長表面を含む成長基板を与える。成長表面は、製造公差の範囲内で、成長基板の主延在方向と平行に広がることができる。しかしながら、成長表面は、成長基板の主延在面に対して階段状であり、かつ傾斜するように広がることも可能である。
特に、成長基板内にまたは上には、例えば、成長基板の材料でまたは第1の窒化物半導体層の材料とは異なる別の材料で形成されている成長構造が、設けられていない。
本明細書において説明する方法および本明細書において説明するオプトエレクトロニクス半導体部品が、例示となる実施形態および関係する図を用いて以降により詳細に説明されるであろう。
半導体層積層体を製造するための方法の第1の例示となる実施形態を示す図である。 半導体層積層体を製造するための方法の第1の例示となる実施形態を示す図である。 半導体層積層体を製造するための方法の第1の例示となる実施形態を示す図である。 半導体層積層体を製造するための方法の第1の例示となる実施形態を示す図である。 オプトエレクトロニクス半導体部品の第1の例示となる実施形態の模式的断面図である。 半導体層積層体を製造するための方法の第2の例示となる実施形態の模式的断面図である。 半導体層積層体を製造するための方法の第2の例示となる実施形態の模式的断面図である。 半導体層積層体を製造するための方法の第2の例示となる実施形態の模式的断面図である。 オプトエレクトロニクス半導体部品のさらなる例示となる実施形態の模式的断面図である。
同一の、類似の要素または同じようにして動作する要素を、図では同じ参照番号を用いて与える。図および互いの要素のサイズ比は、図に図示されているように、一定の縮尺であるように考えるべきではない。むしろ、個々の要素は、明確さを向上させるためおよび/または理解を向上させるために極端に大きく図示されることがある。
本明細書において説明する方法の第1の方法ステップを、図1Aに関連して模式的断面図を用いてより詳細に説明する。図1Aから図1Dの例示となる実施形態では、最初に、サファイアで形成されている、またはサファイアから構成されるサファイア基板である成長基板を用意する。
成長基板50は、サファイアから構成されている成長表面51を含む。成長表面51は、好ましくは構造化されていない、すなわち、成長表面は、例えば、何らかの規則的にまたは不規則に配置された隆起または窪みを含まず、むしろ製造公差の範囲内で平坦であり、ここでは、100nmに至るまでの粗さが、小領域内では可能である。成長表面51を、成長基板50の成長側50aに配置する。
例えば、第1の窒化物半導体層10を、成長表面51の上に直接堆積する。第1の窒化物半導体層10は、多数の層を含み、そして厚さは、例えば、少なくとも10nmと2000nm以下との間である。第1の窒化物半導体層を、例えば、AlInGa1−x−yNで形成する。アルミニウム濃度xは、好ましくは20%以下である。
マスク層40を、成長基板50から反対に面する第1の窒化物半導体層10の上面の上に設け、このマスク層を、本事例では、SiNおよび/もしくはSiGaNで形成する、またはSiNもしくはSiGaN、例えば、SiGaNから構成する。マスク層の厚さは、例えば、50nm以下、特に10nm以下である。例えば、マスク層を、覆われていない領域を有する単層材料によって形成する。例えば、マスク層は、第1の窒化物半導体層10を完全に覆わずに、少なくとも70%、そして90%以下まで覆う。このために、マスク層40は、第1の窒化物半導体層に向かう開口部を含み、この開口部の直径は、例えば、小さくとも100nm、そして1000nm以下である。
引き続く方法ステップでは、第2の窒化物半導体層20を、マスク層40および第1の窒化物半導体層10上に堆積する。
第2の窒化物半導体層を、例えば、AlGa1−xNで形成し、ここでは、アルミニウム濃度xは、第1の窒化物半導体層中よりも、例えば、少なくとも1.5%多く、そして例えば、多くとも10%多い。第2の窒化物半導体層は、選択的に、好ましくは第1の窒化物半導体層10上に成長するが、マスク層40上には成長しない。結果として、第2の窒化物半導体層20の材料から構成されているアイランドが形成され、このアイランド間には、第2の窒化物半導体層20の開口部21が形成される。例えば、第2の窒化物半導体層20の材料から構成されている直接隣接するアイランド間の距離は、小さくとも10nmと500nm以下との間である。
第2の窒化物半導体層は、第1の窒化物半導体層10から反対に面する第2の窒化物半導体層の側にカバー表面を含み、このカバー表面は、例えば、結晶学的C面に平行に広がる。第2の窒化物半導体層20の材料から構成されているアイランドの横方向表面23を、結晶学的C面に対して傾斜するように配置する。その場所では、アルミニウム濃度は、カバー表面22におけるよりも低い。
図1Bは、第2の窒化物半導体層20の材料から構成されているアイランドの45°の角度および平面視でのSEM像を示す。マスク層40または第1の窒化物半導体層10を、これらのアイランド間に見ることができる。
引き続く方法ステップでは、図1Cを参照して、第1の窒化物半導体層10の材料を、水素雰囲気中でエッチ・バックする。第1の窒化物半導体層10の材料を、所々で除去し、これによって、キャビティ60が、第2の窒化物半導体層20の下に作られる。引き続く方法ステップ、図1Dでは、第3の窒化物半導体層30を設け、この層は、例えば、電磁放射を発生させるおよび/または検出するために設けられる能動ゾーン31を含む。
あるいは、能動ゾーン31を、電子半導体部品の機能層とすることができる。キャビティ60が成長基板50と半導体層の材料との間に形成され、このキャビティが気体で満たされている半導体層積層体を製造する。
本明細書において説明するオプトエレクトロニクス半導体部品を、図2の模式的断面図に関連してより詳細に説明する。オプトエレクトロニクス半導体部品は、本事例において、例えば、電磁放射、例えば、光32を第3の窒化物半導体層30の能動ゾーン31内で発生する放射発生半導体部品である。図2から分かるように、光32の全反射および/または散乱は、キャビティ60で、例えば、キャビティ60の端部の反射率の急激な変化および/または凹凸構造のためにキャビティ60の端部で生じる。このようにして、キャビティ60は、オプトエレクトロニクス半導体部品の効率を高めるオプティカル構造体として作用することができる。
本明細書において説明する方法のさらなる例示となる実施形態を、図3Aから図3Cの模式的断面図に関連してより詳細に説明する。この方法では、成長基板50には、成長側50aに成長表面51が再び設けられる。成長基板を、例えば、サファイア基板またはシリコン基板とすることができる。
第1の窒化物半導体層10を、成長基板50上に堆積する。第1の窒化物半導体層10を、例えば、AlInGa1−x−yNで形成することができ、ここでは、アルミニウム濃度は、例えば、20%以下である。第2の窒化物半導体層20が、成長基板50から反対に面する第1の窒化物半導体層10の側に続く。第2の窒化物半導体層20を、例えば、AlGaNまたはAlNで形成し、アルミニウム濃度が下にある第1の窒化物半導体層よりも高い。本件の例示となる実施形態では、第2の窒化物半導体層中のアルミニウム濃度を、25%よりも多く、特に50%よりも多く、例えば、100%とすることも可能である。
第1の窒化物半導体層と第2の窒化物半導体層との間の格子定数の違いのために、クラックが、第2の窒化物半導体層の成長中または成長後の第2の窒化物半導体層の緩和で形成される。第2の窒化物半導体層20の格子定数は、例えば、第1の窒化物半導体層10よりも小さいことがある。第2の窒化物半導体層の層厚さは、例えば、少なくとも5nmと100nm以下との間である。
次の方法ステップ、図3Bでは、第1の窒化物半導体層10を、上に重なる第2の窒化物半導体層20内にクラックによって形成される開口部21を通して選択的にエッチングする。結果として、キャビティ60が作られ、例えば、第1の窒化物半導体層10の材料および第2の窒化物半導体層20の材料によって境界を定められる。
次の方法ステップ、図3Cでは、第3の窒化物半導体層30を、第1の窒化物半導体層10から反対に面する第2の窒化物半導体層20の側に堆積する。第3の窒化物半導体層30は、第2の窒化物半導体層20内の開口部21を覆う。第3の窒化物半導体層30を、例えば、AlInGaNで形成する。第3の窒化物半導体層30を、少なくとも所々に、第1の窒化物半導体層10と同一の形式に設計することができる。さらに、第3の窒化物半導体層30は、例えば、電磁放射を動作中に発生するまたは検出する能動ゾーン31を含むことができる。
図4は、第1の窒化物半導体層10、第2の窒化物半導体層20および第3の窒化物半導体層30を有するこのような半導体層積層体のTEM像に対応する断面図を示す。第2の窒化物半導体層20内のクラックを明確に見ることができ、このクラックは、第2の窒化物半導体層20を完全に貫通して延びている第2の窒化物半導体層20内の開口部21を形成する。キャビティ60は、第1の窒化物半導体層10内に、クラックの終点で水素ガスを用いたエッチングによって作られる。第1の窒化物半導体層10中のアルミニウムの割合が小さいほどエッチング速度が大きいという事実を使用する。
この例示となる実施形態では、例えば、窒化シリコンを用いて形成されるマスク層を省略することができ、これによって、通常はマスク層によってもたらされる半導体層内の欠陥形成への影響を防止する。
本明細書において説明するキャビティ60は、例えば、放射発生半導体部品のケースでは、光のアウトカップリングの速度を増加させる。このようにして製造したオプトエレクトロニクス半導体部品の放射出射表面の平面視では、キャビティを、ルミナス・フィールドにおける輝点として見ることができる。第2の窒化物半導体層20の成長条件を適合させることによって、キャビティ60の密度を調節することができる。例えば、第2の窒化物層20の材料を堆積させる時間を長くすることによって、開口部21の密度すなわちキャビティ60の密度を、増加させることができる。エッチング時間、Nに対するHの比、NHの量ならびに/またはプロセス・チャンバ内の温度および/もしくは圧力によって、キャビティのサイズ、例えば、その最大直径を、調節することができる。
例示となる実施形態を参照して行った説明は、発明をこれらの実施形態に限定しない。むしろ、任意の新しい特徴または特徴の任意の組み合わせが特許請求の範囲または例示となる実施形態にそれ自体明示的に示されていない場合でさえも、発明は、任意の新しい特徴、および特に特許請求の範囲内の特徴の任意の組み合わせを含む特徴の任意の組み合わせを包含する。
特許の開示が参照により本明細書に明確に組み込まれている独国特許出願102014102461.3の優先権を主張するものである。
10 第1の窒化物半導体層
20 第2の窒化物半導体層
21 開口部
22 カバー表面
23 横方向表面
30 第3の窒化物半導体層
31 能動ゾーン
32 光
50 成長基板
51 成長表面
50a 成長側
60 キャビティ
61 キャビティの端部

Claims (8)

  1. 半導体層積層体を製造するための方法であって、
    成長側(50a)に成長表面(51)を有する成長基板(50)を用意するステップと、
    前記成長側に第1の窒化物半導体層(10)を成長させるステップと、
    前記第1の窒化物半導体層(10)上に第2の窒化物半導体層(20)を、前記第2の窒化物半導体層(20)の成長プロセス中に少なくとも1つの開口部(21)が記第2の窒化物半導体層(20)内に作成されるように、成長させるステップと、
    前記第2の窒化物半導体層(20)内の前記開口部(21)を通して前記第1の窒化物半導体層(10)の少なくとも一部分を除去するステップと、
    第3の窒化物半導体層(30)が少なくとも所々で前記開口部(21)を覆うように、前記第2の窒化物半導体層(20)上に前記第3の窒化物半導体層(30)を成長させるステップ
    を含む、方法。
  2. 前記第2の窒化物半導体層(20)のアルミニウム濃度が、前記第1の窒化物半導体層(10)よりも高い、
    請求項1に記載の方法。
  3. マスク層(40)が、前記第1の窒化物半導体層(10)と前記第2の窒化物半導体層(20)との間に配置され、
    前記第2の窒化物半導体層(20)は、前記第1の窒化物半導体層(10)が前記マスク層(40)によって覆われていない場所で前記第1の窒化物半導体層(10)上に成長され、
    前記第1の窒化物半導体層(10)から反対に面する前記マスク層(40)の表面の少なくとも一部分に、前記第2の窒化物半導体層(20)の材料がなく、これによって、前記第2の窒化物半導体層(20)が前記少なくとも1つの開口部(21)を含む、
    請求項1または2に記載の方法。
  4. 前記マスク層(40)が、前記第1の窒化物半導体層(10)の少なくとも一部分の前記除去に先立って除去される、
    請求項3に記載の方法。
  5. 前記第2の窒化物半導体層(20)の前記成長中に、前記第2の窒化物半導体層(20)内に前記開口部(21)を形成するクラックが、前記第2の窒化物半導体層(20)内に作られ、
    前記開口部(21)の少なくともいくつかが、前記第1の窒化物半導体層(10)から反対に面する前記第2の窒化物半導体層(20)の上面から前記第2の窒化物半導体層(20)を貫通して前記第1の窒化物半導体層(10)まで完全に延びる、
    請求項1〜のいずれか一項に記載の方法。
  6. 前記第1の窒化物半導体層(10)の少なくとも一部分が、水素の流れを増加させることおよび/またはNHの流れを減少させることによって除去され、
    前記第1の窒化物半導体層(10)が、前記水素と前記第1の窒化物半導体層(10)の材料との間の化学反応のために除去される、
    請求項1〜のいずれか一項に記載の方法。
  7. 前記水素の流れが、前記温度を高くする間および/または窒素の流れを減少させる間、増加される、
    請求項に記載の方法。
  8. 前記第3の窒化物半導体層(30)が、放射を発生させるため、または、放射を検出するために設けられた能動ゾーン(31)を含む、
    請求項1〜のいずれか一項に記載の方法。
JP2016553902A 2014-02-25 2015-02-24 半導体層積層体を製造するための方法およびオプトエレクトロニクス半導体部品 Expired - Fee Related JP6328258B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014102461.3A DE102014102461A1 (de) 2014-02-25 2014-02-25 Verfahren zur Herstellung einer Halbleiterschichtenfolge und optoelektronisches Halbleiterbauteil
DE102014102461.3 2014-02-25
PCT/EP2015/053818 WO2015128319A1 (de) 2014-02-25 2015-02-24 Verfahren zur herstellung einer halbleiterschichtenfolge und optoelektronisches halbleiterbauteil

Publications (2)

Publication Number Publication Date
JP2017510984A JP2017510984A (ja) 2017-04-13
JP6328258B2 true JP6328258B2 (ja) 2018-05-23

Family

ID=52596473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016553902A Expired - Fee Related JP6328258B2 (ja) 2014-02-25 2015-02-24 半導体層積層体を製造するための方法およびオプトエレクトロニクス半導体部品

Country Status (5)

Country Link
US (1) US9761755B2 (ja)
JP (1) JP6328258B2 (ja)
CN (1) CN106030831B (ja)
DE (2) DE102014102461A1 (ja)
WO (1) WO2015128319A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6686876B2 (ja) * 2016-12-28 2020-04-22 豊田合成株式会社 半導体構造体および半導体素子
US20180372872A1 (en) * 2017-06-23 2018-12-27 Kabushiki Kaisha Toshiba Photodetector, method of manufacturing photodetector, and lidar apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
JP3471700B2 (ja) * 1999-03-17 2003-12-02 三菱電線工業株式会社 半導体基材
TWI292227B (en) 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
JP3589200B2 (ja) * 2000-06-19 2004-11-17 日亜化学工業株式会社 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子
JP2003258297A (ja) * 2002-02-27 2003-09-12 Shiro Sakai 窒化ガリウム系化合物半導体装置
US6888170B2 (en) * 2002-03-15 2005-05-03 Cornell Research Foundation, Inc. Highly doped III-nitride semiconductors
JP4223797B2 (ja) * 2002-12-19 2009-02-12 株式会社東芝 窒化物系半導体発光素子およびその製造方法
JP2008041841A (ja) * 2006-08-03 2008-02-21 Sharp Corp 半導体発光装置および半導体発光装置の製造方法
JP5480624B2 (ja) * 2006-10-08 2014-04-23 モーメンティブ・パフォーマンス・マテリアルズ・インク 窒化物結晶の形成方法
TW200929593A (en) * 2007-12-20 2009-07-01 Nat Univ Tsing Hua Light source with reflective pattern structure
KR101020961B1 (ko) * 2008-05-02 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5330040B2 (ja) * 2009-03-17 2013-10-30 株式会社東芝 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法
TWI487141B (zh) * 2009-07-15 2015-06-01 Advanced Optoelectronic Tech 提高光萃取效率之半導體光電結構及其製造方法
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
CN102237454A (zh) * 2010-04-29 2011-11-09 展晶科技(深圳)有限公司 半导体光电元件及其制造方法
KR101253198B1 (ko) * 2011-07-05 2013-04-10 엘지전자 주식회사 무분극 이종 기판, 이를 이용한 질화물계 발광 소자 및 그 제조방법
TWI460885B (zh) * 2011-12-09 2014-11-11 Univ Nat Chiao Tung 具有空氣介質層之半導體光電元件及空氣介質層之製作方法
JP5460751B2 (ja) * 2012-01-16 2014-04-02 株式会社東芝 半導体装置
TWI474510B (zh) * 2012-07-06 2015-02-21 隆達電子股份有限公司 具有孔隙之磊晶結構及其成長方法

Also Published As

Publication number Publication date
DE112015000958A5 (de) 2016-11-03
CN106030831A (zh) 2016-10-12
JP2017510984A (ja) 2017-04-13
US9761755B2 (en) 2017-09-12
CN106030831B (zh) 2018-11-27
WO2015128319A1 (de) 2015-09-03
US20170012165A1 (en) 2017-01-12
DE102014102461A1 (de) 2015-08-27

Similar Documents

Publication Publication Date Title
CN102742036B (zh) 固态照明装置及相关联制造方法
US8709845B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
JP5091233B2 (ja) 垂直型発光素子及びその製造方法
US9660142B2 (en) Light emitting diode with nanostructured layer and methods of making and using
JP5074396B2 (ja) 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
US20110204412A1 (en) Method for manufacturing semiconductor light emitting element
US8097493B2 (en) Method of manufacturing semiconductor light emitting elements
US9337388B2 (en) Method for producing a semiconductor layer sequence, radiation-emitting semiconductor chip and optoelectronic component
KR101000311B1 (ko) 반도체 발광소자 및 그 제조방법
US9202998B2 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
EP3149781B1 (en) Light-emitting device with patterned substrate
JP2007266571A (ja) Ledチップ、その製造方法および発光装置
US20090278165A1 (en) Light emitting device and fabrication method therefor
JP2010056485A (ja) 発光素子、発光装置およびサファイア基板の加工方法
JP6328258B2 (ja) 半導体層積層体を製造するための方法およびオプトエレクトロニクス半導体部品
KR101009744B1 (ko) 반도체 발광소자 및 그 제조방법
KR101749694B1 (ko) 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치
JP6498319B2 (ja) 窒素化合物半導体デバイスの製造方法
US9842964B2 (en) Method for producing a semiconductor layer sequence
US10535515B2 (en) Method of producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US20120098014A1 (en) Semiconductor light emitting device
JP2005197506A (ja) 窒化ガリウム基iii−v族化合物半導体発光ダイオードとその製造方法
KR101098589B1 (ko) 3족 질화물 반도체 발광소자
KR101009652B1 (ko) 3족 질화물 반도체 발광소자
KR101009653B1 (ko) 3족 질화물 반도체 발광소자

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180417

R150 Certificate of patent or registration of utility model

Ref document number: 6328258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees