WO2010029720A1 - 窒化物系半導体発光素子およびその製造方法 - Google Patents

窒化物系半導体発光素子およびその製造方法 Download PDF

Info

Publication number
WO2010029720A1
WO2010029720A1 PCT/JP2009/004415 JP2009004415W WO2010029720A1 WO 2010029720 A1 WO2010029720 A1 WO 2010029720A1 JP 2009004415 W JP2009004415 W JP 2009004415W WO 2010029720 A1 WO2010029720 A1 WO 2010029720A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
nitride
based semiconductor
semiconductor light
emitting element
Prior art date
Application number
PCT/JP2009/004415
Other languages
English (en)
French (fr)
Inventor
横川俊哉
加藤亮
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to US12/739,972 priority Critical patent/US8785965B2/en
Priority to CN2009801009316A priority patent/CN102084504B/zh
Priority to JP2009553854A priority patent/JP4510931B2/ja
Publication of WO2010029720A1 publication Critical patent/WO2010029720A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Definitions

  • the present invention relates to a nitride semiconductor light emitting device and a method for manufacturing the same.
  • the present invention is particularly applicable to light emitting diodes, laser diodes and other GaN in the visible wavelength range such as ultraviolet, blue, green, orange and white, which are expected to be applied to the fields of display, illumination and optical information processing.
  • the present invention relates to a semiconductor light emitting device.
  • a nitride semiconductor having nitrogen (N) as a group V element is considered promising as a material for a short-wavelength light-emitting element because of its large band gap.
  • LEDs blue light-emitting diodes
  • Green LEDs Green LEDs
  • semiconductor lasers made of GaN-based semiconductors have also been put into practical use (see, for example, Patent Documents 1 and 2).
  • a semiconductor device is manufactured using a GaN-based semiconductor
  • a sapphire substrate, a SiC substrate, a Si substrate, or the like is used as a substrate on which a GaN-based semiconductor crystal is grown.
  • many dislocations edge dislocations, screw dislocations, mixed dislocations
  • the dislocation is about 1 ⁇ 10 9 cm ⁇ 2 . Dislocations are formed with density.
  • a semiconductor laser causes an increase in threshold current and a decrease in reliability
  • an LED causes an increase in power consumption and a decrease in efficiency or reliability.
  • the existing GaN substrate although the dislocation density is reduced, the strain remaining in the crystal is large, and even if a GaN-based semiconductor crystal is formed thereon, the same problem cannot be avoided.
  • ELO selective lateral growth
  • the inventor of the present application has found that there is a new problem in the GaN-based semiconductor light-emitting element grown by the ELO method. That is, when a GaN-based semiconductor crystal grown by the ELO method was examined with an X-ray microbeam, it was found that uneven strain was distributed in the plane of the GaN-based semiconductor crystal. This non-uniform strain distribution is undesirable because it causes in-plane non-uniform light emission.
  • the present invention has been made to solve the above-mentioned problems, and its main purpose is to suppress the occurrence of non-uniform strain in a nitride-based semiconductor light-emitting element that has been crystal-grown by the ELO method.
  • the semiconductor device of the present invention is a nitride-based semiconductor light-emitting element having a nitride-based semiconductor multilayer structure
  • the N overflow suppression layer includes a layer containing In having a concentration of 1 ⁇ 10 16 atms / cm 3 or more and 1 ⁇ 10 19 atms / cm 3 or less.
  • the In concentration of the In-containing layer is 8 ⁇ 10 18 / cm 3 or less.
  • the In-containing layer is disposed at a position closest to the active layer in the Al d Ga e N overflow suppression layer.
  • the thickness of the In-containing layer is not more than half of the thickness of the Al d Ga e N overflow suppression layer.
  • An embodiment further includes a selective growth layer, wherein the nitride-based semiconductor stacked structure is formed on the selective growth layer, and the Al d Ga e N overflow suppression layer is the selective growth with respect to the active layer. Located on the opposite side of the layer.
  • the nitride-based semiconductor multilayer structure has an m-plane on the surface.
  • An embodiment includes a substrate and the Al u Ga v In w N layer formed on the substrate and partially covered with a mask layer, and the selective growth layer includes the Al u Ga v In w The surface of the N layer is in contact with the region not covered with the mask layer.
  • a portion of the surface of the Al u Ga v In w N layer covered with the mask layer forms a recess, and the selective growth layer is not in contact with the mask layer.
  • the selective growth layer is at least a part of a GaN substrate.
  • the In concentration in the In-containing layer decreases as the distance from the active layer increases.
  • an undoped GaN layer is formed between the active layer and the Al d Ga e N overflow suppression layer.
  • a method for manufacturing a nitride-based semiconductor light-emitting device is a method for manufacturing a nitride-based semiconductor light-emitting device having a nitride-based semiconductor multilayer structure, and a part of the nitride-based semiconductor multilayer structure includes Al.
  • the Al d Ga e N overflow suppression layer has a concentration of 1 ⁇ 10 16 atms / cm 3. forming a layer containing 1 ⁇ 10 19 atms / cm 3 or less of in or That.
  • the In concentration of the In-containing layer is 8 ⁇ 10 18 / cm 3 or less.
  • the In-containing layer is disposed at a position closest to the active layer in the Al d Ga e N overflow suppression layer.
  • the thickness of the In-containing layer is not more than half of the thickness of the Al d Ga e N overflow suppression layer.
  • An embodiment further includes a selective growth layer, and in the step (b), the Al d Ga e N overflow suppression layer is provided on a side of the active layer opposite to a side where the selective growth layer is located.
  • the nitride-based semiconductor multilayer structure has an m-plane on the surface.
  • a step (e) of forming the selective growth layer and in the step (e), at least a part of the Al x Ga y In z N crystal layer is grown in the lateral direction.
  • the selective growth layer covering the mask layer is formed.
  • a recess is formed in the Al u Ga v In w N layer, a mask layer is formed on a bottom surface of the recess, and in the step (e), an upper surface of the mask layer is formed.
  • the selective growth layer is grown on an air layer.
  • An embodiment further includes a step of removing at least a part of the substrate after the step (b).
  • a layer containing In having a concentration of 1 ⁇ 10 16 atms / cm 3 or more and 1 ⁇ 10 19 atms / cm 3 or less is formed in the Al d Ga e N layer, thereby producing nitride semiconductor light emission. Generation of nonuniform distortion in the element can be suppressed. As a result, in-plane non-uniform light emission can be prevented from occurring in the nitride semiconductor light emitting device.
  • (A) is a sectional view schematically showing a second embodiment of the present invention, (b) the atoms in the active layer 32, an undoped GaN layer 34 and the Al d Ga e N layer 36 in the second embodiment It is a graph which shows the depth direction distribution of a density
  • (A) is a graph showing the relationship between the overflow suppressing layer (Al d Ga e N layer) thickness of 36 and the internal quantum efficiency and internal loss
  • (b) the Al d Ga e N layer 36 and the active layer 32 is a graph showing the relationship between the distance between the undoped GaN layer 34 and the internal loss.
  • (A) And (b) is sectional drawing and the top view which show the structure of the sample 100a used for the rocking curve measurement, respectively.
  • (A) and (b) is a diagram showing a rocking curve measurement results of the Al d Ga e N In-containing layer 35 is not formed in the layer 36 a nitride semiconductor light emitting device.
  • (A) is the photograph showing the result of having evaluated the structure in which the GaN layer was formed instead of the In containing layer 35 by cathode luminescence, and (b) was the InGaN layer formed instead of the In containing layer 35. It is a photograph showing the result of having evaluated the structure by cathodoluminescence.
  • (A), (b) shows the approach which solves the subject of distortion in this embodiment.
  • (A) and (b) shows the results of measurement Al d Ga e N layer 36 doped In concentration in the (i.e., the In concentration of the In-containing layer 35) in SIMS (secondary ion mass spectrometry) Yes.
  • (A) is a graph showing the relationship between the emission intensity (arbitrary unit) and the delay time (ns) of the comparative example, and (b) is the emission intensity (arbitrary unit) and delay time (ns) of the second embodiment. ). It is a table
  • (A) to (c) is a cross-sectional view showing the manufacturing process of the second embodiment of the present invention.
  • (A) And (b) is sectional drawing which shows the manufacturing process of the 2nd Embodiment of this invention.
  • (A) And (b) is sectional drawing which shows the manufacturing process of the 2nd Embodiment of this invention.
  • (A) And (b) is sectional drawing which shows the manufacturing process of the 2nd Embodiment of this invention. It is sectional drawing which shows the manufacturing process of the 2nd Embodiment of this invention.
  • (A) And (b) is sectional drawing which shows the manufacturing process of the 2nd Embodiment of this invention. It is sectional drawing which shows the 3rd Embodiment of this invention typically. It is a perspective view which shows basic vector a1, a2, a3, c of a wurtzite type crystal structure.
  • (A) schematically shows a crystal structure in a cross section of a nitride-based semiconductor whose surface is c-plane (cross-section perpendicular to the substrate surface), and (b) is a diagram of a nitride-based semiconductor whose surface is m-plane.
  • the crystal structure in a section (section perpendicular to the substrate surface) is shown typically.
  • In is a graph showing the emission spectrum at room temperature of the m-plane Al d Ga e N layer which is added (overflow suppressing layer).
  • m surface Al d Ga e N layer is a table showing the relationship between the emission intensity at the addition concentration at room temperature of In (overflow suppressing layer).
  • the nitride-based semiconductor light-emitting device 1 of the present embodiment has a selective growth layer 11 and a nitride-based semiconductor multilayer structure 12 formed on the selective growth layer 11 as shown in FIG.
  • the selective growth layer 11 has a portion grown in the lateral direction by the ELO method.
  • the Al d Ga e N layer 14 partially includes a layer (In-containing layer) 15 containing In having a concentration of 1 ⁇ 10 16 atms / cm 3 or more and 1 ⁇ 10 19 atms / cm 3 or less.
  • GaN-based semiconductor crystals containing In as a constituent element (matrix element) of the crystal are known.
  • In when In is used as a constituent element of a crystal, In is contained at a concentration that can affect the physical properties of the GaN-based semiconductor crystal.
  • the In concentration is, for example, 1 ⁇ 10 19 cm ⁇ 3
  • the In composition ratio is 1% of the whole, and the physical properties at this time are almost the same as the physical properties when In is not included. Therefore, when In is used as a component of the crystal, the In concentration is set higher than 1 ⁇ 10 19 cm ⁇ 3 (for example, 1 ⁇ 10 20 cm ⁇ 3 or more). That is, the In concentration in the In-containing layer 15 of the present embodiment is lower than the In concentration when In is included as a crystal component.
  • the inventor of the present application has found that uneven strain is distributed in the plane of the GaN-based semiconductor crystal formed by the ELO method.
  • nonuniform strain can be reduced.
  • the reason for this is unknown, but as one reason, since In is larger than Al and Ga, moderate strain occurs when In is present at a concentration similar to that of a dopant. Is thought to be reduced.
  • In a GaN-based semiconductor crystal containing In as a constituent element of the crystal it is considered that the lattice constant increases due to the high In composition ratio, and the strain in the crystal becomes too large.
  • the active layer 13 is in contact with the selective growth layer 11, but any layer may be disposed between the active layer 13 and the selective growth layer 11. Similarly, some layer may be disposed between the active layer 13 and the Al d Ga e N layer 14.
  • the nitride-based semiconductor light-emitting device 100 of this embodiment is a semiconductor device using a GaN-based semiconductor, and is manufactured by the ELO method in order to reduce the dislocation density.
  • a groove (recess) 22 is formed in the Al u Ga v In w N layer 20, and a selective growth mask 23 is formed on the bottom surface of the groove 22.
  • the selective growth mask 23 is formed of a dielectric film, an amorphous insulating film, or a metal film.
  • the Al x Ga y In z N crystal layer 30 contains a first conductivity type (for example, n-type) impurity.
  • the Al x Ga y In z N crystal layer 30 grows using at least a part of a region (seed crystal region) 24 not covered with the selective growth mask 23 of the Al u Ga v In w N layer 20 as a seed crystal.
  • a portion of the Al x Ga y In z N crystal layer 30 located above the air gap 25 grows in the lateral direction.
  • the selective growth mask 23 and the Al x Ga y In z N crystal layer 30 grown in the lateral direction do not come into contact with each other, so that the interface stress is suppressed and the Al x Ga grown in the lateral direction is suppressed.
  • the inclination of the crystal axis of the y In z N crystal layer 30 is reduced.
  • the Al u Ga v In w N layer 20 has a low dislocation density in a wide region (region grown in the lateral direction) excluding a region (seed crystal region) in contact with the Al x Ga y In z N crystal layer 30.
  • An Al x Ga y In z N crystal layer 30 is obtained.
  • Layer 32 is formed.
  • the active layer 32 is an electron injection region in the nitride semiconductor light emitting device 100.
  • the Al d Ga e N layer 36 of this embodiment is doped with Mg.
  • an Al d Ga e N layer (overflow suppression layer) 36 is provided on the p-type region side of the active layer 32.
  • the thickness of the Al d Ga e N layer 36 is preferably 10 nm or more and 200 nm or less.
  • An undoped GaN layer 34 is formed between the active layer 32 and the Al d Ga e N layer 36.
  • An In-containing layer 35 is disposed below the Al d Ga e N layer 36. From the viewpoint that non-uniform distortion in the active layer 32 can be suppressed as the In-containing layer 35 is brought closer to the active layer 32, the In-containing layer 35 may be formed under the Al d Ga e N layer 36 (on the active layer 32 side). preferable.
  • the thickness of the In-containing layer 35 is preferably 10 nm or more and 100 nm or less.
  • a second conductivity type (for example, p-type) GaN layer 38 is formed on the Al d Ga e N layer 36 including the In-containing layer 35.
  • the GaN layer 38 has a function as an electrically conductive layer for guiding holes from the p-type electrode to the active layer.
  • the Al composition needs to be lower than the Al composition in the Al d Ga e N layer (overflow suppression layer) 36 (f ⁇ d).
  • the Al d Ga e N layer (overflow suppression layer) 36 is provided between the active layer 32 and the GaN layer 38.
  • a contact layer 40 made of p + -GaN is formed on the GaN layer 38.
  • FIG. 2B shows a change in atomic concentration in a region from the active layer 32 to the Al d Ga e N layer 36 in the light emitting device 100 of the present embodiment.
  • the vertical axis indicates the atomic concentration (logarithm), and the horizontal axis indicates the position in the depth direction.
  • a region where Al is present is the Al d Ga e N layer 36, a region not including both Al and In is the undoped GaN layer 34, and only In is included.
  • the region is the active layer 32.
  • the concentration of Al in the active layer 32 is substantially zero.
  • the In-containing layer 35 In the Al d Ga e N layer 36, a region containing In at a concentration of 1 ⁇ 10 16 atms / cm 3 to 1 ⁇ 10 19 atms / cm 3 is the In-containing layer 35.
  • the In concentration in the In-containing layer 35 decreases in the direction toward the upper surface of the Al d Ga e N layer 36 (the positive direction of the x axis).
  • FIG. 3A shows the relationship between the thickness of the overflow suppression layer (Al d Ga e N layer 36), the internal quantum efficiency, and the internal loss.
  • the solid line indicates the internal quantum efficiency
  • the broken line indicates the internal loss.
  • the internal quantum efficiency improves as the thickness increases.
  • the distance between the Al d Ga e N layer 36 and the active layer 32 can be adjusted by the thickness of the undoped GaN layer 34.
  • FIG. 3B shows the relationship between the distance between the Al d Ga e N layer 36 and the active layer 32, that is, the thickness of the undoped GaN layer 34 and the internal loss. It can be seen that the internal loss increases when the undoped GaN layer 34 is thinned to reduce the distance between the Al d Ga e N layer 36 and the active layer 32. This result is considered to reflect that the influence of strain on the active layer 32 increases as the distance between the Al d Ga e N layer 36 and the active layer 32 decreases.
  • the inventor of the present application evaluated a nitride-based semiconductor light-emitting element that does not have the In-containing layer 35 by performing a rocking curve measurement method using an X-ray microbeam in SPring8 (Super Photoring-8 GeV: Spring Eight). I did it.
  • SPring8 is a large synchrotron radiation facility installed in the city of Harima Science Park in Hyogo Prefecture. In this facility, accelerators for accelerating and storing electrons and generated synchrotron radiation can be used. .
  • the rocking curve measurement method ( ⁇ scan method) is a change in the X-ray intensity of the diffraction peak by fixing the Bragg diffraction angle 2 ⁇ at the (0002) diffraction peak position and slightly scanning the sample angle ⁇ . Is a measurement method for evaluating
  • FIGS. 4A and 4B show the structure of the sample (nitride semiconductor light emitting device) used for this measurement.
  • the measurement sample 100a includes an active layer 32, an undoped GaN layer 34, and an Al d that does not have an In-containing layer on the Al x Ga y In z N crystal layer 30.
  • the Ga e N layer 36a, the GaN layer 38, and the contact layer 40 are arranged in this order.
  • the Al x Ga y In z N crystal layer 30 of the sample 100a is formed by regrowth using the seed crystal region 24 as a seed crystal. As shown in FIGS.
  • the sample 100a is provided with a plurality of selective growth masks 23 and a plurality of seed crystal regions 24 that cover the surface of the Al u Ga v In w N layer 20, respectively. Extends in a stripe shape in the ⁇ 1-100> direction.
  • an X-ray microbeam focused to a submicron size was generated by combining a zone plate and a slit and made incident on the sample 100a. Then, the X-ray diffraction intensity was measured by fixing the Bragg diffraction angle 2 ⁇ to an angle ⁇ at which the (0002) diffraction peak appears and slightly scanning the sample angle ⁇ . Specifically, the X-ray diffraction intensity at each angle ⁇ is changed by fixing the black diffraction angle 2 ⁇ to around 28.8 ° and changing the sample angle ⁇ from 28.5 ° to 29.15 °. It was measured. Thereafter, the position in the ⁇ 11-20> direction of the sample 100a was moved in 0.5 ⁇ m steps, and the same measurement was repeated.
  • FIGS. 5 (a) and (b) show the measurement results.
  • the vertical axes in FIGS. 5A and 5B indicate the distance in the ⁇ 11-20> direction from the position where measurement was started in the sample 100a. The position where measurement starts is different for each measurement.
  • the horizontal axis indicates the angle of the sample 100a with respect to the direction in which X-rays enter.
  • FIGS. 5 (a) and 5 (b) the region with higher diffraction intensity is shown with lower brightness (gray near black).
  • FIG. 5A shows a two-dimensional map obtained by making the X-ray microbeam incident on the sample 100a from the ⁇ 1-100> direction.
  • FIG. 5B shows a two-dimensional map obtained by making the X-ray microbeam incident on the sample 100a from the ⁇ 11-20> direction.
  • the region where the seed crystal region 24 and the air gap 25 are formed (that is, the region where the selective growth mask 23 is formed) is periodically observed.
  • the region shown in gray extends laterally from the region in which the air gap 25 is formed, and the diffraction intensity is strongly maintained even when the angle ⁇ of the sample is changed. From this result, it can be seen that in the seed crystal region 24, the full width at half maximum of the rocking curve is widened. This is thought to be due to the high dislocation density and stress from the substrate.
  • the low brightness area appears (shifts) at different angles ⁇ depending on the position (vertical axis) in the sample 100a.
  • the X-ray diffraction peak angle of the rocking curve varies greatly depending on the position in the sample 100a. This result indicates that non-uniform strain is distributed in the semiconductor stacked structure above the air gap 25.
  • 6 (a) and 6 (b) are photographs showing the results of evaluating the semiconductor laminated structure by cathodoluminescence.
  • 6A shows an evaluation result of a structure in which a GaN layer is formed instead of the In-containing layer 35 in the semiconductor multilayer structure 100 shown in FIG. 2A
  • FIG. 6B shows the semiconductor multilayer structure 100.
  • This evaluation was performed using the semiconductor laminated structure 100 in a state where a layer other than the contact layer 40 was provided.
  • the evaluation light emission wavelength was 400 nm.
  • the layer configuration in the GaN-based light emitting device 100 may be greatly changed from a typical example, and it may be possible to find a condition in which non-uniform distortion does not occur even when the ELO method is used. However, in that case, since the layer configuration is greatly changed, it becomes difficult to exert desired characteristics of the GaN-based semiconductor light-emitting element, or there is a problem in the life and reliability of the GaN-based semiconductor light-emitting element. There is a fear.
  • FIG. 7 is a photograph showing the results of evaluating the structure shown in FIG. 2A by cathodoluminescence.
  • ⁇ Disturbance of the image on the left side of the picture in Fig. 7 is an image processing error and not due to distortion.
  • the configuration of the present embodiment including the In-containing layer 35 has less uneven emission intensity than in FIGS. 6A and 6B. From this result, it can be seen that in this embodiment, the occurrence of the non-uniform distortion seen in FIGS. 6A and 6B is prevented.
  • FIG. 8 shows a rocking curve measurement result of the nitride-based semiconductor light emitting device 100 of the present embodiment.
  • FIG. 8 shows a two-dimensional map obtained by making the X-ray microbeam incident on the sample from the ⁇ 1-100> direction, similarly to FIG.
  • one scale on the vertical axis is 0.5 ⁇ m, which is smaller than one scale (5 ⁇ m) in FIGS. Therefore, the deviation of distribution should be displayed larger in FIG. 8 than in FIG.
  • the width of the region shown in gray is almost constant regardless of the position in the sample (position shown on the vertical axis), so the half-value width of the rocking curve is almost constant. This shows that the interatomic distance in the crystal is almost constant. Further, the region shown in gray appears at a substantially constant angle ⁇ and is not shifted. Thereby, it can be seen that the average value of the strain intensity is substantially constant. From these results, it can be seen that in the sample shown in FIG. 8, variation in distortion due to the position in the plane is small.
  • the In-containing layer 35 is formed in a part of the Al d Ga e N layer 36, non-uniform distortion in the nitride-based semiconductor light emitting device 100 is suppressed, and further, non-uniform Crystal defects due to excessive distortion are reduced. As a result, in-plane non-uniform light emission can be eliminated.
  • Al x Ga y In z N crystal layer 30 is laterally grown over the air gap 25
  • Al x Ga y In z N crystal layer No. 30 has a density of dislocation density, and a strain distribution exists in the plane.
  • tensile strain is generated in the region 80 in the Al x Ga y In z N crystal layer 30, and compressive strain is generated in the other region 81.
  • An active layer 32 and an Al d Ga e N layer (overflow suppression layer) 36 having an InGaN quantum well structure are grown on the Al x Ga y In z N crystal layer 30.
  • the inventor of the present application uses the complex balance of strain of the active layer 32, the Al d Ga e N layer 36 and the base (Al x Ga y In z N crystal layer 30) to achieve in-plane It was found that unevenness of distortion occurred.
  • the unevenness of the distortion causes in-plane light emission non-uniformity and causes a decrease in quantum efficiency.
  • the inventor of the present application pays attention to this strain balance, and by adding In to the region close to the active layer 32 in the Al d Ga e N layer 36, distortion unevenness is suppressed as shown in FIG. 9C. And found that the quantum efficiency is improved.
  • FIGS. 10A and 10B show an approach for solving the problem of distortion in the prior art.
  • the semiconductor layer 85 provided on the substrate 86 has a compressive strain.
  • an approach in which the semiconductor layer 85 is formed after the buffer layer 87 is formed on the substrate 86 has been adopted.
  • the buffer layer 87 for example, a layer having a lattice constant between the lattice constant of the substrate 86 and the lattice constant of the semiconductor layer 85 is used.
  • the buffer layer 87 by inserting the buffer layer 87, the lattice of the semiconductor layer 85 is relaxed, and the compressive strain is reduced.
  • crystal defects such as misfit dislocations occur in the vicinity of the buffer layer 87, the crystallinity of the semiconductor layer 85 formed on the buffer layer 87 also decreases.
  • FIG. 11A and 11B show an approach for solving the distortion problem in the present embodiment.
  • the semiconductor multilayer structure 88 provided on the substrate 89 has non-uniform strain.
  • In is added to the overflow suppression layer in the semiconductor multilayer structure 88 (FIG. 11B).
  • FIGS 12A and 12B show the results of measuring the In concentration doped in the Al d Ga e N layer 36 (that is, the In concentration of the In-containing layer 35) by SIMS (secondary ion analysis). Show.
  • the vertical axis in the graph indicates the atomic concentration, and the horizontal axis indicates the depth from the outermost surface.
  • FIG. 12A shows an example in which In is doped by changing the concentration. In the region where the depth from the surface is deeper than 0.5 ⁇ m, In is doped with a concentration of 1.0 ⁇ 10 17 atoms / cm 3 , and in the region near the depth of 0.5 ⁇ m from the surface, gradually toward the surface. Thus, the In concentration is decreased, and finally, the In concentration becomes almost zero. A region containing In at a concentration of 1 ⁇ 10 16 atms / cm 3 or more and 1 ⁇ 10 19 atms / cm 3 or less among the regions doped with In is the In-containing layer 35.
  • FIG. 12B shows an example in which 1.0 ⁇ 10 17 atoms / cm 3 of In is doped without changing the In concentration.
  • the concentration of aluminum in the Al d Ga e N layer 36 is 1.0 ⁇ 10 19 atoms / cm 3 or more and 1.0 ⁇ 10 20 atoms / cm 3 or less.
  • the concentration is changed and In is doped, the relaxation of the strain becomes moderate, so that the generation of defects is further suppressed.
  • FIG. 13A shows the evaluation results of a structure in which a GaN layer is formed instead of the In-containing layer 35 in the semiconductor multilayer structure 100 shown in FIG.
  • FIG. 13B shows the evaluation result of the structure (this embodiment described later) including the In-containing layer 35 shown in FIG. 13A and 13B, the vertical axis indicates the emission intensity (arbitrary unit), and the horizontal axis indicates the delay time (ns).
  • FIG. 13A shows the result of measurement using the light emitting element of the comparative example, and the light emission lifetime is 0.095 ns.
  • FIG. 13A shows the result of measurement using the light emitting element of the comparative example, and the light emission lifetime is 0.095 ns.
  • 13B shows the result of measurement using the light emitting device of this embodiment, and the light emission lifetime is 0.19 ns.
  • the light emission lifetime is also extended.
  • a long emission lifetime means that there are few non-radiative recombination centers caused by defects or the like. From this result, in this embodiment, as a result of reducing the non-uniform distortion, it is confirmed that the occurrence of defects caused by the distortion can be suppressed and the crystallinity is improved.
  • FIG. 14 is a table showing the results of measuring the luminous efficiency.
  • the value of the luminous efficiency in the table is normalized by assuming that the efficiency in the case of 383 nm excitation of Comparative Example 1 is 1.
  • wavelength selective excitation is performed, and the measurement result of the 383 nm excitation indicates the quality of the well layer, and the measurement result of the 366 nm excitation indicates the quality of the interface.
  • Comparative Example 1 has a structure in which the In-containing layer 35 is not formed in the Al d Ga e N layer 36 and a GaN layer is formed instead of the In-containing layer 35.
  • Comparative Example 2 has a structure in which an InGaN layer is formed instead of the In-containing layer 35.
  • the In composition of the InGaN layer in Comparative Example 2 is 2%, and its composition formula is In 0.02 Ga 0.98 N.
  • In 0.02 Ga 0.98 N contains at least 2.0 ⁇ 10 19 atoms / cm 3 or more of In.
  • This embodiment has an In-containing layer 35 as shown in FIG. 12B doped with In without changing the concentration.
  • the operating voltage Vop can be reduced by about 1 V compared to the conventional case, so that power consumption can be reduced.
  • a substrate 10 is prepared.
  • a sapphire substrate is used as the substrate 10.
  • the substrate 10 for example, a gallium oxide, a SiC substrate, a Si substrate, a GaN substrate, or the like can be used in addition to a sapphire substrate.
  • crystal layers are sequentially formed on the substrate 10 by MOCVD (Metal Organic Chemical Vapor Deposition).
  • an Al u Ga v In w N layer 20 is formed on the substrate 10.
  • the Al u Ga v In w N layer 20 for example, GaN having a thickness of 3 ⁇ m is formed.
  • a GaN low-temperature buffer layer is deposited on the sapphire substrate 10 by supplying TMG (Ga (CH 3 ) 3 ) and NH 3 at 500 ° C., and then heated to 1100 ° C. To do. Next, TMG and NH 3 are supplied.
  • the Al u Ga v In w by etching the surface of the N layer 20, Al u Ga v In part groove of w N layer 20 (recess) 22 formed To do.
  • etching for example, chlorine dry etching is performed.
  • the groove 22 has, for example, a stripe shape extending in a direction parallel to the ⁇ 1-100> direction and periodically arranged in the ⁇ 11-20> direction.
  • the period of the stripe is, for example, 15 ⁇ m.
  • channel 22 may be square, a rectangle, a hexagon, etc., and it is preferable that the space
  • a selective growth mask 23 made of, for example, SiN x is formed on the surface of the groove 22.
  • the thickness of the selective growth mask 23 is, for example, 0.2 ⁇ m.
  • an Al x Ga y In z N crystal layer 30 is formed.
  • the Al x Ga y In z N crystal layer 30 for example, n-type GaN having a thickness of 5 ⁇ m is formed.
  • TMG and NH 3 are supplied while heating the substrate having the portion covered by the selective growth mask 23 and the portion where the Al u Ga v In w N layer 20 is exposed to 1100 ° C.
  • n-type GaN grows in the lateral direction using the seed crystal region 24 where the Al u Ga v In w N layer 20 is exposed as a seed crystal.
  • the Al x Ga y In z N crystal layer 30 grown laterally from the seed crystal regions 24 on both sides of the groove 22 merges on the groove 22, and the groove 22 becomes an air gap 25.
  • the Al x Ga y In z N crystal layer 30 and the selective growth mask 23 do not have to be in contact with each other, so that the interface stress is suppressed, and the Al x Ga y In z N crystal layer 30 is suppressed.
  • the inclination of the crystal axis becomes smaller.
  • the air gap 25 does not necessarily need to be formed, and the Al x Ga y In z N crystal layer 30 may be in contact with the selective growth mask 23.
  • an active layer 32 is formed on the Al x Ga y In z N crystal layer 30.
  • the active layer 32 has a GaInN / GaN multiple quantum well (MQW) structure with a thickness of 21 nm in which a Ga 0.9 In 0.1 N well layer with a thickness of 3 nm and a GaN barrier layer with a thickness of 6 nm are alternately stacked.
  • MQW multiple quantum well
  • an undoped GaN layer 34 having a thickness of, for example, 30 nm is deposited on the active layer 32.
  • an In-containing layer 35 is formed as a part of the Al d Ga e N layer 36 on the undoped GaN layer 34.
  • the In-containing layer 35 for example, Tp, Mg 3 , TMA, TMI, and Cp 2 Mg (cyclopentadienyl magnesium) as p-type impurities are supplied to form In-doped p-Al 0.14 Ga 0.86 N having a thickness of 70 nm. To do.
  • the thickness of the In-containing layer 35 is preferably 10 nm or more and 100 nm or less in order to bring out an effect of suppressing nonuniform distortion.
  • the In-containing layer 35 needs to have strain energy that can affect the strain of the active layer 32.
  • strain energy increases with film thickness. If the thickness of the In-containing layer 35 is 10 nm or more, the strain energy of the In-containing layer 35 affects the active layer 32. If the thickness of the In-containing layer 35 is 30 nm or more, the In-containing layer 35 becomes the active layer 32. It has also been obtained from the elastic calculation that the effect of strain energy on the surface becomes sufficiently large.
  • the thickness of the In-containing layer 35 is larger than 100 nm, excessive strain energy similar to that of a layer containing In as a constituent element is generated and the effect is reduced. Therefore, the thickness of the In-containing layer 35 is 100 nm. The following is preferable.
  • the In-doped p-Al 0.14 Ga 0.86 N of the In-containing layer 35 is preferably grown at a low temperature (for example, not less than 805 ° C. and not more than 910 ° C.). By growing at such a low temperature, the supply molar amount of In can be kept small. Further, the inventors of the present application have found that the crystallinity is improved when the growth of the AlGaN layer is started while supplying In and the growth temperature is raised from a low temperature to a high temperature as time passes. In this case, for example, the growth is started from 910 ° C. and the temperature is raised to 940 ° C.
  • the concentration may be changed to dope In, or as shown in FIG. 12B, In may be doped without changing the concentration. Also good.
  • In with varying concentrations, for example, 1.0 ⁇ 10 17 atoms / cm 3 (1E + 17 in the graph) In is doped at the start of growth, and the depth from the surface is 0. In the vicinity of 5 ⁇ m, the In concentration is gradually decreased, and finally the In concentration is almost zero.
  • the In concentration is gradually decreased by increasing the growth temperature from a low temperature to a high temperature to change the In concentration. Also good.
  • the In concentration of the In-containing layer 35 is preferably 1 ⁇ 10 16 atoms / cm 3 or more and 8 ⁇ 10 18 atoms / cm 3 or less.
  • the In concentration in the In-containing layer 35 of the present embodiment is about the doping, and this In concentration is an In concentration (1 ⁇ 10 20 cm ⁇ 3 or more when In is included as a crystal component), for example Lower than 10 22 atms / cm 3 ).
  • the MOCVD method is used as a method for epitaxially growing each layer.
  • TMG is used as the Ga material
  • an organic metal such as TMA is used as the Al material.
  • These organic metals are temperature-controlled in a thermostat, and by introducing hydrogen gas into the thermostat, the number of moles of the metal determined by the temperature and vapor pressure at that time dissolves in the hydrogen gas.
  • the flow rate of this hydrogen gas is controlled by a mass flow controller to control the number of moles of organic metal that reaches the substrate per unit time (raw material supply mole amount).
  • an InGaN layer that is the active layer 32 when an InGaN layer that is the active layer 32 is grown, that is, when In is supplied as a component of a crystal, it is necessary to supply a relatively large amount of In (for example, 1.0 ⁇ 10 22 atoms / cm 3 ), for example, a mass flow controller of 1000 cc / min.
  • the required amount of In is smaller than that in the case where the active layer 32 is grown (for example, 1.0 ⁇ 10 17 atoms / cm 3 ). Therefore, if a mass flow controller of 1000 cc / min is used, it becomes difficult to control the supply amount of In.
  • a mass flow controller of 10 cc / min is used, and the temperature of the constant temperature layer is set lower than that in the case of forming the active layer 32. Is preferred.
  • the In-containing layer 35 is formed on the In-containing layer 35.
  • the In-containing layer 35 and the Al d Ga e N layer 36 having p-Al 0.14 Ga 0.86 N are formed.
  • the thickness of the Al d Ga e N layer 36 is preferably 10 nm or more and 200 nm or less. If the thickness of the Al d Ga e N layer 36 is less than 10 nm, the overflow of electrons cannot be sufficiently suppressed, and if it is 200 nm or more, the strain applied to the active layer 32 and the like becomes too large.
  • the thickness of the In-containing layer 35 is preferably less than or equal to half the thickness of the entire Al d Ga e N layer 36.
  • Cp2Mg is supplied as a p-type impurity.
  • a contact layer 40 made of p + -GaN is formed on the GaN layer 38.
  • the contact layer 40 by performing chlorine-based dry etching, the contact layer 40, the GaN layer 38, the Al d Ga e N layer 36, the In-containing layer 35, the undoped GaN layer 34, and the active layer 32
  • the n-type electrode formation region 30a of the Al x Ga y In z N crystal layer 30 is exposed.
  • a Ti / Pt layer is formed as the n-type electrode 42 on the n-type electrode formation region 30a.
  • a p-type electrode 41 made of Pd / Pt is formed on the contact layer 40.
  • one of the substrate 10, the Al u Ga v In w N layer 20, the Al x Ga y In z N crystal layer 30 is obtained by using a method such as laser lift-off, etching, and polishing. The part may be removed. At this time, only the substrate 10 may be removed, or only the substrate 10 and the Al u Ga v In w N layer 20 may be removed. Of course, the substrate 10, the Al u Ga v In w N layer 20, and the Al x Ga y In z N crystal layer 30 may be left without being removed.
  • the nitride-based semiconductor light-emitting device 100 of this embodiment is formed.
  • nitride semiconductor light emitting device 100 of this embodiment when a voltage is applied between the n-type electrode 42 and the p-type electrode 41, holes are transferred from the p-type electrode 41 toward the active layer 32. Electrons are injected from the active layer 32 toward the active layer 32 to emit light having a wavelength of, for example, 450 nm.
  • the Al composition in the Al d Ga e N layer 36 is 14 atomic% and the In composition in the InGaN layer is 10 atomic%.
  • other compositions may be used.
  • the In-containing layer 35 and the p-Al d Ga e N layer 36 may be formed directly on the active layer 32 without providing the undoped GaN layer 34.
  • the nitride-based semiconductor light-emitting device 200 of the present embodiment includes a GaN substrate 60 and a semiconductor multilayer structure 70 formed on the GaN substrate 60, as shown in FIG.
  • the GaN substrate 60 of this embodiment is formed by performing the ELO method.
  • a part of the sapphire substrate (not shown) is covered with a mask made of a silicon oxide film or the like and the other part is exposed, and the GaN layer for the GaN substrate is thickened. What is necessary is just to form.
  • the sapphire substrate is removed after the GaN layer is formed.
  • mesh-like titanium may be formed on a GaN layer formed on a sapphire substrate, and a GaN layer for the GaN substrate may be formed thereon.
  • the base is separated using titanium as a boundary.
  • the GaN substrate 60 is formed by the ELO method, the GaN substrate 60 is distorted unevenly.
  • the active layer 32 is an electron injection region in the nitride semiconductor light emitting device 200.
  • the Al d Ga e N layer 36 of this embodiment is doped with Mg.
  • an undoped GaN layer 34 is formed between the active layer 32 and the Al d Ga e N layer 36.
  • An In-containing layer 35 is formed on at least a part of the Al d Ga e N layer 36.
  • the In-containing layer 35 is disposed below the Al d Ga e N layer 36, but the In-containing layer 35 is located at any position of the Al d Ga e N layer 36 as in the first embodiment. It may be formed.
  • a second conductivity type (for example, p-type) GaN layer 38 is formed on the Al d Ga e N layer 36 including the In-containing layer 35.
  • a contact layer 40 is formed on the GaN layer 38.
  • the contact layer 40 of this embodiment is a p + -GaN layer.
  • the In-containing layer 35 by providing the In-containing layer 35, it is possible to suppress the occurrence of non-uniform strain in the plane of the semiconductor multilayer structure 70, and to reduce crystal defects caused by the non-uniform strain. Is done. As a result, in-plane non-uniform light emission can be eliminated.
  • non-polar GaN is more likely to generate non-uniform distortion, and thus the significance of this embodiment is considered to be further increased.
  • a substrate m-plane GaN-based substrate having a non-polar plane, for example, a (10-10) plane called a m-plane perpendicular to the [10-10] direction, for an LED or laser. ing.
  • the m-plane is a plane parallel to the c-axis (basic vector c) as shown in FIG. 22, and is orthogonal to the c-plane.
  • the m-plane is a general term for the (10-10) plane, the (-1010) plane, the (1-100) plane, the (-1100) plane, the (01-10) plane, and the (0-110) plane.
  • the X-plane may be referred to as a “growth plane” and a semiconductor layer formed by the X-plane growth may be referred to as an “X-plane semiconductor layer”.
  • FIG. 23A schematically shows a crystal structure in a cross section of a nitride-based semiconductor whose surface is c-plane (cross section perpendicular to the substrate surface), and FIG. 23B is a nitridation whose surface is m-plane.
  • 1 schematically shows a crystal structure in a cross section of a physical semiconductor (a cross section perpendicular to the substrate surface).
  • the nitride semiconductor light emitting device of this embodiment includes a GaN substrate 10 and a semiconductor multilayer structure 50 formed on the GaN substrate 10. Have.
  • the nitride-based semiconductor light-emitting device of this embodiment is characterized in that the surface of the GaN substrate 10 and the surface of the semiconductor multilayer structure 50 are not the c-plane but the m-plane.
  • In is added to a region near the active layer 32 in the Al d Ga e N layer (overflow suppression layer) 36 on the GaN-based substrate 10 as in the first embodiment.
  • a GaN substrate having an m-plane can be formed by forming a GaN crystal thick on a c-plane sapphire substrate and then cutting the GaN crystal along a plane perpendicular to the c-plane of the sapphire substrate.
  • the surface of the nitride-based semiconductor layer can be changed to an m-plane.
  • the configuration and the manufacturing method are the same as those in the first embodiment except that the surfaces of the GaN substrate 10 and the semiconductor multilayer structure 50 are m-planes and the selective growth is not performed. Detailed description is omitted.
  • FIG. 24 is a graph showing an emission spectrum at room temperature of the m-plane Al d Ga e N layer (overflow suppression layer) to which In is added. For comparison, an emission spectrum at room temperature of an m-plane Al d Ga e N layer to which In is not added is also shown. In concentration of In is added m-plane Al d Ga e N layer is 7 ⁇ 10 17 cm -3. It can be seen that the emission intensity, that is, the quantum efficiency is clearly improved in the sample to which In is added compared to the sample to which In is not added.
  • FIG. 25 is a table showing the relationship between the In concentration in the m-plane Al d Ga e N layer (overflow suppression layer) and the emission intensity at room temperature. As shown in FIG. 25, the emission intensity is higher and the quantum efficiency is improved at an addition concentration from 3 ⁇ 10 16 cm ⁇ 3 to 8 ⁇ 10 18 cm ⁇ 3 compared to the case where In is not added. I understand. Particularly, the quantum efficiency is remarkably improved in the range of the addition concentration from 5 ⁇ 10 16 cm ⁇ 3 to 4 ⁇ 10 17 cm ⁇ 3 .

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　本発明の窒化物系半導体発光素子は、窒化物系半導体積層構造５０を有する窒化物系半導体発光素子であって、窒化物系半導体積層構造５０は、ＡｌaＩｎbＧａcＮ結晶層（ａ＋ｂ＋ｃ＝１，ａ≧０，　ｂ≧０，ｃ≧０）を含む活性層３２と、ＡｌdＧａeＮオーバーフロー抑制層３６（ｄ＋ｅ＝１，　ｄ＞０，　ｅ≧０）と、ＡｌｆＧａｇＮ層３８（ｆ＋ｇ＝１，　ｆ≧０，　ｇ≧０，　ｆ＜ｄ）とを含み、ＡｌdＧａeＮオーバーフロー抑制層３６は、活性層３２とＡｌｆＧａｇＮ層３８との間に設けられ、ＡｌdＧａeＮオーバーフロー抑制層３６は、濃度が１×１０16ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下のＩｎを含有する層３５を含む。

Description

窒化物系半導体発光素子およびその製造方法
　本発明は、窒化物系半導体発光素子およびその製造方法に関する。本発明は、特に、表示、照明および光情報処理分野等への応用が期待されている紫外から青色、緑色、オレンジ色および白色などの可視域全般の波長域における発光ダイオード、レーザダイオード等のＧａＮ系半導体発光素子に関する。
　Ｖ族元素として窒素（Ｎ）を有する窒化物半導体は、そのバンドギャップの大きさから、短波長発光素子の材料として有望視されている。そのなかでも、窒化ガリウム系化合物半導体（ＧａＮ系半導体：ＡｌxＧａyＩｎzＮ（０≦ｘ，ｙ，ｚ≦１、ｘ＋ｙ＋ｚ＝１））の研究は盛んに行われ、青色発光ダイオード（ＬＥＤ）、緑色ＬＥＤ、ならびに、ＧａＮ系半導体を材料とする半導体レーザも実用化されている（例えば、特許文献１、２参照）。
　ＧａＮ系半導体を用いて半導体素子を作製する場合、ＧａＮ系半導体結晶を成長させる基板として、例えば、サファイア基板、ＳｉＣ基板、Ｓｉ基板などが使用される。しかしながら、いずれの基板を用いた場合にも、基板とＧａＮ系半導体結晶との間で格子整合を実現すること（コヒーレント成長）は難しい。その結果、ＧａＮ系半導体結晶内には転位（刃状転位、らせん転位、混合転位）が多く発生し、例えばサファイア基板やＳｉＣ基板を用いた場合には、約１×１０9ｃｍ-2程度の密度で転位が形成される。その結果、半導体レーザであれば、しきい値電流の増大や信頼性の低下が引き起こされ、ＬＥＤであれば、消費電力の増大や効率または信頼性の低下が引き起こされる。また、既在のＧａＮ基板では、転位密度は低減するものの結晶に残留する歪みは大きく、その上にＧａＮ系半導体結晶を形成しても同様の問題は避けられない。
　ＧａＮ系半導体結晶内の転位密度を低減する方法として、選択横方向成長（Ｅｐｉｔａｘｉａｌ　Ｌａｔｅｒａｌ　Ｏｖｅｒｇｒｏｗｔｈ：ＥＬＯ）が提案されている。これは格子不整合が大きい系において、貫通転位を低減させる方法として有効である。ＥＬＯ法によって上述の各基板上にＧａＮ系半導体結晶を成長させると、種結晶の上部には約１×１０9ｃｍ-2程度の転位密度を有する転位の多い領域が形成されるが、横方向に成長する部分では転位密度を１×１０7ｃｍ-2程度まで低減させることができる。そして、この転位の少ない領域の上部に活性領域、つまり電子注入領域を形成することによって信頼性を向上させることができる。
特開２００１－３０８４６２号公報 特開２００３－３３２６９７号公報
　本願発明者は、ＥＬＯ法によって結晶成長させたＧａＮ系半導体発光素子において、新たな課題があることを見出した。すなわち、ＥＬＯ法によって結晶成長させたＧａＮ系半導体結晶をＸ線マイクロビームによって調べてみると、ＧａＮ系半導体結晶の面内に不均一な歪みが分布していることがわかった。この不均一な歪みの分布は、面内の不均一な発光を引き起こすため好ましくない。
　本発明は上記課題を解決するためになされたものであり、その主な目的は、ＥＬＯ法によって結晶成長させた窒化物系半導体発光素子における不均一な歪みの発生を抑制することにある。
　本発明の半導体装置は、窒化物系半導体積層構造を有する窒化物系半導体発光素子であって、前記窒化物系半導体積層構造は、ＡｌaＩｎbＧａcＮ結晶層（ａ＋ｂ＋ｃ＝１，　ａ≧０，　ｂ≧０，　ｃ≧０）を含む活性層と、ＡｌdＧａeＮオーバーフロー抑制層（ｄ＋ｅ＝１，　ｄ＞０，　ｅ≧０）と、ＡｌfＧａgＮ層（ｆ＋ｇ＝１，　ｆ≧０，　ｇ≧０，　ｆ＜ｄ）とを含み、前記ＡｌdＧａeＮオーバーフロー抑制層は、前記活性層と前記ＡｌfＧａgＮ層との間に設けられ、前記ＡｌdＧａeＮオーバーフロー抑制層は、濃度が１×１０16ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下のＩｎを含有する層を含む。
　ある実施形態において、前記Ｉｎを含有する層のＩｎ濃度は８×１０18／ｃｍ3以下である。
　ある実施形態において、前記Ｉｎを含有する層は、前記ＡｌdＧａeＮオーバーフロー抑制層のうち前記活性層に最も近い位置に配置される。
　ある実施形態において、前記Ｉｎを含有する層の厚さは、ＡｌdＧａeＮオーバーフロー抑制層の厚さの半分以下である。
　ある実施形態は、選択成長層をさらに備え、前記窒化物系半導体積層構造は前記選択成長層の上に形成され、前記ＡｌdＧａeＮオーバーフロー抑制層は、前記活性層に対して前記選択成長層が位置する側とは反対の側に位置する。
　ある実施形態において、前記窒化物系半導体積層構造はｍ面を表面に有する。
　ある実施形態において、前記選択成長層は、ＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，　ｕ≧０，　ｖ≧０，　ｗ≧０）の表面においてマスク層に覆われていない領域から成長したＡｌxＧａyＩｎzＮ結晶層（ｘ＋ｙ＋ｚ＝１，　ｘ≧０，　ｙ≧０，　ｚ≧０）である。
　ある実施形態は、基板と、前記基板上に形成され、一部がマスク層で覆われた前記ＡｌuＧａvＩｎwＮ層とを有し、前記選択成長層は、前記ＡｌuＧａvＩｎwＮ層の表面において前記マスク層に覆われていない領域と接触している。
　ある実施形態では、前記ＡｌuＧａvＩｎwＮ層の表面において前記マスク層に覆われている部分はリセスを形成しており、前記選択成長層は、前記マスク層と接触していない。
　ある実施形態において、前記選択成長層は、ＧａＮ基板の少なくとも一部である。
　ある実施形態において、前記Ｉｎを含有する層におけるＩｎ濃度は、前記活性層から遠ざかるほど減少している。
　ある実施形態において、前記活性層と前記ＡｌdＧａeＮオーバーフロー抑制層との間には、アンドープのＧａＮ層が形成されている。
　本発明の窒化物系半導体発光素子の製造方法は、窒化物系半導体積層構造を有する窒化物系半導体発光素子の製造方法であって、前記窒化物系半導体積層構造のうちの一部として、ＡｌaＩｎbＧａcＮ結晶層（ａ＋ｂ＋ｃ＝１，　ａ≧０，　ｂ≧０，　ｃ≧０）を含む活性層を形成する工程（ａ）と、前記窒化物系半導体積層構造の一部としてＡｌdＧａeＮオーバーフロー抑制層（ｄ＋ｅ＝１，　ｄ＞０，　ｅ≧０）を形成する工程（ｂ）と、前記窒化物系半導体積層構造の一部としてＡｌfＧａgＮ層（ｆ＋ｇ＝１，　ｆ≧０，　ｇ≧０，　ｆ＜ｄ）を形成する工程とを包含し、前記工程（ｂ）では、前記ＡｌdＧａeＮオーバーフロー抑制層に、濃度が１×１０16ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下のＩｎを含有する層を形成する。
　ある実施形態において、前記Ｉｎを含有する層のＩｎ濃度は８×１０18／ｃｍ3以下である。
　ある実施形態において、前記Ｉｎを含有する層は、前記ＡｌdＧａeＮオーバーフロー抑制層のうち前記活性層に最も近い位置に配置される。
　ある実施形態において、前記Ｉｎを含有する層の厚さは、ＡｌdＧａeＮオーバーフロー抑制層の厚さの半分以下である。
　ある実施形態は、選択成長層をさらに備え、前記工程（ｂ）では、前記活性層に対して前記選択成長層が位置する側とは反対の側に、前記ＡｌdＧａeＮオーバーフロー抑制層を形成する。
　ある実施形態において、前記窒化物系半導体積層構造はｍ面を表面に有する。
　ある実施形態は、前記工程（ａ）の前に、基板上にＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，　ｕ≧０，　ｖ≧０，　ｗ≧０）を形成する工程（ｃ）と、前記ＡｌuＧａvＩｎwＮ層の一部にマスク層を形成する工程（ｄ）と、前記マスク層が形成された前記ＡｌuＧａvＩｎwＮ層に対して原料を供給することにより、前記ＡｌuＧａvＩｎwＮ層のうち前記マスク層に覆われていない部分を種結晶としてＡｌxＧａyＩｎzＮ結晶層（ｘ＋ｙ＋ｚ＝１，　ｘ≧０，　ｙ≧０，　ｚ≧０）を成長させて、前記選択成長層を形成する工程（ｅ）とをさらに包含し、前記工程（ｅ）では、前記ＡｌxＧａyＩｎzＮ結晶層の少なくとも一部を横方向に成長させることにより、前記マスク層を覆う前記選択成長層を形成する。
　ある実施形態において、前記工程（ｄ）では、前記ＡｌuＧａvＩｎwＮ層にリセスを形成し、前記リセスの底面にマスク層を形成し、前記工程（ｅ）では、前記マスク層の上に空気層を挟んで前記選択成長層を成長させる。
　ある実施形態は、前記工程（ｂ）の後に、前記基板の少なくとも一部を除去する工程をさらに包含する。
　ある実施形態は、前記選択成長層としてＧａＮ基板を用意する工程と、前記ＧａＮ基板上に、前記窒化物系半導体積層構造の一部としてＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，　ｕ≧０，　ｖ≧０，　ｗ≧０）を形成する工程とをさらに包含する。
　本発明によると、濃度が１×１０16ａｔｍｓ/ｃｍ3以上１×１０19ａｔｍｓ/ｃｍ3以下のＩｎを含有する層をＡｌdＧａeＮ層中に形成することにより、窒化物系半導体発光素子における不均一な歪みの発生を抑制することができる。その結果、窒化物系半導体発光素子において面内の不均一な発光が生じるのを防止することができる。
本発明の第１の実施形態を模式的に示す断面図である。 （ａ）は本発明の第２の実施形態を模式的に示す断面図であり、（ｂ）は第２の実施形態における活性層３２、アンドープＧａＮ層３４およびＡｌdＧａeＮ層３６における原子濃度の深さ方向分布を示すグラフである。 （ａ）は、オーバーフロー抑制層（ＡｌdＧａeＮ層）３６の厚さと内部量子効率および内部損失との関係を示すグラフであり、（ｂ）は、ＡｌdＧａeＮ層３６と活性層３２との間の距離、すなわちアンドープＧａＮ層３４の厚さと内部損失との関係を示すグラフである。 （ａ）および（ｂ）は、それぞれロッキングカーブ測定に用いた試料１００ａの構造を示す断面図および上面図である。 （ａ）および（ｂ）は、ＡｌdＧａeＮ層３６中にＩｎ含有層３５が形成されていない窒化物系半導体発光素子のロッキングカーブ測定結果を示す図である。 （ａ）は、Ｉｎ含有層３５の代わりにＧａＮ層が形成された構造をカソードルミネッセンスで評価した結果を表す写真であり、（ｂ）は、Ｉｎ含有層３５の代わりにＩｎＧａＮ層が形成された構造をカソードルミネッセンスで評価した結果を表す写真である。 本発明の第２の実施形態をカソードルミネッセンスで評価した結果を示す写真である。 本発明の第２の実施形態のロッキングカーブ測定結果を示している。 （ａ）は、引っ張り歪領域８０および圧縮歪領域８１が存在する半導体層の表面を示す図であり、（ｂ）は、半導体層の面内において不均一な歪が発生するメカニズムを説明するための図であり、（ｃ）は、半導体層の面内における不均一な歪を均一化するメカニズムを説明するための図である。 （ａ）、（ｂ）は、従来において歪の課題を解決するアプローチを示す。 （ａ）、（ｂ）は、本実施形態において歪の課題を解決するアプローチを示す。 （ａ）および（ｂ）は、ＡｌdＧａeＮ層３６中にドープされたＩｎ濃度（すなわち、Ｉｎ含有層３５のＩｎ濃度）をＳＩＭＳ（二次イオン分析法）で測定した結果を示している。 （ａ）は、比較例の発光強度（任意単位）と遅延時間（ｎｓ）の関係を示すグラフであり、（ｂ）は、第２の実施形態の発光強度（任意単位）と遅延時間（ｎｓ）の関係を示すグラフである。 発光効率を測定した結果を示す表である。 （ａ）から（ｃ）は、本発明の第２の実施形態の製造工程を示す断面図である。 （ａ）および（ｂ）は、本発明の第２の実施形態の製造工程を示す断面図である。 （ａ）および（ｂ）は、本発明の第２の実施形態の製造工程を示す断面図である。 （ａ）および（ｂ）は、本発明の第２の実施形態の製造工程を示す断面図である。 本発明の第２の実施形態の製造工程を示す断面図である。 （ａ）および（ｂ）は、本発明の第２の実施形態の製造工程を示す断面図である。 本発明の第３の実施形態を模式的に示す断面図である。 ウルツ鉱型結晶構造の基本ベクトルａ１、ａ２、ａ３、ｃを示す斜視図である。 （ａ）は、表面がｃ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示し、（ｂ）は、表面がｍ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示す。 Ｉｎが添加されたｍ面ＡｌdＧａeＮ層（オーバーフロー抑制層）の室温における発光スペクトルを示すグラフである。 ｍ面ＡｌdＧａeＮ層（オーバーフロー抑制層）におけるＩｎの添加濃度と室温における発光強度との関係を示す表である。
　（実施形態１）
　まず、図１を参照しながら、本発明による窒化物系半導体発光素子の第１の実施形態を説明する。
　本実施形態の窒化物系半導体発光素子１は、図１に示すように、選択成長層１１と、選択成長層１１上に形成された窒化物系半導体積層構造１２とを有する。選択成長層１１は、ＥＬＯ法によって横方向に成長した部分を有している。
　窒化物系半導体積層構造１２は、ＡｌaＩｎbＧａcＮ結晶層（ａ＋ｂ＋ｃ＝１，ａ≧０，　ｂ≧０，　ｃ≧０）を含む活性層１３と、活性層１３に対して選択成長層１１が位置する側とは反対の側に位置するＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ＞０，　ｅ≧０）１４とを含む。
　ＡｌdＧａeＮ層１４は、濃度が１×１０16ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下のＩｎを含有する層（Ｉｎ含有層）１５を一部に有する。
　従来から、Ｉｎを結晶の構成要素（母体元素）として含むＧａＮ系半導体結晶は知られている。一般に、Ｉｎを結晶の構成要素とする場合には、ＧａＮ系半導体結晶の物性に影響を与えることができる濃度でＩｎを含有させる。Ｉｎ濃度が例えば１×１０19ｃｍ-3であれば、Ｉｎの組成比は全体の１％となり、このときの物性はＩｎを含まない場合の物性とほとんど変わらない。したがって、Ｉｎを結晶の構成要素とする場合には、Ｉｎ濃度を１×１０19ｃｍ-3よりも高くする（例えば１×１０20ｃｍ-3以上）。すなわち、本実施形態のＩｎ含有層１５におけるＩｎ濃度は、Ｉｎが結晶の構成要素として含まれる場合のＩｎ濃度よりも低い。
　本願発明者は、ＥＬＯ法によって形成したＧａＮ系半導体結晶の面内には、不均一な歪みが分布していることを見出した。本実施形態では、ＡｌdＧａeＮ層１４の一部にＩｎ含有層１５を形成することにより、不均一な歪みを低減することができる。その理由は不明であるが、１つの推論として、ＩｎはＡｌやＧａよりも大きいため、Ｉｎがドーパント程度の濃度で存在することによって適度な歪みが発生し、この歪みの影響によって不均一な歪みが低減されるのではないかと考えられる。Ｉｎが結晶の構成要素として含まれるＧａＮ系半導体結晶では、Ｉｎの組成比が高いために格子定数が大きくなり、結晶内の歪みが大きくなりすぎると考えられる。
　図１では、活性層１３が選択成長層１１に接しているが、活性層１３と選択成長層１１との間になんらかの層が配置されていてもよい。同様に、活性層１３とＡｌdＧａeＮ層１４との間になんらかの層が配置されていてもよい。
　選択成長層１１は、基板上に形成されたＡｌxＧａyＩｎzＮ結晶層（ｘ＋ｙ＋ｚ＝１）であってもよいし、ＧａＮ基板であってもよい。以下、これらの構造および製造方法を、第２および第３の実施形態として詳述する。
　（実施形態２）
　以下、図２から図２０を参照しながら、本発明による窒化物系半導体発光素子の第２の実施形態を説明する。本実施形態の窒化物系半導体発光素子１００は、ＧａＮ系半導体を用いた半導体デバイスであり、転位密度を低減するためにＥＬＯ法によって作製されている。
　図２（ａ）に示すように、本実施形態の発光素子１００は、基板１０と、基板１０上に形成されたＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，　ｕ≧０，　ｖ≧０，　ｗ≧０）２０と、ＡｌuＧａvＩｎwＮ層２０上に形成され、選択成長層として機能するＡｌxＧａyＩｎzＮ結晶層（ｘ＋ｙ＋ｚ＝１，　ｘ≧０，　ｙ≧０，　ｚ≧０）３０と、ＡｌxＧａyＩｎzＮ結晶層３０の上に形成された半導体積層構造５０とを備える。
　ＡｌuＧａvＩｎwＮ層２０には溝（リセス）２２が形成され、溝２２の底面には、選択成長用マスク２３が形成されている。選択成長用マスク２３は、誘電体膜、非晶質絶縁膜、または金属膜から形成されている。
　選択成長用マスク２３の厚さは溝２２の深さよりも小さいため、マスク２３の上には、溝２２の側面とＡｌxＧａyＩｎzＮ結晶層３０の下面によって囲まれるエアギャップ２５が形成されている。
　ＡｌxＧａyＩｎzＮ結晶層３０には、第１導電型（例えば、ｎ型）の不純物が含まれている。ＡｌxＧａyＩｎzＮ結晶層３０は、ＡｌuＧａvＩｎwＮ層２０のうち選択成長用マスク２３に覆われていない領域（種結晶領域）２４の少なくとも一部を種結晶として成長し、ＡｌxＧａyＩｎzＮ結晶層３０のうちエアギャップ２５の上に位置する部分は、横方向に成長している。
　エアギャップ２５を設けることにより、選択成長用マスク２３と横方向に成長したＡｌxＧａyＩｎzＮ結晶層３０とが接触しないので、界面ストレスが抑制され、横方向に成長されたＡｌxＧａyＩｎzＮ結晶層３０の結晶軸の傾きが小さくなる。その結果、ＡｌuＧａvＩｎwＮ層２０のうちＡｌxＧａyＩｎzＮ結晶層３０と接触する領域（種結晶領域）を除く広い領域（横方向に成長した領域）において転位密度の低いＡｌxＧａyＩｎzＮ結晶層３０が得られる。
　半導体積層構造５０において、ＡｌxＧａyＩｎzＮ結晶層３０の上には、ＡｌaＩｎbＧａcＮ結晶層（ａ＋ｂ＋ｃ＝１，ａ≧０，　ｂ≧０，　ｃ≧０）を含む活性層３２が形成されている。ここで、活性層３２は、窒化物系半導体発光素子１００における電子注入領域である。活性層３２の上には、第２導電型（例えば、ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１，ｄ＞０，　ｅ≧０）３６が形成されている。本実施形態のＡｌdＧａeＮ層３６には、Ｍｇがドープされている。ＧａＮ系材料における電子の有効質量は小さいため、ＧａＮ系材料を用いたＬＥＤやレーザ構造において駆動電流を増加させると、電子のオーバーフローが増え、効率の低下が生じる。このようなオーバーフローを抑制するために、活性層３２のｐ型領域側にＡｌdＧａeＮ層（オーバーフロー抑制層）３６が設けられる。ＡｌdＧａeＮ層３６の厚さは、１０ｎｍ以上２００ｎｍ以下であることが好ましい。
　活性層３２とＡｌdＧａeＮ層３６との間には、アンドープのＧａＮ層３４が形成されている。
　ＡｌdＧａeＮ層３６の下部には、Ｉｎ含有層３５が配置されている。Ｉｎ含有層３５を活性層３２に近づけるほど活性層３２における不均一歪みを抑制できるという観点から、Ｉｎ含有層３５をＡｌdＧａeＮ層３６の下層（活性層３２側）に形成することが好ましい。Ｉｎ含有層３５の厚さは、１０ｎｍ以上１００ｎｍ以下であることが好ましい。
　さらに、Ｉｎ含有層３５を含むＡｌdＧａeＮ層３６の上には、第２導電型（例えば、ｐ型）のＧａＮ層３８が形成されている。ＧａＮ層３８は、ｐ型電極から活性層までホールを導くための電気伝導層としての機能を有する。ＧａＮ層３８の材料はＧａＮには限られず、ＡｌfＧａgＮ（ｆ＋ｇ＝１，　ｆ≧０，　ｇ≧０）であればよい。ただし、Ａｌ組成は、ＡｌdＧａeＮ層（オーバーフロー抑制層）３６におけるＡｌ組成よりも低い必要がある（ｆ＜ｄ）。ＡｌdＧａeＮ層（オーバーフロー抑制層）３６は、活性層３２とＧａＮ層３８との間に設けられている。
　ＧａＮ層３８の上には、ｐ+－ＧａＮからなるコンタクト層４０が形成されている。
　図２（ｂ）は、本実施形態の発光素子１００における活性層３２からＡｌdＧａeＮ層３６までの領域における原子濃度の変化を示している。図２（ｂ）の縦軸は原子濃度（対数）を示し、横軸は深さ方向の位置を示している。図２（ｂ）において、Ａｌが存在する領域がＡｌdＧａeＮ層３６であり、ＡｌおよびＩｎの両方が含まれていない領域がアンドープのＧａＮ層３４であり、Ｉｎのみが含まれている領域が活性層３２である。活性層３２におけるＡｌの濃度は実質的にゼロである。
　ＡｌdＧａeＮ層３６において、１×１０16ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下の濃度のＩｎが含まれている領域がＩｎ含有層３５である。本実施形態のＡｌdＧａeＮ層３６では、Ｉｎ含有層３５におけるＩｎ濃度は、ＡｌdＧａeＮ層３６の上面に向かう方向（ｘ軸の正方向）に減少している。
　ＡｌdＧａeＮ層（オーバーフロー抑制層）３６は２０％近くの高いＡｌ組成比を有するため、ＡｌdＧａeＮ層３６に接する他の半導体層よりもバンドギャップが大きい。そのため、ＡｌdＧａeＮ層３６とＡｌdＧａeＮ層３６に接する他の半導体層との間に歪が生じ、この歪が活性層３２に影響を与える。図３（ａ）に、オーバーフロー抑制層（ＡｌdＧａeＮ層３６）の厚さと内部量子効率および内部損失との関係を示す。図３（ａ）における実線は内部量子効率を示し、破線は内部損失を示す。図３（ａ）において、厚さが大きくなれば内部量子効率が向上している。これは、オーバーフロー抑制層が厚くなるほど電子のオーバーフローが抑制されるためであると考えられる。しかし、オーバーフロー抑制層が厚くなれば、内部損失も増大している。これは、オーバーフロー抑制層が厚くなれば歪みが増加するためであると考えられる。これらの結果から、オーバーフロー抑制層が厚くなれば電子のオーバーフローが抑制されて内部量子効率が向上するが、歪の影響で内部損失も増大してしまうことがわかる。
　ＡｌdＧａeＮ層３６と活性層３２との間の距離は、アンドープＧａＮ層３４の厚さによって調整することができる。図３（ｂ）は、ＡｌdＧａeＮ層３６と活性層３２との間の距離、すなわちアンドープＧａＮ層３４の厚さと内部損失との関係を示す。アンドープＧａＮ層３４を薄くしてＡｌdＧａeＮ層３６と活性層３２との間の距離を縮めることにより、内部損失が増加することが分かる。この結果は、ＡｌdＧａeＮ層３６と活性層３２との間の距離が小さくなるほど活性層３２へ与える歪の影響が大きくなることを反映していると考えられる。
　以上の結果から、オーバーフローを抑制するにはＡｌdＧａeＮ層３６を厚くすることが好ましく、活性層３２への歪みの影響を低減するためにはアンドープＧａＮ層３４を設けることが好ましいことが分かる。
　次に、図４から図７を参照しながら、本願発明者が新たに見出した不均一な歪み、すなわち、ＧａＮ系半導体結晶の面内における不均一な歪みの分布について説明する。
　本願発明者は、ＳＰｒｉｎｇ８（Ｓｕｐｅｒ　Ｐｈｏｔｏｎ　ｒｉｎｇ－８　ＧｅＶ：スプリングエイト）において、Ｘ線マイクロビームによるロッキングカーブ測定法を行なうことにより、Ｉｎ含有層３５を有さない窒化物系半導体発光素子の評価を行なった。
　ＳＰｒｉｎｇ８とは、兵庫県の播磨科学公園都市内に設置された大型放射光施設のことであり、この施設では、電子を加速・貯蔵するための加速器群と発生した放射光を利用することができる。また、ロッキングカーブ測定法（θスキャン法）とは、ブラッグ回折角２θを（０００２）回折ピーク位置に固定して、試料の角度ωをわずかにスキャンすることにより、回折ピークのＸ線強度の変化を評価する測定法である。
　この測定に用いた試料（窒化物系半導体発光素子）の構造を図４（ａ）および（ｂ）に示す。図４（ａ）に示すように、測定用の試料１００ａは、ＡｌxＧａyＩｎzＮ結晶層３０の上に、活性層３２、アンドープのＧａＮ層３４、Ｉｎ含有層を有さないＡｌdＧａeＮ層３６ａ、ＧａＮ層３８およびコンタクト層４０が順に配置された構造を有する。試料１００ａのＡｌxＧａyＩｎzＮ結晶層３０は、種結晶領域２４を種結晶として再成長させることによって形成されている。図４（ａ）および（ｂ）に示すように、試料１００ａでは、ＡｌuＧａvＩｎwＮ層２０の表面を覆う選択成長用マスク２３と、種結晶領域２４とがそれぞれ複数設けられ、それらは＜１－１００＞方向にストライプ状に延びている。
　まず、ゾーンプレートとスリットとを組み合わせることによってサブミクロンサイズに集光されたＸ線マイクロビームを発生させ、それを試料１００ａに入射させた。そして、ブラッグ回折角２θを（０００２）回折ピークが現れる角度ωに固定して、試料の角度ωをわずかにスキャンすることによってＸ線回折強度を測定した。具体的には、ブラック回折角２θを２８．８°付近に固定し、試料の角度ωを、２８．５°から２９．１５°まで変化させることにより、それぞれの角度ωにおけるＸ線回折強度を測定した。その後、試料１００ａの＜１１－２０＞方向の位置を０．５μｍステップで移動させて同様の測定を繰り返した。
　図５（ａ）および（ｂ）にその測定結果を示す。図５（ａ）および（ｂ）の縦軸は、試料１００ａにおいて測定を開始した位置からの＜１１－２０＞方向の距離を示している。測定を開始する位置はそれぞれの測定で異なる。横軸は、Ｘ線の入射する方向に対する試料１００ａの角度を示している。図５（ａ）および（ｂ）では、回折強度が強い領域ほど低い明度（黒に近いグレー）で示されている。図５（ａ）は、Ｘ線マイクロビームを＜１－１００＞方向から試料１００ａに入射させて得られた２次元マップを表している。一方、図５（ｂ）は、Ｘ線マイクロビームを＜１１－２０＞方向から試料１００ａに入射させて得られた２次元マップを表している。
　図５（ａ）および（ｂ）では、種結晶領域２４とエアギャップ２５が形成された領域（すなわち選択成長用マスク２３が形成された領域）とが周期的に観測されている。種結晶領域２４では、グレーで示される領域がエアギャップ２５が形成された領域よりも横に広がっており、試料の角度ωを変化させても回折強度が強く維持されている。この結果から、種結晶領域２４ではロッキングカーブの半値幅が大きく広がっていることがわかる。この原因は高い転位密度と基板からの応力にあると考えられる。
　特に注目すべきは、図５（ａ）に示されているように、例えば縦軸の値が６０μｍのときには、明度の低い領域ｄはω＝２８．６５°付近に現れているのに対し、例えば縦軸の値が８０μｍのときには、明度の低い領域ｄはω＝２８．９°付近に現れていることである。このように、明度の低い領域が、試料１００ａ中の位置（縦軸）によって異なる角度ωに現れている（シフトしている）。これにより、試料１００ａ中の位置によって、ロッキングカーブのＸ線回折ピーク角度が大きく変化することがわかる。この結果は、エアギャップ２５の上の半導体積層構造に、不均一な歪みが分布することを示している。
　図６（ａ）および（ｂ）は、それぞれ、半導体積層構造をカソードルミネッセンスで評価した結果を表す写真である。図６（ａ）は、図２（ａ）に示す半導体積層構造１００におけるＩｎ含有層３５の代わりにＧａＮ層が形成された構造の評価結果を示し、図６（ｂ）は、半導体積層構造１００におけるＩｎ含有層３５の代わりにＩｎＧａＮ層が形成された構造の評価結果を示す。なお、この評価は、半導体積層構造１００のうちコンタクト層４０以外の層が設けられた状態のものを用いて行なわれた。評価の発光波長は４００ｎｍであった。
　図６（ａ）および図６（ｂ）では、発光強度のむらが観測されており、ＥＬＯ法によって結晶成長させたＧａＮ系半導体結晶では面内に不均一な歪みが分布していることがわかる。言い換えると、本願発明者は、ＧａＮ系半導体結晶の貫通転位を低減させる方法として有効なＥＬＯ法において新たな課題が存在することを見出した。この不均一な歪みが生じる正確な原因は現在わからないが、結晶の横方向成長が進行して結晶が結合する際に生じる強い圧縮応力によるものと推論される。この不均一な歪みの発生を避けようとすれば、ＥＬＯ法を用いずにＧａＮ系半導体結晶成長を行うことになるが、そうすると、貫通転位を軽減できないという問題が復帰する。
　ＧａＮ系発光素子１００における層構成を典型的な例から大きく変化させて、ＥＬＯ法を用いても不均一な歪みが発生しないような条件を見つけ出すことができるかもしれない。しかし、その場合、層構成を大きく変化させたがゆえに、ＧａＮ系半導体発光素子の所望の特性を発揮させるのが困難になったり、あるいは、ＧａＮ系半導体発光素子の寿命や信頼性に問題が生じるおそれが生じる。
　本願発明者はそのような考察から、図２（ａ）に示すように、ＡｌdＧａeＮ層３６にＩｎ含有層３５を意図的に設けることによって、不均一な歪みの発生を防止できることを見出した。図７は、図２（ａ）に示す構造をカソードルミネッセンスで評価した結果を示す写真である。
　図７の写真中の左側の画像の乱れは画像処理のエラーであり、歪みによるものではない。図７の写真中の右側を見てわかるとおり、Ｉｎ含有層３５を含む本実施形態の構成では、図６（ａ）および（ｂ）よりも、発光強度のむらが少ない。この結果から、本実施形態では、図６（ａ）および（ｂ）で見られた不均一な歪みの発生が防止されていることがわかる。
　図８は、本実施形態の窒化物系半導体発光素子１００のロッキングカーブ測定結果を示している。図８は、図５（ａ）と同様に、Ｘ線マイクロビームを＜１－１００＞方向から試料に入射させて得られた２次元マップを表している。
　図８では縦軸の１目盛りは０．５μｍであり、図５（ａ）および（ｂ）の１目盛り（５μｍ）よりも小さい。したがって、分布のずれは図５よりも図８のほうで大きく表示されるはずである。しかしながら、図８では、試料中の位置（縦軸に示す位置）にかかわらずグレーで示される領域の幅がほぼ一定であるため、ロッキングカーブの半値幅はほぼ一定である。これにより、結晶内の原子間距離がほぼ一定であることがわかる。また、グレーで示される領域はほぼ一定の角度ωに現れてシフトしていない。これにより、歪の強度の平均値がほぼ一定であることがわかる。これらの結果から、図８に示す試料では、面内の位置による歪のばらつきが小さいことがわかる。
　本実施形態によれば、ＡｌdＧａeＮ層３６の一部にＩｎ含有層３５が形成されていることにより、窒化物系半導体発光素子１００における不均一な歪みが抑制され、さらに、不均一な歪みに起因する結晶欠陥が低減される。その結果、面内の不均一な発光を解消することができる。
　次に、本実施形態の効果を説明する。本実施形態では、図２（ａ）等に示すように、エアギャップ２５の上にＡｌxＧａyＩｎzＮ結晶層３０を横方向成長させているため、ＡｌxＧａyＩｎzＮ結晶層３０には転位の密度の粗密が存在し、面内で歪量の分布が存在する。
　図９（ａ）に示すように、例えばＡｌxＧａyＩｎzＮ結晶層３０における領域８０では引っ張り歪が生じており、それ以外の領域８１には圧縮歪が生じている。そのＡｌxＧａyＩｎzＮ結晶層３０の上に、ＩｎＧａＮ量子井戸構造を有する活性層３２およびＡｌdＧａeＮ層（オーバーフロー抑制層）３６を成長させる。本願発明者は、図９（ｂ）に示すように、活性層３２、ＡｌdＧａeＮ層３６や下地（ＡｌxＧａyＩｎzＮ結晶層３０）の歪の複雑なバランスによって、面内の歪のムラが発生することを見出した。そして、この歪のムラが面内の発光不均一性を生じさせ、量子効率の低下を招くことを見出した。本願発明者は、この歪のバランスに着目し、ＡｌdＧａeＮ層３６内の活性層３２に近い領域にＩｎを添加することにより、図９（ｃ）に示すように歪のムラが抑制され、量子効率が向上することを見出した。
　次に、図面を用いて、従来の歪の課題に対するアプローチと本実施形態の歪に対するアプローチとの違いについて説明する。図１０（ａ）、（ｂ）は、従来において歪の課題を解決するアプローチを示す。図１０（ａ）に示す構成では、基板８６の上に設けられた半導体層８５が圧縮歪を有する。この圧縮歪を低減するために、従来では、図１０（ｂ）に示すように、基板８６の上にバッファー層８７を形成した後に、半導体層８５を形成するアプローチが採用されていた。バッファー層８７としては、例えば、基板８６の格子定数と半導体層８５の格子定数との間の格子定数を有する層を用いる。このアプローチによると、バッファー層８７を挿入することにより、半導体層８５の格子の緩和が起こり、圧縮歪みが低減される。しかしながら、バッファー層８７近傍においてミスフィット転位などの結晶欠陥が生じるため、バッファー層８７の上に形成される半導体層８５の結晶性も低下してしまう。
　図１１（ａ）、（ｂ）は、本実施形態において歪の課題を解決するアプローチを示す。図１１（ａ）に示すように、本実施形態では、基板８９の上に設けられた半導体積層構造８８が不均一な歪を有する。この不均一な歪を均一化するために、本実施形態では、半導体積層構造８８内のオーバーフロー抑制層にＩｎを添加している（図１１（ｂ））。
　以上に述べたように、従来では一方向への歪をアプローチの対象としているのに対して、本実施形態では、不均一な歪をアプローチの対象としている。また、従来では、歪を低減しているのに対して、本実施形態では、歪を低減するのではなく、不均一な歪を均一化している。このような点で、本実施形態のアプローチは従来のアプローチと相違する。
　図１２（ａ）、（ｂ）は、ＡｌdＧａeＮ層３６中にドープされたＩｎ濃度（すなわち、Ｉｎ含有層３５のＩｎ濃度）をＳＩＭＳ（二次イオン分析法）で測定した結果を示している。グラフ中の縦軸は原子濃度を、横軸は最表面からの深さを示している。
　図１２（ａ）は、濃度を変化させてＩｎをドープした例を示している。表面からの深さが０．５μｍよりも深い領域では、濃度１．０×１０17原子／ｃｍ3のＩｎがドープされ、表面からの深さ０．５μｍ付近の領域では、表面に向かって徐々にＩｎ濃度が減少され、最終的にはＩｎ濃度はほぼゼロになっている。Ｉｎがドープされている領域のうち１×１０16ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下の濃度のＩｎが含まれている領域がＩｎ含有層３５である。一方、図１２（ｂ）は、Ｉｎの濃度を変化させずに、１．０×１０17原子／ｃｍ3のＩｎのドープをした例を示している。なお、これらの例におけるＡｌdＧａeＮ層３６中のアルミニウムの濃度は、１．０×１０19原子／ｃｍ3以上１．０×１０20原子／ｃｍ3以下である。図１２（ａ）に示すように濃度を変化させてＩｎをドープすれば、歪みの緩和が緩やかになるため、欠陥の発生がさらに抑制される。このように、本実施形態では、濃度を変化させてＩｎをドープすることが特に好ましい。
　次に、図１３（ａ）および（ｂ）を参照しながらＧａＮ系半導体発光素子の発光寿命について説明する。図１３（ａ）は、図２（ａ）に示す半導体積層構造１００におけるＩｎ含有層３５の代わりにＧａＮ層が形成された構造（後述する比較例１）の評価結果を示す。図１３（ｂ）は、図１２（ｂ）に示すＩｎ含有層３５を含む構造（後述する本実施形態）の評価結果を示す。図１３（ａ）および（ｂ）の縦軸は発光強度（任意単位）を示し、横軸は遅延時間（ｎｓ）を示している。図１３（ａ）は比較例の発光素子を用いて測定した結果であり、その発光寿命は０．０９５ｎｓである。一方、図１３（ｂ）は本実施形態の発光素子を用いて測定した結果であり、その発光寿命は０．１９ｎｓである。このように、本実施形態によれば、発光寿命も延びることがわかった。発光寿命が長いということは、欠陥などによって生じる非発光再結合中心が少ないことを意味する。この結果から、本実施形態では、不均一な歪みが低減される結果、それに起因する欠陥発生が抑制でき、結晶性が向上していることが確認される。
　さらに、図１４を参照しながら、ＧａＮ系半導体発光素子の発光効率について説明する。図１４は発光効率を測定した結果を示す表である。表の中の発光効率の値は比較例１の３８３ｎｍ励起の場合の効率を１として規格化して示している。この測定では、波長選択励起を行っており、３８３ｎｍ励起の測定結果は井戸層の品質を示し、３６６ｎｍ励起の測定結果は界面の品質を示す。比較例１は、ＡｌdＧａeＮ層３６中にＩｎ含有層３５が形成されておらず、Ｉｎ含有層３５に代えてＧａＮ層が形成されている構造を有する。比較例２は、Ｉｎ含有層３５に代えてＩｎＧａＮ層が形成されている構造を有する。比較例２におけるＩｎＧａＮ層のＩｎ組成は２％であり、その組成式はＩｎ0.02Ｇａ0.98Ｎである。Ｉｎ0.02Ｇａ0.98Ｎには、少なくとも２．０×１０19原子／ｃｍ3以上のＩｎが含まれる。本実施形態は、濃度を変化させずにＩｎをドープした図１２（ｂ）に示すようなＩｎ含有層３５を有する。
　図１４に示すように、比較例１では、井戸層の品質および界面の品質が悪く、比較例２で、界面の品質はやや良質であるが、井戸層の品質が悪い。一方、本実施形態では、界面の品質も井戸層の品質も良好であることがわかる。このように、本実施形態は、発光効率の点でも優れている。
　さらに、本実施形態の窒化物系半導体発光素子によれば、動作電圧Ｖｏｐを従来よりも約１Ｖ低減させることができるため、消費電力を低減できることがわかった。
　次に、図１５から図２０を参照しながら、本実施形態の窒化物系半導体発光素子１００の製造方法を説明する。
　まず、図１５（ａ）に示すように、基板１０を用意する。本実施形態では、基板１０として、サファイア基板を用いる。基板１０としては、サファイア基板の他、例えば、酸化ガリウム、ＳｉＣ基板、Ｓｉ基板、ＧａＮ基板などを用いることができる。本実施形態では、基板１０の上に、ＭＯＣＶＤ（Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により結晶層を順次形成していく。
　次に、図１５（ｂ）に示すように、基板１０の上にＡｌuＧａvＩｎwＮ層２０を形成する。ＡｌuＧａvＩｎwＮ層２０として、例えば、厚さ３μｍのＧａＮを形成する。ＧａＮを形成する場合には、サファイア基板１０の上に、５００℃でＴＭＧ（Ｇａ（ＣＨ3）3）とＮＨ3とを供給することによってＧａＮ低温バッファ層を堆積した後、１１００℃まで昇温する。次いで、ＴＭＧおよびＮＨ3を供給する。
　次に、図１５（ｃ）に示すように、ＡｌuＧａvＩｎwＮ層２０の表面をエッチングすることによって、ＡｌuＧａvＩｎwＮ層２０の一部に溝（リセス）２２を形成する。このエッチングとしては、例えば、塩素系ドライエッチングを行なう。溝２２は、例えば、＜１－１００＞方向に平行な方向に延び、＜１１－２０＞方向に周期的に配置されたストライプ形状を有している。ストライプの周期は、例えば１５μｍとする。なお、ＬＥＤを形成する場合には、溝２２の平面形状は正方形や長方形や六角形などであってもよく、その間隔は２μｍ以上であることが好ましい。
　次に、図１６（ａ）に示すように、溝２２の表面に、例えばＳｉＮxからなる選択成長用マスク２３を形成する。選択成長用マスク２３の厚さは、例えば、０．２μｍである。
　次に、図１６（ｂ）に示すように、ＡｌxＧａyＩｎzＮ結晶層３０を形成する。ＡｌxＧａyＩｎzＮ結晶層３０として、例えば、厚さ５μｍのｎ型ＧａＮを形成する。この場合には、選択成長用マスク２３によって覆われた部分とＡｌuＧａvＩｎwＮ層２０が露出した部分とを有する基板を１１００℃に加熱しながら、ＴＭＧおよびＮＨ3を供給する。これにより、ＡｌuＧａvＩｎwＮ層２０が露出した種結晶領域２４を種結晶として、ｎ型のＧａＮが横方向に成長する。溝２２の両側の種結晶領域２４から横方向に成長したＡｌxＧａyＩｎzＮ結晶層３０は溝２２上で合体し、溝２２はエアギャップ２５となる。
　なお、エアギャップ２５を形成すると、ＡｌxＧａyＩｎzＮ結晶層３０と選択成長用マスク２３とを接触させずにすむため、界面ストレスが抑制され、ＡｌxＧａyＩｎzＮ結晶層３０の結晶軸の傾きが小さくなる。その結果、ＡｌxＧａyＩｎzＮ結晶層３０の転位密度が低くなるという利点がある。しかしながら、必ずしもエアギャップ２５は形成されなくてもよく、選択成長用マスク２３の上にＡｌxＧａyＩｎzＮ結晶層３０が接触していてもよい。
　次に、図１７（ａ）に示すように、ＡｌxＧａyＩｎzＮ結晶層３０の上に、活性層３２を形成する。この例では、活性層３２は、厚さ３ｎｍのＧａ0.9Ｉｎ0.1Ｎ井戸層と、厚さ６ｎｍのＧａＮバリア層が交互に積層された厚さ２１ｎｍのＧａＩｎＮ／ＧａＮ多重量子井戸（ＭＱＷ）構造を有している。Ｇａ0.9Ｉｎ0.1Ｎ井戸層を形成する際には、Ｉｎの取り込みを行うために、成長温度を８００℃に下げることが好ましい。
　次に、図１７（ｂ）に示すように、活性層３２の上に、例えば厚さ３０ｎｍのアンドープＧａＮ層３４を堆積する。
　次いで、図１８（ａ）に示すように、アンドープＧａＮ層３４の上に、ＡｌdＧａeＮ層３６の一部としてＩｎ含有層３５を形成する。Ｉｎ含有層３５として、例えば、ＴＭＧ、ＮＨ3、ＴＭＡ、ＴＭＩおよびｐ型不純物としてＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）を供給することにより、厚さ７０ｎｍのＩｎドープｐ－Ａｌ0.14Ｇａ0.86Ｎを形成する。Ｉｎ含有層３５の厚さは、不均一な歪みを抑制する効果を引き出すため、１０ｎｍ以上１００ｎｍ以下であることが好ましい。
　この不均一な歪みを抑制する効果は、活性層３２に内在する格子歪みとＩｎ含有層３５に内在する格子歪みとのバランスが保たれることにより生じていると推測される。したがって、不均一な歪みを抑制するためには、Ｉｎ含有層３５が、活性層３２の歪みに影響を及ぼすことが可能な歪みエネルギーを有する必要がある。一般に、歪みのエネルギーは膜厚と共に増加する。Ｉｎ含有層３５の厚みが１０ｎｍ以上であればＩｎ含有層３５の歪みのエネルギーが活性層３２に影響を及ぼし、Ｉｎ含有層３５の厚みが３０ｎｍ以上になれば、Ｉｎ含有層３５が活性層３２に与える歪みのエネルギーの影響が十分に大きくなることが弾性計算からも得られている。しかし、Ｉｎ含有層３５の厚みが１００ｎｍよりも大きくなると、構成要素としてＩｎを含む層と同じような過度の歪みエネルギーが生じてしまい効果が低減することから、Ｉｎ含有層３５の厚さは１００ｎｍ以下であることが好ましい。
　Ｉｎ含有層３５のＩｎドープｐ－Ａｌ0.14Ｇａ0.86Ｎは、低温（例えば８０５℃以上９１０℃以下）で成長させることが好ましい。このような低温で成長させることにより、Ｉｎの供給モル量を小さく保つことができる。さらに、Ｉｎを供給しながらＡｌＧａＮ層の成長を開始し、時間の経過と共に成長温度を低温から高温に上げていくと結晶性が向上することが本願発明者の検討により見出された。この場合には、例えば、９１０℃から成長を開始し、９４０℃まで昇温させるとよい。
　本実施形態では、図１２（ａ）に示すように、濃度を変化させてＩｎをドープしてもよいし、図１２（ｂ）に示すように、濃度を変化させずにＩｎをドープしてもよい。濃度を変化させてＩｎをドープする場合には、例えば、成長の開始時には１．０×１０17原子／ｃｍ3（グラフ中では、１Ｅ＋１７）のＩｎをドープし、表面からの深さが０．５μｍ付近になると徐々にＩｎ濃度を減少させ、最終的にはＩｎ濃度をほぼゼロにする。または、供給するＩｎの量を変化させるのではなく、一律な濃度でＩｎを供給しながら、成長温度を低温から高温に上げていくことによってＩｎ取り込みを徐々に減少させてＩｎ濃度を変化させてもよい。このように、濃度を変化させる場合には、Ｉｎ濃度が１×１０16ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下の領域をＩｎ含有層３５と呼ぶ。なお、不均一な歪をより顕著に抑制するという観点から、Ｉｎ含有層３５のＩｎ濃度は、１×１０16ａｔｍｓ／ｃｍ3以上８×１０18ａｔｍｓ／ｃｍ3以下であることが好ましい。
　本実施形態のＩｎ含有層３５におけるＩｎ濃度はドーピング程度であり、このＩｎ濃度は、結晶の構成要素としてＩｎを含む場合のＩｎ濃度（１×１０20ｃｍ-3以上であり、例えば、１×１０22ａｔｍｓ／ｃｍ3）よりも低い。
　本実施形態では、各層をエピタキシャル成長させる方法として、ＭＯＣＶＤ法を用いている。このとき、Ｇａの原料としてはＴＭＧを、Ａｌの原料としてはＴＭＡなどの有機金属を用いている。これらの有機金属は恒温槽において温度管理され、恒温槽に水素ガスを導入することによって、そのときの温度、蒸気圧によって決定されるモル数の有機金属が水素ガスに溶け込む。この水素ガスの流量をマスフローコントローラによって制御し、単位時間あたりに基板に到達する有機金属のモル数（原料供給モル量）を制御する。例えば、活性層３２であるＩｎＧａＮ層を成長させる場合、すなわち結晶の構成要素としてＩｎを供給する場合には、比較的多くのＩｎを供給する必要があるため（例えば１．０×１０22原子／ｃｍ3）、例えば１０００ｃｃ／分のマスフローコントローラを用いる。一方、本実施形態におけるＩｎ含有層３５を成長させる場合には、活性層３２を成長させる場合と比較して必要なＩｎの量が少ない（例えば１．０×１０17原子／ｃｍ3）。そのため、１０００ｃｃ／分のマスフローコントローラを用いるとＩｎの供給量の制御が困難になる。Ｉｎ含有層３５を形成するためにＩｎの供給量を的確に制御するためには、１０ｃｃ／分のマスフローコントローラを用い、活性層３２を形成する場合よりも恒温層の温度を低温に設定することが好ましい。このように、Ｉｎ含有層３５を成長させるためには、１ラインとマスフローコントローラとを製造装置に設け、各層の成長を行うことが好ましい。
　次に、図１８（ｂ）に示すように、Ｉｎのドーピングを停止して、ＴＭＡ、ＴＭＧ、ＮＨ3、Ｃｐ２Ｍｇの供給を続けることにより、Ｉｎ含有層３５の上にｐ－Ａｌ0.14Ｇａ0.86Ｎを形成する。これにより、Ｉｎ含有層３５およびｐ－Ａｌ0.14Ｇａ0.86Ｎを有するＡｌdＧａeＮ層３６が形成される。ＡｌdＧａeＮ層３６の厚さは、１０ｎｍ以上２００ｎｍ以下であることが好ましい。ＡｌdＧａeＮ層３６の厚さが１０ｎｍ未満であれば電子のオーバーフローを十分に抑制することができず、２００ｎｍ以上であれば活性層３２等に与える歪が大きくなりすぎる。また、Ｉｎ含有層３５の厚さは、ＡｌdＧａeＮ層３６全体の厚さの半分以下であることが好ましい。これにより、電子のオーバーフロー抑制効果を維持しつつ、不均一な歪の発生を抑制することができる。
　次に、図１９に示すように、ＡｌdＧａeＮ層３６の上に、例えば厚さ０．５μｍのｐ型のＧａＮ層３８を堆積する。ＧａＮ層３８を形成する際には、ｐ型不純物としてＣｐ２Ｍｇを供給する。その後、ＧａＮ層３８の上に、ｐ+－ＧａＮからなるコンタクト層４０を形成する。
　その後、図２０（ａ）に示すように、塩素系ドライエッチングを行なうことにより、コンタクト層４０、ＧａＮ層３８、ＡｌdＧａeＮ層３６、Ｉｎ含有層３５、アンドープＧａＮ層３４および活性層３２の一部を除去して、ＡｌxＧａyＩｎzＮ結晶層３０のｎ型電極形成領域３０ａを露出させる。次いで、ｎ型電極形成領域３０ａの上に、ｎ型電極４２として、Ｔｉ／Ｐｔ層を形成する。さらに、コンタクト層４０の上は、Ｐｄ／Ｐｔからなるｐ型電極４１を形成する。
　その後、図２０（ｂ）に示すように、レーザリフトオフ、エッチング、研磨などの方法を用いて、基板１０、ＡｌuＧａvＩｎwＮ層２０、ＡｌxＧａyＩｎzＮ結晶層３０の一部までを除去してもよい。このとき、基板１０のみを除去してもよいし、基板１０およびＡｌuＧａvＩｎwＮ層２０のみを除去してもよい。もちろん、基板１０、ＡｌuＧａvＩｎwＮ層２０、ＡｌxＧａyＩｎzＮ結晶層３０を除去せずに残してもよい。以上の工程により、本実施形態の窒化物系半導体発光素子１００が形成される。
　本実施形態の窒化物系半導体発光素子１００において、ｎ型電極４２とｐ型電極４１との間に電圧を印加すると、ｐ型電極４１から活性層３２に向かって正孔が、ｎ型電極４２から活性層３２に向かって電子が注入され、例えば４５０ｎｍ波長の発光が生じる。
　なお、本実施形態では、ＡｌdＧａeＮ層３６におけるＡｌ組成を１４原子％、ＩｎＧａＮ層におけるＩｎ組成を１０原子％としているが、他の組成にすることも可能である。加えて、アンドープＧａＮ層３４を設けずに、活性層３２の上に、直接Ｉｎ含有層３５およびｐ－ＡｌdＧａeＮ層３６を形成してもよい。
　（実施形態３）
　以下、図２１を参照しながら本発明による窒化物系半導体発光素子の第３の実施形態を説明する。
　本実施形態の窒化物系半導体発光素子２００は、図２１に示すように、ＧａＮ基板６０と、ＧａＮ基板６０の上に形成された半導体積層構造７０とを有する。
　本実施形態のＧａＮ基板６０は、ＥＬＯ法を行なうことによって形成されている。ＧａＮ基板６０を得るためには、例えば、サファイア基板（図示せず）の上の一部をシリコン酸化膜等からなるマスクで覆い他部を露出させた状態で、ＧａＮ基板用のＧａＮ層を厚く形成すればよい。この方法では、ＧａＮ層を形成した後にサファイア基板を除去する。または、サファイア基板の上に形成されたＧａＮ層の上に網目状のチタンを形成し、その上にＧａＮ基板用のＧａＮ層を形成してもよい。この方法では、ＧａＮ層を形成した後に、チタンを境界として下地を分離する。
　本実施形態では、ＧａＮ基板６０がＥＬＯ法によって形成されているため、ＧａＮ基板６０には不均一な歪みが生じている。
　半導体積層構造７０は、第２の実施形態における半導体積層構造５０と同様の構造を有する。すなわち、ＡｌxＧａyＩｎzＮ結晶層３０の上には、ＡｌaＩｎbＧａcＮ結晶層（ａ＋ｂ＋ｃ＝１，ａ≧０，　ｂ≧０，　ｃ≧０）を含む活性層３２が形成されている。ここで、活性層３２は、窒化物系半導体発光素子２００における電子注入領域である。活性層３２の上には、第２導電型（例えば、ｐ型）のＡｌdＧａeＮ層（ｄ＋ｅ＝１，　ｄ＞０，　ｅ≧０）３６が形成されている。本実施形態のＡｌdＧａeＮ層３６には、Ｍｇがドープされている。本実施形態では、活性層３２とＡｌdＧａeＮ層３６との間に、アンドープのＧａＮ層３４が形成されている。
　そして、ＡｌdＧａeＮ層３６の少なくとも一部にはＩｎ含有層３５が形成されている。図２１では、ＡｌdＧａeＮ層３６の下部にＩｎ含有層３５が配置されているが、Ｉｎ含有層３５は、第１の実施形態と同様に、ＡｌdＧａeＮ層３６のどの位置に形成されていてもよい。
　さらに、Ｉｎ含有層３５を含むＡｌdＧａeＮ層３６の上には、第２導電型（例えば、ｐ型）のＧａＮ層３８が形成されている。ＧａＮ層３８の上には、コンタクト層４０が形成されている。本実施形態のコンタクト層４０は、ｐ+－ＧａＮ層である。
　本実施形態では、Ｉｎ含有層３５を設けることにより、半導体積層構造７０の面内に不均一な歪みが発生するのを抑制することができ、さらに、不均一な歪みに起因する結晶欠陥が低減される。その結果、面内の不均一な発光を解消することができる。
　さらに、前述したように、非極性ＧａＮでは不均一な歪みがより発生しやすいことから、本実施形態の意義はさらに高くなると考えられる。
　（実施形態４）
　以下、本発明による窒化物系半導体発光素子の第４の実施形態を説明する。
　現在、ＬＥＤやレーザに、非極性面、例えば［１０－１０］方向に垂直なｍ面と呼ばれる（１０－１０）面を表面に有する基板（ｍ面ＧａＮ系基板）を使用することが検討されている。
　ｍ面は、図２２に示されるように、ｃ軸（基本ベクトルｃ）に平行な面であり、ｃ面と直交している。ｍ面は、（１０－１０）面、（－１０１０）面、（１－１００）面、（－１１００）面、（０１－１０）面、（０－１１０）面の総称である。なお、本明細書では、六方晶ウルツ鉱構造のＸ面（Ｘ＝ｃ、ｍ）に垂直な方向にエピタキシャル成長が生じることを「Ｘ面成長」と表現する場合がある。同様に、Ｘ面成長において、Ｘ面を「成長面」と称し、Ｘ面成長によって形成された半導体の層を「Ｘ面半導体層」と称する場合がある。
　図２３（ａ）は、表面がｃ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示し、図２３（ｂ）は、表面がｍ面である窒化物系半導体の断面（基板表面に垂直な断面）における結晶構造を模式的に示す。図２３（ａ）に示すように、ｃ面においては、Ｇａの原子層と窒素の原子層との位置がｃ軸方向に僅かにずれているため、分極が形成される。それに対して、図２３（ｂ）に示すように、ｍ面においてはＧａ原子と窒素原子は同一原子面上に存在するため、ｍ面に垂直な方向に自発分極は発生しない。その結果、ｍ面に垂直な方向に半導体積層構造を形成すれば、活性層にピエゾ電界が発生しない。
　本実施形態の窒化物系半導体発光素子は、図２（ａ）に示す窒化物系半導体発光素子１００と同様に、ＧａＮ基板１０と、ＧａＮ基板１０の上に形成された半導体積層構造５０とを有する。本実施形態の窒化物系半導体発光素子は、ＧａＮ基板１０の表面および半導体積層構造５０の表面が、ｃ面ではなくｍ面であることを特徴とする。本実施形態では、第１の実施形態と同様に、ＧａＮ系基板１０上のＡｌdＧａeＮ層（オーバーフロー抑制層）３６のうち活性層３２に近い領域にＩｎが添加されている。
　ｍ面を表面に有するＧａＮ基板は、ｃ面サファイア基板上にＧａＮ結晶を厚く形成した後に、サファイア基板のｃ面と垂直な面でＧａＮ結晶を切り出すことによって形成することができる。また、ｍ面ＧａＮ基板の上に窒化物系半導体層をエピタキシャル成長させることにより、窒化物系半導体層の表面をｍ面にすることができる。
　本実施形態では、ＧａＮ基板１０および半導体積層構造５０の表面がｍ面であること、および選択成長を行わないこと以外の構成および製造方法は第１の実施形態と同様であるので、ここではその詳細な説明を省略する。
　現状のｍ面ＧａＮ基板の面内には転位密度の分布が存在する。ｍ面ＧａＮ系基板の面内には、例えば、１０5ｃｍ-2から１０6ｃｍ-2の範囲内で転位密度にばらつきが存在する。この転位密度のばらつきに起因してｍ面ＧａＮ基板の面内には不均一な歪が生じている。その結果、このようなｍ面ＧａＮ基板の上に半導体層を形成すると、選択成長を行わなくても、半導体層の面内に不均一な歪が生じる。その結果、ｍ面ＧａＮ基板を用いた半導体素子では、量子効率の低下が生じる。実際にｍ面ＧａＮ基板にＸ線を照射したところ、Ｘ線回折ピークの分離が観測され、その分離の度合いは、ｃ面を表面に有するＧａＮ基板（ｃ面ＧａＮ基板）よりも大きいことが確認された。この結果から、ｍ面ＧａＮ基板では、ｃ面ＧａＮ基板よりもさらに複雑な不均一な歪みが生じることが分かった。従って、ｍ面ＧａＮ基板では、不均一な歪みを低減できるという意義は特に高いと言える。
　図２４は、Ｉｎが添加されたｍ面ＡｌdＧａeＮ層（オーバーフロー抑制層）の室温における発光スペクトルを示すグラフである。比較のため、Ｉｎが添加されていないｍ面ＡｌdＧａeＮ層の室温における発光スペクトルも示す。Ｉｎが添加されたｍ面ＡｌdＧａeＮ層のＩｎ濃度は７×１０17ｃｍ-3である。Ｉｎを添加したサンプルでは、Ｉｎを添加しなかったサンプルと比べて、明らかに発光強度すなわち量子効率が向上していることが分かる。
　図２５は、ｍ面ＡｌdＧａeＮ層（オーバーフロー抑制層）におけるＩｎの添加濃度と室温における発光強度との関係を示す表である。図２５に示すように、３×１０16ｃｍ-3から８×１０18ｃｍ-3までの添加濃度で、Ｉｎを添加しない場合に比べて発光強度が高くなり、量子効率が向上していることが分かる。特に、５×１０16ｃｍ-3から４×１０17ｃｍ-3までの添加濃度の範囲で、量子効率が顕著に向上している。
　以上、好適な実施形態を説明してきたが、こうした記述は本発明の限定事項ではなく、本発明には種々の改変が可能である。
　本発明によれば、不均一な歪みの少ないＧａＮ系半導体発光素子を提供することができる。
　１０　基板
　１１　選択成長層
　１２　窒化物系半導体積層構造
　１３　活性層
　１４　ＡｌdＧａeＮ層
　１５　Ｉｎ含有層
　２０　ＡｌuＧａvＩｎwＮ層
　２２　リセス領域
　２３　選択成長用マスク
　２４　種結晶領域
　２５　エアギャップ
　３０　ＡｌxＧａyＩｎzＮ結晶層
　３２　ＩｎＧａＮ活性層
　３４　アンドープＧａＮ層
　３５　Ｉｎ含有層
　３６　ｐ－ＡｌＧａＮ層
　３８　ＧａＮ層
　４０　コンタクト層
　４１　ｐ型電極
　４２　ｎ型電極
　５０　半導体積層構造
　６０　Ｇａ基板
　７０　半導体積層構造
　８０　引っ張り歪み領域
　８１　圧縮歪み領域
　８５　半導体層
　８６　ＧａＮ基板
　８７　バッファー層
　８８　半導体積層構造
　８９　ＧａＮ基板

Claims (22)

  1. 　窒化物系半導体積層構造を有する窒化物系半導体発光素子であって、
    　前記窒化物系半導体積層構造は、
    　ＡｌaＩｎbＧａcＮ結晶層（ａ＋ｂ＋ｃ＝１，　ａ≧０，　ｂ≧０，　ｃ≧０）を含む活性層と、
    　ＡｌdＧａeＮオーバーフロー抑制層（ｄ＋ｅ＝１，　ｄ＞０，　ｅ≧０）と、
    　ＡｌfＧａgＮ層（ｆ＋ｇ＝１，　ｆ≧０，　ｇ≧０，　ｆ＜ｄ）と
    を含み、
    　前記ＡｌdＧａeＮオーバーフロー抑制層は、前記活性層と前記ＡｌfＧａgＮ層との間に設けられ、
    　前記ＡｌdＧａeＮオーバーフロー抑制層は、濃度が１×１０16ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下のＩｎを含有する層を含む、窒化物系半導体発光素子。
  2. 　前記Ｉｎを含有する層のＩｎ濃度は８×１０18／ｃｍ3以下である、請求項１に記載の窒化物系半導体発光素子。
  3. 　前記Ｉｎを含有する層は、前記ＡｌdＧａeＮオーバーフロー抑制層のうち前記活性層に最も近い位置に配置される、請求項１に記載の窒化物系半導体発光素子。
  4. 　前記Ｉｎを含有する層の厚さは、ＡｌdＧａeＮオーバーフロー抑制層の厚さの半分以下である、請求項１に記載の窒化物系半導体発光素子。
  5. 　選択成長層をさらに備え、
    　前記窒化物系半導体積層構造は前記選択成長層の上に形成され、
    　前記ＡｌdＧａeＮオーバーフロー抑制層は、前記活性層に対して前記選択成長層が位置する側とは反対の側に位置する、請求項１に記載の窒化物系半導体発光素子。
  6. 　前記窒化物系半導体積層構造はｍ面を表面に有する、請求項１に記載の窒化物系半導体発光素子。
  7. 　前記選択成長層は、ＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，　ｕ≧０，　ｖ≧０，　ｗ≧０）の表面においてマスク層に覆われていない領域から成長したＡｌxＧａyＩｎzＮ結晶層（ｘ＋ｙ＋ｚ＝１，　ｘ≧０，　ｙ≧０，　ｚ≧０）である、請求項５に記載の窒化物系半導体発光素子。
  8. 　基板と、
    　前記基板上に形成され、一部がマスク層で覆われた前記ＡｌuＧａvＩｎwＮ層と、
    を有し、
    　前記選択成長層は、前記ＡｌuＧａvＩｎwＮ層の表面において前記マスク層に覆われていない領域と接触している、請求項７に記載の窒化物系半導体発光素子。
  9. 　前記ＡｌuＧａvＩｎwＮ層の表面において前記マスク層に覆われている部分はリセスを形成しており、
    　前記選択成長層は、前記マスク層と接触していない、請求項８に記載の窒化物系半導体発光素子。
  10. 　前記選択成長層は、ＧａＮ基板の少なくとも一部である、請求項５に記載の窒化物系半導体発光素子。
  11. 　前記Ｉｎを含有する層におけるＩｎ濃度は、前記活性層から遠ざかるほど減少している、請求項１から１０のいずれかに記載の窒化物系半導体発光素子。
  12. 　前記活性層と前記ＡｌdＧａeＮオーバーフロー抑制層との間には、アンドープのＧａＮ層が形成されている、請求項１から１１のいずれかに記載の窒化物系半導体発光素子。
  13. 　窒化物系半導体積層構造を有する窒化物系半導体発光素子の製造方法であって、
    　前記窒化物系半導体積層構造のうちの一部として、ＡｌaＩｎbＧａcＮ結晶層（ａ＋ｂ＋ｃ＝１，　ａ≧０，　ｂ≧０，　ｃ≧０）を含む活性層を形成する工程（ａ）と、
    　前記窒化物系半導体積層構造の一部としてＡｌdＧａeＮオーバーフロー抑制層（ｄ＋ｅ＝１，　ｄ＞０，　ｅ≧０）を形成する工程（ｂ）と、
    　前記窒化物系半導体積層構造の一部としてＡｌfＧａgＮ層（ｆ＋ｇ＝１，　ｆ≧０，　ｇ≧０，　ｆ＜ｄ）を形成する工程と
    を包含し、
    　前記工程（ｂ）では、前記ＡｌdＧａeＮオーバーフロー抑制層に、濃度が１×１０16ａｔｍｓ／ｃｍ3以上１×１０19ａｔｍｓ／ｃｍ3以下のＩｎを含有する層を形成する、窒化物系半導体発光素子の製造方法。
  14. 　前記Ｉｎを含有する層のＩｎ濃度は８×１０18／ｃｍ3以下である、請求項１３に記載の窒化物系半導体発光素子の製造方法。
  15. 　前記Ｉｎを含有する層は、前記ＡｌdＧａeＮオーバーフロー抑制層のうち前記活性層に最も近い位置に配置される、請求項１３に記載の窒化物系半導体発光素子の製造方法。
  16. 　前記Ｉｎを含有する層の厚さは、ＡｌdＧａeＮオーバーフロー抑制層の厚さの半分以下である請求項１３に記載の窒化物系半導体発光素子の製造方法。
  17. 　選択成長層をさらに備え、
    　前記工程（ｂ）では、前記活性層に対して前記選択成長層が位置する側とは反対の側に、前記ＡｌdＧａeＮオーバーフロー抑制層を形成する、請求項１３に記載の窒化物系半導体発光素子の製造方法。
  18. 　前記窒化物系半導体積層構造はｍ面を表面に有する、請求項１３に記載の窒化物系半導体発光素子の製造方法。
  19. 　前記工程（ａ）の前に、
    　基板上にＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，　ｕ≧０，　ｖ≧０，　ｗ≧０）を形成する工程（ｃ）と、
    　前記ＡｌuＧａvＩｎwＮ層の一部にマスク層を形成する工程（ｄ）と、
    　前記マスク層が形成された前記ＡｌuＧａvＩｎwＮ層に対して原料を供給することにより、前記ＡｌuＧａvＩｎwＮ層のうち前記マスク層に覆われていない部分を種結晶としてＡｌxＧａyＩｎzＮ結晶層（ｘ＋ｙ＋ｚ＝１，　ｘ≧０，　ｙ≧０，　ｚ≧０）を成長させて、前記選択成長層を形成する工程（ｅ）とをさらに包含し、
    　前記工程（ｅ）では、前記ＡｌxＧａyＩｎzＮ結晶層の少なくとも一部を横方向に成長させることにより、前記マスク層を覆う前記選択成長層を形成する、請求項１７に記載の窒化物系半導体発光素子の製造方法。
  20. 　前記工程（ｄ）では、前記ＡｌuＧａvＩｎwＮ層にリセスを形成し、前記リセスの底面にマスク層を形成し、
    　前記工程（ｅ）では、前記マスク層の上に空気層を挟んで前記選択成長層を成長させる、請求項１９に記載の窒化物系半導体発光素子の製造方法。
  21. 　前記工程（ｂ）の後に、前記基板の少なくとも一部を除去する工程をさらに包含する、請求項１９または２０に記載の窒化物系半導体発光素子の製造方法。
  22. 　前記選択成長層としてＧａＮ基板を用意する工程と、
    　前記ＧａＮ基板上に、前記窒化物系半導体積層構造の一部としてＡｌuＧａvＩｎwＮ層（ｕ＋ｖ＋ｗ＝１，　ｕ≧０，　ｖ≧０，　ｗ≧０）を形成する工程とをさらに包含する、請求項１７に記載の窒化物系半導体発光素子の製造方法。
PCT/JP2009/004415 2008-09-09 2009-09-07 窒化物系半導体発光素子およびその製造方法 WO2010029720A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US12/739,972 US8785965B2 (en) 2008-09-09 2009-09-07 Nitride-based semiconductor light-emitting device and method for fabricating the same
CN2009801009316A CN102084504B (zh) 2008-09-09 2009-09-07 氮化物类半导体发光元件及其制造方法
JP2009553854A JP4510931B2 (ja) 2008-09-09 2009-09-07 窒化物系半導体発光素子およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-231456 2008-09-09
JP2008231456 2008-09-09

Publications (1)

Publication Number Publication Date
WO2010029720A1 true WO2010029720A1 (ja) 2010-03-18

Family

ID=42004984

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/004415 WO2010029720A1 (ja) 2008-09-09 2009-09-07 窒化物系半導体発光素子およびその製造方法

Country Status (4)

Country Link
US (1) US8785965B2 (ja)
JP (2) JP4510931B2 (ja)
CN (1) CN102084504B (ja)
WO (1) WO2010029720A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145309A1 (ja) * 2010-05-18 2011-11-24 パナソニック株式会社 半導体チップおよびその製造方法
CN102420278A (zh) * 2010-09-28 2012-04-18 三星电子株式会社 半导体器件及其制造方法
US8575729B2 (en) 2010-05-18 2013-11-05 Panasonic Corporation Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method
WO2014054284A1 (ja) * 2012-10-05 2014-04-10 パナソニック株式会社 窒化物半導体構造、積層構造、および窒化物半導体発光素子

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2226853B1 (en) 2008-11-06 2014-02-26 Panasonic Corporation Nitride semiconductor element and method for manufacturing the same
US8071401B2 (en) * 2009-12-10 2011-12-06 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
CN102511085A (zh) * 2009-12-25 2012-06-20 松下电器产业株式会社 氮化物系半导体元件及其制造方法
US8748932B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device having curved top surface with fine unevenness
JP5361925B2 (ja) * 2011-03-08 2013-12-04 株式会社東芝 半導体発光素子およびその製造方法
EP2837021A4 (en) * 2012-04-13 2016-03-23 Tandem Sun Ab MANUFACTURING A SEMICONDUCTOR DEVICE
KR102335105B1 (ko) 2014-11-14 2021-12-06 삼성전자 주식회사 발광 소자 및 그의 제조 방법
CN105415764A (zh) * 2015-12-04 2016-03-23 东莞友联建筑材料有限公司 一种石英石复合板及其生产工艺
DE102017121484A1 (de) * 2017-06-21 2018-12-27 Osram Opto Semiconductors Gmbh Halbleiterkörper und Verfahren zur Herstellung eines Halbleiterkörpers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076519A (ja) * 2000-08-30 2002-03-15 Fujitsu Ltd 半導体レーザ
JP2002198314A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法及びそれを用いた窒化物半導体素子
JP2004063537A (ja) * 2002-07-25 2004-02-26 Sony Corp 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP2008198952A (ja) * 2007-02-15 2008-08-28 Rohm Co Ltd Ｉｉｉ族窒化物半導体発光素子

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3857467B2 (ja) 1999-07-05 2006-12-13 独立行政法人科学技術振興機構 窒化ガリウム系化合物半導体とその製造方法
JP2001097800A (ja) 1999-09-30 2001-04-10 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子
JP2001308462A (ja) 2000-04-21 2001-11-02 Matsushita Electric Ind Co Ltd 窒化物半導体素子の製造方法
JP2002141552A (ja) 2000-10-31 2002-05-17 Ricoh Co Ltd ３族窒化物半導体、半導体基板、該半導体を用いたレーザおよび半導体装置
JP3864735B2 (ja) * 2000-12-28 2007-01-10 ソニー株式会社 半導体発光素子およびその製造方法
JP4609917B2 (ja) 2002-04-18 2011-01-12 昭和電工株式会社 窒化アルミニウムガリウム層の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子
JP2003332697A (ja) 2002-05-09 2003-11-21 Sony Corp 窒化物半導体素子及びその製造方法
CN1324772C (zh) * 2002-06-19 2007-07-04 日本电信电话株式会社 半导体发光器件
JP4206086B2 (ja) * 2004-08-03 2009-01-07 住友電気工業株式会社 窒化物半導体発光素子および窒化物半導体発光素子を製造する方法
KR100580751B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2007066981A (ja) * 2005-08-29 2007-03-15 Toshiba Corp 半導体装置
JP5232970B2 (ja) * 2006-04-13 2013-07-10 豊田合成株式会社 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
EP2034524A1 (en) 2006-05-26 2009-03-11 Rohm Co., Ltd. Nitride semiconductor light emitting element
JP2008034822A (ja) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd 半導体発光素子
JP2008124060A (ja) * 2006-11-08 2008-05-29 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008258503A (ja) * 2007-04-06 2008-10-23 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
JP2009239075A (ja) 2008-03-27 2009-10-15 Rohm Co Ltd 発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076519A (ja) * 2000-08-30 2002-03-15 Fujitsu Ltd 半導体レーザ
JP2002198314A (ja) * 2000-12-25 2002-07-12 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法及びそれを用いた窒化物半導体素子
JP2004063537A (ja) * 2002-07-25 2004-02-26 Sony Corp 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP2008198952A (ja) * 2007-02-15 2008-08-28 Rohm Co Ltd Ｉｉｉ族窒化物半導体発光素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145309A1 (ja) * 2010-05-18 2011-11-24 パナソニック株式会社 半導体チップおよびその製造方法
JP4932976B2 (ja) * 2010-05-18 2012-05-16 パナソニック株式会社 半導体チップおよびその製造方法
CN102473599A (zh) * 2010-05-18 2012-05-23 松下电器产业株式会社 半导体芯片及其制造方法
US8399962B2 (en) 2010-05-18 2013-03-19 Panasonic Corporation Semiconductor chip and process for production thereof
US8575729B2 (en) 2010-05-18 2013-11-05 Panasonic Corporation Semiconductor chip with linear expansion coefficients in direction parallel to sides of hexagonal semiconductor substrate and manufacturing method
CN102420278A (zh) * 2010-09-28 2012-04-18 三星电子株式会社 半导体器件及其制造方法
US9449817B2 (en) 2010-09-28 2016-09-20 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same
WO2014054284A1 (ja) * 2012-10-05 2014-04-10 パナソニック株式会社 窒化物半導体構造、積層構造、および窒化物半導体発光素子
US9324913B2 (en) 2012-10-05 2016-04-26 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor structure, multilayer structure, and nitride semiconductor light-emitting element

Also Published As

Publication number Publication date
US8785965B2 (en) 2014-07-22
CN102084504B (zh) 2013-07-17
JPWO2010029720A1 (ja) 2012-02-02
US20100244063A1 (en) 2010-09-30
JP4510931B2 (ja) 2010-07-28
JP2010135848A (ja) 2010-06-17
CN102084504A (zh) 2011-06-01
JP4510934B2 (ja) 2010-07-28

Similar Documents

Publication Publication Date Title
JP4510934B2 (ja) 窒化物系半導体発光素子およびその製造方法
JP5559814B2 (ja) 窒化物系半導体発光ダイオードおよびその製造方法
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
US7973322B2 (en) Nitride semiconductor light emitting device and method for forming the same
US9147804B2 (en) Nitride semiconductor light-emitting element and light source including the nitride semiconductor light-emitting element
EP2264743A1 (en) Group iii nitride semiconductor element and epitaxial wafer
US10665753B2 (en) Vertical-type ultraviolet light-emitting diode
US20110212560A1 (en) Method for fabricating nitride semiconductor light emitting device and method for fabricating epitaxial wafer
US20130234110A1 (en) Gallium nitride based compound semiconductor light-emitting element and method for fabricating the same
JP2009200337A (ja) Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法
JP2016088803A (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板およびその製造方法、ならびにｉｉｉ族窒化物半導体発光素子
WO2011024385A1 (ja) 窒化ガリウム系化合物半導体発光素子
TW201115784A (en) Nitride-based semiconductor light-emitting element
TW202023066A (zh) Iii族氮化物半導體發光元件及其製造方法
WO2014054284A1 (ja) 窒化物半導体構造、積層構造、および窒化物半導体発光素子
WO2010100699A1 (ja) 窒化物半導体の結晶成長方法および半導体装置の製造方法
JP2018065733A (ja) 半導体基板、半導体発光素子および灯具
TW201320392A (zh) 氮化物半導體發光元件、及氮化物半導體發光元件之製造方法
TW201306307A (zh) Ｉｉｉ族氮化物半導體發光元件、及ｉｉｉ族氮化物半導體發光元件之製作方法
WO2012098850A1 (ja) 窒化ガリウム系化合物半導体発光素子および当該発光素子を備える光源
JP7422496B2 (ja) 構造体、光デバイス、光デバイスの製造方法、構造体の製造方法
KR102553985B1 (ko) Ⅲ족 질화물 반도체
WO2020075849A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2009266963A (ja) 窒化物系発光素子、及び半導体発光素子を製造する方法
US11631785B2 (en) Group-III nitride laminated substrate and semiconductor light-emitting element

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980100931.6

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2009553854

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12739972

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09812869

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 102/CHENP/2011

Country of ref document: IN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09812869

Country of ref document: EP

Kind code of ref document: A1