CN102326267B - 氮化物系半导体发光元件及其制造方法 - Google Patents

氮化物系半导体发光元件及其制造方法 Download PDF

Info

Publication number
CN102326267B
CN102326267B CN201080008160.0A CN201080008160A CN102326267B CN 102326267 B CN102326267 B CN 102326267B CN 201080008160 A CN201080008160 A CN 201080008160A CN 102326267 B CN102326267 B CN 102326267B
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
face
gan
overflows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080008160.0A
Other languages
English (en)
Other versions
CN102326267A (zh
Inventor
横川俊哉
加藤亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102326267A publication Critical patent/CN102326267A/zh
Application granted granted Critical
Publication of CN102326267B publication Critical patent/CN102326267B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种氮化物系半导体发光元件及其制造方法。本发明的氮化物系半导体发光元件是具有氮化物系半导体层叠结构(50a)的氮化物系半导体发光元件，氮化物系半导体层叠结构(50a)包括：包含AlaInbGacN结晶层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层(32)；AldGaeN溢出抑制层(36)(d+e＝1，d＞0，e≥0)；和AlfGagN层(38)(f+g＝1，f≥0，g≥0，f＜d)，AldGaeN溢出抑制层(36)设置在活性层(32)与AlfGagN层(38)之间，AldGaeN溢出抑制层(36)包括含有浓度在1×1016atms/cm3以上且8×1018atms/cm3以下的In的层(35)。氮化物系半导体层叠结构(50a)的主面的法线与m面的法线形成的角度在1°以上且5°以下。

Description

氮化物系半导体发光元件及其制造方法
技术领域
本发明涉及氮化物系半导体发光元件及其制造方法。本发明特别是涉及从期待在显示、照明及光信息处理领域等中应用的紫外光到蓝色、绿色、橙色及白色等所有可见光区域的波段的发光二极管、激光二极管等GaN系半导体发光元件。
背景技术
作为V族元素具有氮(N)的氮化物半导体由于其带隙的大小，有望被作为短波长发光元件的材料。其中，正在广泛进行氮化镓系化合物半导体(GaN系半导体：AlxGayInzN(0≤x、y、z≤1，x+y+z＝1))的研究，蓝色发光二极管(LED)、绿色LED以及以GaN系半导体为材料的半导体激光器也正在被实用化(例如，参照专利文献1、2)。
在使用GaN系半导体制作半导体元件的情况下，作为使GaN系半导体结晶生长的基板，例如，使用蓝宝石基板、SiC基板、Si基板等。但是，无论使用哪一种基板，都很难在基板与GaN系半导体结晶之间实现晶格匹配(共格生长)。结果，在GaN系半导体结晶内，大多情况下会产生位错(刃型位错、螺旋位错、混合位错)，例如，在使用了蓝宝石基板或SiC基板的情况下，会以约1×109cm-2程度的密度形成位错。结果，若是半导体激光器，则会引起阈值电流的增大或可靠性的降低，若是LED，则会引起功耗的增大或效率或者可靠性的降低。此外，在已知的GaN基板中，位错密度会降低，但是在结晶中残留的变形较大，即使在这之上形成GaN系半导体结晶，也无法避免同样的问题。
作为降低GaN系半导体结晶内的位错密度的方法，提出了选择横向生长(Epitaxial Lateral Overgrowth：ELO)。该方法在晶格失配较大的系中作为降低贯通位错的方法比较有效。若根据ELO法在上述的各基板上使GaN系半导体结晶生长，则在籽晶的上部会形成具有约1×109cm-2程度的位错密度的位错较多的区域，在横向生长的部分，能够将位错密度降低至1×107cm-2程度。而且，通过在该位错少的区域的上部形成活性区域即电子注入区域，能够提高可靠性。
专利文献1：日本特开2001-308462号公报
专利文献2：日本特开2003-332697号公报
本申请的发明人在通过ELO法使结晶生长的GaN系半导体发光元件中发现了新的课题。即，通过X线微束调查根据ELO法使结晶生长的GaN系半导体结晶，发现了在GaN系半导体结晶的面内分布着不均匀的变形。该不均匀的变形的分布会引起面内的不均匀的发光，因此是不优选的。
发明内容
本发明为了解决上述课题而完成，其主要目的在于控制通过ELO法使结晶生长的氮化物系半导体发光元件中的不均匀的变形的产生。
本发明的氮化物系半导体发光元件是具有氮化物系半导体层叠结构的氮化物系半导体发光元件，所述氮化物系半导体层叠结构包括：包含AlaInbGacN结晶层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层；AldGaeN溢出抑制层(d+e＝1，d＞0，e≥0)；和AlfGagN层(f+g＝1，f≥0，g≥0，f＜d)，所述AldGaeN溢出抑制层设置在所述活性层与所述AlfGagN层之间，所述AldGaeN溢出抑制层包括含有浓度在1×1016atms/cm3以上且8×1018atms/cm3以下的In的层，所述氮化物系半导体层叠结构的主面的法线与m面的法线形成的角度在1°以上且5°以下。
在某一实施方式中，所述氮化物系半导体层叠结构是向c轴方向或a轴方向倾斜的半导体层。
在某一实施方式中，所述氮化物系半导体层叠结构设置在GaN基板上，所述GaN基板的主面的法线与m面的法线形成的角度在1°以上且5°以下。
在某一实施方式中，所述含有In的层配置在所述AldGaeN溢出抑制层中的最靠近所述活性层的位置。
在某一实施方式中，所述含有In的层的厚度在AldGaeN溢出抑制层的厚度的一半以下。
在某一实施方式中，所述含有In的层中的In浓度随着远离所述活性层而减少。
在某一实施方式中，在所述活性层和所述AldGaeN溢出抑制层之间形成有不掺杂的GaN层。
本发明的氮化物系半导体发光元件的制造方法是具有氮化物系半导体层叠结构的氮化物系半导体发光元件的制造方法，包括：作为所述氮化物系半导体层叠结构中的一部分而形成包含AlaInbGacN结晶层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层的工序(a)；作为所述氮化物系半导体层叠结构的一部分而形成AldGaeN溢出抑制层(d+e＝1，d＞0，e≥0)的工序(b)；作为所述氮化物系半导体层叠结构的一部分而形成AlfGagN层(f+g＝1，f≥0，g≥0，f＜d)的工序，在所述工序(b)中，在所述AldGaeN溢出抑制层中形成含有浓度在1×1016atms/cm3以上且8×1018atms/cm3以下的In的层，所述氮化物系半导体层叠结构的主面的法线与m面的法线形成的角度在1°以上且5°以下。
在某一实施方式中，所述氮化物系半导体层叠结构向c轴方向或a轴方向倾斜。
在某一实施方式中，所述含有In的层配置在所述AldGaeN溢出抑制层中的最靠近所述活性层的位置。
在某一实施方式中，所述含有In的层的厚度在AldGaeN溢出抑制层的厚度的一半以下。
本发明的另一氮化物系半导体发光元件是具有氮化物系半导体层叠结构的氮化物系半导体发光元件，所述氮化物系半导体层叠结构包括：包含AlaInbGacN结晶层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层；AldGaeN溢出抑制层(d+e＝1，d＞0，e≥0)；和AlfGagN层(f+g＝1，f≥0，g≥0，f＜d)，所述AldGaeN溢出抑制层设置在所述活性层与所述AlfGagN层之间，所述AldGaeN溢出抑制层包括含有浓度在1×1016atms/cm3以上且1×1019atms/cm3以下的In的层，所述氮化物系半导体层叠结构的主面的法线与m面的法线形成的角度在1°以上且5°以下，所述含有In的层的厚度在所述AldGaeN溢出抑制层的厚度的一半以下。
本发明的另一氮化物系半导体发光元件的制造方法是具有氮化物系半导体层叠结构的氮化物系半导体发光元件的制造方法，包括：作为所述氮化物系半导体层叠结构中的一部分而形成包括AlaInbGacN结晶层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层的工序(a)；作为所述氮化物系半导体层叠结构的一部分而形成AldGaeN溢出抑制层(d+e＝1，d＞0，e≥0)的工序(b)；和作为所述氮化物系半导体层叠结构的一部分而形成AlfGagN层(f+g＝1，f≥0，g≥0，f＜d)的工序，在所述工序(b)中，在所述AldGaeN溢出抑制层中形成含有浓度在1×1016atms/cm3以上且1×1019atms/cm3以下的In的层，所述氮化物系半导体层叠结构的主面的法线与m面的法线形成的角度在1°以上且5°以下，所述含有In的层的厚度在所述AldGaeN溢出抑制层的厚度的一半以下。
(发明效果)
根据本发明，通过在AldGaeN层中形成含有浓度在1×1016atms/cm3以上且1×1019atms/cm3以下的In的层，能够抑制氮化物系半导体发光元件中的不均匀的变形的产生。结果，能够在氮化物系半导体发光元件中防止产生面内的不均匀的发光。在本发明中，在使用了将从m面倾斜了1°以上且5°以下的角度的面作为主面的GaN基板的情况下，也能够起到与使用了m面GaN基板(将自m面的倾斜小于1°的面作为主面的GaN基板)时相同的效果。
附图说明
图1是示意性表示本发明的第1实施方式的剖视图。
图2(a)是示意性表示本发明的第2实施方式的剖视图，(b)是表示第2实施方式中的活性层32、不掺杂GaN层34及AldGaeN层36中的原子浓度的深度方向分布的图表。
图3(a)是表示溢出抑制层(AldGaeN层)36的厚度与内部量子效率及内部损耗之间的关系的图表，(b)是表示AldGaeN层36与活性层32之间的距离、即不掺杂GaN层34的厚度与内部损耗之间的关系的图表。
图4(a)和(b)是分别表示在摇摆曲线测量中使用的样品100a的结构的剖视图及俯视图。
图5(a)和(b)是表示在AldGaeN层36中未形成In含有层35的氮化物系半导体发光元件的摇摆曲线测量结果的图。
图6(a)是表示通过阴极射线致发光(cathodeluminescence)评价了代替In含有层35而形成了GaN层的结构的结果的图片，(b)是表示通过阴极射线致发光评价了代替In含有层35而形成了InGaN层的结构的结果的图片。
图7是表示通过阴极射线致发光评价了本发明的第2实施方式的结果的图片。
图8表示本发明的第2实施方式的摇摆曲线测量结果。
图9(a)是表示存在拉伸变形区域80和压缩变形区域81的半导体层的表面的图，(b)是用于说明在半导体层的面内产生不均匀的变形的机理的图，(c)是用于说明使半导体层面内的不均匀变形均匀化的机理的图。
图10(a)、(b)表示在现有技术中解决变形课题的方法。
图11(a)、(b)表示在本实施方式中解决变形课题的方法。
图12(a)和(b)表示以SIMS(二次离子分析法)测量了在AldGaeN层36中掺杂的In浓度(即In含有层35的In浓度)的结果。
图13(a)是表示比较例的发光强度(任意单位)与延迟时间(ns)的关系的图表，(b)是表示第2实施方式的发光强度(任意单位)与延迟时间(ns)的关系的图表。
图14是表示测量的发光效率的结果的表。
图15(a)至(c)是表示本发明的第2实施方式的制造工序的剖视图。
图16(a)和(b)是表示本发明的第2实施方式的制造工序的剖视图。
图17(a)和(b)是表示本发明的第2实施方式的制造工序的剖视图。
图18(a)和(b)是表示本发明的第2实施方式的制造工序的剖视图。
图19是表示本发明的第2实施方式的制造工序的剖视图。
图20(a)和(b)是表示本发明的第2实施方式的制造工序的剖视图。
图21是示意性表示本发明的第3实施方式的剖视图。
图22是表示纤锌矿型结晶结构的基本向量a1、a2、a3、c的立体图。
图23(a)示意性表示表面为c面的氮化物系半导体的剖面(与基板表面垂直的剖面)中的结晶结构，(b)示意性表示表面为m面的氮化物系半导体的剖面(与基板表面垂直的剖面)中的结晶结构。
图24是表示添加了In的m面AldGaeN层(溢出抑制层)的室温下的发光光谱的图表。
图25是表示m面AldGaeN层(溢出抑制层)中的In的添加浓度与室温下的发光强度之间的关系的表。
图26是表示本发明的第5实施方式的剖视图。
图27(a)是示意性表示GaN基板的结晶结构(纤锌矿型结晶结构)的图，(b)是表示m面的法线、+c轴方向及a轴方向的相互关系的立体图。
图28(a)和(b)是分别表示GaN基板的主面和m面的关系的剖视图。
图29(a)和(b)是分别表示GaN基板10a的主面与其附近区域的结晶结构的示意图。
符号说明：10、10a-基板；11-选择生长层；12-氮化物系半导体层叠结构；13-活性层；14-AldGaeN层；15-In含有层；20-AluGavInwN层；22-凹部区域；23-选择生长用掩模；24-籽晶区域；25-空隙；30-AlxGayInzN结晶层；32-InGaN活性层；34-不掺杂GaN层；35-In含有层；36-p-AlGaN层；38-GaN层；40-接触层；41-p型电极；42-n型电极；50、50a-半导体层叠结构；60-Ga基板；70-半导体层叠结构；80-拉伸变形区域；81-压缩变形区域；85-半导体层；86-GaN基板；87-缓冲层；88-半导体层叠结构；89-GaN基板。
具体实施方式
(实施方式1)
首先，参照图1，说明本发明的氮化物系半导体发光元件的第1实施方式。
如图1所示，本实施方式的氮化物系半导体发光元件1具有选择生长层11、和形成在选择生长层11上的氮化物系半导体层叠结构12。选择生长层11具有通过ELO法横向生长的部分。
氮化物系半导体层叠结构12包括：包含AlaInbGacN结晶层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层13；和相对于活性层13而言位于选择生长层11所处的一侧的相反侧的AldGaeN层(d+e＝1，d＞0，e≥0)14。
AldGaeN层14的一部分包括层(In含有层)15，层15包含浓度在1×1016atms/cm3以上且在1×1019atms/cm3以下的In。
在现有技术中，公知作为结晶的构成要素(母体元素)而包含In的GaN系半导体结晶。一般，在将In作为结晶的构成要素的情况下，含有能够对GaN系半导体结晶的物性产生影响的浓度的In。In浓度例如为1×1019cm-3时，In的组成比是整体的1％，此时的物性与不包含In时的物性相比几乎没有变化。因此，在将In作为结晶的构成要素的情况下，将In浓度设成比1×1019cm-3高(例如1×1020cm-3以上)。即，本实施方式的In含有层15中的In浓度比作为结晶的构成要素而包含In时的In浓度低。
本申请的发明人发现了在通过ELO法形成的GaN系半导体结晶的面内，分布有不均匀的变形。在本实施方式中，通过在部分AldGaeN层14中形成In含有层15，从而能够降低不均匀的变形。虽然不是很清楚其理由，但是作为一个推论，认为是以下原因造成的，即：In比Al或Ga都大，因此由于In以掺杂剂程度的浓度存在，所以会产生适当的变形，而该变形的影响降低了不均匀的变形。在作为结晶的构成要素而包含In的GaN系半导体结晶中，由于In的组成比高，因此晶格常数大，结晶内的变形会过度增大。
在图1中，活性层13与选择生长层11接触，但是也可以在活性层13与选择生长层11之间配置一些层。同样，也可以在活性层13与AldGaeN层14之间配置一些层。
选择生长层11可以是在基板上形成的AlxGayInzN结晶层(x+y+z＝1)，也可以是GaN基板。以下，将这些结构及制造方法作为第2和第3实施方式来进行详细叙述。
(实施方式2)
以下，参照图2至图20来说明本发明的氮化物系半导体发光元件的第2实施方式。本实施方式的氮化物系半导体发光元件100是使用了GaN系半导体的半导体器件，为了降低位错密度，通过ELO法来制造。
如图2(a)所示，本实施方式的发光元件100具备：基板10；形成在基板10上的AluGavInwN层(u+v+w＝1，u≥0，v≥0，w≥0)20；形成在AluGavInwN层20上且起到选择生长层的作用的AlxGayInzN结晶层(x+y+z＝1，x≥0，y≥0，z≥0)30；形成在AlxGayInzN结晶层30上的半导体层叠结构50。
在AluGavInwN层20中形成有沟槽(凹部)22，在沟槽22的底面形成有选择生长用掩模23。选择生长用掩模23由电介质膜、非晶质绝缘膜或金属膜形成。
选择生长用掩模23的厚度比沟槽22的深度小，因此在掩模23上形成有被沟槽22的侧面和AlxGayInzN结晶层30的下表面包围的空隙25。
AlxGayInzN结晶层30含有第1导电型(例如n型)杂质。AlxGayInzN结晶层30以AluGavInwN层20中的没有被选择生长用掩模23覆盖的区域(籽晶区域)24的至少一部分为籽晶而生长，AlxGayInzN结晶层30中的位于空隙25之上的部分横向生长。
通过设置空隙25，选择生长用掩模23不会与横向生长的AlxGayInzN结晶层30接触，因此可抑制界面压力，横向生长的AlxGayInzN结晶层30的结晶轴的倾斜变小。其结果，在除了AluGavInwN层20中的与AlxGayInzN结晶层30接触的区域(籽晶区域)的较宽的区域(横向生长的区域)内，能够得到位错密度低的AlxGayInzN结晶层30。
在半导体层叠结构50中，在AlxGayInzN结晶层30上形成有包含AlaInbGacN结晶层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层32。这里，活性层32是氮化物系半导体发光元件100中的电子注入区域。在活性层32上形成有第2导电型(例如p型)的AldGaeN层(d+e＝1，d＞0，e≥0)36。在本实施方式的AldGaeN层36中掺杂Mg。由于GaN系材料中的电子的有效质量小，因此若在使用了GaN系材料的LED或激光器结构中增加驱动电流，则电子的溢出会增加，由此会产生效率的降低。为了抑制这样的溢出，在活性层32的p型区域侧设置AldGaeN层(溢出抑制层)36。AldGaeN层36的厚度优选在10nm以上且在200nm以下。
在活性层32与AldGaeN层36之间形成有不掺杂的GaN层34。
在AldGaeN层36的下部配置有In含有层35。由于越使In含有层35接近活性层32，则越能够抑制活性层32中的不均匀变形，因此优选在AldGaeN层36的下层(活性层32侧)形成In含有层35。In含有层35的厚度优选在10nm以上且在100nm以下。
并且，在包含In含有层35的AldGaeN层36上，形成有第2导电型(例如p型)的GaN层38。GaN层38具有如下功能：作为电传导层，将空穴从p型电极引导至活性层。GaN层38的材料并不限于GaN，只要是AlfGagN(f+g＝1，f≥0，g≥0)即可。其中，需要Al组成比AldGaeN层(溢出抑制层)36中的Al组成低(f＜d)。AldGaeN层(溢出抑制层)36设置在活性层32与GaN层38之间。
在GaN层38上，形成有由p+-GaN构成的接触层40。
图2(b)表示本实施方式的发光元件100中的从活性层32到AldGaeN层36为止的区域中的原子浓度的变化。图2(b)的纵轴表示原子浓度(对数)，横轴表示深度方向的位置。在图2(b)中，Al存在的区域是AldGaeN层36，不包含Al和In这两者的区域是不掺杂的GaN层34，仅包含In的区域是活性层32。活性层32中的Al的浓度实质上是零。
在AldGaeN层36中，包含1×1016atms/cm3以上且1×1019atms/cm3以下的浓度的In的区域是In含有层35。在本实施方式的AldGaeN层36中，In含有层35中的In浓度沿着朝向AldGaeN层36的上表面的方向(x轴的正方向)减少。
AldGaeN层(溢出抑制层)36具有接近20％的高的Al组成比，因此带隙比与AldGaeN层36接触的其他半导体层大。因此，在AldGaeN层36与接触于AldGaeN层36的其他半导体层之间产生变形，该变形影响活性层32。图3(a)表示溢出抑制层(AldGaeN层36)的厚度与内部量子效率及内部损耗之间的关系。图3(a)中的实线表示内部量子效率，虚线表示内部损耗。在图3(a)中，厚度越大，越能提高内部量子效率。这是因为溢出抑制层变得越厚，越能抑制电子的溢出。但是，若溢出抑制层变厚，则内部损耗也会增大。这是因为若溢出抑制层变厚，则变形会增加。通过这些结果可知，若溢出抑制层变厚，则可抑制电子的溢出，且可提高内部量子效率，但是因为变形的影响，还会增大内部损耗。
AldGaeN层36与活性层32之间的距离可通过不掺杂GaN层34的厚度来调整。图3(b)表示AldGaeN层36与活性层32之间的距离，即不掺杂GaN层34的厚度与内部损耗之间的关系。已知使不掺杂GaN层34变薄来缩短AldGaeN层36与活性层32之间的距离会增加内部损耗。其结果，认为越减小AldGaeN层36与活性层32之间的距离，就越能够更大程度地反映出对活性层32带来的变形的影响。
根据以上的结果，为了抑制溢出，优选使AldGaeN层36变厚，为了降低对活性层32的变形的影响，优选设置不掺杂GaN层34。
接着，参照图4至图7，说明本申请的发明人新发现的不均匀的变形、即GaN系半导体结晶的面内的不均匀的变形的分布。
本申请的发明人通过在SPring8(Super Photon ring-8GeV：8GeV的超级光子环)中进行基于X线微束的摇摆曲线测量法，从而进行了不具备In含有层35的氮化物系半导体发光元件的评价。
SPring8是在日本兵库县的播磨科学公园都市内设置的大型放射光设施，在该设施中，能够利用用于加速/贮藏电子的加速器组和所发出的放射光。此外，摇摆曲线测量法(θ扫描法)是如下的测量法：通过将布拉格衍射角2θ固定在(0002)衍射峰位置来轻微扫描样品的角度ω，从而评价衍射峰的X线强度的变化。
图4(a)和(b)表示在该测量中使用的样品(氮化物系半导体发光元件)的结构。如图4(a)所示，测量用的样品100a具有在AlxGayInzN结晶层30上按顺序配置了活性层32、不掺杂的GaN层34、不具备In含有层的AldGaeN层36a、GaN层38及接触层40的结构。样品100a的AlxGayInzN结晶层30是通过以籽晶区域24作为籽晶再生长而形成的。如图4(a)和(b)所示，在样品100a中，分别设置多个覆盖AluGavInwN层20的表面的选择生长用掩模23和籽晶区域24，它们在<1-100>方向上以条状延伸。
首先，通过组合波带板(zone plate)和缝隙来产生聚光成亚微米尺寸的X线微束，并将该X线微束入射到样品100a。之后，将布拉格衍射角2θ固定在出现(0002)衍射峰的角度ω，通过轻微扫描样品的角度ω，从而测量了X线衍射强度。具体而言，将布拉格衍射角2θ固定在28.8°附近，使样品的角度ω从28.5°变化到29.15°，从而测量了各个角度ω的X线衍射强度。之后，以0.5μm的步幅使样品100a的<11-20>方向的位置移动，从而反复进行同样的测量。
图5(a)和(b)表示该测量结果。图5(a)和(b)的纵轴表示在样品100a中开始了测量的位置距<11-20>方向的距离。开始测量的位置在各个测量中是不同的。横轴表示相对于X线入射的方向的样品100a的角度。在图5(a)和(b)中，越是衍射强度强的区域，就用越低的明亮度(接近黑色的灰色)来进行表示。图5(a)表示从<1-100>方向向样品100a入射X线微束而得到的二维图。另一方面，图5(b)表示从<11-20>方向向样品100a入射X线微束而得到的二维图。
在图5(a)和(b)中，周期性地观测了形成籽晶区域24和空隙25的区域(即形成了选择生长用掩模23的区域)。在籽晶区域24中，用灰色示出的区域比形成了空隙25的区域在横向上更宽，即使改变样品的角度ω也能维持很强的衍射强度。根据该结果可知，在籽晶区域24中摇摆曲线的半值宽度变宽很多。认为这个原因在于高的位错密度和来自基板的应力。
应特别关注的是，如图5(a)所示，例如纵轴的值为60μm时，明亮度低的区域d出现在ω＝28.65°附近，而相对于此，例如纵轴的值为80μm时，明亮度低的区域d出现在ω＝28.9°附近。由此，明亮度低的区域根据样品100a中的位置(纵轴)而出现在不同的角度ω(出现了移位)。由此可知，根据样品100a中的位置，摇摆曲线的X线衍射峰角度会发生很大的变化。其结果，表现为在空隙25之上的半导体层叠结构中分布不均匀的变形。
图6(a)和(b)分别是表示通过阴极射线致发光评价了半导体层叠结构的结果的图片。图6(a)表示代替图2(a)所示的半导体层叠结构100中的In含有层35而形成了GaN层的结构的评价结果，图6(b)表示代替半导体层叠结构100中的In含有层35而形成了InGaN层的结构的评价结果。另外，该评价是使用设置了半导体层叠结构100中的接触层40以外的层的状态的结构进行的。评价的发光波长是400nm。
在图6(a)和图6(b)中观测了发光强度的不均匀，可知在通过ELO法结晶生长的GaN系半导体结晶中，在面内分布有不均匀的变形。换言之，本申请的发明人发现了在作为降低GaN系半导体结晶的贯通位错的方法而有效的ELO法中存在新的课题。虽然目前还不知道产生该不均匀的变形的正确的原因，但是推测是因为随着结晶的横向生长而结晶结合时所产生的较强的压缩应力。若想要避免产生该不均匀的变形，可以在不使用ELO法的情况下进行GaN系半导体结晶生长，但是这样会回到无法减轻贯通位错的问题上。
或许通过从典型的例子中较大程度改变GaN系发光元件100中的层结构，能够发现即使使用ELO法也不会产生不均匀的变形的条件。但是，此时，由于较大程度改变了层结构，因此很难使GaN系半导体发光元件发挥期望的特性，或者存在GaN系半导体发光元件的寿命或可靠性方面产生问题的可能性。
本申请的发明人通过这些考察，发现了如图2(a)所示，通过有意在AldGaeN层36中设置In含有层35能够防止不均匀的变形的产生。图7是表示通过阴极射线致发光评价了图2(a)所示的结构的结果的图片。
图7的图片中的左侧的图像的乱象是图像处理的错误，并不是变形所引起的。观察图7的图片中的右侧可知，在包含In含有层35的本实施方式的结构中，发光强度的不均匀比图6(a)和(b)少。根据该结果可知，在本实施方式中，可防止在图6(a)和(b)中观察到的不均匀的变形的产生。
图8表示本实施方式的氮化物系半导体发光元件100的摇摆曲线测量结果。图8与图5(a)相同，表示从<1-100>方向向样品入射X线微束而得到的二维图。
在图8中，纵轴的每一刻度是0.5μm，比图5(a)和(b)的每一刻度(5μm)小。因此，关于分布的偏离，在图8中应该比图5中显示得大。但在图8中，与样品中的位置(纵轴所示的位置)无关地用灰色表示的区域的宽度大致恒定，因此摇摆曲线的半值宽度大致恒定。由此可知，结晶内的原子间距离大致恒定。另外，用灰色表示的区域大致出现在固定的角度ω上，并没有移位。由此可知，变形的强度的平均值大致恒定。根据该结果可知，在图8所示的样品中，由面内的位置所引起的变形偏移较小。
根据本实施方式，通过在AldGaeN层36的一部分中形成In含有层35，从而抑制氮化物系半导体发光元件100中的不均匀的变形，进一步降低了由不均匀的变形引起的结晶缺陷。其结果，能够消除面内的不均匀的发光。
接着，说明本实施方式的效果。在本实施方式中，如图2(a)等所示，由于在空隙25之上使AlxGayInzN结晶层30横向生长，因此在AlxGayInzN结晶层30中存在位错密度的疏密，在面内存在变形量的分布。
如图9(a)所示，例如在AlxGayInzN结晶层30中的区域80中，产生了拉伸变形，在除此之外的区域81中产生了压缩变形。在该AlxGayInzN结晶层30上使具有InGaN量子阱结构的活性层32和AldGaeN层(溢出抑制层)36生长。如图9(b)所示，本申请的发明人发现由于活性层32、AldGaeN层36或基底(AlxGayInzN结晶层30)的变形的复杂的平衡，会产生面内的变形的不均匀。并且，发现该变形的不均匀引起面内的发光不均匀性，导致量子效率的降低。本申请的发明人关注该变形的平衡，发现了通过在靠近AldGaeN层36内的活性层32的区域内添加In，从而如图9(c)所示那样可抑制变形的不均匀，从而可提高量子效率。
接着，使用附图，说明现有技术中针对变形的课题的方法和本实施方式针对变形的方法的不同点。图10(a)、(b)表示在现有技术中解决变形的课题的方法。在图10(a)所示的结构中，设置在基板86上的半导体层85具有压缩变形。为了降低该压缩变形，在现有技术中，如图10(b)所示那样，采用了在基板86上形成缓冲层87之后形成半导体层85的方法。作为缓冲层87，例如，使用具有在基板86的晶格常数与半导体层85的晶格常数之间的晶格常数的层。根据该方法，通过插入缓冲层87，引起半导体层85的晶格的缓和，能够降低压缩变形。但是，由于在缓冲层87附近产生错合位错等结晶缺陷，因此还会降低形成在缓冲层87上的半导体层85的结晶性。
图11(a)、(b)表示在本实施方式中解决变形的课题的方法。如图11(a)所示，在本实施方式中，设置在基板89上的半导体层叠结构88具有不均匀的变形。为了对不均匀的变形进行均一化，在本实施方式中，在半导体层叠结构88内的溢出抑制层中添加了In(图11(b))。
如以上所述，与在现有技术中将对一方向的变形作为方法的对象的情形相比，在本实施方式中，将不均匀的变形作为方法的对象。此外，与在现有技术中降低变形的情形相比，在本实施方式中，并不是降低变形，而是对不均匀的变形进行均一化。在这一点上，本实施方式的方法不同于现有技术中的方法。
图12(a)、(b)表示通过SIMS(二次离子分析法)测量了在AldGaeN层36中掺杂的In浓度(即In含有层35的In浓度)的结果。图表中的纵轴表示原子浓度，横轴表示自最表面的深度。
图12(a)表示改变浓度来掺杂了In的例子。在自表面的深度比0.5μm深的区域中，掺杂浓度1.0×1017原子/cm3的In，在自表面的深度为0.5μm附近的区域中，朝向表面慢慢减少In浓度，最终使In浓度几乎成为零。掺杂了In的区域中的含有1×1016atms/cm3以上且1×1019atms/cm3以下的浓度的In的区域为In含有层35。另一方面，图12(b)表示在不改变In的浓度的情况下掺杂了1.0×1017原子/cm3的In的例子。另外，这些例子中的AldGaeN层36中的铝的浓度是1.0×1019原子/cm3以上且1.0×1020原子/cm3以下。若如图12(a)所示那样改变浓度来掺杂In，则变形的缓和变得比较缓慢，因此可进一步抑制缺陷的产生。由此，在本实施方式中，特别优选改变浓度来掺杂In。
接着，参照图13(a)和(b)来说明GaN系半导体发光元件的发光寿命。图13(a)表示代替图2(a)所示的半导体层叠结构100中的In含有层35而形成了GaN层的结构(后述的比较例1)的评价结果。图13(b)表示包含图12(b)所示的In含有层35的结构(后述的本实施方式)的评价结果。图13(a)和(b)的纵轴表示发光强度(任意单位)，横轴表示延迟时间(ns)。图13(a)是使用比较例的发光元件测量出的结果，其发光寿命是0.095ns。另一方面，图13(b)是使用本实施方式的发光元件测量出的结果，其发光寿命是0.19ns。由此，根据本实施方式可知，还可以延长发光寿命。发光寿命长意味着因缺陷等产生的非发光再结合中心少。根据该结果可以确认，在本实施方式中，降低了不均匀的变形的结果，可抑制由不均匀的变形引起的缺陷的产生，可提高结晶性。
进而，参照图14，说明GaN系半导体发光元件的发光效率。图14是表示测量了发光效率的结果。将比较例1的383nm激励时的效率归一化成1来表示了表中的发光效率的值。在该测量中，进行波长选择激励，383nm激励的测量结果表示阱层的品质，366nm激励的测量结果表示界面的品质。比较例1具有如下结构：在AldGaeN层36中没有形成In含有层35，而是代替In含有层35形成了GaN层。比较例2具有代替In含有层35形成了InGaN层的结构。比较例2中的InGaN层的In组成是2％，其组成式是In0.02Ga0.98N。在In0.02Ga0.98N中至少包含2.0×1019原子/cm3以上的In。本实施方式具有在不改变浓度的情况下掺杂了In的如图12(b)所示的In含有层35。
如图14所示，在比较例1中，阱层的品质和界面的品质恶化，在比较例2中，界面的品质稍有改善，但是阱层的品质恶化。另一方面，在本实施方式中可知界面的品质和阱层的品质都很良好。由此，本实施方式在发光效率这一点上很出色。
并且，根据本实施方式的氮化物系半导体发光元件可知，与现有技术相比，将动作电压Vop降低了约1V，因此能够降低功耗。
接着，参照图15至图20，说明本实施方式的氮化物系半导体发光元件100的制造方法。
首先，如图15(a)所示，准备基板10。在本实施方式中，作为基板10，使用蓝宝石基板。作为基板10，也可以使用蓝宝石基板以外的例如氧化镓、SiC基板、Si基板、GaN基板等。在本实施方式中，在基板10上通过MOCVD(Metal Organic Chemical Vapor Deposition)法依次形成结晶层。
接着，如图15(b)所示，在基板10上形成AluGavInwN层20。作为AluGavInwN层20，例如形成厚度3μm的GaN。在形成GaN时，在蓝宝石基板10上通过以500℃提供TMG(Ga(CH3)3)和NH3来堆积GaN低温缓冲层之后，升温至1100℃。接着提供TMG和NH3。
接着，如图15(c)所示，通过蚀刻AluGavInwN层20的表面，在AluGavInwN层20的一部分中形成沟槽(凹部)22。作为该蚀刻，例如，进行氯系干法蚀刻。沟槽22在例如与<1-100>方向平行的方向上延伸，且具有在<11-20>方向上周期性配置的条形状。条状的周期例如是15μm。另外，在形成LED时，沟槽22的平面形状可以是正方形或长方形或六角形等，其间隔优选在2μm以上。
接着，如图16(a)所示，在沟槽22的表面上形成例如由SiNx构成的选择生长用掩模23。选择生长用掩模23的厚度例如是0.2μm。
接着，如图16(b)所示，形成AlxGayInzN结晶层30。作为AlxGayInzN结晶层30，例如形成厚度5μm的n型GaN。此时，一边将具有被选择生长用掩模23覆盖的部分和AluGavInwN层20露出的部分的基板加热至1100℃，一边提供TMG和NH3。由此，将AluGavInwN层20露出的籽晶区域24作为籽晶，n型GaN在横向上生长。从沟槽22的两侧的籽晶区域24横向生长的AlxGayInzN结晶层30在沟槽22上合并，由此沟槽22成为空隙25。
另外，形成空隙25时，在不使AlxGayInzN结晶层30和选择生长用掩模23接触的情况下完成，因此可抑制界面压力，AlxGayInzN结晶层30的结晶轴的倾斜变小。其结果，具有AlxGayInzN结晶层30的位错密度降低的优点。但是，不一定要形成空隙25，也可以使AlxGayInzN结晶层30接触在选择生长用掩模23上。
接着，如图17(a)所示，在AlxGayInzN结晶层30上形成活性层32。在该例中，活性层32具有交替地层叠了厚度3nm的Ga0.9In0.1N阱层和厚度6nm的GaN屏蔽层的厚度21nm的GaInN/GaN多重量子阱(MQW)结构。在形成Ga0.9In0.1N阱层时，为了进行In的引入，优选将生长温度下降到800℃。
接着，如图17(b)所示，在活性层32上堆积例如厚度30nm的不掺杂GaN层34。
接着，如图18(a)所示，在不掺杂GaN层34上形成In含有层35，作为AldGaeN层36的一部分。作为In含有层35，例如，提供TMG、NH3、TMA、TMI以及作为p型杂质而提供Cp2Mg(二茂镁)，从而形成厚度70nm的In掺杂p-Al0.14Ga0.86N。为了产生抑制不均匀的变形的效果，优选In含有层35的厚度在10nm以上且100nm以下。
推测出抑制该不均匀的变形的效果是通过保持内在于活性层32中的晶格变形和内在于In含有层35中的晶格变形的平衡来产生的。因此，为了抑制不均匀的变形，In含有层35需要具有能对活性层32的变形产生影响的变形能量。一般，变形能量是与膜厚一起增加的。若In含有层35的厚度在10nm以上，则In含有层35的变形能量能对活性层32产生影响，若In含有层35的厚度在30nm以上，则通过弹性计算得出In含有层35对活性层32带来的变形能量的影响变得足够大。但是，若In含有层35的厚度大于100nm，则会与作为构成要素而包含In的层同样产生过度的变形能量，从而会降低效果，因此优选In含有层35的厚度在100nm以下。
优选使In含有层35的In掺杂p-Al0.14Ga0.86N在低温(例如805℃以上且910℃以下)下生长。通过在这样的低温下生长，能够确保小的In的供给摩尔量。并且，通过本申请的发明人的研究发现了若提供In的同时开始AlGaN层的生长，且随着时间的经过使生长温度从低温上升至高温，则可以提高结晶性。此时，例如，从910℃开始生长，并使温度上升至940℃即可。
在本实施方式中，如图12(a)所示，可以改变浓度来掺杂In，也可以如图12(b)所示那样，在不改变浓度的情况下掺杂In。在改变浓度来掺杂In的情况下，例如，在生长开始时掺杂1.0×1017原子/cm3(在图表中是1E+17)的In，并且若到达自表面的深度为0.5μm的附近，则缓慢减少In浓度，最终使In浓度几乎为零。或者，也可以不改变所提供的In的量，而是以一致的浓度提供In的同时，使生长温度从低温上升至高温，从而缓慢减少In引入，由此改变In浓度。在这样改变浓度的情况下，将In浓度在1×1016atms/cm3以上且1×1019atms/cm3以下的区域称作In含有层35。另外，从进一步显著地抑制不均匀的变形的观点出发，优选In含有层35的In浓度在1×1016atms/cm3以上且8×1018atms/cm3以下。
本实施方式的In含有层35中的In浓度是掺杂程度，该In浓度比作为结晶的构成要素而包含In时的In浓度(1×1020cm-3以上，例如是1×1022atms/cm3)还低。
在本实施方式中，作为使各层外延生长的方法而使用了MOCVD法。此时，作为Ga的原料使用了TMG，作为Al的原料使用了TMA等有机金属。对于这些有机金属，在恒温槽中进行温度管理，并向恒温槽导入氢气，从而由此时的温度、蒸汽压决定的摩尔数的有机金属溶入氢气中。通过质量流控制器(mass flow controller)来控制该氢气的流量，控制在每一单位时间内到达基板的有机金属的摩尔数(原料供给摩尔量)。例如，在使作为活性层32的InGaN层生长的情况下，即作为结晶的构成要素而提供In时，需要提供比较多的In(例如1.0×1022原子/cm3)，因此例如使用1000cc/分的质量流控制器。另一方面，在使本实施方式中的In含有层35生长的情况下，与使活性层32生长的情形相比，所需的In的量少(例如1.0×1017原子/cm3)。因此，若使用1000cc/分的质量流控制器，则很难控制In的供给量。为形成In含有层35而需要准确地控制In的供给量，为此使用10cc/分的质量流控制器，与形成活性层32时相比，优选将恒温层的温度设定成更低温度。由此，为了使In含有层35生长，优选在制造装置中设置1行和质量流控制器，从而进行各层的生长。
接着，如图18(b)所示，停止In的参杂，继续进行TMA、TMG、NH3、Cp2Mg的供给，从而在In含有层35上形成p-Al0.14Ga0.86N。由此，形成具有In含有层35和p-Al0.14Ga0.86N的AldGaeN层36。AldGaeN层36的厚度优选在10nm以上且200nm以下。若AldGaeN层36的厚度小于10nm，则不能充分抑制电子的溢出，若在200nm以上，则对活性层32等带来的变形会过大。此外，In含有层35的厚度优选在AldGaeN层36整体厚度的一半以下。由此，能够维持电子的溢出抑制效果，并且能够抑制不均匀的变形的产生。
接着，如图19所示，在AldGaeN层36上堆积例如厚度为0.5μm的p型GaN层38。在形成GaN层38时，提供Cp2Mg作为p型杂质。之后，在GaN层38上形成由p+-GaN构成的接触层40。
之后，如图20(a)所示，通过进行氯系干法蚀刻，除去接触层40、GaN层38、AldGaeN层36、In含有层35、不掺杂GaN层34及活性层32的一部分，使AlxGayInzN结晶层30的n型电极形成区域30a露出。接着，在n型电极形成区域30a上形成Ti/Pt层，作为n型电极42。进而，在接触层40上形成由Pd/Pt构成的p型电极41。
之后，如图20(b)所示，也可以使用激光发射(laser lift-off)、蚀刻、研磨等方法，将基板10、AluGavInwN层20、AlxGayInzN结晶层30的一部分除去。此时，可以仅除去基板10，也可以仅除去基板10和AluGavInwN层20。当然，也可以不除去基板10、AluGavInwN层20、AlxGayInzN结晶层30，而是保留它们。通过以上的工序，形成本实施方式的氮化物系半导体发光元件100。
在本实施方式的氮化物系半导体发光元件100中，若在n型电极42与p型电极41之间施加电压，则从p型电极41向活性层32注入空穴，从n型电极42向活性层32注入电子，例如产生450nm波长的发光。
另外，在本实施方式中，将AldGaeN层36中的Al组成设为14原子％、将InGaN层中的In组成设为10原子％，但是也可以是其他组成。除此之外，也可以不设置不掺杂GaN层34，而是在活性层32上直接形成In含有层35和p-AldGaeN层36。
(实施方式3)
以下，参照图21，说明本发明的氮化物系半导体发光元件的第3实施方式。
如图21所示，本实施方式的氮化物系半导体发光元件200具有GaN基板60和形成在GaN基板60上的半导体层叠结构70。
本实施方式的GaN基板60是通过进行ELO法而形成的。为了获得GaN基板60，例如，在利用由氧化硅膜等构成的掩模覆盖蓝宝石基板(未图示)上的一部分而使其他部分露出的状态下，形成厚的GaN基板用GaN层即可。在该方法中，形成GaN层之后除去蓝宝石基板。此外，也可以在形成于蓝宝石基板上的GaN层上形成网眼状的钛，在钛上面形成GaN基板用的GaN层。在该方法中，形成GaN层之后，以钛为边界分离基底。
在本实施方式中，通过ELO法形成了GaN基板60，因此在GaN基板60中会产生不均匀的变形。
半导体层叠结构70具有与第2实施方式中的半导体层叠结构50相同的结构。即，在AlxGayInzN结晶层30上形成有包含AlaInbGacN结晶层(a+b+c＝1，a≥0，b≥0，c≥0)的活性层32。这里，活性层32是氮化物系半导体发光元件200中的电子注入区域。在活性层32上形成有第2导电型(例如p型)AldGaeN层(d+e＝1，d＞0，e≥0)36。在本实施方式的AldGaeN层36中掺杂Mg。在本实施方式中，在活性层32与AldGaeN层36之间形成不掺杂的GaN层34。
并且，在AldGaeN层36的至少一部分中形成有In含有层35。在图21中，在AldGaeN层36的下部配置有In含有层35，与第1实施方式相同，In含有层35也可以形成在AldGaeN层36的任一位置。
并且，在包含In含有层35的AldGaeN层36上形成有第2导电型(例如p型)的GaN层38。在GaN层38上形成有接触层40。本实施方式的接触层40是p+-GaN层。
在本实施方式中，通过设置In含有层35，能够抑制在半导体层叠结构70的面内产生不均匀的变形，而且可降低由不均匀的变形引起的结晶缺陷。其结果，能够消除面内的不均匀的发光。
并且，如前所述，在非极性GaN中更容易产生不均匀的变形，因此本实施方式更具有意义。
(实施方式4)
以下，说明本发明的氮化物系半导体发光元件的第4实施方式。
目前正在研究在LED或激光器中使用表面上具有非极性面、例如称作与[10-10]方向垂直的m面的(10-10)面的基板(m面GaN系基板)。
如图22所示，m面是与c轴(基本向量c)平行的面，与c面正交。m面是(10-10)面、(-1010)面、(1-100)面、(-1100)面、(01-10)面、(0-110)面的总称。另外，在本说明书中，有时将在与六方晶金属纤锌矿结构的X面(X＝c、m)垂直的方向上产生外延生长表现为“X面生长”。同样，在X面生长中，有时将X面称作“生长面”，将通过X面生长形成的半导体的层称作“X面半导体层”。
图23(a)示意性表示表面为c面的氮化物系半导体的剖面(垂直于基板表面的剖面)中的结晶结构，图23(b)示意性表示表面为m面的氮化物系半导体的剖面(垂直于基板表面的剖面)中的结晶结构。如图23(a)所示，在c面中，Ga的原子层与氮的原子层的位置在c轴方向上稍微偏离，因此形成了极化。相对于此，如图23(b)所示，在m面中，由于Ga原子和氮原子存在于同一原子面上，因此在垂直于m面的方向上不会产生自发极化。其结果，若在垂直于m面的方向上形成半导体层叠结构，则不会在活性层中产生压电电场。
本实施方式的氮化物系半导体发光元件与图2(a)所示的氮化物系半导体发光元件100相同，具有GaN基板10、和形成在GaN基板10上的半导体层叠结构50。本实施方式的氮化物系半导体发光元件的特征在于，GaN基板10的表面及半导体层叠结构50的表面不是c面，而是m面。在本实施方式中，与第1实施方式相同，在GaN系基板10上的AldGaeN层(溢出抑制层)36中的接近活性层32的区域内添加In。
可以通过在c面蓝宝石基板上较厚地形成GaN结晶之后，在垂直于蓝宝石基板的c面的面上切出GaN结晶，从而形成在表面上具有m面的GaN基板。此外，通过在m面GaN基板上使氮化物系半导体层外延生长，能够将氮化物系半导体层的表面设为m面。
在本实施方式中，除了GaN基板10和半导体层叠结构50的表面为m面、以及不进行选择生长以外，其他的结构和制造方法与第1实施方式相同，因此在这里省略详细的说明。
在现状的m面GaN基板的面内存在位错密度的分布。在m面GaN系基板的面内，例如在105cm-2到106cm-2的范围内位错密度存在偏差。由于该位错密度的偏差，在m面GaN基板的面内产生不均匀的变形。结果，若在这样的m面GaN基板上形成半导体层，则即使不进行选择生长也会在半导体层的面内产生不均匀的变形。其结果，在使用了m面GaN基板的半导体元件中，产生量子效率的降低。实际上，向m面GaN基板照射X线时，可观测到X线衍射峰的分离，并且可以确认该分离的程度比在表面上具有c面的GaN基板(c面GaN基板)还大。根据该结果可知，在m面GaN基板中，会产生比c面GaN基板还复杂的不均匀的变形。因此，可以说在m面GaN基板中能够降低不均匀的变形的意义特别大。
图24是表示添加了In的m面AldGaeN层(溢出抑制层)的室温下的发光光谱的图表。为了进行比较，还表示了未添加In的m面AldGaeN层的室温下的发光光谱。添加了In的m面AldGaeN层的In浓度是7×1017cm-3。可知，与未添加In的样品相比，在添加了In的样品中可以明显提高发光强度即量子效率。
图25是表示m面AldGaeN层(溢出抑制层)中的In的添加浓度和室温下的发光强度之间的关系的表。如图25所示，在3×1016cm-3至8×1018cm-3的添加浓度内与未添加In时相比发光强度变高，量子效率提高。特别是，在5×1016cm-3至4×1017cm-3的添加浓度的范围内可显著提高量子效率。
实际的m面半导体层的表面(主面)无需相对于m面是完全平行的面，也可以以小角度(大于0度且小于±1°)从m面倾斜。从制造技术的观点来看，很难制造具有表面相对于m面完全平行的表面的基板或半导体层。因此，在通过当前的制造技术形成了m面基板或m面半导体层的情况下，实际的表面会从理想的m面倾斜。倾斜的角度和方位因制造工序而偏离，因此很难正确控制表面的倾斜角度和倾斜方位。
另外，有时故意使基板或半导体的表面(主面)从m面倾斜1°以上的角度。在以下说明的实施方式中，无论是针对GaN基板还是针对形成在GaN基板上的氮化物半导体层，都故意使其表面(主面)从m面倾斜1°以上的角度。
(实施方式5)
图26表示本发明的第5实施方式的氮化镓系化合物半导体发光元件300的剖视图。如图26所示，本实施方式所涉及的氮化镓系化合物半导体发光元件300具备将从m面倾斜了1°以上的角度的面作为主面的GaN基板10a和半导体层叠结构50a。
如本实施方式的GaN基板10a所示，主面从m面倾斜1°以上的角度的基板一般被称作“倾斜基板(off substrate)”。倾斜基板是通过从单结晶块切出基板并研磨基板的表面的工序，有意将从m面向特定方位倾斜的面作为主面来制造得到的。
在现状中，在主面从m面倾斜了1°以上且5°以下的角度的基板(倾斜基板)的面内存在位错密度的偏差(例如105cm-2至106cm-2的范围内)。由于该位错密度的偏差在GaN基板10a的面内会产生不均匀的变形。结果，若在这样的GaN基板10a上形成半导体层，则即使不进行选择生长也会在半导体层的面内产生不均匀的变形。此外，若在GaN基板10a的主面上层叠半导体层叠结构50a，则这些半导体层的表面(主面)也会从m面倾斜。
除了GaN基板10a和半导体层叠结构50a的主面是从m面倾斜的面这一点之外，本实施方式的结构和制造方法与第4实施方式相同。此外，除了GaN基板10a和半导体层叠结构50a的主面是从m面倾斜的面、以及不进行选择生长之外，本实施方式的结构和制造方法与第1至第3实施方式相同。这里，省略与第1至第4实施方式相同的结构及制造方法的详细说明。本实施方式中，在GaN基板10a上形成半导体层叠结构50a之后，除去GaN基板10a的一部分或全部。
接着，参照图27，详细说明本实施方式中的GaN基板10a和半导体层叠结构50a的倾斜。
图27(a)是示意性表示GaN基板的结晶结构(纤锌矿型结晶结构)的图，表示了使图22的结晶结构的朝向旋转90°的结构。在GaN结晶的c面内，存在+c面和-c面。+c面是Ga原子出现在表面的(0001)面，被称作“Ga面”。另一方面，-c面是N(氮)原子出现在表面的(000-1)面，被称作“N面”。+c面和-c面是平行的关系，并且都垂直于m面。c面具有极性，因此可以这样将c面分为+c面和-c面，但是没有必要将非极性面即a面划分为+a面和-a面。
图27(a)所示的+c轴方向是从-c面向+c面垂直延伸的方向。另一方面，a轴方向对应于图22的单位向量a2，朝向平行于m面的[-12-10]方向。图27(b)是表示m面的法线、+c轴方向及a轴方向的相互关系的立体图。m面的法线平行于[10-10]方向，如图27(b)所示，垂直于+c轴方向和a轴方向这两个方向。
GaN基板的主面从m面倾斜了1°以上的角度意味着该GaN基板的主面的法线从m面的法线倾斜了1°以上的角度。
接着，参照图28。图28(a)和(b)是分别表示GaN基板的主面和m面的关系的剖视图。该图是垂直于m面和c面这两个面的剖视图。图28示出表示+c轴方向的箭头。如图28所示，m面平行于+c轴方向。因此，m面的法线向量垂直于+c轴方向。
在图28(a)和(b)所示的例中，GaN基板的主面的法线向量从m面的法线向量向c轴方向倾斜。更详细而言，在图28(a)的例中，主面的法线向量向+c面侧倾斜，在图28(b)的例中，主面的法线向量向-c面侧倾斜。在本说明书中，将前者情况下主面的法线向量相对于m面的法线向量的倾斜角度(倾斜角度θ)取为正值，将后者情况下的倾斜角度θ取为负值。以上任一情况都称作“主面向c轴方向倾斜”。
在本实施方式中，由于倾斜角度在1°以上且5°以下的范围内、以及倾斜角度在-5°以上且-1°以下的范围内，因此能够起到与倾斜角度大于0°且小于±1°的情况相同的本发明的效果。以下，参照图29，说明理由。图29(a)和(b)分别是与图28(a)和(b)对应的剖视图，表示从m面向c轴方向倾斜的GaN基板10a的主面的附近区域。倾斜角度θ在5°以下的情况下，如图29(a)和(b)所示，在GaN基板10a的主面形成多个台阶。各台阶具有与单原子层相对应的高度
Figure BDA0000084171730000241
并且以大致等间隔(
Figure BDA0000084171730000242
以上)平行排列。通过这样的台阶的排列，GaN基板10a的主面整体从m面倾斜，但微观上是多个m面区域露出。主面从m面倾斜的GaN基板10a的表面采取这样的结构是由于m面毕竟作为结晶面非常稳定。
若在这样的GaN基板10a上形成GaN系化合物半导体层，则在GaN系化合物半导体层的主面上也会出现与GaN基板10a的主面相同的形状。即，在GaN系化合物半导体层的主面上形成多个台阶，GaN系化合物半导体层的主面整体上从m面倾斜。
认为主面的法线向量的倾斜方向朝向+c面及-c面以外的面方位也会产生同样的现象。认为即使主面的法线向量例如向a轴方向倾斜，只要倾斜角度在1°以上且5°以下的范围内，则结果是同样的。
因此，即使是具有将从m面向任意的方位倾斜了1°以上且5°以下的角度的面作为主面的GaN基板10a的氮化物系化合物半导体发光元件，也能够通过在AldGaeN层中形成含有浓度在1×1016atms/cm3以上且1×1019atms/cm3以下的In的层，从而抑制氮化物系半导体发光元件中的不均匀的变形的产生。其结果，能够防止在氮化物系半导体发光元件中产生面内的不均匀的发光。
另外，若倾斜角度θ的绝对值比5°大，则会因为压电电场而导致内部量子效率降低。因此，若产生显著的压电电场，则通过m面生长实现半导体发光元件的意义就会变小。因此，在本发明中将倾斜角度θ的绝对值限制在5°以下。但是，在将倾斜角度θ例如设定为5°的情况下，由于制造偏差，有可能实际的倾斜角度θ会从5°偏离±1°左右。这样的制造偏差是很难完全排除的，而且这一程度的微小的角度偏离并不妨碍本发明的效果。
以上，说明了最佳的实施方式，但这样的记载并不是本发明的限定事项，本发明可以进行各种改变。
(产业上的可利用性)
根据本发明，能够提供不均匀的变形少的GaN系半导体发光元件。

Claims (12)

1.一种氮化物系半导体发光二极管，具有氮化物系半导体层叠结构，其中，
所述氮化物系半导体层叠结构包括：
包含AlaInbGacN结晶层的活性层，其中，a+b+c＝1，a≥0，b≥0，c≥0；
AldGaeN溢出抑制层，其中，d+e＝1，d＞0，e≥0；和
AlfGagN层，其中，f+g＝1，f≥0，g≥0，f＜d；
所述AldGaeN溢出抑制层设置在所述活性层与所述AlfGagN层之间；
所述AldGaeN溢出抑制层包括含有浓度在1×1016atms/cm3以上且8×1018atms/cm3以下的In的In含有AlGaN层；
所述In含有AlGaN层具有10nm以上且100nm以下的厚度；
所述氮化物系半导体层叠结构的主面的法线和m面的法线形成的角度在1°以上且5°以下，
所述含有In的层中的In浓度随着远离所述活性层而减少。
2.根据权利要求1所述的氮化物系半导体发光二极管，其中，
所述氮化物系半导体层叠结构是向c轴方向或a轴方向倾斜的半导体层。
3.根据权利要求1所述的氮化物系半导体发光二极管，其中，
所述氮化物系半导体层叠结构设置在GaN基板上；
所述GaN基板的主面的法线与m面的法线形成的角度在1°以上且5°以下。
4.根据权利要求1所述的氮化物系半导体发光二极管，其中，
所述含有In的层配置在所述AldGaeN溢出抑制层中的最靠近所述活性层的位置。
5.根据权利要求1所述的氮化物系半导体发光二极管，其中，
所述含有In的层的厚度在AldGaeN溢出抑制层的厚度的一半以下。
6.根据权利要求1所述的氮化物系半导体发光二极管，其中，
在所述活性层与所述AldGaeN溢出抑制层之间形成有不掺杂的GaN层。
7.一种氮化物系半导体发光二极管的制造方法，该氮化物系半导体发光二极管具有氮化物系半导体层叠结构，该制造方法包括：
作为所述氮化物系半导体层叠结构中的一部分而形成包括AlaInbGacN结晶层的活性层的工序(a)，其中，a+b+c＝1，a≥0，b≥0，c≥0；
作为所述氮化物系半导体层叠结构的一部分而形成AldGaeN溢出抑制层的工序(b)，其中，d+e＝1，d＞0，e≥0；和
作为所述氮化物系半导体层叠结构的一部分而形成AlfGagN层的工序，其中，f+g＝1，f≥0，g≥0，f＜d；
在所述工序(b)中，在所述AldGaeN溢出抑制层中形成含有浓度在1×1016atms/cm3以上且8×1018atms/cm3以下的In并且所述In的浓度随着远离所述活性层而减少的In含有AlGaN层；
所述In含有AlGaN层具有10nm以上且100nm以下的厚度；
所述氮化物系半导体层叠结构的主面的法线与m面的法线形成的角度在1°以上且5°以下。
8.根据权利要求7所述的氮化物系半导体发光二极管的制造方法，其中，
所述氮化物系半导体层叠结构是向c轴方向或a轴方向倾斜的半导体层。
9.根据权利要求7或8所述的氮化物系半导体发光二极管的制造方法，其中，
所述含有In的层配置在所述AldGaeN溢出抑制层中的最靠近所述活性层的位置。
10.根据权利要求7所述的氮化物系半导体发光二极管的制造方法，其中，
所述含有In的层的厚度在AldGaeN溢出抑制层的厚度的一半以下。
11.一种氮化物系半导体发光二极管，具有氮化物系半导体层叠结构，其中，
所述氮化物系半导体层叠结构包括：
包含AlaInbGacN结晶层的活性层，其中，a+b+c＝1，a≥0，b≥0，c≥0；
AldGaeN溢出抑制层，其中，d+e＝1，d＞0，e≥0；和
AlfGagN层，其中，f+g＝1，f≥0，g≥0，f＜d；
所述AldGaeN溢出抑制层设置在所述活性层与所述AlfGagN层之间；
所述AldGaeN溢出抑制层包括含有浓度在1×1016atms/cm3以上且1×1019atms/cm3以下的In的In含有AlGaN层；
所述In含有AlGaN层具有10nm以上且100nm以下的厚度；
所述氮化物系半导体层叠结构的主面的法线与m面的法线形成的角度在1°以上且5°以下；
所述含有In的层中的In浓度随着远离所述活性层而减少；
所述含有In的层的厚度在所述AldGaeN溢出抑制层的厚度的一半以下。
12.一种氮化物系半导体发光二极管的制造方法，该氮化物系半导体发光二极管具有氮化物系半导体层叠结构，该制造方法包括：
作为所述氮化物系半导体层叠结构中的一部分而形成包括AlaInbGacN结晶层的活性层的工序(a)，其中，a+b+c＝1，a≥0，b≥0，c≥0；
作为所述氮化物系半导体层叠结构的一部分而形成AldGaeN溢出抑制层的工序(b)，其中，d+e＝1，d＞0，e≥0；和
作为所述氮化物系半导体层叠结构的一部分而形成AlfGagN层的工序，其中，f+g＝1，f≥0，g≥0，f＜d；
在所述工序(b)中，在所述AldGaeN溢出抑制层中形成含有浓度在1×1016atms/cm3以上且1×1019atms/cm3以下的In并且所述In的浓度随着远离所述活性层而减少的In含有AlGaN层；
所述In含有AlGaN层具有10nm以上且100nm以下的厚度；
所述氮化物系半导体层叠结构的主面的法线与m面的法线形成的角度在1°以上且5°以下；
所述含有In的层的厚度在所述AldGaeN溢出抑制层的厚度的一半以下。
CN201080008160.0A 2009-12-08 2010-12-07 氮化物系半导体发光元件及其制造方法 Expired - Fee Related CN102326267B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-278619 2009-12-08
JP2009278619 2009-12-08
PCT/JP2010/007112 WO2011070768A1 (ja) 2009-12-08 2010-12-07 窒化物系半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN102326267A CN102326267A (zh) 2012-01-18
CN102326267B true CN102326267B (zh) 2014-05-14

Family

ID=44145330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080008160.0A Expired - Fee Related CN102326267B (zh) 2009-12-08 2010-12-07 氮化物系半导体发光元件及其制造方法

Country Status (4)

Country Link
US (1) US20120091463A1 (zh)
JP (1) JP5559814B2 (zh)
CN (1) CN102326267B (zh)
WO (1) WO2011070768A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
WO2013021606A1 (ja) * 2011-08-09 2013-02-14 パナソニック株式会社 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法
JP5811009B2 (ja) * 2012-03-30 2015-11-11 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体
WO2014054284A1 (ja) * 2012-10-05 2014-04-10 パナソニック株式会社 窒化物半導体構造、積層構造、および窒化物半導体発光素子
JP6573154B2 (ja) * 2014-06-05 2019-09-11 パナソニックＩｐマネジメント株式会社 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法
KR102306671B1 (ko) * 2015-06-16 2021-09-29 삼성전자주식회사 발광 소자 패키지
US10658177B2 (en) 2015-09-03 2020-05-19 Hewlett Packard Enterprise Development Lp Defect-free heterogeneous substrates
WO2017123245A1 (en) 2016-01-15 2017-07-20 Hewlett Packard Enterprise Development Lp Multilayer device
WO2017171737A1 (en) * 2016-03-30 2017-10-05 Hewlett Packard Enterprise Development Lp Devices having substrates with selective airgap regions
CN116705942B (zh) * 2023-08-08 2023-10-17 江西兆驰半导体有限公司 发光二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925181A (zh) * 2005-08-29 2007-03-07 株式会社东芝 半导体器件
CN101449393A (zh) * 2006-05-26 2009-06-03 罗姆股份有限公司 氮化物半导体发光元件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3857467B2 (ja) * 1999-07-05 2006-12-13 独立行政法人科学技術振興機構 窒化ガリウム系化合物半導体とその製造方法
JP2001097800A (ja) * 1999-09-30 2001-04-10 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子
JP2004063537A (ja) * 2002-07-25 2004-02-26 Sony Corp 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
US7485902B2 (en) * 2002-09-18 2009-02-03 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device
KR100580751B1 (ko) * 2004-12-23 2006-05-15 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
US7462884B2 (en) * 2005-10-31 2008-12-09 Nichia Corporation Nitride semiconductor device
JP5232970B2 (ja) * 2006-04-13 2013-07-10 豊田合成株式会社 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
JP2008034822A (ja) * 2006-06-28 2008-02-14 Nichia Chem Ind Ltd 半導体発光素子
JP2008124060A (ja) * 2006-11-08 2008-05-29 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
US8415682B2 (en) * 2007-12-28 2013-04-09 Rohm Co., Ltd. Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device
JP2009239075A (ja) * 2008-03-27 2009-10-15 Rohm Co Ltd 発光素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1925181A (zh) * 2005-08-29 2007-03-07 株式会社东芝 半导体器件
CN101449393A (zh) * 2006-05-26 2009-06-03 罗姆股份有限公司 氮化物半导体发光元件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2001-97800A 2001.04.10
JP特开2004-63537A 2004.02.26
JP特开2009-239075A 2009.10.15

Also Published As

Publication number Publication date
CN102326267A (zh) 2012-01-18
US20120091463A1 (en) 2012-04-19
WO2011070768A1 (ja) 2011-06-16
JP5559814B2 (ja) 2014-07-23
JPWO2011070768A1 (ja) 2013-04-22

Similar Documents

Publication Publication Date Title
CN102326267B (zh) 氮化物系半导体发光元件及其制造方法
CN102084504B (zh) 氮化物类半导体发光元件及其制造方法
CN102598316B (zh) 氮化物半导体器件及其生产方法
DE10223797B4 (de) Licht emittierende III-Nitrid-Anordnungen mit niedriger Ansteuerspannung und Herstellverfahren dafür
Bennett Dislocations and their reduction in GaN
KR101173072B1 (ko) 경사진 기판 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법
CN103460411A (zh) 氮化物半导体发光元件、光源及其制造方法
US20130037779A1 (en) Nitride semiconductor light-emitting device and method for producing the same
JP2007142437A (ja) 半導体素子およびその製造方法
US8648350B2 (en) Gallium nitride compound semiconductor light-emitting device
CN102484180B (zh) 氮化镓系化合物半导体发光元件
US8476639B2 (en) Group III nitride semiconductor and group III nitride semiconductor structure
CN104272477A (zh) 氮化物半导体发光元件
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
US20120241753A1 (en) Semiconductor device and method for manufacturing same
RU2719339C1 (ru) Способ изготовления нитридного полупроводникового излучающего ультрафиолетовое излучение элемента и нитридный полупроводниковый излучающий ультрафиолетовое излучение элемент
KR101391960B1 (ko) 저결함 질화물 반도체층을 갖는 고품질 반도체 소자용 기판의 제조 방법
WO2021070910A1 (ja) 窒化物半導体構造体、窒化物半導体デバイス及びその製造方法
US20070090384A1 (en) Nitride based semiconductor device having multiple layer buffer structure and fabrication method thereof
US20220399475A1 (en) Method to control the relaxation of thick films on lattice-mismatched substrates
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법
Funato et al. ScAlMgO4 as a promising substrate for InGaN-based long wavelength emitters: demonstration of far-red LEDs
Miyoshi et al. Demonstration of polarization-induced hole conduction in composition-graded AlInN layers grown by metalorganic chemical vapor deposition
KR101471425B1 (ko) 양자섬을 삽입한 고품질 반도체 소자용 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140514

Termination date: 20191207

CF01 Termination of patent right due to non-payment of annual fee