JP2008243872A - 半導体基板、半導体素子、発光素子及び電子素子 - Google Patents

半導体基板、半導体素子、発光素子及び電子素子 Download PDF

Info

Publication number
JP2008243872A
JP2008243872A JP2007078187A JP2007078187A JP2008243872A JP 2008243872 A JP2008243872 A JP 2008243872A JP 2007078187 A JP2007078187 A JP 2007078187A JP 2007078187 A JP2007078187 A JP 2007078187A JP 2008243872 A JP2008243872 A JP 2008243872A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
buffer layer
light
zrn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007078187A
Other languages
English (en)
Other versions
JP5058642B2 (ja
Inventor
Hiroshi Fujioka
洋 藤岡
Takayuki Nakano
貴之 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanagawa Academy of Science and Technology
Original Assignee
Kanagawa Academy of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanagawa Academy of Science and Technology filed Critical Kanagawa Academy of Science and Technology
Priority to JP2007078187A priority Critical patent/JP5058642B2/ja
Publication of JP2008243872A publication Critical patent/JP2008243872A/ja
Application granted granted Critical
Publication of JP5058642B2 publication Critical patent/JP5058642B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】比較的高い光の取り出し効率を維持しつつ、電気的特性の高い半導体基板、半導体素子、発光素子及び電子素子を提供すること。
【解決手段】シリコン基板上にZrNからなるバッファ層を設けた場合に、当該ZrNの結晶性が極めて高くなる。また、ZrNからなるバッファ層を設けた場合に、光反射率が65%を超える。そこで、Si(111)からなる基板2と、当該基板2上に設けられたバッファ層3と、バッファ層3上に設けられた半導体層4とを具備し、このバッファ層3がZrNからなることとしたので、比較的高い光の取り出し効率を維持しつつ、電気的特性の高い半導体基板1を得ることができる。
【選択図】図1

Description

本発明は、半導体基板、半導体素子、発光素子及び電子素子に関する。
シリコン基板上に金属窒化物半導体の薄膜が設けられた半導体基板が知られている。このような半導体基板は発光素子や電子素子に搭載されている。この半導体基板を構成する窒化物半導体は、有機金属及びアンモニアを原料とするMOCVD法や、超高真空中で原料を蒸着するMBE法、定電圧スパッタリング法などによって形成することができる。
例えば発光素子に搭載される場合、シリコン基板上に窒化物半導体を直接形成した半導体基板においては、当該窒化物半導体側から光を照射したときにほぼ50%の光(青色光)が吸収されてしまうため、光の取り出し効率が低くなってしまう。
これに対して、シリコン基板と窒化物半導体との間にバッファ層としてHfN(ハーフニウムナイトライド)を配置した半導体基板が提案されている。シリコン基板と窒化物半導体との間にハーフニウムナイトライドをバッファ層として設けることにより、60%を超える青色光が反射されることになる。このように、バッファ層を設けることによって光の取り出し効率が向上する。
Xu et al, Appl. Phys. Lett., 86, 182104 (2005)
しかしながら、シリコン基板上にハーフニウムナイトライドを形成する場合、ハーフニウムナイトライドの結晶性が悪くなってしまい、半導体基板の電気的特性が低下してしまうという問題がある。
以上のような事情に鑑み、本発明の目的は、比較的高い光の取り出し効率を維持しつつ、電気的特性の高い半導体基板、半導体素子、発光素子及び電子素子を提供することにある。
上記目的を達成するため、本発明に係る半導体基板は、シリコン基板と、前記シリコン基板上に設けられたバッファ層と、前記バッファ層上に設けられた半導体層とを具備し、前記バッファ層がZrNからなることを特徴とする。
本発明者らは、シリコン基板上にZrNからなるバッファ層を設けた場合に、HfNからなるバッファ層を設けた場合に比べて、当該バッファ層の結晶性(ZrNの結晶性)が極めて高くなることを見出した。また、ZrNからなるバッファ層を設けた場合に、光反射率が65%を超えることを見出した。
そこで、本発明では、シリコン基板と、シリコン基板上に設けられたバッファ層と、バッファ層上に設けられた半導体層とを具備し、このバッファ層がZrNからなることとしたので、比較的高い光の取り出し効率を維持しつつ、電気的特性の高い半導体基板を得ることができる。
上記の半導体基板は、前記半導体層が13族金属の窒化物半導体からなることを特徴とする。
近年、金属窒化物半導体として、13族金属の窒化物半導体を用いた半導体基板が注目されている。本発明によれば、半導体層が13族金属の窒化物半導体からなる場合において、比較的高い光の取り出し効率を維持しつつ、電気的特性の高い半導体基板を得ることができる。
上記の半導体基板は、前記半導体層がGaNからなることを特徴とする。
13族金属窒化物の中でも、GaNを用いた半導体基板が特に注目されている。本発明によれば、半導体層がGaNからなる場合において、比較的高い光の取り出し効率を維持しつつ、電気的特性の高い半導体基板を得ることができる。
本発明に係る半導体素子は、上記の半導体基板を具備することを特徴とする。
本発明によれば、比較的高い光の取り出し効率を維持しつつ、電気的特性の高い半導体基板を具備することとしたので、光学的及び電気的特性の高い半導体素子を得ることができる。
本発明に係る発光素子は、上記の半導体素子を具備することを特徴とする。
本発明によれば、光の取り出し効率が高く及び電気的特性の高い半導体素子を具備することとしたので、発光特性が高く、様々な用途に利用可能な発光素子を得ることができる。
本発明に係る電子素子は、上記の半導体素子を具備することを特徴とする。
本発明によれば、電気的特性の高い半導体素子を具備することとしたので、高性能で様々な用途に利用可能な電子素子を得ることができる。
本発明によれば、シリコン基板と、シリコン基板上に設けられたバッファ層と、バッファ層上に設けられた半導体層とを具備し、このバッファ層がZrNからなることとしたので、比較的高い光の取り出し効率を維持しつつ、電気的特性の高い半導体基板を得ることができる。
本発明の実施の形態を図面に基づき説明する。
図1は、本実施形態に係る半導体基板1の構成を示す図である。
同図に示すように、半導体基板1は、シリコン(Si(111))からなる基板2上にバッファ層3が設けられ、当該バッファ層3上に半導体層4が積層された構成になっている。半導体基板1は、発光素子や電子素子などに搭載される。
バッファ層3は、ジルコニウムナイトライド(ZrN(111))からなる層であり、基板2と半導体層4との間に介在する。図2は、ジルコニウムナイトライドの光反射率を示すグラフである。グラフの横軸は波長、グラフの縦軸は光反射率を示している。図3は、ジルコニウムナイトライドの光反射率と当該光の波長との対応関係を示す表である。
図2及び図3に示すように、ジルコニウムナイトライドにおいて青色光の波長範囲である470nmでの光反射率は65.6%になっている。これをもとにすると、ジルコニウムナイトライドからなるバッファ層3においては、青色光を照射したときにはほぼ65%以上の光を反射することが可能であるといえる。
半導体層4は、例えば13族窒化物半導体からなる半導体層である。13族窒化物としては、例えばGaN(ガリウムナイトライド)、AlN(アルミニウムナイトライド)、InN(インジウムナイトライド)などが挙げられ、一般式InGaAl1−X−YN(0≦X≦1、0≦Y≦1、0≦X+Y≦1)で表される。
図4は、上記のバッファ層3の製造装置であるスパッタ装置の構成を示す図である。
同図に示すように、スパッタ装置10は、チャンバ11と、基板電極12と、ターゲット電極13と、直流電源14と、電源制御部15と、窒素供給源16と、加熱装置17を主体として構成されている。
チャンバ11は、外部に対して密閉可能に設けられている。チャンバ11内は図示しない真空ポンプなどによって減圧できるようになっている。
基板電極12は、チャンバ11内に配置されており、上記の基板2を保持可能になっている。
ターゲット電極13は、チャンバ11内に基板電極12に対向して設けられており、ターゲット13aを保持可能になっている。ターゲット13aは、Zr(ジルコニウム)又はその合金からなる。
直流電源14は、基板電極12及びターゲット電極13にそれぞれ電気的に接続されており、基板電極12とターゲット電極13との間に直流電圧を印加する電圧源である。
制御部15は、直流電源14に接続されており、直流電源14の動作のタイミングに関する制御を行う。制御部15により、基板電極12とターゲット電極13との間にパルス電圧を印加することが可能になっている。
窒素供給源16は、例えば供給管などによってチャンバ11内に接続されており、チャンバ11内に窒素ガスを供給する。図示しないが、窒素供給源16の他、チャンバ内にアルゴンガスを供給するアルゴンガス供給源も設けられている。
加熱装置17は、例えば基板電極12に固定されており、基板電極12上の基板2の周囲温度を調節できるようになっている。
次に、上記のスパッタ装置10を用いて本実施形態に係る半導体基板1を製造する工程を説明する。本実施形態では、基板−ターゲット間にパルス直流電圧を印加するパルススパッタ法を例に挙げて説明する。
まず、チャンバ11内にアルゴンガスを供給し、窒素供給源16から窒素ガスをチャンバ11内に供給する。アルゴンガス及び窒素ガスによってチャンバ11内が所定の圧力になった後、バッファ層3を形成した基板2を基板電極12に保持し、ターゲット13aをターゲット電極13上に設置する。
基板2及びターゲット13aを配置した後、加熱装置17によって、基板2の周囲温度を調節する。基板2の周囲温度を調節したら、基板電極12とターゲット電極13との間に直流パルス電圧を印加する。
パルス電圧が印加されている間、アルゴンガスによるプラズマが発生し、ターゲット13aに衝突する。この衝突エネルギーを受けて、ターゲット13aを構成するZr原子がチャンバ11内に放出される。この高エネルギーを有するZr原子は、バッファ層3上に供給される。バッファ層3の表面では、チャンバ内の窒素が窒素ラジカルになっている。
バッファ層3上には高エネルギーを有するZr原子が大量に供給され、バッファ層3の表面は金属リッチの状態になる。金属リッチの状態では、バッファ層3上のZr原子は安定な格子位置にマイグレーションする。安定な格子位置にマイグレーションしたZr原子は、チャンバ11内で活性化した窒素ラジカルと反応して金属窒化物(ZrN)の結晶となる。基板電極12とターゲット電極13との間にパルス電圧が印加される毎に、結晶構造の安定したZrNが堆積されることになる。
次に、形成されたバッファ層3上に、MOCVD法、MBE法、HVPE法又はDCスパッタリング法などの薄膜形成手法によって半導体層4を形成する。このようにして、図1に示す半導体基板1が完成する。
本発明者らは、シリコン基板上にZrNからなるバッファ層を設けた場合に、当該ZrNの結晶性が極めて高くなることを見出した。また、ZrNからなるバッファ層を設けた場合に、光反射率が65%を超えることを見出した。
そこで、本実施形態では、Si(111)からなる基板2と、当該基板2上に設けられたバッファ層3と、バッファ層3上に設けられた半導体層4とを具備し、このバッファ層3がZrNからなることとしたので、比較的高い光の取り出し効率を維持しつつ、電気的特性の高い半導体基板1を得ることができる。
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。
例えば、上記実施形態では、バッファ層3をパルススパッタ法によって形成しているが、これに限られることはなく、例えばバッファ層3をMOCVD法、MBE法、HVPE法又はDCスパッタリング法などの他の薄膜形成方法によって形成しても構わない。
また、上記実施形態では、半導体層4をMOCVD法、MBE法、HVPE法又はDCスパッタリング法によって形成しているが、これに限られることは無く、例えば半導体層4を上記のパルススパッタ法、蒸着法などの他の薄膜形成方法によって形成しても構わない。
次に、本発明に係る実施例1を説明する。
本実施例では、上記実施形態の手法(パルススパッタ法)によってシリコン(Si(111))基板上にZrN層(バッファ層)を形成した。ZrN成長時の基板温度を1200℃、アルゴンガス流量を3sccm、窒素ガス流量を2sccm、直流パルス電源の繰り返し周波数を50kHz、デューティー比を20%とした。
図5は、上記の条件下で形成されたZrN層のEBSD極点図である。
同図に示すように、明瞭な3回回転対象性が確認できる。このことから、結晶方位の揃った良質なZrNが成長しているといえる。また、EBSD半値幅を測定したら、0.53°であった。このことからも、結晶性の高いZrN層が形成されたことがわかる。
次に、本発明に係る実施例2を説明する。
本実施例では、上記実施形態の手法(パルススパッタ法)によってサファイア(0001)基板上にZrN(111)層(バッファ層)を形成した。ただし、アルゴンガス流量を3sccm、窒素ガス流量を1sccm、投入電力を100W、直流パルス電源の繰り返し周波数を50kHzとした。また、デューティー比を50%とした。
形成されたZrN薄膜のEBSD半値幅を測定したら0.12°〜0.15°と極めて低い値を示した。サファイア基板上にHfN層を同条件で形成した場合、この半値幅はほぼ0.5°となった。したがって、HfN層に比べて結晶性が格段に高くなっていることがいえる。
なお、上記実施形態の手法(パルススパッタ法)によって、アルゴンガス流量を3sccm、窒素ガス流量を1sccm、投入電力を100W、直流パルス電源の繰り返し周波数を50kHzとした。また、デューティー比を50%として、MgO(111)基板上にZrN(111)層を形成した場合においても、本実施例2と同様に当該ZrN層はHfN層に比べて結晶性が格段に高くなっていることがいえる。
次に、本発明に係る実施例3を説明する。
本実施例では、上記の実施例1の条件下においてパルススパッタ法によって形成されたバッファ層(ZrN)上に、GaN層を形成した。
図6は、形成されたGaN薄膜の11−20RHEED図である。図7は、当該GaN薄膜の10−10RHEED図である。
図6及び図7に示すように、明確なストリークパターンが認められる。このことから、GaNの界面の急峻性が高く、結晶性が良好であることがわかる。
図8は、形成されたGaN薄膜のEBSD極点図である。
図8に示すように、図中央に明確なパターンが認められる。このことからも、GaNの結晶性が良好であることがわかる。
本発明の実施形態に係る半導体基板の構成を示す図。 ジルコニウムナイトライドの光反射率を示すグラフ。 ジルコニウムナイトライドの光反射率と反射波長の対応関係とを示す図。 本実施形態に係るスパッタ装置の構成を示す図。 本発明の実施例1に係るバッファ層のEBSD極点図。 本発明の実施例3に係る半導体層の11−20RHEED図。 本実施例に係る半導体層の10−10RHEED図。 本実施例に係る半導体層のEBSD極点図。
符号の説明
1…半導体基板 2…基板 3…バッファ層 4…半導体薄膜 10…スパッタ装置 11…チャンバ 12…基板電極 13…ターゲット電極 13a…ターゲット 14…直流電源 15…制御部 16…窒素供給源 17…加熱装置

Claims (8)

  1. シリコン基板と、
    前記シリコン基板上に設けられたバッファ層と、
    前記バッファ層上に設けられた13族窒化物半導体層と
    を具備し、
    前記バッファ層がZrNからなる
    ことを特徴とする半導体基板。
  2. 前記半導体層が13族金属の窒化物半導体からなる
    ことを特徴とする請求項1に記載の半導体基板。
  3. 前記半導体層がGaNからなる
    ことを特徴とする請求項1又は請求項2に記載の半導体基板。
  4. 請求項1乃至請求項3のうちいずれか一項に記載の半導体基板を具備することを特徴とする半導体素子。
  5. 請求項4に記載の半導体素子を具備することを特徴とする発光素子。
  6. 前記半導体素子を構成する前記半導体薄膜上に、MOCVD法、MBE法、HVPE法又はスパッタリング法によって成長された金属窒化物を有する
    ことを特徴とする請求項5に記載の発光素子。
  7. 請求項4に記載の半導体素子を具備することを特徴とする電子素子。
  8. 前記半導体素子を構成する前記半導体薄膜上に、MOCVD法、MBE法、HVPE法又はスパッタリング法によって成長された金属窒化物を有する
    ことを特徴とする請求項7に記載の電子素子。
JP2007078187A 2007-03-26 2007-03-26 半導体基板の製造方法 Expired - Fee Related JP5058642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007078187A JP5058642B2 (ja) 2007-03-26 2007-03-26 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007078187A JP5058642B2 (ja) 2007-03-26 2007-03-26 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008243872A true JP2008243872A (ja) 2008-10-09
JP5058642B2 JP5058642B2 (ja) 2012-10-24

Family

ID=39914896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007078187A Expired - Fee Related JP5058642B2 (ja) 2007-03-26 2007-03-26 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP5058642B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176760A1 (ja) * 2022-03-14 2023-09-21 株式会社Gaianixx 積層構造体、半導体装置及びこれらの製造方法
WO2023176759A1 (ja) * 2022-03-14 2023-09-21 株式会社Gaianixx 積層構造体、半導体装置及びこれらの製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63303050A (ja) * 1987-06-01 1988-12-09 Nissin Electric Co Ltd 窒化ジルコン薄膜の製造方法
JPH0547519A (ja) * 1991-08-20 1993-02-26 Murata Mfg Co Ltd 窒化ジルコニウム薄膜抵抗の製造方法
JPH05190309A (ja) * 1992-01-13 1993-07-30 Seiko Instr Inc 抵抗体膜の製造方法
JPH11260835A (ja) * 1997-07-11 1999-09-24 Tdk Corp 電子デバイス用基板
JP2000323753A (ja) * 1999-03-09 2000-11-24 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子
JP2000345333A (ja) * 1999-04-02 2000-12-12 Sanyo Shinku Kogyo Kk Al膜の作成方法とその装置
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
JP2004266112A (ja) * 2003-03-03 2004-09-24 Ulvac Japan Ltd パルス状直流スパッタ成膜方法及び該方法のための成膜装置
JP2005276363A (ja) * 2004-03-25 2005-10-06 Toshiba Corp 磁気記録媒体及び磁気記録媒体の製造法、並びに磁気記録再生装置
JP2006093508A (ja) * 2004-09-27 2006-04-06 Toyoda Gosei Co Ltd 半導体素子及びその製造方法。

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63303050A (ja) * 1987-06-01 1988-12-09 Nissin Electric Co Ltd 窒化ジルコン薄膜の製造方法
JPH0547519A (ja) * 1991-08-20 1993-02-26 Murata Mfg Co Ltd 窒化ジルコニウム薄膜抵抗の製造方法
JPH05190309A (ja) * 1992-01-13 1993-07-30 Seiko Instr Inc 抵抗体膜の製造方法
JPH11260835A (ja) * 1997-07-11 1999-09-24 Tdk Corp 電子デバイス用基板
JP2000323753A (ja) * 1999-03-09 2000-11-24 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子
JP2000345333A (ja) * 1999-04-02 2000-12-12 Sanyo Shinku Kogyo Kk Al膜の作成方法とその装置
JP2003096561A (ja) * 2001-09-25 2003-04-03 Sharp Corp スパッタ装置
JP2004266112A (ja) * 2003-03-03 2004-09-24 Ulvac Japan Ltd パルス状直流スパッタ成膜方法及び該方法のための成膜装置
JP2005276363A (ja) * 2004-03-25 2005-10-06 Toshiba Corp 磁気記録媒体及び磁気記録媒体の製造法、並びに磁気記録再生装置
JP2006093508A (ja) * 2004-09-27 2006-04-06 Toyoda Gosei Co Ltd 半導体素子及びその製造方法。

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023176760A1 (ja) * 2022-03-14 2023-09-21 株式会社Gaianixx 積層構造体、半導体装置及びこれらの製造方法
WO2023176759A1 (ja) * 2022-03-14 2023-09-21 株式会社Gaianixx 積層構造体、半導体装置及びこれらの製造方法

Also Published As

Publication number Publication date
JP5058642B2 (ja) 2012-10-24

Similar Documents

Publication Publication Date Title
JP5386747B2 (ja) 半導体基板、半導体素子、発光素子及び電子素子
TWI377703B (en) Production method of group iii nitride semiconductor light-emitting device
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
JP5272390B2 (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP5886426B2 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
KR101268139B1 (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
JP5576507B2 (ja) エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
JP5490368B2 (ja) エピタキシャル薄膜の形成方法及び半導体基板の製造方法
JP2008177525A (ja) Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP2007290960A (ja) 非極性m面窒化物半導体の製造方法
CN101558502A (zh) Ⅲ族氮化物半导体层的制造方法以及ⅲ族氮化物半导体发光元件和灯
JP2006310850A (ja) 窒化ガリウム系半導体の製造方法
CN105336830A (zh) 一种双面发光深紫外二极管外延片、芯片的制备方法
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
US8383439B2 (en) Apparatus for manufacturing group-III nitride semiconductor layer, method of manufacturing group-III nitride semiconductor layer, group-III nitride semiconductor light-emitting device, method of manufacturing group-III nitride semiconductor light-emitting device, and lamp
JP5058642B2 (ja) 半導体基板の製造方法
JP2009016505A (ja) Iii族窒化物化合物半導体発光素子
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JP2009516377A (ja) シリコン基板上に高品質の半導体発光デバイスを製造するための方法
JP2008135463A (ja) Iii族窒化物半導体の製造方法、iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP2005210091A (ja) Iii族窒化物半導体素子およびそれを用いた発光素子
JP5192869B2 (ja) 半導体基板の製造方法
JP2000196146A (ja) 半導体発光素子
JP2008308349A (ja) Iii族窒化物単結晶の製造方法、金属窒化物層を有する下地結晶基板、および多層構造ウエハ
JP2002305324A (ja) 半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees