KR20160020401A - 질화물 반도체층의 성막 방법 및 반도체 장치의 제조 방법 - Google Patents

질화물 반도체층의 성막 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20160020401A
KR20160020401A KR1020157024926A KR20157024926A KR20160020401A KR 20160020401 A KR20160020401 A KR 20160020401A KR 1020157024926 A KR1020157024926 A KR 1020157024926A KR 20157024926 A KR20157024926 A KR 20157024926A KR 20160020401 A KR20160020401 A KR 20160020401A
Authority
KR
South Korea
Prior art keywords
substrate
nitride semiconductor
layer
gan
buffer layer
Prior art date
Application number
KR1020157024926A
Other languages
English (en)
Other versions
KR101687595B1 (ko
Inventor
요시아키 다이고
Original Assignee
캐논 아네르바 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 아네르바 가부시키가이샤 filed Critical 캐논 아네르바 가부시키가이샤
Publication of KR20160020401A publication Critical patent/KR20160020401A/ko
Application granted granted Critical
Publication of KR101687595B1 publication Critical patent/KR101687595B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H01L21/203—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

기판 위에, AlN 또는 AlGaN으로 이루어지는 버퍼층을 에피택셜 성장시키는 공정과, 버퍼층 위에, Ga와 GaN을 함유하는 질화물 타깃을 이용하고, 질소를 함유하는 반응성 가스의 유량을 프로세스 가스 전체의 유량의 20% 미만으로 해서, 스퍼터링법에 의해, 적어도 GaN을 함유하는 질화물 반도체층을 에피택셜 성장시키는 공정을 갖는다.

Description

질화물 반도체층의 성막 방법 및 반도체 장치의 제조 방법{FILM FORMING METHOD OF NITRIDE SEMICONDUCTOR LAYER AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은, 질화물 반도체층을 에피택셜 성장시키는 질화물 반도체층의 성막(成膜) 방법 및 반도체 장치의 제조 방법에 관한 것이다.
질화물 반도체는, Ⅲb족 원소인 알루미늄(Al), 갈륨(Ga), 인듐(In)과, Ⅴ족 원소인 질소(N)로 이루어지는 화합물 반도체 재료이며, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN), 및 그들의 혼정(混晶)(AlGaN, InGaN, InAlN, AlGaInN)으로 구성된다. 이들 중에서, GaN을 베이스로 한 발광 다이오드(LED : Light Emitting Diode), 레이저 다이오드(LD : Laser Diode) 등의 발광 디바이스는 이미 널리 보급되어 있으며, 이후, 고전자 이동도 트랜지스터(HEMT : High Electron Mobility Transistor) 등을 이용한 고주파·파워 디바이스도 보급되기 시작할 것으로 생각된다.
일반적으로, 질화물 반도체는 유기 금속 화학 기상 성장(MOCVD)법에 의하여 성막되고 있다. MOCVD법은, 정밀한 막 두께 및 조성의 제어가 가능하며 성막 속도가 빠르다는 메리트를 갖고 있지만, 러닝 코스트가 높고, 파티클이 발생하기 쉽고, 막질의 재현성이 나쁜, 등의 디메리트도 있다.
한편, 질화물 반도체를 스퍼터링법에 의하여 성막하는 기술의 개발도 행해지고 있다. 스퍼터링법은, 러닝 코스트를 낮게 억제하기 쉽고, 파티클이 발생하기 어렵고, 막질의 재현성이 좋은, 등의 메리트가 있다. 이 때문에, 질화물 반도체로 이루어지는 상기 디바이스의 적어도 하나 이상의 층을 스퍼터링법에 의해 형성하는 것이 기대되고 있다. 특히, GaN층을 베이스로 한 디바이스는 응용 분야가 폭넓으므로, 스퍼터링법에 의하여 고품질인 GaN층을 높은 재현성으로 얻는 기술을 확립하는 것이 요구되고 있다.
그런데, 스퍼터링법에 의하여 GaN층을 얻는 것이 가능한 스퍼터링 타깃으로서는, N 원자를 함유하지 않는 금속 Ga 타깃, Ga 원자와 N 원자가 1:1의 비율로 결합된 질화물 GaN 타깃, 금속 Ga와 질화물 GaN의 혼합물로 이루어지는 질화물 GaNx 타깃 등이 있다. 이러한, 타깃을 이용하여 GaN층을 성막하는 기술에 대해서는, 예를 들면 특허문헌 1 내지 5에 개시되어 있다.
특허문헌 1에는, 융점이 29.8℃의 저융점 금속인 금속 Ga 타깃을, 적어도 표층이 액상화된 상태에서 스퍼터링함으로써 GaN층을 성막하는 기술이 개시되어 있다. 특허문헌 1에 있어서, GaN층의 하지(下地)로서는 AlN으로 이루어지는 버퍼층이 이용되고 있다.
특허문헌 2에는, 융점이 29.8℃의 저융점 금속인 금속 Ga 타깃을 융해시키지 않도록 해서, 스퍼터링법에 의하여 GaN층을 성막하는 기술이 개시되어 있다. 특허문헌 2에 있어서, GaN층의 하지로서는 AlN으로 이루어지는 버퍼층이 이용되고 있다.
특허문헌 3에는, 질화물 GaN 타깃을 이용하여 스퍼터링법에 의해서 GaN층을 성막하는 기술이 개시되어 있다. 특허문헌 3에 있어서, GaN층의 하지로 하여 성막하는 버퍼층으로서는, 질화물 GaN 타깃을 이용하여 저온에서 성막한 GaN으로 이루어지는 버퍼층(이하, 저온 GaN 버퍼층)이 이용되고 있다. 저온 GaN 버퍼층의 성막 후에 기판을 1000℃∼1100℃의 온도 범위로 가열함으로써, 저온 GaN 버퍼층을 결정화하는 것이 기재되어 있다.
특허문헌 4에는, Ga/(Ga+N)의 몰비가 55% 이상, 80% 이하인 질화물 GaNx 타깃을 이용하여, 스퍼터링법에 의해서 GaN층을 성막하는 기술이 개시되어 있다. 특허문헌 4에 있어서, GaN층을 성막할 때의 프로세스 가스로서는, N2 가스가 이용되고 있다.
특허문헌 5에는, 금속 Ga와 질화물 GaN 중, 어느 한쪽의 물질 또는 양쪽의 물질을 타깃으로 하여, 스퍼터링법에 의해서 GaN층을 성막하는 기술이 개시되어 있다. 특허문헌 5에는, 스퍼터링 가스로서 Ar을 이용하며, 상기 Ar 가스를 이용해서 상기 타깃을 스퍼터링하여 기판 위에 스퍼터 입자를 공급하는 공정과 라디칼총으로부터 N을 함유하는 라디칼을 기판에 공급하는 공정을 번갈아 반복함으로써 GaN층을 성막하는 기술이 개시되어 있다.
일본국 특개2008-153603호 공보 일본국 특허 제4974635호 공보 일본국 특개2012-222243호 공보 일본국 특개2012-144424호 공보 일본국 특개2013-125851호 공보
이미 개시되어 있는 종래기술(특허문헌 1 내지 5)에 따르면, 스퍼터링법에 의하여 GaN층을 성막하는 것은 가능하다. 그러나, 상기 종래기술에는, 평탄한 GaN층을 높은 재현성으로 얻기 위한 기술에 대하여 하등 개시되어 있지 않다. 후술하는 바와 같이, 본 발명자들의 독자의 실험에 따르면, 특허문헌 1 내지 5에 기재된 기술만으로는 평탄한 GaN층을 높은 재현성으로 얻는 것은 곤란했다. 평탄한 GaN층을 얻을 수 없으면 고성능인 광 디바이스나 고주파·파워 디바이스를 실현하는 것이 곤란해진다.
본 발명의 목적은, 평탄한 질화물 반도체층을 높은 재현성으로 에피택셜 성장 가능한 질화물 반도체층의 성막 방법을 제공하는 것에 있다.
본 발명의 일 관점에 따르면, 기판 위에, AlN 또는 AlGaN으로 이루어지는 버퍼층을 에피택셜 성장시키는 공정과, 상기 버퍼층 위에, Ga와 GaN을 함유하는 질화물 타깃을 이용하고, 질소를 함유하는 반응성 가스의 유량을 프로세스 가스 전체의 유량의 20% 미만으로 해서, 스퍼터링법에 의해, 적어도 GaN을 함유하는 질화물 반도체층을 에피택셜 성장시키는 공정을 갖는 것을 특징으로 하는 질화물 반도체층의 성막 방법이 제공된다.
본 발명에 따르면, 스퍼터링법에 의해서 평탄한 질화물 반도체층을 높은 재현성으로 얻는 것이 가능해진다.
도 1은 본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 이용하는 성막 장치의 일례를 나타내는 개략 구성도.
도 2는 본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 있어서 버퍼층의 성막에 이용하는 제1 스퍼터링실의 일례를 나타내는 개략 구성도.
도 3은 본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 있어서 질화물 반도체층의 성막에 이용하는 제2 스퍼터링실의 일례를 나타내는 개략 구성도.
도 4는 질화물 반도체에 있어서의 +c 극성과 -c 극성을 나타내는 모식도.
도 5는 본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 의해 성막한 AlN으로 이루어지는 버퍼층의, GaN층과의 계면에 있어서의 a축의 격자 상수의 막 두께 의존성의 일례를 나타내는 그래프.
도 6은 본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 의해 성막한 GaN층의 단면 구조를 나타내는 단면 TEM상(像).
도 7은 본 발명의 비교예 1에 따른 질화물 반도체층의 성막 방법에 의해 성막한 GaN층의 단면 구조를 나타내는 단면 TEM상.
도 8은 본 발명의 비교예 2에 따른 질화물 반도체층의 성막 방법에 의해 성막한 GaN층의 단면 구조를 나타내는 단면 TEM상.
도 9는 본 발명의 제2 실시형태에 따른 반도체 장치 및 그 제조 방법을 나타내는 개략 단면도.
[제1 실시형태]
본 발명의 제1 실시형태에 따른 질화물 반도체층의 성막 방법에 대하여 도 1 내지 도 5를 이용해서 설명한다.
또, 본 명세서에 있어서, 프로세스 가스란, 질소를 함유하는 반응성 가스와 희(稀)가스의 혼합 가스인 것을 의미하는 것으로 한다. 또한, 질소를 함유하는 반응성 가스란, N2 가스 또는 NH3 가스 혹은 그들의 혼합 가스인 것을 의미하는 것으로 한다.
도 1은 본 실시형태에 따른 질화물 반도체층의 성막 장치의 일례를 나타내는 개략 구성도이다. 도 2는 도 1의 성막 장치에 있어서의 제1 스퍼터링실의 일례를 나타내는 개략 구성도이다. 도 3은 도 1의 성막 장치에 있어서의 제2 스퍼터링실의 일례를 나타내는 개략 구성도이다. 도 4는 질화물 반도체에 있어서의 +c 극성과 -c 극성을 설명하는 모식도이다. 도 5는 본 실시형태에 따른 질화물 반도체층의 성막 방법에 의해 성막한 AlN으로 이루어지는 버퍼층의, GaN층과의 계면에 있어서의 a축의 격자 상수의 막 두께 의존성의 일례를 나타내는 그래프이다.
우선, 본 실시형태에 따른 질화물 반도체층의 성막 방법에 이용하는 성막 장치의 일례에 대하여 도 1 내지 도 3을 이용해서 설명한다.
본 실시형태에 따른 질화물 반도체층의 성막 방법에 이용하는 성막 장치(100)는, 도 1에 나타내는 바와 같이, 로드 로크실(101), 반송실(102), 전처리실(103), 제1 스퍼터링실(104), 제2 스퍼터링실(105)을 갖고 있다. 반송실(102)과, 로드 로크실(101), 전처리실(103), 제1 스퍼터링실(104) 및 제2 스퍼터링실(105)의 사이에는, 이들 처리실간을 개폐하기 위한 게이트 밸브(107, 108, 109, 110)가 각각 설치되어 있다. 반송실(102) 내에는 처리 대상인 기판을 각 처리실에 반송하기 위한 반송 로봇(106)이 설치되어 있다.
도 2는 제1 스퍼터링실(104)을 구성하는 스퍼터링 장치의 구성예를 나타내는 개략도이다. 제1 스퍼터링실(104)은 질화물 반도체층의 하지로서의 AlN 또는 AlGaN으로 이루어지는 버퍼층을 성막하기 위한 처리실이다.
제1 스퍼터링실(104)로서의 스퍼터링 장치는, 처리실인 진공 용기(201)를 갖고 있다. 진공 용기(201)에는, 진공 용기(201) 내를 진공 배기하기 위한 배기 기구(214), 진공 용기(201) 내에 프로세스 가스를 도입하기 위한 가스 도입 기구(213)가 설치되어 있다. 진공 용기(201) 내에는, 처리 대상인 기판(212)을 유지하기 위한 기판 재치(載置) 기구(211)와, 기판(212)을 가열하기 위한 히터(209)와, 히터(209)에 의한 가열 효율을 높이기 위한 리플렉터(210)가 설치되어 있다. 기판 재치 기구(211)의 주위에는 챔버 실드(202)가 배치되어 있다. 진공 용기(201) 내에는, 또한 기판(212)에 대향해서 타깃(204)을 유지하는 스퍼터링 캐소드(203)가 배치되어 있다. 스퍼터링 캐소드(203)는 마그넷(206)을 포함하는 마그네트론 캐소드이다. 타깃(204)의 주위에는 타깃 실드(205)가 배치되어 있다. 스퍼터링 캐소드(203)에는 스퍼터링용 전원(207)이 접속되어 있다. 스퍼터링용 전원(207)은 본 실시형태에서는 고주파 전원이며, 도시하지 않은 매칭 박스를 통하여 스퍼터링 캐소드(203)에 접속되어 있다. 또한, 스퍼터링용 전원(207)은 고주파 전원과 직류 전원을 병렬로 접속(도시하지 않음)한 것이어도 된다. 이 경우, 고주파 전원은 도시하지 않은 매칭 박스를 통하여 스퍼터링 캐소드(203)에 접속됨과 함께, 직류 전원은 로우 패스 필터를 통하여 스퍼터링 캐소드(203)에 접속된다.
또, 도 2에 나타내는 스퍼터링 장치는 정지(靜止) 대향형의 스퍼터링 장치이지만, 정지 대향형의 스퍼터링 장치 대신에 오프셋형의 스퍼터링 장치를 이용해도 된다. 오프셋형의 스퍼터링 장치를 이용했을 경우여도 본 실시형태에 있어서 설명하는 버퍼층을 마찬가지로 성막할 수 있다. 또, 오프셋형의 스퍼터링 장치는, 기판(212)의 법선 방향과 타깃(204)의 법선 방향이 평행한 것이어도 되고, 기판(212)의 법선 방향과 타깃(204)의 법선 방향이 소정의 각도로 교차하는 경사 오프셋형의 스퍼터링 장치여도 된다.
도 3은 제2 스퍼터링실(105)을 구성하는 스퍼터링 장치의 구성예를 나타내는 개략도이다. 제2 스퍼터링실(105)은 버퍼층 위에 질화물 반도체층을 성막하기 위한 처리실이다.
제2 스퍼터링실(105)로서의 스퍼터링 장치는 처리실인 진공 용기(301)를 갖고 있다. 진공 용기(301)에는, 진공 용기(301) 내를 진공 배기하기 위한 배기 기구(312), 진공 용기(301) 내에 프로세스 가스를 도입하기 위한 가스 도입 기구(311)가 설치되어 있다. 진공 용기(301) 내에는 처리 대상인 기판(313)을 유지 및 가열하기 위한 가열 스테이지(305)가 설치되어 있다. 가열 스테이지(305)에는 가열 스테이지(305)를 회전시키기 위한 가열 스테이지 회전 기구(306)가 설치되어 있다. 가열 스테이지(305)의 주위에는 챔버 실드(302)가 배치되어 있다. 진공 용기(301) 내에는, 또한 기판(313)에 대향해서 타깃(307)을 유지하는 스퍼터링 캐소드(308)가 복수 배치되어 있다. 스퍼터링 캐소드(308)는 마그넷(309)을 포함하는 마그네트론 캐소드이다. 타깃(307)의 전부(前部)에는 셔터 회전 기구(304)에 의해 회동 가능한 회전 셔터(303)가 배치되어 있다. 스퍼터링 캐소드(308)에는 스퍼터링용 전원(310)이 접속되어 있다. 스퍼터링용 전원(310)은, 본 실시형태에서는 고주파 전원을 나타내고 있으며, 도시하지 않은 매칭 박스를 통하여 스퍼터링 캐소드(308)에 접속되어 있다. 또한, 스퍼터링용 전원(310)은 고주파 전원과 직류 전원을 병렬로 접속(도시하지 않음)한 것이어도 된다. 이 경우, 고주파 전원은 도시하지 않은 매칭 박스를 통하여 스퍼터링 캐소드(308)에 접속되고, 직류 전원은 도시하지 않은 로우 패스 필터를 통하여 스퍼터링 캐소드(308)에 접속된다. 또한, 타깃(307)으로서 도전성이 높은 것을 이용하는 경우는, 스퍼터링용 전원(310)으로서 직류 전원이나 펄스 직류 전원을 이용하는 것도 가능하다.
또, 도 3에 나타내는 스퍼터링 장치는 오프셋형의 스퍼터링 장치이지만, 오프셋형의 스퍼터링 장치 대신에 정지 대향형의 스퍼터링 장치를 이용해도 된다. 정지 대향형의 스퍼터링 장치를 이용했을 경우에도 본 실시형태에 있어서 설명하는 질화물 반도체층을 마찬가지로 성막할 수 있다. 또한, 도 3에 나타내는 오프셋형의 스퍼터링 장치는, 타깃(307)의 법선 방향과 기판(313)의 법선 방향이 평행하지만, 타깃(307)의 법선 방향과 기판(313)의 법선 방향은 반드시 평행할 필요는 없으며, 타깃(307)의 법선 방향과 기판(313)의 법선 방향이 소정의 각도로 교차하는 경사 오프셋형의 스퍼터링 장치여도 된다.
다음으로, 본 실시형태에 따른 질화물 반도체층의 성막 방법에 대하여 도 1 내지 도 5를 이용해서 설명한다.
본 실시형태에 따른 질화물 반도체층의 성막 방법은, 기판 위에 버퍼층을 에피택셜 성장시키는 공정과, 버퍼층 위에 질화물 반도체층을 성막하는 공정을 갖는다. 또, 여기에서는 성막 대상인 질화물 반도체가 GaN인 경우를 주로 설명하지만, 질화물 반도체는 Ga를 함유하는 것이면 반드시 GaN일 필요는 없으며, 후술하는 바와 같이 InGaN, AlGaN, AlGaInN이어도 된다. 또한, 질화물 반도체층의 하지로서의 버퍼층에 대해서는 AlN인 경우를 주로 설명하지만, 버퍼층은 AlGaN이어도 된다.
우선, 성막하려고 하는 질화물 반도체층, 여기에서는 GaN층과 에피택셜 관계를 갖는 기판(예를 들면, c면 사파이어 기판)을 로드 로크실(101)에 도입하고, 도시하지 않은 배기 기구를 이용해서 로드 로크실(101)을 진공으로 배기한다. 또, c면 사파이어 기판은 InGaN, AlGaN, AlGaInN을 성막할 때의 기판으로서도 적용 가능하다.
다음으로, 게이트 밸브(107, 108)를 적절히 조작하고, 반송실(102)의 반송 로봇(106)에 의해 로드 로크실(101) 내의 기판을 전처리실(103)에 반송한다.
다음으로, 전처리실(103)에 반송한 기판에 대해서 소정의 전처리를 행한다. 전처리실(103)에서 행하는 전처리로서는 플라스마 처리나 예비 가열 등 적절히 필요한 것을 선택할 수 있다. 또, 이 전처리는 본 발명에 있어서 필수 사항은 아니다. 단, 전처리실에서 예비 가열을 행해 둠으로써, 다음 공정에 있어서의 기판의 승온 시간을 단축하거나, 기판이나 기판 반송용의 트레이에 흡착된 물이 탈리되어, 다음 공정에서 성막하는 버퍼층의 품질이 향상되거나, 프로세스의 재현성이 향상되기 쉬워지기 때문에 바람직한 형태이다.
전처리실(103)에 있어서의 전처리가 완료된 후, 게이트 밸브(108, 109)를 적절히 조작하고, 반송실(102)의 반송 로봇(106)에 의해 전처리실(103) 내의 기판(이후, 전처리를 행한 후의 기판을 기판(212)으로 표기함)을 제1 스퍼터링실(104)에 반송한다.
제1 스퍼터링실(104)에 도입된 기판(212)은 기판 재치 기구(211)에 의해 히터(209)의 표면(P)으로부터 이간한 상태로 유지한다. 이렇게 기판을 유지함으로써 +c 극성의 버퍼층이 형성되기 쉬워진다. 또한, +c 극성의 버퍼층이 형성됨으로써 그 위에 평탄한 GaN층이 형성되기 쉬워진다. 이 때문에, 기판(212)을 히터(209)의 표면(P)으로부터 이간한 상태로 유지하는 것은 바람직한 형태이다. 한편, 히터(209)의 표면(P) 위에 기판(212)을 직접 접하도록 재치하면, -c 극성 또는 -c 극성이 혼재한 버퍼층이 형성되기 쉬워진다. -c 극성 또는 -c 극성이 혼재한 버퍼층은 그 위에 형성하는 GaN층이 평탄해지기 어렵기 때문에 바람직하지 않다.
또, AlN와 같은 질화물 반도체 박막의 성장 양식에는, 도 4의 (a)에 나타내는 바와 같은 +c 극성으로의 성장과, 도 4의 (b)에 나타내는 바와 같은 -c 극성으로의 성장이 있다. +c 극성의 질화물 반도체는 -c 극성 또는 -c 극성이 혼재한 질화물 반도체에 비해서 평탄한 에피택셜막이 얻어지기 쉽다. 또한, +c 극성의 버퍼층은 -c 극성 또는 -c 극성이 혼재한 버퍼층에 비해서 그 위에 성막하는 GaN층은 평탄해지기 쉽다. 따라서, 질화물 반도체 박막의 성막 프로세스에는 +c 극성의 에피택셜막이 얻어지는 성막 조건을 채용하는 것이 바람직하다. 또, 본 명세서 중에서는, 「+c 극성」이란 AlN, GaN, InN에 관한 것이며, 각각 Al 극성, Ga 극성, In 극성을 의미하는 용어로 한다. 또한, 「-c 극성」이란 N 극성을 의미하는 용어로 한다.
제1 스퍼터링실(104)에 도입한 기판(212)은 히터(209)로부터의 복사열에 의해서 300℃ 이상의 기판 온도로 가열되는 것이 바람직하다. 이렇게 함으로써, 버퍼층이 +c 극성으로 형성되기 쉬워져 그 위에 평탄한 GaN층이 형성되기 쉬워지기 때문에 바람직하다. 한편, 기판 온도가 300℃ 이하로 되면, 버퍼층의 결정성이 나빠짐과 함께, -c 극성 또는 -c 극성이 혼재한 버퍼층이 형성되기 쉬워진다. 전술한 바와 같이, -c 극성 또는 -c 극성이 혼재한 버퍼층을 이용하면, 그 위에 형성하는 GaN층은 평탄해지기 어렵기 때문에 바람직하지 않다. 또, 버퍼층을 성막할 때의 기판 온도의 상한은, 특별히 한정되는 것은 아니지만, 1200℃보다 높은 온도로 하면 AlN으로 이루어지는 버퍼층의 막 형성 자체를 행할 수 없어질 가능성이 있기 때문에 1200℃ 이하가 바람직하다.
또, 본 실시형태에서는, 히터의 온도와 열전쌍 부착 기판의 온도의 관계를 미리 조사해 두고, 질화물 반도체를 실제로 성막할 때에는 히터의 온도를 소정의 온도로 설정하여, 상기 관계로부터 상정되는 기판의 온도를 기판 온도로 하고 있다.
제1 스퍼터링실(104)에 기판(212)을 도입한 후, 가스 도입 기구(213)로부터 희가스와 반응성 가스의 혼합 가스를 도입한다. 희가스로서는 Ar 가스, 반응성 가스로서는 N2 가스가 바람직하게 이용된다. 반응성 가스 유량 및 희가스 유량은 가스 도입 기구(213)에 구비된 도시하지 않은 매스 플로 컨트롤러에 의하여 제어된다. 반응성 가스 유량/(반응성 가스 유량+희가스 유량)은 50% 미만으로 되어 있는 것이 바람직하며, 30% 미만이 더 바람직하다. 이렇게 함으로써, 버퍼층이 +c 극성으로 형성되기 쉬워져 그 위에 평탄한 GaN층이 형성되기 쉬워지기 때문에 바람직하다. 한편, 반응성 가스 유량/(반응성 가스 유량+희가스 유량)이 50% 이상으로 되면, -c 극성 또는 -c 극성이 혼재한 버퍼층이 얻어지기 쉬워진다. 전술한 바와 같이, -c 극성 또는 -c 극성이 혼재한 버퍼층을 이용하면, 그 위에 형성하는 GaN층은 평탄해지기 어렵기 때문에 바람직하지 않다.
그 후, 스퍼터링용 전원(207)으로부터 스퍼터링 캐소드(203)에 전력을 인가하여, 타깃(204)의 표면에 플라스마를 발생시켜서 스퍼터링 처리를 행한다. 타깃(204)으로서 예를 들면 금속 Al 타깃을 이용하고, 반응성 가스를 함유하는 플라스마를 이용하여 스퍼터링 처리를 행함으로써, 기판(212)의 표면에 AlN으로 이루어지는 +c 극성의 에피택셜막을 직접 성장시킬 수 있다.
본 발명에 따른 AlN으로 이루어지는 버퍼층은, 극성이 +c 극성으로 되도록 제어되어 있음과 함께, GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수(0.311㎚ 정도) 이상으로 되도록 제어되어 있는 것이 바람직하다. 이렇게 함으로써, 그 후에 버퍼층 위에 형성하는 GaN층과 AlN층의 계면에서의 격자 부정합률이 저감되기 때문에, GaN으로 이루어지는 3차원 섬(island)의 발생 확률을 저감시킬 수 있으며, 그 결과 GaN층이 가로 방향으로 성장하기 쉬워진다. 이렇게 GaN층이 가로 방향으로 성장하면 평탄한 GaN층으로 되기 쉽기 때문에 바람직하다. 한편, GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 미만인 경우는, GaN/AlN 계면에서의 격자 부정합률이 커지기 때문에, GaN으로 이루어지는 3차원 섬이 발생하기 쉬워진다. 이 경우는, GaN층의 가로 방향 성장이 억제되어 평탄한 GaN층이 얻어지기 어렵기 때문에 바람직하지 않다.
또, AlN으로 이루어지는 버퍼층의, GaN층과의 계면에 있어서의 a축의 격자 상수의 상한에 대해서는 특별히 한정되는 것은 아니지만, 벌크의 격자 상수보다 극단적으로 커지면, 버퍼층에 인장 응력이 발생하게 되어 크랙의 원인으로 되기 쉽다. 따라서, AlN으로 이루어지는 버퍼층의, GaN층과의 계면에 있어서의 a축의 격자 상수의 상한에 대해서는, 이러한 크랙이 발생하기 어려운 격자 상수, 예를 들면 0.314㎚ 이하 등으로 하는 것이 바람직하다.
격자 부정합률이 증가함으로써 3차원 섬이 발생하는 메커니즘에 대해서는, 잘 알려진 VW(Volmer-Weber)형, 또는 SK(Stranski-Krastanov)형의 성장 모델에 의해서 정성적(定性的)으로는 설명할 수 있다. 또한, 격자 부정합률을 저감함으로써 GaN층이 가로 방향 성장하기 쉬워지는 메커니즘에 대해서는, 잘 알려진 FM(Frank-van der Merwe)형의 성장 모델에 의하여 정성적으로는 설명할 수 있다.
또한, 본 실시형태에서는, 버퍼층으로서 AlN층을 예로 하고 있지만, Al 타깃에 C, Si, Ge, Mg, Cr, Mn 등을 5at% 미만으로 미량 첨가함으로써, C, Si, Ge, Mg, Cr, Mn 등이 5at% 미만으로 미량 첨가된 AlN층으로 해도 된다. 상기 C, Si, Ge, Mg, Cr, Mn 등은, AlN으로 이루어지는 버퍼층에 5at% 미만으로 미량 첨가되어 있으면 되므로, 상기 반응성 가스와 희가스의 혼합 가스 중에, 이들 원소를 포함하는 가스가 함유되어 있는 분위기에서 AlN으로 이루어지는 버퍼층을 성막해도 된다. 혹은, Al 타깃에 Ga를 함유시킨 Al-Ga 타깃에 의해 AlGaN층을 직접 에피택셜 성장시켜 버퍼층으로서 이용할 수도 있다. 이 경우, 타깃 중의 Ga의 함유율이 지나치게 높아지면 저융점의 Al-Ga합금이 형성되기 때문에, 제1 스퍼터링실(104) 내부에서 Al-Ga 타깃이 융해하지 않도록, Al과 Ga의 조성비를 조정하는 것이 바람직하다.
GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되는 AlN층을 얻기 위한 기술에 대해서는, 특허문헌 1 내지 5의 종래기술에는 개시되어 있지 않다. 일반적으로, c면 사파이어 기판 위에 AlN으로 이루어지는 버퍼층을 형성하면, 기판과의 격자 정합을 도모하려고 해도 버퍼층의 면 내에 압축 변형이 생기기 쉽다. 또한, AlN으로 이루어지는 버퍼층을 효과적으로 +c 극성으로 하기 위하여, 본 발명에서는 기판 온도를 300℃ 이상으로 하고 있지만, +c면 사파이어 기판과 AlN으로 이루어지는 버퍼층의 열팽창 계수차에 의해서도 버퍼층의 면 내에 압축 변형이 생기기 쉽다. 이러한 압축 변형을 완화하여 GaN층과의 계면에 있어서 벌크의 격자 상수 이상으로 되는 AlN층을 얻기 위한 수단은, 특별히 한정되는 것은 아니지만, 예를 들면 버퍼층의 막 두께를 통상 이용되는 10∼500㎚ 정도의 막 두께보다도 두껍게 하는 것을 들 수 있다. 예를 들면, 버퍼층의 막 두께를 1㎛보다도 두껍게 함으로써, 기판 계면에서 발생한 격자 변형을 버퍼층의 표면측에서는 완화할 수 있다.
도 5는, 본 실시형태에 따른 질화물 반도체층의 성막 방법에 의해 성막한 AlN막의, GaN층과의 계면에 있어서의 a축의 격자 상수의 막 두께 의존성의 일례를 나타내는 그래프이다. 도면 중, 점선은 벌크의 AlN의 a축의 격자 상수(0.311㎚)이다. 도 5에 나타내는 바와 같이, AlN막의 a축의 격자 상수는 AlN막의 막 두께의 증가에 의한 압축 변형의 완화에 수반해서 증가한다. 예를 들면, AlN의 막 두께를 1㎛까지 두껍게 함으로써, a축의 격자 상수를 약 0.312㎚ 정도까지 증가시킬 수 있다.
또한, 전술한 C, Si, Ge, Mg, Cr, Mn 등이 5at% 미만으로 미량 첨가된 AlN으로 함으로써, 버퍼층 내부에 미세한 결함 구조를 만들어 내어 버퍼층의 표면측에서 격자 변형을 완화시키는 방법이 있다. 이 방법은, 상기 원소를 포함하지 않는 AlN으로 이루어지는 버퍼층보다도 얇은 막 두께로, GaN층과의 계면에 있어서의 격자 상수 a가 벌크의 격자 상수 이상으로 되는 AlN층이 얻어지는 경우가 있어 바람직한 형태이다. 또한, AlN으로 이루어지는 버퍼층의 GaN층과의 계면에 있어서의 a축의 격자 상수는, 반응성 가스 유량과 희가스 유량의 비율이나 성막 시의 압력 등에 의해서도 크게 변해가기 때문에, 각각의 효과를 충분히 검토한 후 최적화를 도모하는 것이 바람직하다.
본 실시형태에서는, 버퍼층을 스퍼터링법에 의하여 형성하는 방법에 대하여 설명하고 있지만, 극성이 +c 극성으로 되도록 제어되어 있음과 함께, GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되도록 제어되어 있으면 이것으로 한정되는 것은 아니다. 예를 들면, 제1 스퍼터링실(104) 대신에 MOCVD실이나 분자선 에피택시실 등을 이용해서 AlN으로 이루어지는 버퍼층을 형성하는 것도 가능하다.
그런데, 특허문헌 1 및 특허문헌 2에 개시된 기술에서는, AlN으로 이루어지는 버퍼층을 이용하여 있지만, +c 극성의 AlN층을 얻는 기술, 및 GaN층과의 계면에 있어서의 a축의 격자 상수를 벌크의 격자 상수 이상으로 되도록 제어하는 기술에 대해서는 하등 기술되어 있지 않다. 본 발명자들의 독자적인 실험에 따르면, 특허문헌 1 및 특허문헌 2에 개시된 방법에 의하여 AlN으로 이루어지는 버퍼층을 형성해도 +c 극성의 AlN층을 얻는 것은 곤란하며, 또한 GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되도록 제어하는 것도 곤란했다. 이 때문에, 그 위의 GaN층을 평탄화하는 것도 곤란했다.
또한, 특허문헌 3에 개시된 기술은, GaN층의 하지로서 성막하는 버퍼층은 질화물 GaN 타깃을 이용하여 성막된 저온 GaN 버퍼층이며, 버퍼층 형성 후에 기판을 1000℃∼1100℃의 온도 범위로 가열함으로써 결정화하고 있다.
그러나, 특허문헌 3에 개시된 바와 같이, 열처리에 의하여 저온 GaN 버퍼층을 결정화한 경우는, 저온 버퍼층의 일부가 승화하거나 결정화에 수반하는 응집 현상이 일어나거나 해서 버퍼층의 평탄성이 손상되기 쉽다. 이러한 버퍼층은 그 자체가 3차원 섬으로서 작용하기 때문에, GaN층의 가로 방향의 성장이 생기기 어렵다. 이 때문에, 평탄한 GaN층을 얻기 어렵기 때문에 바람직하지 않다.
특허문헌 4 및 특허문헌 5에는 GaN층을 형성하기 전에 버퍼층을 형성하는 것이 기재되어 있지 않다. GaN층을 형성하기 전에 버퍼층을 형성하지 않는 경우는, 평탄한 GaN층을 얻을 수 없기 때문에 바람직하지 않다.
또, AlN으로 이루어지는 버퍼층의 a축의 격자 상수의 평가 방법으로서는 X선 회절법이 간편한 방법으로서 이용된다. 버퍼층 위에 수 ㎛의 두께로 GaN층이 성막되어 있는 경우는, 대칭면의 격자면 간격과 비대칭면의 격자면 간격, 및 대칭면과 비대칭면이 이루는 각으로부터, 계산에 의하여 a축의 격자 상수를 산출할 수 있다. 또한, 전자 회절법 등에 의해서 GaN층과 버퍼층의 계면에 있어서의 버퍼층의 a축의 격자 상수를 구하는 것도 가능하다. 또한, AlN으로 이루어지는 버퍼층을 성막 후, GaN층을 적층하지 않고 장치로부터 취출하고, In-plane 배치의 X선 회절법에 의해서 a축의 격자 상수를 구해도 된다. 이 방법을 이용하면, AlN으로 이루어지는 버퍼층의 최표면에서의 a축의 격자 상수를 구할 수 있다. GaN층을 적층했을 경우의 GaN층과의 계면에 있어서의 버퍼층의 a축의 격자 상수와, GaN층을 적층하지 않은 경우의 버퍼층의 a축의 격자 상수는 크게 변하지 않기 때문에, 이러한 방법을 가장 간편하게 이용할 수 있다.
다음으로, 제1 스퍼터링실(104)에 있어서 AlN으로 이루어지는 버퍼층을 형성한 기판(이후, 버퍼층을 형성한 기판을 기판(313)으로 표기함)을 반송실(102)의 반송 로봇(106)에 의해 제2 스퍼터링실(105)에 반송한다. 기판(313)은 대기 폭로하지 않고 제1 스퍼터링실(104)로부터 제2 스퍼터링실(105)에 반송하는 것이 바람직하다. 반송실(102)은 상시 고진공으로 유지되어 있기 때문에 버퍼층의 표면이 산화되는 것을 저감시킬 수 있다. 버퍼층의 형성 후에 기판을 대기 폭로해버리면 버퍼층의 표면에 산화물층이 형성되어, 그 후의 GaN층의 에피택셜 성장을 저해하므로 바람직하지 않다.
제2 스퍼터링실(105)에 반송된 기판(313)은 가열 스테이지(305)에 직접 재치되며 500℃ 이상의 기판 온도로 설정된다. 제2 스퍼터링실(105)에서 GaN막을 에피택셜 성장시킬 때의 기판 온도로서는 500℃ 이상이 바람직하며 700℃ 이상이 바람직하다. 이러한 높은 기판 온도로 해둠으로써, 기판 위에 물리 흡착된 스퍼터링 입자(특히, 후술하는 금속상 Ga)가 기판 위에서 마이그레이션하기 쉬워져, GaN층의 가로 방향으로의 성장이 촉진된다. 즉, 기판 온도를 500℃ 이상으로 설정하는 것은 가로 방향 성장을 촉진하여 평탄한 GaN층을 얻는데 바람직한 형태이다. 또, 기판 온도를 500℃ 미만으로 하면 기판 위에 물리 흡착된 스퍼터링 입자(특히, 후술하는 금속상 Ga)가 기판 위에서 마이그레이션하기 어려워진다. 이러한 경우는, GaN층의 가로 방향으로의 성장이 촉진되기 어려워 평탄한 GaN층이 얻어지기 어려워지므로 바람직하지 않다. 또한, GaN층을 에피택셜 성장시킬 때의 기판 온도의 상한은, 특별히 한정되는 것은 아니지만, 1000℃보다 높은 온도로 하면 GaN층의 막 형성 자체를 행할 수 없어질 가능성이 있기 때문에 1000℃ 이하가 바람직하다.
제2 스퍼터링실(105)에 반송된 기판(313)은, 제1 스퍼터링실(104)과 마찬가지로, 가열 스테이지(305)로부터 이간하여 재치하는 것도 가능하다. 그러나, 보다 높은 기판 온도를 실현하기 쉽게 할 수 있는 관점에서는, 가열 스테이지(305) 위에 기판(313)을 직접 재치하는 것은 보다 바람직한 형태이다. 가열 스테이지(305)에 정전 흡착(ESC) 기구를 설치하여, 기판 반송 후에 가열 스테이지(305)에 흡착시키면, 보다 높은 기판 온도가 실현되기 쉬워지기 때문에 더 바람직하다. 또, 제2 스퍼터링실(105)에 있어서 기판(313)을 반드시 가열 스테이지(305)로부터 이간하여 재치할 필요가 없는 것은, 하지인 버퍼층을 +c 극성으로 하여 직접 에피택셜 성장시키고 있기 때문이다. 즉, 버퍼층 위에 성막하는 GaN층은, 버퍼층의 극성을 인계하기 쉽기 때문에, 버퍼층의 +c 극성을 반영하여 +c 극성으로 되기 쉽고, 결과적으로 기판을 이간하여 재치하고 있지 않아도 평탄한 GaN층이 얻어지기 쉬운 것이다.
제2 스퍼터링실(105)에 기판(313)을 반송한 후, 제2 스퍼터링실(105)에 가스 도입 기구(311)로부터 희가스와 반응성 가스의 혼합 가스를 도입한다. 희가스로서는 Ar 가스, 반응성 가스로서는 N2 가스가 바람직하게 이용된다. 또한, 반응성 가스 유량과 희가스 유량은 가스 도입 기구(311)에 구비된 도시하지 않은 매스 플로 컨트롤러에 의하여 제어되고, 반응성 가스 유량/(반응성 가스 유량+희가스 유량)이 20% 미만으로 되어 있는 것이 바람직하며, 또한 10% 미만이 바람직하다.
반응성 가스 유량이 프로세스 가스 전체의 유량의 20% 이상으로 되면, 기판 위에서 마이그레이션하는 스퍼터 입자(특히, 후술하는 금속상 Ga)가 플라스마 중의 활성 질소와 반응하기 쉬워져, 충분히 마이그레이션할 수 없어진다. 이렇게 충분히 마이그레이션할 수 없는 경우는, GaN층의 가로 방향으로의 성장이 억제되어, 평탄한 GaN층이 얻어지기 어렵기 때문에 바람직하지 않다. 한편, 반응성 가스 유량을 20% 미만으로 하면, 기판 위에서 마이그레이션하는 스퍼터 입자(특히, 후술하는 금속상 Ga)가 플라스마 중의 활성 질소와 반응할 확률이 저감되어, GaN층의 가로 방향으로의 성장이 촉진된다. 그 결과, 평탄한 GaN층이 얻기 쉬워진다. 따라서, 반응성 가스 유량을 20% 미만으로 설정하는 것은 바람직한 형태이다.
또, 본 실시형태에 있어서, 희가스만을 이용하여 스퍼터링을 행하는 것은 바람직하지 않다. 본 발명에서 이용하는 금속 질화물 타깃인 질화물 GaNx 타깃은, 스퍼터링의 과정에서 질소 결손을 일으키기 쉬워 경시적(經時的)으로 타깃의 조성이 변화하기 쉽기 때문이다. 이렇게 경시적으로 타깃 조성이 변화해버리면, 프로세스의 재현성이 저하되어 평탄한 GaN층을 높은 재현성으로 얻는 것이 어려워진다.
본 실시형태에 있어서, 반응성 가스 유량/(반응성 가스 유량+희가스 유량)이 0(즉, Ar 가스만)인 경우를 제외하고, 그 하한에 대해서는, 한정되는 것은 아니지만, 전술한 바와 같이, 본 발명에서 이용하는 질화물 GaNx 타깃은 스퍼터링의 과정에서 질소 결손을 일으키기 쉽다. 따라서, 질소 결손을 보상할 수 있을 정도로 반응성 가스 유량을 높여둘 필요가 있으며, 예를 들면 반응성 가스 유량/(반응성 가스 유량+희가스 유량)을 0.1% 이상 등으로 하는 것이 바람직하다.
그 후, 스퍼터링용 전원(310)으로부터 스퍼터링 캐소드(308)에 전력을 인가하여, 타깃(307)의 표면에 플라스마를 발생시켜서 스퍼터링 처리를 행한다. 타깃(307)으로서는 후술하는 질화물 GaNx 타깃을 이용하며, 반응성 가스를 함유하는 플라스마를 이용하여 스퍼터링 처리를 행함으로써, 기판(313)의 표면에 GaN으로 이루어지는 에피택셜막을 성장시킬 수 있다.
또, 제2 스퍼터링실(105)에서 GaN층을 성막할 때에 이용되는 타깃(307)으로서는, Ga/(Ga+N)의 몰비가 53.0∼59.5%의 범위로 되는 질화물 GaNx 타깃이 바람직하다. 타깃의 조성을 이러한 범위로 함으로써, 스퍼터 입자로서 질화물상 GaNx와 금속상 Ga를 밸런스 좋게 기판 위에 공급할 수 있다. 질화물상 GaNx는 기판 위에서의 마이그레이션에는 그다지 기여하지 않고, 고밀도인 초기 핵을 형성할 것으로 생각된다. 한편, 금속상 Ga는 기판 위에서 마이그레이션하여 질화물상 GaNx에 의해서 형성된 초기 핵에 받아들여짐으로써, 가로 방향으로 성장하기 쉬워질 것으로 생각된다. 이렇게, 고밀도로 형성된 초기 핵을 기점으로 해서 가로 방향의 성장이 지속됨으로써, 평탄한 GaN층이 얻기 쉬워지는 것이다. 또, Ga/(Ga+N)의 몰비를 상기 범위로 함으로써, 타깃 표면에 융해된 금속 Ga가 석출되기 어려워져, 안정한 프로세스를 재현하기 쉬워지는 효과도 있다.
Ga/(Ga+N)의 몰비가 53.0% 미만인 경우는, 기판 위에서 마이그레이션하는 금속상 Ga가 적어, GaN층의 가로 방향으로의 성장이 촉진되기 어렵다. 그 결과, 평탄한 GaN층이 얻어지기 어려워 바람직하지 않다. 또한, Ga/(Ga+N)의 몰비가 59.5%보다 커지면 타깃 표면에 용융한 금속 Ga가 석출되기 쉬워진다. 이러한 금속 Ga의 석출이 야기되면, 이상 방전이 발생하기 쉬워 재현성의 저하를 야기하기 쉽다. 또한, 금속 Ga의 석출에 의해서 타깃 조성이 타깃 두께 방향으로 변화하여, 평탄한 GaN층을 높은 재현성으로 얻을 수 없기 때문에 바람직하지 않다.
다음으로, 제2 스퍼터링실(105)에 있어서 GaN으로 이루어지는 질화물 반도체층을 형성한 기판(313)을 반송실(102)의 반송 로봇(106)에 의해 반송실(102)을 통하여 로드 로크실(101)에 반송한다. 그 후, 로드 로크실(101)로부터 기판(313)을 취출하여 일련의 성막 처리를 완료한다.
그런데, 특허문헌 1 및 특허문헌 2에는, 금속 Ga 타깃을 이용함으로써 비교적 고품질인 GaN층을 스퍼터링법에 의하여 형성할 수 있는 것이 기재되어 있다.
그러나, 특허문헌 1에 기재된 기술에서는, 금속 Ga 타깃의 표면이 용융한 상태에서 스퍼터링을 행하기 때문에, 타깃 표면에 형성된 질화물 층이 타깃 내부에 침입함으로써 타깃의 조성이 경시 변화하기 쉽다. 이 때문에, 프로세스의 안정성이 저하되어 평탄한 GaN층을 높은 재현성으로 얻는 것이 곤란해진다.
또한, 특허문헌 1 및 특허문헌 2에 기재된 기술에서는, 금속 Ga를 타깃으로서 이용하고 있기 때문에, 질화물 GaNx 타깃이나 질화물 GaN 타깃에 비해서, 스퍼터 입자가 금속상 Ga의 형태로 방출되기 쉬울 것으로 생각된다. 금속상 Ga가 지배적인 성장에서는, 금속상 Ga는 기판 위에서 충분히 마이그레이션하는 한편, 초기 핵의 형성 빈도는 저하되기 쉽기 때문에, GaN층의 초기 핵 밀도는 저밀도로 되기 쉬울 것으로 생각된다. 이 저밀도인 초기 핵을 기점으로 GaN층은 가로 방향으로 성장하지만, 초기 핵 밀도가 낮기 때문에 가로 방향으로 성장한 2차원 섬이 융합하기 어렵다. 2차원 섬이 융합될 때까지 2차원 섬 위에 새로운 핵이 발생하여, 결과적으로 적층 방향의 성장이 촉진되어버린다. 이 때문에, GaN층의 평탄화가 곤란해져 바람직하지 않다.
또, 본 발명에서는, AlN으로 이루어지는 버퍼층의 GaN층과의 계면에 있어서의 a축의 격자 상수를 벌크의 격자 상수 이상으로 하며, 또한 극성을 +c 극성으로 하고 있다. 그러나, 가령 a축의 격자 상수를 벌크의 격자 상수 이상으로 하며, 또한 극성을 +c 극성으로 했다고 해도, 특허문헌 1 및 특허문헌 2에 기재된 금속 Ga 타깃을 이용한 경우는, GaN의 초기 핵 밀도가 높아질 수 없기 때문에 GaN층의 평탄화는 어렵다.
이렇게, 특허문헌 1 및 특허문헌 2에 기재된 기술(금속 Ga 타깃을 이용한 GaN막의 성막 방법)을 이용해도, 평탄한 GaN층을 높은 재현성으로 얻는 것은 곤란하다.
또한, 특허문헌 3에 기재되어 있는 바와 같은 질화물 GaN 타깃을 이용할 경우, 타깃으로부터 방출된 스퍼터 입자의 대부분은 질화물상 GaNx로 되어 금속상 Ga는 그다지 방출되지 않는다. 이 때문에, 기판에 부착된 스퍼터 입자의 마이그레이션이 촉진되지 않아, 가로 방향으로의 성장이 일어나기 어렵다. 그 때문에, 평탄한 GaN층이 얻어지기 어려워 바람직하지 않다.
또, 본 발명에서는, AlN으로 이루어지는 버퍼층의 GaN층과의 계면에 있어서의 a축의 격자 상수를 벌크의 격자 상수 이상, 또한 극성을 +c 극성으로 하고 있다. 그러나, 가령 a축의 격자 상수를 벌크의 격자 상수 이상, 또한 극성을 +c 극성으로 했다고 해도, 특허문헌 3에 기재된 질화물 GaN 타깃을 이용한 경우는, 스퍼터 입자로서의 질화물 GaNx에 있어서의 마이그레이션이 촉진될 수 없으므로 GaN층의 평탄화는 어렵다.
이렇게, 특허문헌 3에 기재된 기술(질화물 GaN 타깃을 이용한 GaN막의 성막 방법)을 이용해도, 평탄한 GaN층을 높은 재현성으로 얻는 것은 곤란하다.
특허문헌 4에 기재된 기술에서는, Ga/(Ga+N)의 몰비가 55% 이상, 80% 이하인 질화물 GaNx 타깃을 이용하여 있지만, 특히, Ga/(Ga+N)의 몰비가 59.5%보다 커지면 타깃 표면에 용융한 금속 Ga가 석출되기 쉬워진다. 이러한 금속 Ga의 석출이 야기되면, 타깃 조성이 타깃 두께 방향으로 변화하여 평탄한 GaN층을 높은 재현성으로 얻을 수 없기 때문에 바람직하지 않다.
특허문헌 5에 기재된 기술에서는, 금속 Ga와 질화물 GaN 중, 어느 한 쪽, 또는 양쪽의 물질을 타깃으로 하고, 스퍼터링 가스로 Ar 등의 희가스를 이용하고 있다. 질화물 GaN을 함유하는 타깃을 Ar 등의 희가스만에 의해 스퍼터링하면, 질화물 GaN이 선택 스퍼터링되어 타깃 표면의 조성이 경시 변화한다. 이 때문에, 프로세스의 재현성이 저하되어, 결과적으로 평탄한 GaN층을 높은 재현성으로 얻는 것이 곤란해지기 때문에 바람직하지 않다. 또한, 금속 Ga만을 타깃으로 이용하는 경우는, 특허문헌 1 및 특허문헌 2의 기술과 마찬가지로, 2차원 섬이 융합할 때까지 적층 방향의 성장이 생기기 쉬워, GaN층의 평탄화가 곤란해져 바람직하지 않다.
본 발명에 있어서, 평탄한 GaN층을 높은 재현성으로 얻기 위해서는, 제1 구성으로서, AlN으로 이루어지는 버퍼층을 기판 위에 직접 에피택셜 성장시키고, 그 후, 질화물 GaNx 타깃을 반응성 가스 유량/(반응성 가스 유량+희가스 유량)이 20% 미만으로 되도록 설정한 상태에서 스퍼터링함으로써, 당해 버퍼층 위에 GaN층을 에피택셜 성장시키는 것이 바람직하다.
또한, 제2 구성으로서, 상기 제1 구성에 더하여, 당해 버퍼층의 GaN층과의 계면에 있어서의 a축의 격자 상수를 벌크의 격자 상수 이상으로 되도록 제어하고 있는 것이 보다 바람직하다. 이렇게 함으로써, 전술한 바와 같이, GaN층과 AlN층의 계면에서의 격자 부정합률이 저감되어 GaN층의 평탄화가 보다 촉진된다.
또한, 제3 구성으로서, 상기 제1 및 제2 구성에 더하여, 당해 버퍼층이 +c 극성으로 제어되어 있는 것이 보다 바람직하다. 이렇게 함으로써, 전술한 바와 같이, -c 극성 또는 -c 극성이 혼재한 버퍼층에 비해서, 그 위에 성막하는 GaN층의 평탄화가 보다 촉진된다.
또한, 제4 구성으로서, 상기 제1 내지 제3 구성에 더하여, 상기 기판을 히터로부터 이간하여 재치하고, 당해 기판을 300℃ 이상, 1200℃ 이하의 온도로 가열해서 상기 버퍼층을 성막하는 것이 바람직하다. 이렇게 함으로써, 전술한 바와 같이, 버퍼층이 +c 극성으로 형성되기 쉬워져 GaN층의 평탄화에 효과적으로 작용한다.
또한, 제5 구성으로서, 상기 제1 내지 제4 구성에 더하여, 당해 버퍼층을 1㎛ 이상으로 하는 것이 보다 바람직하다. 이렇게 함으로써, 전술한 바와 같이, GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되기 쉬워 GaN층의 평탄화에 효과적으로 작용한다.
또한, 제6 구성으로서, 상기 제1 내지 제5 구성에 더하여, Ga/(Ga+N)의 몰비가 53.0%∼59.5%의 범위인 질화물 GaNx 타깃을 이용하는 것이 바람직하다. 이렇게 함으로써, 전술한 바와 같이, 스퍼터 입자로서 질화물상 GaNx와 금속상 Ga를 밸런스 좋게 기판 위에 공급할 수 있어 GaN층의 평탄화가 촉진된다. 또한, 타깃 표면에 융해된 금속 Ga가 석출되기 어려워져 안정한 프로세스를 재현하기 쉬워진다.
그리고, 제7 구성으로서, 상기 제1 내지 제6 구성에 더하여, GaN층을 500℃ 이상, 1000℃ 이하의 온도에서 성막하는 것이 바람직하다. 이렇게 함으로써, 기판 위에 물리 흡착된 스퍼터링 입자(특히, 금속상 Ga)가 기판 위에서 마이그레이션하기 쉬워져 GaN층의 평탄화가 촉진된다.
또, 본 실시형태에서는 GaN층의 성막에 이용하는 타깃으로서, Ga/(Ga+N)의 몰비가 53.0%∼59.5%의 범위인 질화물 GaNx 타깃에 대하여 설명하고 있지만, 이러한 몰비의 질화물 GaNx 타깃에 Al이나 In을 더 함유시킴으로써 AlGaN, AlGaInN, InGaN 등을 성막해도 된다.
이상의 점에서, 평탄한 GaN층을 높은 재현성으로 얻기 위해서는, GaN층과의 계면에 있어서의 a축의 격자 상수를 벌크의 격자 상수 이상으로 되도록 제어하며, 또한 극성을 +c 극성으로 되도록 제어한 AlN 또는 AlGaN으로 이루어지는 버퍼층을 기판 위에 직접 에피택셜 성장시키고, 그 후, Ga/(Ga+N)의 몰비를 53.0%∼59.5%의 범위로 되도록 설정한 질화물 GaNx 타깃을, 반응성 가스 유량/(반응성 가스 유량+희가스 유량)이 20% 미만으로 되도록 설정한 상태에서 스퍼터링함으로써, 당해 버퍼층 위에 GaN층을 에피택셜 성장시키는 것이 바람직하다.
전술한 질화물 반도체층의 성막 방법 및 제조 장치를 이용함으로써, 스퍼터링법에 의하여 평탄한 GaN층을 높은 재현성으로 얻는 것이 가능해진다.
[제2 실시형태]
본 발명의 제2 실시형태에 따른 반도체 장치 및 그 제조 방법에 대하여 도 9를 이용해서 설명한다.
도 9는 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 이용하여 제조되는 반도체 장치의 일례를 나타내는 개략 단면도이다.
우선, 본 실시형태에 따른 반도체 장치의 구조에 대하여 도 9를 이용해서 설명한다. 도 9에 나타내는 반도체 장치는 질화물 반도체 재료를 이용한 발광 다이오드(LED)의 일례이다.
기판(400) 위에는 버퍼층(402)이 형성되어 있다. 버퍼층(402) 위에는 질화물 반도체 중간층(404)이 형성되어 있다. 질화물 반도체 중간층(404) 위에는 n형 질화물 반도체층(406)이 형성되어 있다. n형 질화물 반도체층(406) 위에는 질화물 반도체 활성층(408)이 형성되어 있다. 질화물 반도체 활성층(408) 위에는 p형 질화물 반도체층(410)이 형성되어 있다. p형 질화물 반도체층(410) 위에는 투명 전극층(412)이 형성되어 있다. 투명 전극층(412), p형 질화물 반도체층(410), 질화물 반도체 활성층(408) 및 n형 질화물 반도체층(406)의 일부의 영역은, n형 질화물 반도체층(406)의 도중까지 제거되어 있으며, 이것에 의해 노출된 n형 질화물 반도체층(406)의 상면 위에는 n형 전극(414)이 형성되어 있다. 투명 전극층(412) 위에는 p형 전극(416)이 형성되어 있다. 이렇게 구성된 반도체 적층 구조의 측면 및 상면 위에는, n형 전극(414) 및 p형 전극(416)의 적어도 일부의 영역 위를 제외하고 보호막(418)이 형성되어 있다.
기판(400)으로서는 예를 들면 α-Al2O3 기판을 적용할 수 있다. 버퍼층(402)을 구성하는 재료로서는 AlN 또는 AlGaN을 적용할 수 있다. 질화물 반도체 중간층(404), n형 질화물 반도체층(406), 질화물 반도체 활성층(408) 및 p형 질화물 반도체 활성층(410)을 구성하는 재료로서는, GaN, AlGaN, AlGaInN, InGaN을 적용할 수 있다. n형 질화물 반도체층(406)은 이러한 질화물 반도체 재료에 실리콘(Si)이나 게르마늄(Ge) 등의 도너 불순물을 첨가함으로써 형성된다. p형 질화물 반도체층(410)은 이러한 질화물 반도체 재료에 마그네슘(Mg)이나 아연(Zn) 등의 억셉터 불순물을 첨가함으로써 형성된다. 질화물 반도체 활성층(408)으로서는, 특별히 한정되는 것은 아니지만, 예를 들면 이러한 질화물 반도체 재료에 의해 형성한 다중 양자 우물(MQW) 구조의 활성층을 적용할 수 있다.
다음으로, 본 실시형태에 따른 반도체 장치의 제조 방법의 일례에 대하여 도 9를 이용해서 설명한다.
우선, 기판(400) 위에, 예를 들면 스퍼터링법에 의해, 버퍼층(402), 질화물 반도체 중간층(404), n형 질화물 반도체층(406), 질화물 반도체 활성층(408), p형 질화물 반도체층(410), 투명 전극층(412)을 순차 퇴적한다. 여기에서, 버퍼층(402)에서부터 p형 질화물 반도체층(410)의 성막까지의 공정에는 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 적용 가능하다. 스퍼터링실(104)에서 성막하는 버퍼층이 버퍼층(402)에 대응한다. 스퍼터링실(105)에서 성막하는 질화물 반도체층이, 질화물 반도체 중간층(404), n형 질화물 반도체층(406), 질화물 반도체 활성층(408), p형 질화물 반도체층(410) 중의 적어도 일부에 대응한다. 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 이용함으로써, 이들 질화물 반도체층의 평탄성을 유지하면서, 전술한 질화물 반도체 적층 구조를 형성할 수 있다. 또한, 버퍼층(402)에서부터 p형 질화물 반도체층(410)까지를 성막한 후, 투명 전극층(412)을 성막하기 전에 p형 질화물 반도체층(410)에 있어서의 억셉터 불순물을 활성화하기 위한 어닐 공정을 마련해도 된다.
다음으로, 포토리소그래피 및 드라이 에칭에 의해, 투명 전극층(412), p형 질화물 반도체층(410), 질화물 반도체 활성층(408) 및 n형 질화물 반도체층(406)의 일부의 영역을 n형 질화물 반도체층(406)의 도중까지 제거한다.
다음으로, 이렇게 형성한 질화물 반도체 적층 구조의 측면 및 상면 위에 보호막(418)을 형성한다.
다음으로, 포토리소그래피 및 드라이 에칭에 의해, 보호막(418)에 n형 질화물 반도체층(406)에 도달하는 개구부를 형성한 후, 리프트 오프법 등에 의해 n형 질화물 반도체층(406)에 접속된 n형 전극(414)을 형성한다. 마찬가지로, 보호막(418)에 투명 전극층(412)에 도달하는 개구부를 형성한 후, 리프트 오프법 등에 의해 투명 전극층(412)에 접속된 p형 전극(416)을 형성한다.
이렇게 해서, 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 이용하여 반도체 장치를 제조함으로써, 평탄성 및 결정성이 우수한 질화물 반도체층의 적층 구조의 형성이 가능해져, 발광 효율이 높은 고성능의 발광 다이오드를 실현하는 것이 가능해진다.
[변형 실시형태]
본 발명은, 상기 실시형태에 한하지 않고 각종 변형이 가능하다.
예를 들면, 도 1 내지 도 3에 나타내는 성막 장치는 각각 일례를 나타낸 것에 지나지 않으며, 본 발명의 취지를 일탈하지 않는 범위에서 적절히 수정이나 변형이 가능하다. 예를 들면, 도 1의 성막 장치에 있어서, 스퍼터링실은 3개 이상 설치해도 되며, 또한 이들 중 적어도 1개를 다른 성막 장치(예를 들면 CVD 장치)로 변경해도 된다.
또한, 상기 제1 실시형태에서 나타낸 프로세스 조건은 본 발명자들이 이용한 전형적인 실험 장치에 있어서 얻어진 것이다. 구체적인 프로세스 조건은, 상기 실시형태에 기재한 버퍼층 및 질화물 반도체층에 특유의 성질을 실현할 수 있도록, 사용하는 성막 장치 등에 따라서 적절히 최적화하는 것이 바람직하다.
또한, 상기 제2 실시형태에서는, 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 적용한 반도체 장치의 일례로서 발광 다이오드를 나타냈지만, 제1 실시형태에 따른 질화물 반도체층의 성막 방법을 적용 가능한 디바이스는 이것으로 한정되는 것은 아니다. 예를 들면, 발광 다이오드 외, 반도체 레이저, 광반도체 증폭기, 반도체 수광 소자, HEMT, MESFET 등, 질화물 반도체를 이용한 각종 반도체 장치에 적용할 수 있다.
또한, 상기 실시형태는 본 발명을 적용할 수 있는 몇가지 태양을 예시한 것에 지나지 않으며, 본 발명의 취지를 일탈하지 않는 범위에서 적절히 수정이나 변형을 행해도 무방하다.
[실시예]
이하에, 상기 실시형태에 의거한 본 발명의 실시예에 대하여 비교예와 함께 설명한다.
(실시예)
우선, 도 1에 나타내는 스퍼터링 장치의 로드 로크실(101)에 c면 사파이어 기판을 도입하고, 도시하지 않은 배기 기구를 이용하여 로드 로크실(101)을 진공으로 배기했다.
다음으로, 반송실(102)의 반송 로봇(106)을 이용하여 전처리실(103)에 기판을 반송하고, 기판 온도가 800℃ 이상으로 되도록 예비 가열을 행했다. 또, 이에 따라, 다음 공정에 있어서의 기판의 승온 시간을 단축하거나, 기판이나 기판 반송용의 트레이에 흡착된 물이 탈리됨으로써, 다음 공정에서 형성하는 버퍼층의 품질이 향상되거나 프로세스의 재현성이 향상되기 쉬워진다.
그 후, 반송실(102)의 반송 로봇(106)을 이용하여 제1 스퍼터링실(104)에 기판을 반송하고, 스퍼터링법에 의해서 AlN으로 이루어지는 버퍼층을 기판 위에 직접 에피택셜 성장시켰다. 또, AlN으로 이루어지는 버퍼층을 에피택셜 성장시키는 제1 스퍼터링실(104)로서는, 도 2와 같은 정지 대향형의 스퍼터링실을 이용했다. 또한, 버퍼층의 성막 조건은 이하와 같이 했다.
(버퍼층의 성막 조건)
·기판 : c면 사파이어 기판
·성막 방식 : 정지 대향 성막
·성막 전의 도달 압력 : 1.0×10-4Pa
·타깃 : Al
·성막 시의 기판 온도 : 700℃
·성막 시의 압력 : 1.3Pa
·성막 시의 스퍼터링 가스 : Ar+N2(N2 유량/(N2 유량+Ar 유량) : 20%)
·성막 시의 고주파 전력 : 2500W
·버퍼층의 막 두께 : 1.1㎛
·기판과 히터의 기판 대향면으로부터 거리 : 2㎜
상기 조건에서 기판 위에 AlN막을 에피택셜 성장시킨 바, +c 극성이며, 또한 GaN층과의 계면(AlN층의 표면)에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되는 AlN으로 이루어지는 버퍼층이 얻어졌다. 또, 본 실시예에 있어서, N2 유량/(N2 유량+Ar 유량)을 50% 이상으로 한 바, -c 극성이 혼재한 AlN막이 얻어졌다. 또한, 버퍼층의 막 두께를 500㎚ 미만으로 한 경우는, GaN층과의 계면(AlN층의 표면)에 있어서의 a축의 격자 상수가 벌크의 격자 상수 미만의 AlN으로 이루어지는 버퍼층이 얻어졌다.
다음으로, 반송실(102)의 반송 로봇(106)을 이용하여 제2 스퍼터링실(105)에 기판을 반송하고, 스퍼터링법에 의해서 GaN층을 AlN으로 이루어지는 버퍼층 위에 에피택셜 성장시켰다. 또, GaN층을 에피택셜 성장시키는 제2 스퍼터링실(105)로서는, 도 3과 같은 오프셋형의 스퍼터링실을 이용하고, GaN층의 성막 조건은 이하와 같이 했다.
(GaN층의 성막 조건)
·기판 : c면 사파이어 기판
·성막 방식 : 오프셋 성막
·성막 전의 도달 압력 : 1.0×10-4Pa
·타깃 : 질화물 GaNx(Ga/(Ga+N)의 몰비 : 53.0∼59.5%)
·성막 시의 기판 온도 : 850℃
·성막 시의 압력 : 0.13Pa
·성막 시의 프로세스 가스 : Ar+N2(N2 유량/(N2 유량+Ar 유량) : 5%)
·성막 시의 고주파 전력 : 1000W
도 6은 상기 조건에서 성막한 GaN층의 단면 구조를 나타내는 단면 TEM(투과형 전자현미경)상이다. 도 6에 나타내는 바와 같이, 상기 조건에서 GaN층을 에피택셜 성장시킴으로써 평탄한 GaN층을 얻을 수 있었다. 이러한 GaN층이 형성되면 육안 관찰로는 미러상으로서 관측할 수 있다. 또한, 도 6에서는 막 두께를 400㎚로 한 GaN층을 나타내고 있으며, 부분적으로 볼록부 구조가 관측되고 있지만, 더 후막화(厚膜化)하거나 성막 조건을 최적화함으로써, 이러한 볼록부 구조를 저감시킬 수 있다.
또, AlN으로 이루어지는 버퍼층의 a축의 격자 상수가 벌크의 격자 상수 미만인 경우는, GaN층의 평탄성이 손상되어 탁한 표면으로 되었다. 또한, -c 극성이 혼재한 AlN층을 이용하는 경우도, GaN층의 평탄성이 손상되어 탁한 표면으로 되었다. 또한, 본 실시예에 있어서, N2 유량/(N2 유량+Ar 유량)을 20% 이상으로 한 경우도, GaN층의 평탄성이 손상되어 탁한 표면으로 되었다.
또한, 본 실시예와 마찬가지의 성막 처리를 복수 회 실시해도 상기와 동등한 GaN막이 높은 재현성으로 얻어졌다.
즉, 본 실시예에 의해 평탄한 GaN막을 높은 재현성으로 얻을 수 있었다.
[비교예 1]
본 발명의 비교예 1로서, 특허문헌 1 및 특허문헌 2에 기재된 기술을 이용한 경우의 GaN층의 평탄성 및 재현성에 대하여 설명한다.
본 비교예에서는, GaN층의 형성에 액상의 금속 Ga 타깃 또는 고체상의 금속 Ga 타깃을 이용했다. GaN층 중에 금속 Ga가 받아들여지는 것을 방지하기 위해, GaN층을 성막할 때의 프로세스 가스로서는 Ar 유량 : 80sccm, N2 유량 : 20sccm을 이용했다. 또한, 본 비교예에서는 금속 Ga 타깃을 이용하기 위해, 제1 스퍼터링실(104) 및 제2 스퍼터링실(105)로서는 각각, 도 2 및 도 3의 상하가 반전된 구조의 스퍼터링 장치를 이용했다. 그 밖의 조건에 대해서는 상기 실시예와 마찬가지로 했다.
도 7은 상기 조건에서 성막한 GaN층의 단면 구조를 나타내는 단면 TEM상이다. 상기 조건에서 성막한 AlN으로 이루어지는 버퍼층의, GaN층과의 계면에 있어서의 a축의 격자 상수는 상기 실시예와 마찬가지였다. 그러나, 이 버퍼층 위에 성막한 GaN층의 모폴로지는 도 7에 나타내는 바와 같아, 상기 실시예에 비해서 평탄성이 나빠져 있는 것을 알 수 있었다. 또한, 도 7에서는 막 두께를 450㎚ 정도로 한 GaN층을 나타내고 있지만, 막 두께를 증가시켜도 평탄성이 개선되는 것은 아니었다. 또한, AlN으로 이루어지는 버퍼층의 극성이나 격자 상수를 변화시켜도, 도 7과 같은 모폴로지가 크게 개선되는 것은 아니었다.
도 7은, 고체상 금속 Ga 타깃을 이용하여 성막된 GaN층의 단면 TEM상이지만, 액상 Ga 타깃을 이용한 경우도 마찬가지였다. 또한, 마찬가지의 평가를 반복하여 행하면, 액상 Ga 타깃을 이용하는 경우는, 타깃이 경시 변화하여 양호한 재현성이 얻어지지 않았다.
본 비교예의 결과로부터, 평탄한 GaN막을 높은 재현성으로 얻는다는 본 발명의 목적은, 특허문헌 1 및 특허문헌 2에 기재된 기술로는 달성할 수 없는 것을 알 수 있었다.
[비교예 2]
본 발명의 비교예 2로서, 특허문헌 3에 기재된 기술을 이용한 경우의 GaN층의 평탄성 및 재현성에 대하여 설명한다. 즉, 질화물 GaN 타깃을 이용하여 저온 GaN 버퍼층을 형성한 후에, 기판을 1000℃∼1100℃의 온도 범위로 가열함으로써 버퍼층을 결정화시키고, 그 후, 질화물 GaN 타깃을 이용하여 스퍼터링법에 의해서 GaN층을 성막한 경우의 GaN층의 평탄성 및 재현성에 대하여 설명한다.
본 비교예에서는, 제1 스퍼터링실(104)에 있어서 질화물 GaN 타깃을 이용하여 실온에서 저온 GaN 버퍼층을 형성하고, 그 후, 전처리실(103)에 있어서 기판을 1000℃에서 열처리함으로써 저온 버퍼층을 결정화했다. 그 후, 제2 스퍼터링실(105)에 있어서, 결정화한 버퍼층 위에 질화물 GaN 타깃을 이용하여 GaN층을 성막했다. 그 밖의 조건에 대해서는 상기 실시예와 마찬가지로 했다.
도 8은 상기 조건에서 성막한 GaN층의 단면 구조를 나타내는 단면 TEM상이다. 도 8에 나타내는 바와 같이, 상기 조건에서 성막한 GaN층은 상기 실시예의 조건에서 성막한 GaN층에 비해서 평탄성이 나쁜 것을 알 수 있다. 또한, 도 8에서는 막 두께를 180㎚ 정도로 한 GaN층을 나타내고 있지만, 막 두께를 증가시켜도 평탄성이 개선되는 것은 아니었다. 또한, 재현성의 평가를 행하면, 도 8과 마찬가지의 평탄성이 나쁜 GaN층밖에 얻어지지 않았다. 또, 본 비교예에 있어서, 본 발명에 따른 버퍼층, 즉 +c 극성이며, GaN층과의 계면에 있어서의 a축의 격자 상수가 벌크의 격자 상수 이상으로 되는 AlN으로 이루어지는 버퍼층을 이용해도 도 8과 마찬가지의 결과가 얻어졌다.
본 비교예의 결과로부터, 평탄한 GaN층을 높은 재현성으로 얻는다는 본 발명의 목적은, 특허문헌 3에 기재된 기술로는 달성할 수 없는 것을 알 수 있었다.
[비교예 3]
본 발명의 비교예 3으로서, 특허문헌 4에 기재된 기술을 이용한 경우의 GaN층의 평탄성 및 재현성에 대하여 설명한다. 특히, Ga/(Ga+N)의 몰비가 59.5%보다 많고 80% 이하인 질화물 GaNx 타깃을 이용하여, 스퍼터링법에 의해서 GaN막을 성막했을 경우의 GaN막의 평탄성 및 재현성에 대하여 설명한다. 또, 본 비교예에서는, Ga/(Ga+N)의 몰비가 80%인 질화물 GaNx 타깃을 이용하는 것 외에는, 버퍼층과 GaN층의 성막 장치와 성막 조건은 상기 실시예와 마찬가지로 했다.
본 비교예에서는, GaN층의 성막 시, 타깃 표면으로부터 금속 Ga가 석출되어 복수 회에 걸쳐서 이상 방전이 발생했다. 이 때문에, 안정한 성막이 곤란했다. 또한, 이상 방전이 발생하지 않은 경우도, 타깃의 조성이 경시적으로 변화하여, 결과적으로 GaN층의 평탄성이 경시적으로 변화했다.
본 비교예의 결과로부터, 평탄한 GaN막을 높은 재현성으로 얻는다는 본 발명의 목적은, 특허문헌 4에 기재된 기술만으로는 달성할 수 없는 것을 알 수 있었다.
[비교예 4]
본 발명의 비교예 4로서, 특허문헌 5에 기재된 기술을 이용한 경우의 GaN층의 평탄성 및 재현성에 대하여 설명한다. 즉, 금속 Ga와 질화물 GaN 중, 어느 한쪽의 물질 또는 양쪽의 물질을 타깃으로 하고, 스퍼터링 가스로 Ar을 이용하여 상기 타깃을 스퍼터링해서 기판 위에 스퍼터 입자를 공급하는 공정과, 라디칼총으로부터 N을 함유하는 라디칼을 기판에 공급하는 공정을 번갈아 반복함으로써, GaN층을 성막했을 경우의 GaN층의 평탄성에 대하여 설명한다. 또, 본 비교예에서는, GaN층의 성막에 이용하는 타깃으로서 질화물 GaN 타깃을 이용하고 있으며, 당해 질화물 GaN 타깃을 Ar 가스를 이용하여 스퍼터링하고 있다. 또한, 본 비교예에 있어서, 도 3에 나타내는 스퍼터링 장치의 한쪽의 스퍼터링 캐소드(308)에 질화물 GaN 타깃을 배치하고, 다른 쪽의 스퍼터링 캐소드(308)를 라디칼총으로 치환한 스퍼터링 장치에 의해 GaN층의 성막을 행했다. 또, 특허문헌 5에서는, 타깃의 전면(前面)의 공간에 라디칼총의 전면의 공간과 분리하기 위한 분리 용기를 설치하여, 반응성 가스와 타깃의 반응을 억제하고 있다.
본 비교예에 있어서도, 이러한 분리 용기를 설치하여 반응성 가스와 타깃의 반응을 억제시킴과 함께 스퍼터 입자를 기판에 공급하는 공정과, 라디칼총으로부터 N을 함유하는 라디칼을 기판에 공급하는 공정을 번갈아 반복하도록 했다. 그 밖의 버퍼층 및 GaN층의 성막 조건은 상기 실시예와 마찬가지로 했다.
상기한 바와 같이 하여 GaN층을 성막한 바, 도 8에 나타낸 것과 마찬가지의 모폴로지를 갖는 평탄성이 떨어진 GaN층이 얻어졌다. 또한, 재현성의 평가를 행한 바, 타깃이 경시 변화하여 양호한 재현성이 얻어지지 않았다.
본 비교예의 결과로부터, 평탄한 GaN층을 높은 재현성으로 얻는다는 본 발명의 목적은, 특허문헌 5에 기재된 기술로는 달성할 수 없는 것을 알 수 있었다.
100 : 성막 장치
101 : 로드 로크실
102 : 반송실
103 : 전처리실
104 : 제1 스퍼터링실
105 : 제2 스퍼터링실
106 : 반송 로봇
201, 301 : 진공 용기
203, 308 : 스퍼터링 캐소드
204, 307 : 타깃
207, 310 : 스퍼터링용 전원
209 : 히터
211 : 기판 재치 기구
212, 313 : 기판
305 : 가열 스테이지

Claims (12)

  1. 기판 위에, AlN 또는 AlGaN으로 이루어지는 버퍼층을 에피택셜 성장시키는 공정과,
    상기 버퍼층 위에, Ga와 GaN을 함유하는 금속 질화물 타깃을 이용하고, 질소를 함유하는 반응성 가스의 유량을 프로세스 가스 전체의 유량의 20% 미만으로 해서, 스퍼터링법에 의해, 적어도 GaN을 함유하는 질화물 반도체층을 에피택셜 성장시키는 공정
    을 갖는 것을 특징으로 하는 질화물 반도체층의 성막 방법.
  2. 제1항에 있어서,
    상기 버퍼층은, 상기 질화물 반도체층과의 계면에서의 a축의 격자 상수가 벌크의 격자 상수 이상인
    것을 특징으로 하는 질화물 반도체층의 성막 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 버퍼층은, +c 극성을 갖는
    것을 특징으로 하는 질화물 반도체층의 성막 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 버퍼층을 에피택셜 성장시키는 공정에서는, 상기 기판을, 상기 기판으로부터 이간하여 배치된 히터로부터의 복사열에 의해, 300℃ 이상, 1200℃ 이하의 온도로 가열하는
    것을 특징으로 하는 질화물 반도체층의 성막 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 버퍼층은, 1㎛ 이상의 막 두께를 갖는
    것을 특징으로 하는 질화물 반도체층의 성막 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 버퍼층은, 스퍼터링법에 의해 형성하는
    것을 특징으로 하는 질화물 반도체층의 성막 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 질화물 반도체층을 에피택셜 성장시키는 공정에서는, 상기 반응성 가스의 상기 유량을, 상기 프로세스 가스 전체의 유량의 10% 미만으로 하는
    것을 특징으로 하는 질화물 반도체층의 성막 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 금속 질화물 타깃은, Ga/(Ga+N)의 몰비가, 53.0%∼59.5%의 범위인
    것을 특징으로 하는 질화물 반도체층의 성막 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 질화물 반도체층은, 500℃ 이상, 1000℃ 이하의 온도에서 성막하는
    것을 특징으로 하는 질화물 반도체층의 성막 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 질화물 반도체층은, GaN, AlGaN, InGaN 또는 AlGaInN인
    것을 특징으로 하는 질화물 반도체층의 성막 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 기판은, c면 사파이어 기판인
    것을 특징으로 하는 질화물 반도체층의 성막 방법.
  12. 기판 위에, 제1항 내지 제11항 중 어느 한 항에 기재된 질화물 반도체층의 성막 방법에 의해, 상기 버퍼층 및 상기 질화물 반도체층을 에피택셜 성장시키는 공정을 포함하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020157024926A 2014-07-18 2015-03-17 질화물 반도체층의 성막 방법 및 반도체 장치의 제조 방법 KR101687595B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-147964 2014-07-18
JP2014147964 2014-07-18
PCT/JP2015/001479 WO2016009577A1 (ja) 2014-07-18 2015-03-17 窒化物半導体層の成膜方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20160020401A true KR20160020401A (ko) 2016-02-23
KR101687595B1 KR101687595B1 (ko) 2016-12-19

Family

ID=55078092

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157024926A KR101687595B1 (ko) 2014-07-18 2015-03-17 질화물 반도체층의 성막 방법 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP6001194B2 (ko)
KR (1) KR101687595B1 (ko)
TW (1) TWI567214B (ko)
WO (1) WO2016009577A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230011545A (ko) * 2021-07-13 2023-01-25 (재)한국나노기술원 질화갈륨계 반도체 구조물 및 이의 제조 방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107429383B (zh) 2015-03-30 2020-07-24 东曹株式会社 氮化镓系烧结体和其制造方法
JP6588349B2 (ja) * 2016-01-26 2019-10-09 ヤマト科学株式会社 封じ込めシステム
EP3464689A4 (en) * 2016-05-26 2020-07-22 Robbie Jorgenson SYSTEM AND METHOD FOR GROWING GROUP IIIA NITRIDE
TWI825187B (zh) * 2018-10-09 2023-12-11 日商東京威力科創股份有限公司 氮化物半導體膜之形成方法
US20230143194A1 (en) * 2020-03-30 2023-05-11 Tosoh Corporation Laminated film, structure including laminated film, semiconductor element, electronic device, and method for producing laminated film
DE112021004352T5 (de) * 2020-09-29 2023-06-01 Shibaura Mechatronics Corp. Filmausbildungsvorrichtung und filmausbildungsverfahren
JPWO2022176422A1 (ko) * 2021-02-19 2022-08-25
WO2023218840A1 (ja) * 2022-05-10 2023-11-16 株式会社ジャパンディスプレイ 成膜装置および窒化ガリウム膜の成膜方法
WO2024084664A1 (ja) * 2022-10-20 2024-04-25 京セラ株式会社 半導体基板、テンプレート基板、並びにテンプレート基板の製造方法および製造装置
WO2024209900A1 (ja) * 2023-04-04 2024-10-10 株式会社ジャパンディスプレイ 成膜装置および窒化ガリウム膜の成膜方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035805A (ja) * 1999-07-19 2001-02-09 Sony Corp Ｉｉｉ族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法
JP2002176197A (ja) * 2000-05-22 2002-06-21 Ngk Insulators Ltd フォトニックデバイス用基板およびその製造方法
JP2008153603A (ja) 2006-12-20 2008-07-03 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4974635B2 (ja) 2006-10-06 2012-07-11 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2012144424A (ja) 2010-12-20 2012-08-02 Tosoh Corp 窒化ガリウム焼結体または窒化ガリウム成形体ならびにそれらの製造方法
JP2012222243A (ja) 2011-04-12 2012-11-12 Ulvac Japan Ltd 半導体層形成装置、半導体層製造方法
KR20130023257A (ko) * 2010-04-30 2013-03-07 캐논 아네르바 가부시키가이샤 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
JP2013125851A (ja) 2011-12-14 2013-06-24 Ulvac Japan Ltd 成膜装置及び成膜方法
JP2014091852A (ja) * 2012-11-02 2014-05-19 Tosoh Corp 窒化ガリウムターゲット

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495894B2 (en) * 2000-05-22 2002-12-17 Ngk Insulators, Ltd. Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate
JP2012144805A (ja) * 2010-12-21 2012-08-02 Tosoh Corp 窒化ガリウム成形物及びその製造方法
WO2012090422A1 (ja) * 2010-12-27 2012-07-05 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035805A (ja) * 1999-07-19 2001-02-09 Sony Corp Ｉｉｉ族ナイトライド化合物半導体薄膜およびその形成方法、並びに半導体素子およびその製造方法
JP2002176197A (ja) * 2000-05-22 2002-06-21 Ngk Insulators Ltd フォトニックデバイス用基板およびその製造方法
JP4974635B2 (ja) 2006-10-06 2012-07-11 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008153603A (ja) 2006-12-20 2008-07-03 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
KR20130023257A (ko) * 2010-04-30 2013-03-07 캐논 아네르바 가부시키가이샤 에피텍셜 박막형성방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
JP2012144424A (ja) 2010-12-20 2012-08-02 Tosoh Corp 窒化ガリウム焼結体または窒化ガリウム成形体ならびにそれらの製造方法
JP2012222243A (ja) 2011-04-12 2012-11-12 Ulvac Japan Ltd 半導体層形成装置、半導体層製造方法
JP2013125851A (ja) 2011-12-14 2013-06-24 Ulvac Japan Ltd 成膜装置及び成膜方法
JP2014091852A (ja) * 2012-11-02 2014-05-19 Tosoh Corp 窒化ガリウムターゲット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230011545A (ko) * 2021-07-13 2023-01-25 (재)한국나노기술원 질화갈륨계 반도체 구조물 및 이의 제조 방법

Also Published As

Publication number Publication date
JP6001194B2 (ja) 2016-10-05
JPWO2016009577A1 (ja) 2017-04-27
WO2016009577A1 (ja) 2016-01-21
KR101687595B1 (ko) 2016-12-19
TW201614083A (en) 2016-04-16
TWI567214B (zh) 2017-01-21

Similar Documents

Publication Publication Date Title
KR101687595B1 (ko) 질화물 반도체층의 성막 방법 및 반도체 장치의 제조 방법
US9478420B2 (en) Method for depositing a group III nitride semiconductor film
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
KR102207804B1 (ko) Gan-기반 광전자 및 전자 장치를 위한 산소 제어된 pvd aln 버퍼
US11651959B2 (en) Method and system for group IIIA nitride growth
US20170263819A1 (en) Semiconductor Element and Fabrication Method Thereof
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2010232322A (ja) 化合物半導体基板
US20240141552A1 (en) Seed substrate for epitaxial growth use and method for manufacturing same, and semiconductor substrate and method for manufacturing same
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
US9607831B2 (en) Method for depositing an aluminium nitride layer
JP2015216311A (ja) 半導体基板、半導体基板の製造方法および半導体装置
US9487885B2 (en) Substrate structures and methods
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法
WO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
CN117441225A (zh) 层叠体及层叠体的制造方法
JP6108609B2 (ja) 窒化物半導体基板
JP6934473B2 (ja) Ｉｉｉ族窒化物半導体発光素子
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
US10665752B2 (en) Air void structures for semiconductor fabrication
JP2013143475A (ja) 発光デバイスの製造方法及び真空処理装置
JP2006165069A (ja) 化合物半導体の成長方法及び装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant