JPWO2016009577A1 - 窒化物半導体層の成膜方法及び半導体装置の製造方法 - Google Patents

窒化物半導体層の成膜方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2016009577A1
JPWO2016009577A1 JP2015548510A JP2015548510A JPWO2016009577A1 JP WO2016009577 A1 JPWO2016009577 A1 JP WO2016009577A1 JP 2015548510 A JP2015548510 A JP 2015548510A JP 2015548510 A JP2015548510 A JP 2015548510A JP WO2016009577 A1 JPWO2016009577 A1 JP WO2016009577A1
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
substrate
gan
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015548510A
Other languages
English (en)
Other versions
JP6001194B2 (ja
Inventor
佳明 醍醐
佳明 醍醐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Application granted granted Critical
Publication of JP6001194B2 publication Critical patent/JP6001194B2/ja
Publication of JPWO2016009577A1 publication Critical patent/JPWO2016009577A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/08—Epitaxial-layer growth by condensing ionised vapours
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

基板上に、ＡｌＮ又はＡｌＧａＮよりなるバッファー層をエピタキシャル成長する工程と、バッファー層上に、ＧａとＧａＮとを含む窒化物ターゲットを用い、窒素を含む反応性ガスの流量をプロセスガス全体の流量の２０％未満として、スパッタリング法により、少なくともＧａＮを含む窒化物半導体層をエピタキシャル成長する工程とを有する。

Description

本発明は、窒化物半導体層をエピタキシャル成長する窒化物半導体層の成膜方法及び半導体装置の製造方法に関する。
窒化物半導体は、ＩＩＩｂ族元素であるアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）と、Ｖ族元素である窒素（Ｎ）とからなる化合物半導体材料であり、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）、およびそれらの混晶（ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＡｌＧａＩｎＮ）から構成される。これらの中で、ＧａＮをベースにした発光ダイオード（ＬＥＤ：Light Emitting Diode）、レーザダイオード（ＬＤ：Laser Diode）などの発光デバイスは既に広く普及しており、今後、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）などを用いた高周波・パワーデバイスも普及し始めるものと考えられる。
一般に、窒化物半導体は、有機金属化学気相成長（ＭＯＣＶＤ）法によって成膜されている。ＭＯＣＶＤ法は、精密な膜厚及び組成の制御が可能で、成膜速度が速いというメリットを有しているが、ランニングコストが高い、パーティクルが発生しやすい、膜質の再現性が悪い、などのデメリットもある。
一方、窒化物半導体をスパッタリング法によって成膜する技術の開発も行われている。スパッタリング法は、ランニングコストを低く抑えやすい、パーティクルが発生しにくい、膜質の再現性が良い、などのメリットがある。このため、窒化物半導体からなる上記デバイスの、少なくとも一つ以上の層を、スパッタリング法により形成することが期待されている。特に、ＧａＮ層をベースにしたデバイスは応用分野が広いことから、スパッタリング法によって、高品質なＧａＮ層を、再現性よく得る技術を確立することが求められている。
ところで、スパッタリング法によってＧａＮ層を得ることが可能なスパッタリングターゲットとしては、Ｎ原子を含まない金属Ｇａターゲット、Ｇａ原子とＮ原子とが１：１の比率で結合した窒化物ＧａＮターゲット、金属Ｇａと窒化物ＧａＮとの混合物とからなる窒化物ＧａＮｘターゲットなどがある。このような、ターゲットを用いてＧａＮ層を成膜する技術については、例えば、特許文献１乃至５に開示されている。
特許文献１には、融点が２９．８Ｃの低融点金属である金属Ｇａターゲットを、少なくとも表層が液状化した状態でスパッタリングすることでＧａＮ層を成膜する技術が開示されている。特許文献１において、ＧａＮ層の下地としては、ＡｌＮからなるバッファー層が用いられている。
特許文献２には、融点が２９．８Ｃの低融点金属である金属Ｇａターゲットを融解させないようして、スパッタリング法によってＧａＮ層を成膜する技術が開示されている。特許文献２において、ＧａＮ層の下地としては、ＡｌＮからなるバッファー層が用いられている。
特許文献３には、窒化物ＧａＮターゲットを用い、スパッタリング法によってＧａＮ層を成膜する技術が開示されている。特許文献３において、ＧａＮ層の下地として成膜するバッファー層としては、窒化物ＧａＮターゲットを用いて低温で成膜したＧａＮからなるバッファー層（以下、低温ＧａＮバッファー層）が用いられている。低温ＧａＮバッファー層の成膜後に、基板を１０００℃〜１１００℃の温度範囲に加熱することによって、低温ＧａＮバッファー層を結晶化することが記載されている。
特許文献４には、Ｇａ／（Ｇａ＋Ｎ）のモル比が５５％以上、８０％以下の窒化物ＧａＮｘターゲットを用い、スパッタリング法によってＧａＮ層を成膜する技術が開示されている。特許文献４において、ＧａＮ層を成膜する際のプロセスガスとしては、Ｎ２ガスが用いられている。
特許文献５には、金属Ｇａと窒化物ＧａＮのうち、いずれか一方の物質又は両方の物質をターゲットとし、スパッタリング法によってＧａＮ層を成膜する技術が開示されている。特許文献５には、スパッタリングガスとしてＡｒを用い、前記Ａｒガスを用いて前記ターゲットをスパッタリングして基板上にスパッタ粒子を供給する工程とラジカル銃からＮを含むラジカルを基板に供給する工程とを交互に繰り返すことによってＧａＮ層を成膜する技術が開示されている。
特開２００８−１５３６０３号公報 特許第４９７４６３５号公報 特開２０１２−２２２２４３号公報 特開２０１２−１４４４２４号公報 特開２０１３−１２５８５１号公報
既に開示されている従来技術（特許文献１乃至５）によれば、スパッタリング法によってＧａＮ層を成膜することは可能である。しかしながら、上記従来技術には、平坦なＧａＮ層を再現性よく得るための技術について、何ら開示されていない。後述するように、本発明者らの独自の実験によれば、特許文献１乃至５に記載された技術だけでは、平坦なＧａＮ層を再現性よく得ることは困難であった。平坦なＧａＮ層を得られなければ、高性能な光デバイスや高周波・パワーデバイスを実現することが困難となる。
本発明の目的は、平坦な窒化物半導体層を再現性よくエピタキシャル成長可能な窒化物半導体層の成膜方法を提供することにある。
本発明の一観点によれば、基板上に、ＡｌＮ又はＡｌＧａＮよりなるバッファー層をエピタキシャル成長する工程と、前記バッファー層上に、ＧａとＧａＮとを含む窒化物ターゲットを用い、窒素を含む反応性ガスの流量をプロセスガス全体の流量の２０％未満として、スパッタリング法により、少なくともＧａＮを含む窒化物半導体層をエピタキシャル成長する工程とを有することを特徴とする窒化物半導体層の成膜方法が提供される。
本発明によれば、スパッタリング法によって、平坦な窒化物半導体層を再現性よく得ることが可能となる。
図１は、本発明の第１実施形態に係る窒化物半導体層の成膜方法に用いる成膜装置の一例を示す概略構成図である。 図２は、本発明の第１実施形態に係る窒化物半導体層の成膜方法においてバッファー層の成膜に用いる第１のスパッタリング室の一例を示す概略構成図である。 図３は、本発明の第１実施形態に係る窒化物半導体層の成膜方法において窒化物半導体層の成膜に用いる第２のスパッタリング室の一例を示す概略構成図である。 図４は、窒化物半導体における＋ｃ極性と−ｃ極性を示す模式図である。 図５は、本発明の第１実施形態に係る窒化物半導体層の成膜方法により成膜したＡｌＮからなるバッファー層の、ＧａＮ層との界面におけるａ軸の格子定数の膜厚依存性の一例を示すグラフである。 図６は、本発明の第１実施形態に係る窒化物半導体層の成膜方法により成膜したＧａＮ層の断面構造を示す断面ＴＥＭ像である。 図７は、本発明の比較例１に係る窒化物半導体層の成膜方法により成膜したＧａＮ層の断面構造を示す断面ＴＥＭ像である。 図８は、本発明の比較例２に係る窒化物半導体層の成膜方法により成膜したＧａＮ層の断面構造を示す断面ＴＥＭ像である。 本発明の第２実施形態による半導体装置及びその製造方法を示す概略断面図である。
［第１実施形態］
本発明の第１実施形態に係る窒化物半導体層の成膜方法について図１乃至図５を用いて説明する。
なお、本明細書において、プロセスガスとは、窒素を含む反応性ガスと希ガスとの混合ガスのことを意味するものとする。また、窒素を含む反応性ガスとは、Ｎ２ガスまたはＮＨ３ガスもしくはそれらの混合ガスのことを意味するものとする。
図１は、本実施形態に係る窒化物半導体層の成膜装置の一例を示す概略構成図である。図２は、図１の成膜装置における第１のスパッタリング室の一例を示す概略構成図である。図３は、図１の成膜装置における第２のスパッタリング室の一例を示す概略構成図である。図４は、窒化物半導体における＋ｃ極性と−ｃ極性とを説明する模式図である。図５は、本実施形態に係る窒化物半導体層の成膜方法により成膜したＡｌＮからなるバッファー層の、ＧａＮ層との界面におけるａ軸の格子定数の膜厚依存性の一例を示すグラフである。
はじめに、本実施形態に係る窒化物半導体層の成膜方法に用いる成膜装置の一例について、図１乃至図３を用いて説明する。
本実施形態に係る窒化物半導体層の成膜方法に用いる成膜装置１００は、図１に示すように、ロードロック室１０１、搬送室１０２、前処理室１０３、第１のスパッタリング室１０４、第２のスパッタリング室１０５を有している。搬送室１０２と、ロードロック室１０１、前処理室１０３、第１のスパッタ室１０４及び第２のスパッタ室１０５との間には、これら処理室間を開閉するためのゲートバルブ１０７，１０８，１０９，１１０が、それぞれ設けられている。搬送室１０２内には、処理対象の基板を各処理室に搬送するための搬送ロボット１０６が設けられている。
図２は、第１のスパッタリング室１０４を構成するスパッタリング装置の構成例を示す概略図である。第１のスパッタリング室１０４は、窒化物半導体層の下地としてのＡｌＮ又はＡｌＧａＮからなるバッファー層を成膜するための処理室である。
第１のスパッタリング室１０４としてのスパッタリング装置は、処理室である真空容器２０１を有している。真空容器２０１には、真空容器２０１内を真空排気するための排気機構２１４、真空容器２０１内にプロセスガスを導入するためのガス導入機構２１３が設けられている。真空容器２０１内には、処理対象の基板２１２を保持するための基板載置機構２１１と、基板２１２を加熱するためのヒーター２０９と、ヒーター２０９による加熱効率を高めるためのリフレクタ２１０とが設けられている。基板載置機構２１１の周囲には、チャンバーシールド２０２が配置されている。真空容器２０１内には、また、基板２１２に対向して、ターゲット２０４を保持するスパッタリングカソード２０３が配置されている。スパッタリングカソード２０３は、マグネット２０６を含むマグネトロンカソードである。ターゲット２０４の周囲には、ターゲットシールド２０５が配置されている。スパッタリングカソード２０３には、スパッタリング用電源２０７が接続されている。スパッタリング用電源２０７は、本実施形態では高周波電源であり、不図示のマッチングボックスを介して、スパッタリングカソード２０３へ接続されている。また、スパッタリング用電源２０７は、高周波電源と直流電源とを並列に接続（不図示）したものでもよい。この場合、高周波電源は、不図示のマッチングボックスを介して、スパッタリングカソード２０３へ接続されると共に、直流電源はローパスフィルターを介して、スパッタリングカソード２０３へ接続される。
なお、図２に示すスパッタリング装置は静止対向型のスパッタリング装置であるが、静止対向型のスパッタリング装置の代わりにオフセット型のスパッタリング装置を用いてもよい。オフセット型のスパッタリング装置を用いた場合にも、本実施形態において説明するバッファー層を同様に成膜することができる。なお、オフセット型のスパッタリング装置は、基板２１２の法線方向と、ターゲット２０４の法線方向とが、平行なものでも良く、基板２１２の法線方向と、ターゲット２０４の法線方向とが、所定の角度で交わる斜めオフセット型のスパッタリング装置であっても良い。
図３は、第２のスパッタリング室１０５を構成するスパッタリング装置の構成例を示す概略図である。第２のスパッタリング室１０５は、バッファー層上に窒化物半導体層を成膜するための処理室である。
第２のスパッタリング室１０５としてのスパッタリング装置は、処理室である真空容器３０１を有している。真空容器３０１には、真空容器３０１内を真空排気するための排気機構３１２、真空容器３０１内にプロセスガスを導入するためのガス導入機構３１１が設けられている。真空容器３０１内には、処理対象の基板３１３を保持及び加熱するための加熱ステージ３０５が設けられている。加熱ステージ３０５には、加熱ステージ３０５を回転するための加熱ステージ回転機構３０６が設けられている。加熱ステージ３０５の周囲には、チャンバーシールド３０２が配置されている。真空容器３０１内には、また、基板３１３に対向して、ターゲット３０７を保持するスパッタリングカソード３０８が複数配置されている。スパッタリングカソード３０８は、マグネット３０９を含むマグネトロンカソードである。ターゲット３０７の前部には、シャッター回転機構３０４により回動可能な回転シャッター３０３が配置されている。スパッタリングカソード３０８には、スパッタリング用電源３１０が接続されている。スパッタリング用電源３１０は、本実施形態では高周波電源を示しており、不図示のマッチングボックスを介して、スパッタリングカソード３０８へ接続されている。また、スパッタリング用電源３１０は、高周波電源と直流電源とを並列に接続（不図示）したものでもよい。この場合、高周波電源は、不図示のマッチングボックスを介して、スパッタリングカソード３０８へ接続され、直流電源は不図示のローパスフィルターを介して、スパッタリングカソード３０８へ接続される。更に、ターゲット３０７として、導電性の高いものを用いる場合は、スパッタリング用電源３１０として、直流電源やパルス直流電源を用いることも可能である。
なお、図３に示すスパッタリング装置はオフセット型のスパッタリング装置であるが、オフセット型のスパッタリング装置の代わりに静止対向型のスパッタリング装置を用いてもよい。静止対向型のスパッタリング装置を用いた場合にも、本実施形態において説明する窒化物半導体層を同様に成膜することができる。また、図３に示すオフセット型のスパッタリング装置は、ターゲット３０７の法線方向と基板３１３の法線方向とが平行であるが、ターゲット３０７の法線方向と基板３１３の法線方向とは必ずしも平行である必要はなく、ターゲット３０７の法線方向と基板３１３の法線方向とが所定の角度で交わる斜めオフセット型のスパッタリング装置であっても良い。
次に、本実施形態に係る窒化物半導体層の成膜方法について、図１乃至図５を用いて説明する。
本実施形態による窒化物半導体層の成膜方法は、基板上にバッファー層をエピタキシャル成長する工程と、バッファー層上に窒化物半導体層を成膜する工程とを有する。なお、ここでは成膜対象の窒化物半導体がＧａＮである場合を主に説明するが、窒化物半導体はＧａを含むものであれば必ずしもＧａＮである必要はなく、後述のように、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮであってもよい。また、窒化物半導体層の下地としてのバッファー層についてはＡｌＮである場合を主に説明するが、バッファー層はＡｌＧａＮであってもよい。
まず、成膜しようとする窒化物半導体層、ここではＧａＮ層とエピタキシャル関係を有する基板（例えば、ｃ面サファイア基板）を、ロードロック室１０１に導入し、不図示の排気機構を用いて、ロードロック室１０１を真空に排気する。なお、ｃ面サファイア基板は、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮを成膜する際の基板としても適用可能である。
次いで、ゲートバルブ１０７，１０８を適宜操作し、搬送室１０２の搬送ロボット１０６により、ロードロック室１０１内の基板を前処理室１０３へ搬送する。
次いで、前処理室１０３に搬送した基板に対して、所定の前処理を行う。前処理室１０３で行う前処理としては、プラズマ処理や予備加熱など、適宜、必要なものを選択することができる。なお、この前処理は、本発明において必須事項ではない。ただし、前処理室で予備加熱を行っておくことで、次工程における基板の昇温時間を短縮したり、基板や基板搬送用のトレイに吸着した水が脱離し、次工程で成膜するバッファー層の品質が向上したり、プロセスの再現性が向上しやすくなるため、好ましい形態ではある。
前処理室１０３における前処理が完了した後、ゲートバルブ１０８，１０９を適宜操作し、搬送室１０２の搬送ロボット１０６により、前処理室１０３内の基板（以後、前処理を行った後の基板を、基板２１２と表記する）を第１のスパッタリング室１０４へ搬送する。
第１のスパッタリング室１０４に導入された基板２１２は、基板載置機構２１１により、ヒーター２０９の表面Ｐから離間した状態で保持する。このように基板を保持することで、＋ｃ極性のバッファー層が形成されやすくなる。また、＋ｃ極性のバッファー層が形成されることによって、その上に平坦なＧａＮ層が形成されやすくなる。このため、基板２１２をヒーター２０９の表面Ｐから離間した状態で保持することは、好ましい形態である。一方、ヒーター２０９の表面Ｐ上に基板２１２を直接接するように載置すると、−ｃ極性又は−ｃ極性が混在したバッファー層が形成されやすくなる。−ｃ極性又は−ｃ極性が混在したバッファー層は、その上に形成するＧａＮ層が平坦になりにくいため、好ましくない。
なお、ＡｌＮのような窒化物半導体薄膜の成長様式には、図４（ａ）に示すような＋ｃ極性での成長と、図４（ｂ）に示すような−ｃ極性での成長とがある。＋ｃ極性の窒化物半導体は、−ｃ極性又は−ｃ極性が混在した窒化物半導体に比べて、平坦なエピタキシャル膜が得られやすい。また、＋ｃ極性のバッファー層は、−ｃ極性又は−ｃ極性が混在したバッファー層に比べて、その上に成膜するＧａＮ層は平坦になりやすい。従って、窒化物半導体薄膜の成膜プロセスには、＋ｃ極性のエピタキシャル膜が得られる成膜条件を採用することが望ましい。なお、本明細書中では、「＋ｃ極性」とはＡｌＮ、ＧａＮ、ＩｎＮに関し、それぞれＡｌ極性、Ｇａ極性、Ｉｎ極性を意味する用語とする。また、「−ｃ極性」とはＮ極性を意味する用語とする。
第１のスパッタリング室１０４へ導入した基板２１２は、ヒーター２０９からの輻射熱によって、３００℃以上の基板温度に加熱することが望ましい。こうすることで、バッファー層が＋ｃ極性で形成されやすくなり、その上に平坦なＧａＮ層が形成されやすくなるため、好ましい。一方、基板温度が３００℃以下となると、バッファー層の結晶性が悪くなると共に、−ｃ極性又は−ｃ極性が混在したバッファー層が形成されやすくなる。上述したように、−ｃ極性又は−ｃ極性が混在したバッファー層を用いると、その上に形成するＧａＮ層は平坦になりにくいため、好ましくない。なお、バッファー層を成膜する際の基板温度の上限は、特に限定されるものではないが、１２００℃より高い温度とするとＡｌＮからなるバッファー層の膜形成自体が行えなくなる可能性があるため、１２００℃以下が望ましい。
なお、本実施形態では、ヒーターの温度と熱電対付きの基板の温度との関係を予め調べておき、窒化物半導体を実際に成膜する際には、ヒーターの温度を所定の温度に設定し、前記関係から想定される基板の温度を、基板温度としている。
第１のスパッタリング室１０４へ基板２１２を導入した後、ガス導入機構２１３から希ガスと反応性ガスとの混合ガスを導入する。希ガスとしてはＡｒガス、反応性ガスとしてはＮ２ガスが好ましく用いられる。反応性ガス流量及び希ガス流量は、ガス導入機構２１３に備えられた不図示のマスフローコントローラーによって制御される。反応性ガス流量／（反応性ガス流量＋希ガス流量）は、５０％未満となっていることが望ましく、３０％未満が更に好適である。こうすることで、バッファー層が＋ｃ極性で形成されやすくなり、その上に平坦なＧａＮ層が形成されやすくなるため好ましい。一方、反応性ガス流量／（反応性ガス流量＋希ガス流量）が５０％以上となると、−ｃ極性又は−ｃ極性が混在したバッファー層が得られやすくなる。上述したように、−ｃ極性又は−ｃ極性が混在したバッファー層を用いると、その上に形成するＧａＮ層は平坦になりにくいため好ましくない。
その後、スパッタリング用電源２０７からスパッタリングカソード２０３へ電力を印加し、ターゲット２０４の表面にプラズマを発生させて、スパッタリング処理を行う。ターゲット２０４として例えば金属Ａｌターゲットを用い、反応性ガスを含むプラズマを用いてスパッタリング処理を行うことで、基板２１２の表面に、ＡｌＮからなる＋ｃ極性のエピタキシャル膜を直接成長することができる。
本発明に係るＡｌＮからなるバッファー層は、極性が＋ｃ極性となるように制御されていると共に、ＧａＮ層との界面におけるａ軸の格子定数がバルクの格子定数（０．３１１ｎｍ程度）以上となるように制御されていることが望ましい。こうすることで、その後にバッファー層上に形成するＧａＮ層とＡｌＮ層との界面での格子不整合率が低減されるため、ＧａＮからなる３次元島の発生確率を低減でき、その結果、ＧａＮ層が横方向に成長しやすくなる。このようにＧａＮ層が横方向に成長すると、平坦なＧａＮ層となりやすいため、望ましい。一方、ＧａＮ層との界面におけるａ軸の格子定数がバルクの格子定数未満の場合は、ＧａＮ／ＡｌＮ界面での格子不整合率が大きくなるため、ＧａＮからなる３次元島が発生しやすくなる。この場合は、ＧａＮ層の横方向成長が抑制され、平坦なＧａＮ層が得られにくいため、好ましくない。
なお、ＡｌＮからなるバッファー層の、ＧａＮ層との界面におけるａ軸の格子定数の上限については特に限定されるものではないが、バルクの格子定数より極端に大きくなると、バッファー層に引っ張り応力が生じることになり、クラックの原因となりやすい。したがって、ＡｌＮからなるバッファー層の、ＧａＮ層との界面におけるａ軸の格子定数の上限については、このようなクラックが発生しにくい格子定数、例えば、０．３１４ｎｍ以下など、とすることが望ましい。
格子不整合率が増加することによって３次元島が発生するメカニズムについては、よく知られたＶＷ（Volmer-Weber）型、または、ＳＫ（Stranski-Krastanov）型の成長モデルによって、定性的には説明することができる。また、格子不整合率を低減することによってＧａＮ層が横方向成長しやすくなるメカニズムについては、よく知られたＦＭ（Frank-van der Merwe）型の成長モデルによって定性的には説明することができる。
また、本実施形態では、バッファー層としてＡｌＮ層を例にしているが、ＡｌターゲットにＣ、Ｓｉ、Ｇｅ、Ｍｇ、Ｃｒ、Ｍｎなどを５ａｔ％未満で微量添加することで、Ｃ、Ｓｉ、Ｇｅ、Ｍｇ、Ｃｒ、Ｍｎなどが５ａｔ％未満で微量添加されたＡｌＮ層としても良い。上記Ｃ、Ｓｉ、Ｇｅ、Ｍｇ、Ｃｒ、Ｍｎなどは、ＡｌＮからなるバッファー層に５ａｔ％未満で微量添加されていれば良いので、上記反応性ガスと希ガスとの混合ガス中に、これらの元素を含むガスが含まれている雰囲気でＡｌＮからなるバッファー層を成膜してもよい。或いは、ＡｌターゲットにＧａを含有させたＡｌ−Ｇａターゲットにより、ＡｌＧａＮ層を直接エピタキシャル成長し、バッファー層として利用することもできる。この場合、ターゲット中のＧａの含有率が高くなりすぎると、低融点のＡｌ−Ｇａ合金が形成されるため、第１のスパッタリング室１０４内部でＡｌ−Ｇａターゲットが融解しないように、ＡｌとＧａとの組成比を調整することが望ましい。
ＧａＮ層との界面におけるａ軸の格子定数がバルクの格子定数以上となるＡｌＮ層を得るための技術については、特許文献１乃至５の従来技術には開示されていない。一般に、ｃ面サファイア基板上にＡｌＮからなるバッファー層を形成すると、基板との格子整合を図ろうとして、バッファー層の面内に圧縮歪がかかりやすい。また、ＡｌＮからなるバッファー層を効果的に＋ｃ極性とするために、本発明では基板温度を３００℃以上としているが、＋ｃ面サファイア基板とＡｌＮからなるバッファー層との熱膨張係数差によっても、バッファー層の面内に圧縮歪がかかりやすい。このような圧縮歪を緩和してＧａＮ層との界面においてバルクの格子定数以上となるＡｌＮ層を得るための手段は、特に限定されるものではないが、例えば、バッファー層の膜厚を、通常用いられる１０〜５００ｎｍ程度の膜厚よりも厚くすることが挙げられる。例えば、バッファー層の膜厚を、１μｍよりも厚くすることによって、基板界面で発生した格子歪を、バッファー層の表面側では緩和することができる。
図５は、本実施形態に係る窒化物半導体層の成膜方法により成膜したＡｌＮ膜の、ＧａＮ層との界面におけるａ軸の格子定数の膜厚依存性の一例を示すグラフである。図中、点線は、バルクのＡｌＮのａ軸の格子定数（０．３１１ｎｍ）である。図５に示すように、ＡｌＮ膜のａ軸の格子定数は、ＡｌＮ膜の膜厚の増加による圧縮歪の緩和に伴って増加する。例えば、ＡｌＮの膜厚を１μｍまで厚くすることで、ａ軸の格子定数を約０．３１２ｎｍ程度まで増加することができる。
また、上述した、Ｃ、Ｓｉ、Ｇｅ、Ｍｇ、Ｃｒ、Ｍｎなどが５ａｔ％未満で微量添加されたＡｌＮとすることにより、バッファー層内部に微細な欠陥構造を作り出し、バッファー層の表面側で格子歪を緩和させる方法がある。この方法は、上記元素を含まないＡｌＮからなるバッファー層よりも薄い膜厚で、ＧａＮ層との界面における格子定数ａがバルクの格子定数以上となるＡｌＮ層を得られる場合があり、望ましい形態である。更に、ＡｌＮからなるバッファー層のＧａＮ層との界面におけるａ軸の格子定数は、反応性ガス流量と希ガス流量の比率や、成膜時の圧力等でも大きく変わってくるため、各々の効果を十分に検討したうえで、最適化を図ることが望ましい。
本実施形態では、バッファー層をスパッタリング法によって形成する方法について説明しているが、極性が＋ｃ極性となるように制御されていると共に、ＧａＮ層との界面におけるａ軸の格子定数がバルクの格子定数以上となるように制御されていれば、これに限定されるものではない。例えば、第１のスパッタリング室１０４の代わりに、ＭＯＣＶＤ室や分子線エピタキシー室などを用いて、ＡｌＮからなるバッファー層を形成することも可能である。
ところで、特許文献１及び特許文献２に開示された技術では、ＡｌＮからなるバッファー層を用いているが、＋ｃ極性のＡｌＮ層を得る技術、及び、ＧａＮ層との界面におけるａ軸の格子定数をバルクの格子定数以上となるように制御する技術については、何ら述べられていない。本発明者らの独自の実験によれば、特許文献１及び特許文献２に開示された方法によってＡｌＮからなるバッファー層を形成しても、＋ｃ極性のＡｌＮ層を得ることは困難であり、また、ＧａＮ層との界面におけるａ軸の格子定数がバルクの格子定数以上となるように制御することも困難であった。このため、その上のＧａＮ層を平坦化することも困難であった。
また、特許文献３に開示された技術は、ＧａＮ層の下地として成膜するバッファー層は、窒化物ＧａＮターゲットを用いて成膜された低温ＧａＮバッファー層であり、バッファー層形成後に、基板を１０００℃〜１１００℃の温度範囲に加熱することによって結晶化している。
しかしながら、特許文献３に開示されたように、熱処理によって低温ＧａＮバッファー層を結晶化した場合は、低温バッファー層の一部が昇華したり、結晶化に伴う凝集現象が起きたりして、バッファー層の平坦性が損なわれやすい。このようなバッファー層は、それ自体が３次元島として振舞うため、ＧａＮ層の横方向の成長が生じにくい。このため、平坦なＧａＮ層を得にくいため、好ましくない。
特許文献４及び特許文献５には、ＧａＮ層を形成する前にバッファー層を形成することが記載されていない。ＧａＮ層を形成する前にバッファー層を形成しない場合は、平坦なＧａＮ層が得られないため、好ましくない。
なお、ＡｌＮからなるバッファー層の、ａ軸の格子定数の評価手法としては、Ｘ線回折法が簡便な手法として用いられる。バッファー層上に数μｍの厚さでＧａＮ層が成膜されている場合は、対称面の格子面間隔と非対称面の格子面間隔、及び、対称面と非対称面とのなす角から、計算によってａ軸の格子定数を算出することができる。また、電子回折法などによって、ＧａＮ層とバッファー層との界面におけるバッファー層のａ軸の格子定数を求めることも可能である。更に、ＡｌＮからなるバッファー層を成膜後、ＧａＮ層を積層せずに装置から取り出し、Ｉｎ−ｐｌａｎｅ配置のＸ線回折法によって、ａ軸の格子定数を求めても良い。この方法を用いれば、ＡｌＮからなるバッファー層の最表面でのａ軸の格子定数を求めることができる。ＧａＮ層を積層した場合のＧａＮ層との界面におけるバッファー層のａ軸の格子定数と、ＧａＮ層を積層しない場合のバッファー層のａ軸の格子定数とは大きく変わらないため、このような方法が最も簡便に用いることができる。
次いで、第１のスパッタリング室１０４においてＡｌＮからなるバッファー層を形成した基板（以後、バッファー層を形成した基板を、基板３１３と表記する）を、搬送室１０２の搬送ロボット１０６により、第２のスパッタリング室１０５へ搬送する。基板３１３は、大気暴露することなく第１のスパッタリング室１０４から第２のスパッタリング室１０５へ搬送することが望ましい。搬送室１０２は常時高真空に保たれているため、バッファー層の表面が酸化されることを低減することができる。バッファー層の形成後に、基板を大気暴露してしまうと、バッファー層の表面に酸化物層が形成されて、その後のＧａＮ層のエピタキシャル成長を阻害するので望ましくない。
第２のスパッタリング室１０５へ搬送された基板３１３は、加熱ステージ３０５に直接載置され、５００℃以上の基板温度に設定される。第２のスパッタリング室１０５でＧａＮ膜をエピタキシャル成長する際の基板温度としては、５００℃以上が望ましく、７００℃以上が好適である。このような高い基板温度としておくことで、基板上に物理吸着したスパッタリング粒子（特に、後述する金属状Ｇａ）が基板上でマイグレーションしやすくなり、ＧａＮ層の横方向への成長が促進される。すなわち、基板温度を５００℃以上に設定することは、横方向成長を促進して平坦なＧａＮ層を得るうえで好ましい形態である。なお、基板温度を５００℃未満にすると、基板上に物理吸着したスパッタリング粒子（特に、後述する金属状Ｇａ）が基板上でマイグレーションしにくくなる。このような場合は、ＧａＮ層の横方向への成長が促進されにくく、平坦なＧａＮ層が得られにくくなるので、好ましくない。また、ＧａＮ層をエピタキシャル成長する際の基板温度の上限は、特に限定されるものではないが、１０００℃より高い温度とすると、ＧａＮ層の膜形成自体が行えなくなる可能性があるため、１０００℃以下が望ましい。
第２のスパッタリング室１０５へ搬送された基板３１３は、第１のスパッタリング室１０４と同様に、加熱ステージ３０５から離間して載置することも可能である。しかし、より高い基板温度を実現しやすくできる観点からは、加熱ステージ３０５上に基板３１３を直接載置することは、より好ましい形態である。加熱ステージ３０５に静電吸着（ＥＳＣ）機構を設け、基板搬送後に加熱ステージ３０５に吸着させると、より高い基板温度が実現されやすくなるため、更に好ましい。なお、第２のスパッタリング室１０５において基板３１３を必ずしも加熱ステージ３０５から離間して載置する必要がないのは、下地のバッファー層を＋ｃ極性として直接エピタキシャル成長しているためである。すなわち、バッファー層上に成膜するＧａＮ層は、バッファー層の極性を引き継ぎやすいため、バッファー層の＋ｃ極性を反映して＋ｃ極性になりやすく、結果として、基板を離間して載置していなくても平坦なＧａＮ層を得られやすいのである。
第２のスパッタリング室１０５へ基板３１３を搬送した後、第２のスパッタリング室１０５へ、ガス導入機構３１１から希ガスと反応性ガスとの混合ガスを導入する。希ガスとしてはＡｒガス、反応性ガスとしてはＮ２ガスが好ましく用いられる。また、反応性ガス流量と希ガス流量とは、ガス導入機構３１１に備えられた不図示のマスフローコントローラーによって制御され、反応性ガス流量／（反応性ガス流量＋希ガス流量）が２０％未満となっていることが望ましく、更には１０％未満が好適である。
反応性ガス流量がプロセスガス全体の流量の２０％以上になると、基板上でマイグレーションするスパッタ粒子（特に、後述する金属状Ｇａ）がプラズマ中の活性窒素と反応しやすくなり、十分にマイグレーションできなくなる。このように十分にマイグレーションできない場合は、ＧａＮ層の横方向への成長が抑制され、平坦なＧａＮ層が得られにくいため、好ましくない。一方、反応性ガス流量を２０％未満とすると、基板上でマイグレーションするスパッタ粒子（特に、後述する金属状Ｇａ）がプラズマ中の活性窒素と反応する確率が低減され、ＧａＮ層の横方向への成長が促進される。その結果、平坦なＧａＮ層が得やすくなる。したがって、反応性ガス流量を２０％未満に設定することは、好ましい形態である。
なお、本実施形態において、希ガスのみを用いてスパッタリングを行うことは、望ましくない。本発明で用いる金属窒化物ターゲットである窒化物ＧａＮｘターゲットは、スパッタリングの過程で窒素欠損を生じやすく、経時的にターゲットの組成が変化しやすいためである。このように経時的にターゲット組成が変化してしまうと、プロセスの再現性が低下し、平坦なＧａＮ層を再現性よく得ることが難しくなる。
本実施形態において、反応性ガス流量／（反応性ガス流量＋希ガス流量）が０（つまり、Ａｒガスのみ）の場合を除き、その下限については、限定されるものではないが、上述したように、本発明で用いる窒化物ＧａＮｘターゲットは、スパッタリングの過程で窒素欠損を生じやすい。したがって、窒素欠損を補える程度に反応性ガス流量を高めておく必要があり、例えば、反応性ガス流量／（反応性ガス流量＋希ガス流量）を０．１％以上など、とすることが望ましい。
その後、スパッタリング用電源３１０からスパッタリングカソード３０８へ電力を印加し、ターゲット３０７の表面にプラズマを発生させて、スパッタリング処理を行う。ターゲット３０７としては、後述する窒化物ＧａＮｘターゲットを用い、反応性ガスを含むプラズマを用いてスパッタリング処理を行うことで、基板３１３の表面に、ＧａＮからなるエピタキシャル膜を成長することができる。
なお、第２のスパッタリング室１０５でＧａＮ層を成膜する際に用いられるターゲット３０７としては、Ｇａ／（Ｇａ＋Ｎ）のモル比が５３．０〜５９．５％の範囲となる窒化物ＧａＮｘターゲットが望ましい。ターゲットの組成をこのような範囲とすることで、スパッタ粒子として、窒化物状ＧａＮｘと金属状Ｇａとをバランスよく基板上に供給することができる。窒化物状ＧａＮｘは、基板上でのマイグレーションにはあまり寄与せず、高密度な初期核を形成するものと考えられる。一方、金属状Ｇａは、基板上でマイグレーションし、窒化物状ＧａＮｘによって形成された初期核に取り込まれることによって、横方向に成長しやすくなると考えられる。このように、高密度に形成された初期核を起点として、横方向の成長が持続することによって、平坦なＧａＮ層が得やすくなるのである。なお、Ｇａ／（Ｇａ＋Ｎ）のモル比を上記範囲とすることによって、ターゲット表面に融解した金属Ｇａが析出しにくくなり、安定なプロセスを再現しやすくなる効果もある。
Ｇａ／（Ｇａ＋Ｎ）のモル比が５３．０％未満の場合は、基板上でマイグレーションする金属状Ｇａが少なく、ＧａＮ層の横方向への成長が促進されにくい。その結果、平坦なＧａＮ層が得られにくく、好ましくない。また、Ｇａ／（Ｇａ＋Ｎ）のモル比が５９．５％より大きくなると、ターゲット表面に溶融した金属Ｇａが析出しやすくなる。このような金属Ｇａの析出が引き起こされると、異常放電が生じやすく、再現性の低下をもたらしやすい。また、金属Ｇａの析出によって、ターゲット組成がターゲット厚み方向で変化して、平坦なＧａＮ層を再現性よく得られないため、好ましくない。
次いで、第２のスパッタリング室１０５においてＧａＮからなる窒化物半導体層を形成した基板３１３を、搬送室１０２の搬送ロボット１０６により、搬送室１０２を介してロードロック室１０１へ搬送する。その後、ロードロック室１０１から基板３１３を取り出し、一連の成膜処理を完了する。
ところで、特許文献１及び特許文献２には、金属Ｇａターゲットを用いることによって、比較的高品質なＧａＮ層が、スパッタリング法によって形成できることが記載されている。
しかしながら、特許文献１に記載された技術では、金属Ｇａターゲットの表面が溶融した状態でスパッタリングを行うため、ターゲット表面に形成された窒化物の層がターゲット内部に侵入することで、ターゲットの組成が経時変化しやすい。このため、プロセスの安定性が低下し、平坦なＧａＮ層を再現性よく得ることが困難となる。
また、特許文献１及び特許文献２に記載された技術では、金属Ｇａをターゲットとして用いているため、窒化物ＧａＮｘターゲットや窒化物ＧａＮターゲットに比べて、スパッタ粒子が金属状Ｇａの形態で放出されやすいと考えられる。金属状Ｇａが支配的な成長では、金属状Ｇａは基板上で十分にマイグレーションする一方で、初期核の形成頻度は低下しやすいため、ＧａＮ層の初期核密度は低密度になりやすいと考えられる。この低密度な初期核を起点に、ＧａＮ層は横方向に成長するが、初期核密度が低いため、横方向に成長した２次元島が融合しにくい。２次元島が融合するまでに、２次元島の上に新たな核が発生し、結果として、積層方向の成長が促進されてしまう。このため、ＧａＮ層の平坦化が困難になり、好ましくない。
なお、本発明では、ＡｌＮからなるバッファー層のＧａＮ層との界面におけるａ軸の格子定数をバルクの格子定数以上とし、且つ、極性を＋ｃ極性としている。しかし、仮に、ａ軸の格子定数をバルクの格子定数以上とし、且つ、極性を＋ｃ極性としたとしても、特許文献１及び特許文献２に記載された金属Ｇａターゲットを用いた場合は、ＧａＮの初期核密度が高められるわけではないため、ＧａＮ層の平坦化は難しい。
このように、特許文献１及び特許文献２に記載された技術（金属Ｇａターゲットを用いたＧａＮ膜の成膜方法）を用いても、平坦なＧａＮ層を再現性よく得ることは困難である。
また、特許文献３に記載されているような、窒化物ＧａＮターゲットを用いる場合、ターゲットから放出されたスパッタ粒子の大部分は窒化物状ＧａＮｘとなり、金属状Ｇａはあまり放出されない。このため、基板に付着したスパッタ粒子のマイグレーションが促進されず、横方向への成長が起きにくい。そのため、平坦なＧａＮ層が得られにくく望ましくない。
なお、本発明では、ＡｌＮからなるバッファー層のＧａＮ層との界面におけるａ軸の格子定数をバルクの格子定数以上、且つ、極性を＋ｃ極性としている。しかし、仮に、ａ軸の格子定数をバルクの格子定数以上、且つ、極性を＋ｃ極性としたとしても、特許文献３に記載された窒化物ＧａＮターゲットを用いた場合は、スパッタ粒子としての窒化物ＧａＮｘにおけるマイグレーションが促進されるわけではないので、ＧａＮ層の平坦化は難しい。
このように、特許文献３に記載された技術（窒化物ＧａＮターゲットを用いたＧａＮ膜の成膜方法）を用いても、平坦なＧａＮ層を再現性よく得ることは困難である。
特許文献４に記載された技術では、Ｇａ／（Ｇａ＋Ｎ）のモル比が５５％以上、８０％以下の窒化物ＧａＮｘターゲットを用いているが、特に、Ｇａ／（Ｇａ＋Ｎ）のモル比が５９．５％より大きくなると、ターゲット表面に溶融した金属Ｇａが析出しやすくなる。このような金属Ｇａの析出が引き起こされると、ターゲット組成がターゲット厚み方向で変化して、平坦なＧａＮ層を再現性よく得られないため、好ましくない。
特許文献５に記載された技術では、金属Ｇａと窒化物ＧａＮのうち、いずれか一方、または、両方の物質をターゲットとし、スパッタリングガスにＡｒなどの希ガスを用いている。窒化物ＧａＮを含むターゲットをＡｒなどの希ガスのみによりスパッタリングすると、窒化物ＧａＮが選択スパッタリングされて、ターゲット表面の組成が経時変化する。このため、プロセスの再現性が低下し、結果として、平坦なＧａＮ層を再現性よく得ることが困難となるため、好ましくない。また、金属Ｇａのみをターゲットに用いる場合は、特許文献１及び特許文献２の技術と同様に、２次元島が融合するまでに、積層方向の成長が生じやすく、ＧａＮ層の平坦化が困難になり、好ましくない。
本発明において、平坦なＧａＮ層を再現性よく得るためには、第１の構成として、ＡｌＮからなるバッファー層を、基板上に直接エピタキシャル成長し、その後、窒化物ＧａＮｘターゲットを、反応性ガス流量／（反応性ガス流量＋希ガス流量）が２０％未満となるように設定した状態でスパッタリングすることにより、該バッファー層上にＧａＮ層をエピタキシャル成長することが望ましい。
また、第２の構成として、前記第１の構成に加え、該バッファー層のＧａＮ層との界面におけるａ軸の格子定数をバルクの格子定数以上となるように制御していることがより望ましい。こうすることで、前述したように、ＧａＮ層とＡｌＮ層との界面での格子不整合率が低減され、ＧａＮ層の平坦化がより促進される。
更に、第３の構成として、前記第１及び第２の構成に加え、該バッファー層が＋ｃ極性に制御されていることがより望ましい。こうすることで、前述したように、−ｃ極性又は−ｃ極性が混在したバッファー層に比べて、その上に成膜するＧａＮ層の平坦化がより促進される。
また、第４の構成として、前記第１乃至第３の構成に加え、前記基板をヒーターから離間して載置し、該基板を、３００℃以上、１２００℃以下の温度に加熱して、前記バッファー層を成膜することが望ましい。こうすることで、前述したように、バッファー層が＋ｃ極性で形成されやすくなり、ＧａＮ層の平坦化に効果的に作用する。
更に、第５の構成として、前記第１乃至第４の構成に加え、該バッファー層を１μｍ以上とすることがより望ましい。こうすることで、前述したように、ＧａＮ層との界面におけるａ軸の格子定数がバルクの格子定数以上となりやすく、ＧａＮ層の平坦化に効果的に作用する。
また、第６の構成として、前記第１乃至第５の構成に加え、Ｇａ／（Ｇａ＋Ｎ）のモル比が、５３．０％〜５９．５％の範囲である窒化物ＧａＮｘターゲットを用いることが望ましい。こうすることで、前述したように、スパッタ粒子として、窒化物状ＧａＮｘと金属状Ｇａとをバランスよく基板上に供給することができ、ＧａＮ層の平坦化が促進される。また、ターゲット表面に融解した金属Ｇａが析出しにくくなり、安定なプロセスを再現しやすくなる。
そして、第７の構成として、前記第１乃至第６の構成に加え、ＧａＮ層を、５００℃以上、１０００℃以下の温度で成膜することが望ましい。こうすることで、基板上に物理吸着したスパッタリング粒子（特に、金属状Ｇａ）が基板上でマイグレーションしやすくなり、ＧａＮ層の平坦化が促進される。
なお、本実施形態ではＧａＮ層の成膜に用いるターゲットとして、Ｇａ／（Ｇａ＋Ｎ）のモル比が、５３．０％〜５９．５％の範囲である窒化物ＧａＮｘターゲットについて説明しているが、このようなモル比の窒化物ＧａＮｘターゲットに、更に、ＡｌやＩｎを含有させることによって、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮなどを成膜してもよい。
以上のことから、平坦なＧａＮ層を再現性よく得るためには、ＧａＮ層との界面におけるａ軸の格子定数をバルクの格子定数以上となるように制御し、且つ、極性を＋ｃ極性となるように制御したＡｌＮ又はＡｌＧａＮからなるバッファー層を、基板上に直接エピタキシャル成長し、その後、Ｇａ／（Ｇａ＋Ｎ）のモル比を５３．０％〜５９．５％の範囲となるように設定した窒化物ＧａＮｘターゲットを、反応性ガス流量／（反応性ガス流量＋希ガス流量）が２０％未満となるように設定した状態でスパッタリングすることにより、該バッファー層上にＧａＮ層をエピタキシャル成長することが望ましい。
上述の窒化物半導体層の成膜方法及び製造装置を用いることで、スパッタリング法によって平坦なＧａＮ層を再現性よく得ることが可能となる。
［第２実施形態］
本発明の第２実施形態に係る半導体装置及びその製造方法について図９を用いて説明する。
図９は、第１実施形態による窒化物半導体層の成膜方法を用いて製造される半導体装置の一例を示す概略断面図である。
はじめに、本実施形態による半導体装置の構造について図９を用いて説明する。図９に示す半導体装置は、窒化物半導体材料を用いた発光ダイオード（ＬＥＤ）の一例である。
基板４００上には、バッファー層４０２が形成されている。バッファー層４０２上には、窒化物半導体中間層４０４が形成されている。窒化物半導体中間層４０４上には、ｎ型窒化物半導体層４０６が形成されている。ｎ型窒化物半導体層４０６上には、窒化物半導体活性層４０８が形成されている。窒化物半導体活性層４０８上には、ｐ型窒化物半導体層４１０が形成されている。ｐ型窒化物半導体層４１０上には、透明電極層４１２が形成されている。透明電極層４１２、ｐ型窒化物半導体層４１０、窒化物半導体活性層４０８及びｎ型窒化物半導体層４０６の一部の領域は、ｎ型窒化物半導体層４０６の途中まで除去されており、これにより露出したｎ型窒化物半導体層４０６の上面上には、ｎ型電極４１４が形成されている。透明電極層４１２上には、ｐ型電極４１６が形成されている。このように構成された半導体積層構造の側面及び上面上には、ｎ型電極４１４及びｐ型電極４１６の少なくとも一部の領域上を除き、保護膜４１８が形成されている。
基板４００としては、例えば、α−Ａｌ２Ｏ３基板を適用することができる。バッファー層４０２を構成する材料としては、ＡｌＮ又はＡｌＧａＮを適用することができる。窒化物半導体中間層４０４、ｎ型窒化物半導体層４０６、窒化物半導体活性層４０８及びｐ型窒化物半導体活性層４１０を構成する材料としては、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを適用することができる。ｎ型窒化物半導体層４０６は、これら窒化物半導体材料に、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等のドナー不純物を添加することにより形成される。ｐ型窒化物半導体層４１０は、これら窒化物半導体材料に、マグネシウム（Ｍｇ）や亜鉛（Ｚｎ）等のアクセプタ不純物を添加することにより形成される。窒化物半導体活性層４０８としては、特に限定されるものではないが、例えば、これら窒化物半導体材料により形成した多重量子井戸（ＭＱＷ）構造の活性層を適用することができる。
次に、本実施形態による半導体装置の製造方法の一例について図９を用いて説明する。
まず、基板４００上に、例えばスパッタリング法により、バッファー層４０２、窒化物半導体中間層４０４、ｎ型窒化物半導体層４０６、窒化物半導体活性層４０８、ｐ型窒化物半導体層４１０、透明電極層４１２を順次堆積する。ここで、バッファー層４０２からｐ型窒化物半導体層４１０の成膜までの工程には、第１実施形態による窒化物半導体層の成膜方法を適用可能である。スパッタリング室１０４で成膜するバッファー層が、バッファー層４０２に対応する。スパッタリング室１０５で成膜する窒化物半導体層が、窒化物半導体中間層４０４、ｎ型窒化物半導体層４０６、窒化物半導体活性層４０８、ｐ型窒化物半導体層４１０のうちの少なくとも一部に対応する。第１実施形態による窒化物半導体層の成膜方法を用いることにより、これら窒化物半導体層の平坦性を維持しつつ、前述の窒化物半導体積層構造を形成することができる。また、バッファー層４０２から、ｐ型窒化物半導体層４１０までを成膜した後、透明電極層４１２を成膜する前に、ｐ型窒化物半導体層４１０におけるアクセプタ不純物を活性化するためのアニール工程を設けても良い。
次いで、フォトリソグラフィ及びドライエッチングにより、透明電極層４１２、ｐ型窒化物半導体層４１０、窒化物半導体活性層４０８及びｎ型窒化物半導体層４０６の一部の領域を、ｎ型窒化物半導体層４０６の途中まで除去する。
次いで、このように形成した窒化物半導体積層構造の側面及び上面上に、保護膜４１８を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、保護膜４１８に、ｎ型窒化物半導体層４０６に達する開口部を形成後、リフトオフ法等により、ｎ型窒化物半導体層４０６に接続されたｎ型電極４１４を形成する。同様に、保護膜４１８に、透明電極層４１２に達する開口部を形成後、リフトオフ法等により、透明電極層４１２に接続されたｐ型電極４１６を形成する。
このようにして、第１実施形態による窒化物半導体層の成膜方法を用いて半導体装置を製造することにより、平坦性且つ結晶性に優れた窒化物半導体層の積層構造の形成が可能となり、発光効率の高い高性能の発光ダイオードを実現することが可能となる。
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、図１乃至図３に示す成膜装置は、それぞれ一例を示したものにすぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形が可能である。例えば、図１の成膜装置において、スパッタリング室は３つ以上設けてもよいし、また、これらのうち少なくとも１つを他の成膜装置（例えばＣＶＤ装置）に変更してもよい。
また、上記第１実施形態で示したプロセス条件は、本発明者らが用いた典型的な実験装置において得られたものである。具体的なプロセス条件は、上記実施形態に記載したバッファー層及び窒化物半導体層に特有の性質を実現しうるように、使用する成膜装置等に応じて適宜最適化することが望ましい。
また、上記第２実施形態では、第１実施形態に係る窒化物半導体層の成膜方法を適用した半導体装置の一例として発光ダイオードを示したが、第１実施形態に係る窒化物半導体層の成膜方法を適用可能なデバイスは、これに限定されるものではない。例えば、発光ダイオードのほか、半導体レーザ、光半導体増幅器、半導体受光素子、ＨＥＭＴ、ＭＥＳＦＥＴ等、窒化物半導体を用いた種々の半導体装置に適用することができる。
また、上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
以下に、上記実施形態に基づく本発明の実施例について、比較例とともに説明する。
［実施例］
まず、図１に示すスパッタリング装置のロードロック室１０１へｃ面サファイア基板を導入し、不図示の排気機構を用いてロードロック室１０１を真空に排気した。
次いで、搬送室１０２の搬送ロボット１０６を用いて前処理室１０３へ基板を搬送し、基板温度が８００℃以上となるように予備加熱を行った。なお、これによって、次工程における基板の昇温時間を短縮したり、基板や基板搬送用のトレイに吸着した水が脱離することで、次工程で形成するバッファー層の品質が向上したり、プロセスの再現性が向上しやすくなる。
その後、搬送室１０２の搬送ロボット１０６を用いて第１のスパッタリング室１０４へ基板を搬送し、スパッタリング法によって、ＡｌＮからなるバッファー層を基板上に直接エピタキシャル成長した。なお、ＡｌＮからなるバッファー層をエピタキシャル成長する第１のスパッタリング室１０４としては、図２のような静止対向型のスパッタリング室を用いた。また、バッファー層の成膜条件は、以下の通りとした。
（バッファー層の成膜条件）
・基板：ｃ面サファイア基板
・成膜方式：静止対向成膜
・成膜前の到達圧力：１．０×１０−４Ｐａ
・ターゲット：Ａｌ
・成膜時の基板温度：７００℃
・成膜時の圧力：１．３Ｐａ
・成膜時のスパッタリングガス：Ａｒ＋Ｎ２（Ｎ２流量／（Ｎ２流量＋Ａｒ流量）：２０％）
・成膜時の高周波電力：２５００Ｗ
・バッファー層の膜厚：１．１μｍ
・基板とヒーターの基板対向面から距離：２ｍｍ
上記条件で基板上にＡｌＮ膜をエピタキシャル成長したところ、＋ｃ極性で、且つ、ＧａＮ層との界面（ＡｌＮ層の表面）におけるａ軸の格子定数がバルクの格子定数以上となるＡｌＮからなるバッファー層が得られた。なお、本実施例において、Ｎ２流量／（Ｎ２流量＋Ａｒ流量）を５０％以上としたところ、−ｃ極性が混在したＡｌＮ膜が得られた。また、バッファー層の膜厚を５００ｎｍ未満とした場合は、ＧａＮ層との界面（ＡｌＮ層の表面）におけるａ軸の格子定数がバルクの格子定数未満のＡｌＮからなるバッファー層が得られた。
次に、搬送室１０２の搬送ロボット１０６を用いて第２のスパッタリング室１０５へ基板を搬送し、スパッタリング法によって、ＧａＮ層をＡｌＮからなるバッファー層上にエピタキシャル成長した。なお、ＧａＮ層をエピタキシャル成長する第２のスパッタリング室１０５としては、図３のようなオフセット型のスパッタリング室を用い、ＧａＮ層の成膜条件は、以下の通りとした。
（ＧａＮ層の成膜条件）
・基板：ｃ面サファイア基板
・成膜方式：オフセット成膜
・成膜前の到達圧力：１．０×１０−４Ｐａ
・ターゲット：窒化物ＧａＮｘ（Ｇａ／（Ｇａ＋Ｎ）のモル比：５３．０〜５９．５％）
・成膜時の基板温度：８５０℃
・成膜時の圧力：０．１３Ｐａ
・成膜時のプロセスガス：Ａｒ＋Ｎ２（Ｎ２流量／（Ｎ２流量＋Ａｒ流量）：５％）
・成膜時の高周波電力：１０００Ｗ
図６は、上記条件で成膜したＧａＮ層の断面構造を示す断面ＴＥＭ（透過型電子顕微鏡）像である。図６に示すように、上記条件でＧａＮ層をエピタキシャル成長することにより、平坦なＧａＮ層を得ることができた。このようなＧａＮ層が形成されると、目視ではミラー状として観測できる。また、図６では膜厚を４００ｎｍとしたＧａＮ層を示しており、部分的に凸部構造が観測されているが、更に厚膜化したり、成膜条件を最適化することにより、このような凸部構造を低減することができる。
なお、ＡｌＮからなるバッファー層のａ軸の格子定数がバルクの格子定数未満の場合は、ＧａＮ層の平坦性が損なわれ、くすみのある表面となった。また、−ｃ極性が混在したＡｌＮ層を用いる場合も、ＧａＮ層の平坦性が損なわれ、くすみのある表面となった。更に、本実施例において、Ｎ２流量／（Ｎ２流量＋Ａｒ流量）を２０％以上とした場合も、ＧａＮ層の平坦性が損なわれ、くすみのある表面となった。
また、本実施例と同様の成膜処理を複数回実施しても、上記と同等のＧａＮ膜が再現性よく得られた。
すなわち、本実施例により、平坦なＧａＮ膜を再現性よく得ることができた。
［比較例１］
本発明の比較例１として、特許文献１及び特許文献２に記載された技術を用いた場合のＧａＮ層の平坦性および再現性について説明する。
本比較例では、ＧａＮ層の形成に液状の金属Ｇａターゲット又は固体状の金属Ｇａターゲットを用いた。ＧａＮ層中に金属Ｇａが取り込まれるのを防ぐため、ＧａＮ層を成膜する際のプロセスガスとしては、Ａｒ流量：８０ｓｃｃｍ、Ｎ２流量：２０ｓｃｃｍを用いた。また、本比較例では金属Ｇａターゲットを用いるため、第１のスパッタリング室１０４及び第２のスパッタリング室１０５としては、それぞれ、図２及び図３の上下が反転した構造のスパッタリング装置を用いた。その他の条件については、上記実施例と同様とした。
図７は、上記条件で成膜したＧａＮ層の断面構造を示す断面ＴＥＭ像である。上記条件で成膜したＡｌＮからなるバッファー層の、ＧａＮ層との界面におけるａ軸の格子定数は、上記実施例と同様であった。しかしながら、このバッファー層上に成膜したＧａＮ層のモフォロジーは図７に示すようであり、上記実施例に比べて平坦性が悪くなっていることが判った。また、図７では膜厚を４５０ｎｍ程度としたＧａＮ層を示しているが、膜厚を増加させても平坦性が改善されることはなかった。更に、ＡｌＮからなるバッファー層の極性や格子定数を変化しても、図７のようなモフォロジーが大きく改善されることはなかった。
図７は、固体状金属Ｇａターゲットを用いて成膜されたＧａＮ層の断面ＴＥＭ像であるが、液状Ｇａターゲットを用いた場合も同様であった。更に、同様の評価を繰り返し行うと、液状Ｇａターゲットを用いる場合は、ターゲットが径時変化して良好な再現性が得られなかった。
本比較例の結果より、平坦なＧａＮ膜を再現性よく得るという本発明の目的は、特許文献１及び特許文献２に記載された技術では達成できないことが判った。
［比較例２］
本発明の比較例２として、特許文献３に記載された技術を用いた場合のＧａＮ層の平坦性及び再現性について説明する。すなわち、窒化物ＧａＮターゲットを用いて低温ＧａＮバッファー層を形成後に、基板を１０００℃〜１１００℃の温度範囲に加熱することによりバッファー層を結晶化させ、その後、窒化物ＧａＮターゲットを用い、スパッタリング法によってＧａＮ層を成膜した場合のＧａＮ層の平坦性および再現性について説明する。
本比較例では、第１のスパッタリング室１０４において窒化物ＧａＮターゲットを用いて室温で低温ＧａＮバッファー層を形成し、その後、前処理室１０３において基板を１０００℃で熱処理することにより、低温バッファー層を結晶化した。その後、第２のスパッタリング室１０５おいて、結晶化したバッファー層上に、窒化物ＧａＮターゲットを用いてＧａＮ層を成膜した。その他の条件については、上記実施例と同様とした。
図８は、上記条件で成膜したＧａＮ層の断面構造を示す断面ＴＥＭ像である。図８に示すように、上記条件で成膜したＧａＮ層は、上記実施例の条件で成膜したＧａＮ層に比べて、平坦性が悪いことが判る。また、図８では膜厚を１８０ｎｍ程度としたＧａＮ層を示しているが、膜厚を増加させても平坦性が改善されることはなかった。更に、再現性の評価を行うと、図８と同様の平坦性の悪いＧａＮ層しか得られなかった。なお、本比較例において、本発明に係るバッファー層、すなわち、＋ｃ極性で、ＧａＮ層との界面におけるａ軸の格子定数がバルクの格子定数以上となるＡｌＮからなるバッファー層を用いても、図８と同様の結果が得られた。
本比較例の結果より、平坦なＧａＮ層を再現性よく得るという本発明の目的は、特許文献３に記載された技術では達成できないことが判った。
［比較例３］
本発明の比較例３として、特許文献４に記載された技術を用いた場合のＧａＮ層の平坦性及び再現性について説明する。特に、Ｇａ／（Ｇａ＋Ｎ）のモル比が５９．５％より多く８０％以下である窒化物ＧａＮｘターゲットを用い、スパッタリング法によってＧａＮ膜を成膜した場合の、ＧａＮ膜の平坦性および再現性について説明する。なお、本比較例では、Ｇａ／（Ｇａ＋Ｎ）のモル比が８０％の窒化物ＧａＮｘターゲットを用いる他は、バッファー層とＧａＮ層の成膜装置と成膜条件は、上記実施例と同様とした。
本比較例では、ＧａＮ層の成膜時、ターゲット表面から金属Ｇａが析出し、複数回にわたり異常放電が発生した。このため、安定な成膜が困難であった。また、異常放電が発生しない場合も、ターゲットの組成が経時的に変化し、結果として、ＧａＮ層の平坦性が経時的に変化した。
本比較例の結果より、平坦なＧａＮ膜を再現性よく得るという本発明の目的は、特許文献４に記載された技術だけでは達成できないことが判った。
［比較例４］
本発明の比較例４として、特許文献５に記載された技術を用いた場合のＧａＮ層の平坦性及び再現性について説明する。すなわち、金属Ｇａと窒化物ＧａＮのうち、いずれか一方の物質又は両方の物質をターゲットとし、スパッタリングガスにＡｒを用い、前記ターゲットをスパッタリングして基板上にスパッタ粒子を供給する工程と、ラジカル銃からＮを含むラジカルを基板に供給する工程とを、交互に繰り返すことによって、ＧａＮ層を成膜した場合の、ＧａＮ層の平坦性について説明する。なお、本比較例では、ＧａＮ層の成膜に用いるターゲットとして窒化物ＧａＮターゲットを用いており、該窒化物ＧａＮターゲットを、Ａｒガスを用いてスパッタリングしている。また、本比較例において、図３に示すスパッタリング装置の、一方のスパッタリングカソード３０８に窒化物ＧａＮターゲットを配置し、他方のスパッタリングカソード３０８をラジカル銃に置き換えたスパッタリング装置により、ＧａＮ層の成膜を行った。なお、特許文献５では、ターゲットの前面の空間に、ラジカル銃の前面の空間と分離するための分離容器を設け、反応性ガスとターゲットとの反応を抑制している。
本比較例においても、このような分離容器を設け、反応性ガスとターゲットとの反応を抑制させると共に、スパッタ粒子を基板に供給する工程と、ラジカル銃からＮを含むラジカルを基板に供給する工程とを、交互に繰り返すようにした。その他のバッファー層及びＧａＮ層の成膜条件は、上記実施例と同様とした。
上記のようにしてＧａＮ層を成膜したところ、図８に示したと同様のモフォロジーを有する平坦性の劣ったＧａＮ層が得られた。また、再現性の評価を行ったところ、ターゲットが径時変化して良好な再現性が得られなかった。
本比較例の結果より、平坦なＧａＮ層を再現性よく得るという本発明の目的は、特許文献５に記載された技術では達成できないことが判った。
１００…成膜装置
１０１…ロードロック室
１０２…搬送室
１０３…前処理室
１０４…第１のスパッタリング室
１０５…第２のスパッタリング室
１０６…搬送ロボット
２０１，３０１…真空容器
２０３，３０８…スパッタリングカソード
２０４，３０７…ターゲット
２０７，３１０…スパッタリング用電源
２０９…ヒーター
２１１…基板載置機構
２１２、３１３…基板
３０５…加熱ステージ
本発明の一観点によれば、基板上に、ＡｌＮ又はＡｌＧａＮよりなるバッファー層をエピタキシャル成長する工程と、前記バッファー層上に、ＧａとＧａＮとを含む窒化物ターゲットを用い、窒素を含む反応性ガスの流量をプロセスガス全体の流量の１０％未満として、スパッタリング法により、少なくともＧａＮを含む窒化物半導体層をエピタキシャル成長する工程とを有することを特徴とする窒化物半導体層の成膜方法が提供される。

Claims (12)

  1. 基板上に、ＡｌＮ又はＡｌＧａＮよりなるバッファー層をエピタキシャル成長する工程と、
    前記バッファー層上に、ＧａとＧａＮとを含む金属窒化物ターゲットを用い、窒素を含む反応性ガスの流量をプロセスガス全体の流量の２０％未満として、スパッタリング法により、少なくともＧａＮを含む窒化物半導体層をエピタキシャル成長する工程と
    を有することを特徴とする窒化物半導体層の成膜方法。
  2. 前記バッファー層は、前記窒化物半導体層との界面におけるａ軸の格子定数がバルクの格子定数以上である
    ことを特徴とする請求項１記載の窒化物半導体層の成膜方法。
  3. 前記バッファー層は、＋ｃ極性を有する
    ことを特徴とする請求項１又は２記載の窒化物半導体層の成膜方法。
  4. 前記バッファー層をエピタキシャル成長する工程では、前記基板を、前記基板から離間して配置されたヒーターからの輻射熱により、３００℃以上、１２００℃以下の温度に加熱する
    ことを特徴とする請求項１乃至３のいずれか１項に記載の窒化物半導体層の成膜方法。
  5. 前記バッファー層は、１μｍ以上の膜厚を有する
    ことを特徴とする請求項１乃至４のいずれか１項に記載の窒化物半導体層の成膜方法。
  6. 前記バッファー層は、スパッタリング法により形成する
    ことを特徴とする請求項１乃至５のいずれか１項に記載の窒化物半導体層の成膜方法。
  7. 前記窒化物半導体層をエピタキシャル成長する工程では、前記反応性ガスの前記流量を、前記プロセスガス全体の流量の１０％未満とする
    ことを特徴とする請求項１乃至６のいずれか１項に記載の窒化物半導体層の成膜方法。
  8. 前記金属窒化物ターゲットは、Ｇａ／（Ｇａ＋Ｎ）のモル比が、５３．０％〜５９．５％の範囲である
    ことを特徴とする請求項１乃至７のいずれか１項に記載の窒化物半導体層の成膜方法。
  9. 前記窒化物半導体層は、５００℃以上、１０００℃以下の温度で成膜する
    ことを特徴とする請求項１乃至８のいずれか１項に記載の窒化物半導体層の成膜方法。
  10. 前記窒化物半導体層は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ又はＡｌＧａＩｎＮである
    ことを特徴とする請求項１乃至９のいずれか１項に記載の窒化物半導体層の成膜方法。
  11. 前記基板は、ｃ面サファイア基板である
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の窒化物半導体層の成膜方法。
  12. 基板上に、請求項１乃至１１のいずれか１項に記載の窒化物半導体層の成膜方法により、前記バッファー層及び前記窒化物半導体層をエピタキシャル成長する工程を含む
    ことを特徴とする半導体装置の製造方法。

JP2015548510A 2014-07-18 2015-03-17 窒化物半導体層の成膜方法及び半導体装置の製造方法 Active JP6001194B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014147964 2014-07-18
JP2014147964 2014-07-18
PCT/JP2015/001479 WO2016009577A1 (ja) 2014-07-18 2015-03-17 窒化物半導体層の成膜方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP6001194B2 JP6001194B2 (ja) 2016-10-05
JPWO2016009577A1 true JPWO2016009577A1 (ja) 2017-04-27

Family

ID=55078092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015548510A Active JP6001194B2 (ja) 2014-07-18 2015-03-17 窒化物半導体層の成膜方法及び半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6001194B2 (ja)
KR (1) KR101687595B1 (ja)
TW (1) TWI567214B (ja)
WO (1) WO2016009577A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170132745A (ko) 2015-03-30 2017-12-04 도소 가부시키가이샤 질화갈륨계 소결체 및 그 제조 방법
JP6588349B2 (ja) * 2016-01-26 2019-10-09 ヤマト科学株式会社 封じ込めシステム
KR102383837B1 (ko) * 2016-05-26 2022-04-07 로비 조젠슨 3a족 질화물 성장 시스템 및 방법
TWI825187B (zh) * 2018-10-09 2023-12-11 日商東京威力科創股份有限公司 氮化物半導體膜之形成方法
TW202144599A (zh) * 2020-03-30 2021-12-01 日商東曹股份有限公司 積層膜、結構體、半導體元件、電子機器、積層膜的製造方法以及結構體的製造方法
DE112021004352T5 (de) * 2020-09-29 2023-06-01 Shibaura Mechatronics Corp. Filmausbildungsvorrichtung und filmausbildungsverfahren
JPWO2022176422A1 (ja) * 2021-02-19 2022-08-25
WO2023218840A1 (ja) * 2022-05-10 2023-11-16 株式会社ジャパンディスプレイ 成膜装置および窒化ガリウム膜の成膜方法
WO2024084664A1 (ja) * 2022-10-20 2024-04-25 京セラ株式会社 半導体基板、テンプレート基板、並びにテンプレート基板の製造方法および製造装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4613373B2 (ja) * 1999-07-19 2011-01-19 ソニー株式会社 Ｉｉｉ族ナイトライド化合物半導体薄膜の形成方法および半導体素子の製造方法
JP4131618B2 (ja) * 2000-05-22 2008-08-13 日本碍子株式会社 フォトニックデバイス用基板の製造方法
US6495894B2 (en) * 2000-05-22 2002-12-17 Ngk Insulators, Ltd. Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate
JP4974635B2 (ja) 2006-10-06 2012-07-11 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体積層構造体の成膜方法
JP2008153603A (ja) 2006-12-20 2008-07-03 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
CN102959140B (zh) * 2010-04-30 2016-01-20 佳能安内华股份有限公司 外延膜形成方法、真空处理设备、半导体发光元件制造方法、半导体发光元件和照明装置
KR101935755B1 (ko) 2010-12-20 2019-01-04 토소가부시키가이샤 금속 갈륨 침투 질화갈륨 성형물 및 이의 제조방법
JP2012144805A (ja) * 2010-12-21 2012-08-02 Tosoh Corp 窒化ガリウム成形物及びその製造方法
KR101564251B1 (ko) * 2010-12-27 2015-10-29 캐논 아네르바 가부시키가이샤 에피텍셜 막 형성방법, 스퍼터링 장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
JP5718709B2 (ja) 2011-04-12 2015-05-13 株式会社アルバック 半導体層形成装置、半導体層製造方法
JP2013125851A (ja) 2011-12-14 2013-06-24 Ulvac Japan Ltd 成膜装置及び成膜方法
JP5974831B2 (ja) * 2012-11-02 2016-08-23 東ソー株式会社 窒化ガリウムターゲット

Also Published As

Publication number Publication date
TW201614083A (en) 2016-04-16
KR101687595B1 (ko) 2016-12-19
TWI567214B (zh) 2017-01-21
KR20160020401A (ko) 2016-02-23
JP6001194B2 (ja) 2016-10-05
WO2016009577A1 (ja) 2016-01-21

Similar Documents

Publication Publication Date Title
JP6001194B2 (ja) 窒化物半導体層の成膜方法及び半導体装置の製造方法
US11575071B2 (en) Oxygen controlled PVD ALN buffer for GAN-based optoelectronic and electronic devices
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
TWI573291B (zh) A method for manufacturing a nitride semiconductor device, a nitride semiconductor light emitting device, and a light emitting device
US9478420B2 (en) Method for depositing a group III nitride semiconductor film
WO2011136016A1 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
US10224463B2 (en) Film forming method, method of manufacturing semiconductor light-emitting device, semiconductor light-emitting device, and illuminating device
US10770615B2 (en) Al—Ga—N template, a method for preparing Al—Ga—N template, and semiconductor device comprising Al—Ga—N template
KR102383837B1 (ko) 3a족 질화물 성장 시스템 및 방법
JP2004111848A (ja) サファイア基板とそれを用いたエピタキシャル基板およびその製造方法
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
TWI601855B (zh) 沉積氮化鋁層的方法
JP3895410B2 (ja) Ｉｉｉ−ｖ族窒化物結晶膜を備えた素子、およびその製造方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JP6021143B2 (ja) ＧａＮ系デバイスの製造方法およびＡｌＮの成膜方法
JP7296614B2 (ja) 窒化物半導体の製造方法、窒化物半導体、及び発光素子
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
US20230100683A1 (en) Nitride semiconductor substrate, semiconductor element, and method for manufacturing nitride semiconductor substrate
JP2013143475A (ja) 発光デバイスの製造方法及び真空処理装置
JP2024042982A (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2006165069A (ja) 化合物半導体の成長方法及び装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160831

R150 Certificate of patent or registration of utility model

Ref document number: 6001194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250