JP2012222243A - 半導体層形成装置、半導体層製造方法 - Google Patents

半導体層形成装置、半導体層製造方法 Download PDF

Info

Publication number
JP2012222243A
JP2012222243A JP2011088506A JP2011088506A JP2012222243A JP 2012222243 A JP2012222243 A JP 2012222243A JP 2011088506 A JP2011088506 A JP 2011088506A JP 2011088506 A JP2011088506 A JP 2011088506A JP 2012222243 A JP2012222243 A JP 2012222243A
Authority
JP
Japan
Prior art keywords
target
semiconductor layer
sub
main
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011088506A
Other languages
English (en)
Other versions
JP5718709B2 (ja
Inventor
Atsushi Saito
敦史 齋藤
Shuhei Ichikawa
周平 市川
Sadayuki Ukishima
禎之 浮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011088506A priority Critical patent/JP5718709B2/ja
Publication of JP2012222243A publication Critical patent/JP2012222243A/ja
Application granted granted Critical
Publication of JP5718709B2 publication Critical patent/JP5718709B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】真空槽内に導入する反応ガスと副ターゲットとを反応させずに副ターゲットをスパッタリングする。
【解決手段】真空槽51内の主ターゲット42を、希ガスと反応性ガスとを含有する主スパッタリングガスでスパッタリングし、成膜対象物28表面に到達させて半導体層26を形成する際に、真空槽51内に分離容器62を配置し、分離容器62内にドーパントの副ターゲット64を配置する。分離容器62の外部と内部は、主排気装置47と副排気装置65とで別々に真空排気し、また、分離容器62内部に希ガスを供給すると、副ターゲットは反応性ガスと接触せずにスパッタされ、副ターゲット64を構成する材料の反応生成物は発生しない。
【選択図】図1

Description

本発明は、光素子の技術分野に係り、特に、光素子中のn型のGaN層を形成する技術に関する。
現在では、信号機、装飾用電球等の特殊分野ばかりでなく、通常の照明器具にも発光ダイオードが用いられるようになっている。
発光ダイオード用半導体のうち窒化ガリウム(GaN)系半導体は、青色用の光デバイスとして実用化されており、太陽電池等の他の光デバイスへの応用も検討されている。
現状、製品化されているGaN系光デバイス・電子デバイスのGaN層はMOCVDで作製されており、GaN内でpn接合を形成するための、ドナーにはSiが使用され、アクセプターにはMgが使用されている。
しかし、MOCVDプロセスは多量のNH3やH2を使用するため、生産設備にはガス除害装置が必要となり、設備全体の価格およびプロセスガスの費用が高価になってしまう。
それを解決するために、低コストでのGaN成長技術として、スパッタプロセスが検討されており、光デバイス(ダイオード)として機能するpn接合を形成するためには、n型GaNではSi、p型GaNではMgの0.001原子%〜数原子%の範囲で制御し同時にGaNをスパッタで成長させる技術が求められている。スパッタリング法によって、SiやMgをGaNに含有させる技術は下記特許文献等に記載されている。
しかしながら、化合物半導体の半導体層を成長させる際には、化合物半導体中の元素のうち、気体となって分離する元素の割合が半導体層中で不足しないように、その元素の原子を化学構造中に有する反応性ガスを使用しながら化合物半導体ターゲットをスパッタして、半導体層を成長させる反応性スパッタリングが行われている。
その際に、ドーパントのターゲットを一緒にスパッタしてドーパントを添加しようとすると、ドーパントの物質が反応性ガスと反応し、反応生成物が半導体中に添加されてしまう。反応生成物は、半導体層中でドーパントとして機能せず、ドーパントの実効的な濃度制御が困難である。
例えば半導体のGaNターゲットとn型ドーパントのSiターゲットを一緒にスパッタリングする際に、N2やNH3ガス等の反応性ガスを用いると、SiがSiNとなって成長するGaN層に添加されるため、実効的な濃度が正確なn型GaNを形成することが困難である。
他方、ドーパントの種類によっては半導体ターゲットと同程度のスパッタリングレートの物質があり、ドーパントのターゲットと半導体ターゲットとを一緒にスパッタすると、半導体層中にドーパントが必要以上に多く含有され、やはり、ドーパントの実効的な濃度制御が困難である。
ドーパントのうち、アクセプタのMgについては、MgのスパッタリングレートはGaNと同程度の値であり、MgターゲットをスパッタしてGaNを成長させながらMgをドーピングさせると、Mgが必要以上に多くドーピングされ、実効的な濃度が正確なp型のGaNを形成することは困難である。
Mgの場合には、発光に有効なpn接合を形成するために、Mgを、GaN層中に0.001原子%〜1原子%の範囲で含有させながら、GaN層をエピタキシャル成長させることができる技術が求められている。
特開2009−124100号公報
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、Si窒化物を発生させずに、半導体層にSiをドープできる技術を提供する。
上記課題を解決するために、本発明は、真空排気される真空槽と、前記真空槽内に配置され、半導体層を構成する元素のうち、少なくとも一種類の元素を含む物質である薄膜材料を含有する主ターゲットを有し、前記主ターゲットをスパッタリングし、前記真空槽内に位置する成膜対象物表面に半導体層を形成する半導体層形成装置であって、前記真空槽内には、ドーパントを含有する副ターゲットが配置された分離容器と、前記真空槽内の前記分離容器の外部雰囲気を真空排気する主排気装置と、前記真空槽内の前記分離容器の外部に主スパッタリングガスを供給する主ガス供給系と、前記副ターゲットと前記成膜対象物の間には、貫通孔を有する放出量制限部材が配置され、前記副ターゲットのスパッタリングによって、前記副ターゲットから放出されたスパッタリング粒子は、前記貫通孔を通過して前記成膜対象物の表面に到達するように構成された半導体層形成装置である。
本発明は、半導体層形成装置であって、前記貫通孔は、前記放出量制限部材に複数個形成された半導体層形成装置である。
本発明は、半導体層形成装置であって、前記分離容器の内部雰囲気を真空排気する副排気装置と、前記分離容器の内部に副スパッタリングガスを供給する副ガス供給系とを有する半導体層形成装置である。
本発明は、半導体層形成装置であって、前記主スパッタリングガスには、前記薄膜材料と反応して前記半導体層が形成される元素を含む反応性ガスが含有され、前記副スパッタリングガスには、前記主スパッタリングガスよりも前記反応ガスの含有率が小さくされた半導体層形成装置である。
本発明は、半導体層形成装置であって、前記薄膜材料はGaであり、前記ドーパントはSiであり、前記反応性ガスは、化学構造中に窒素原子を有するガスである半導体層形成装置である。
本発明は、真空槽と、前記真空槽に接続され、前記真空槽内に主スパッタリングガスを供給するガス供給装置と、前記真空槽内に配置され、半導体層を構成する元素のうち、少なくとも一種類の元素を含む物質である薄膜材料を含有する主ターゲットとを有する半導体層形成装置を用い、前記真空槽を真空排気しながら前記真空槽内に前記主スパッタリングガスを導入し、前記主ターゲットを前記主スパッタリングガスによってスパッタリングし、前記真空槽内に位置する成膜対象物表面に半導体層を形成する半導体層製造方法であって、副ターゲットは、真空槽内に配置された分離容器内に配置し、前記真空槽内に配置されたドーパントを含有する前記副ターゲットと前記成膜対象物との間に放出量制限部材を配置しておき、前記分離容器の外部雰囲気と内部雰囲気とを別々に真空排気しながら、前記外部雰囲気には前記主スパッタリングガスを導入し、前記内部雰囲気には副スパッタリングガスを導入し、前記主ターゲットと前記副ターゲットとを、前記主スパッタリングガスと前記副スパッタリングガスとで、それぞれスパッタリングし、前記副ターゲットから放出されたスパッタリング粒子は、前記放出量制限部材に設けられた貫通孔を通過させて前記成膜対象物に到達させ、前記半導体層に前記ドーパントを含有させる半導体層製造方法である。
本発明は、半導体層製造方法であって、前記真空槽の内部であって、前記主ターゲットと前記副ターゲットをスパッタリングする際には、前記分離容器の外部の圧力よりも、前記分離容器の内部の圧力を高くする半導体層製造方法である。
本発明は、半導体層製造方法であって、前記主スパッタリングガスには、前記薄膜材料と反応して前記半導体層が形成される元素を含む反応性ガスを含有させ、前記副スパッタリングガスには、前記主スパッタリングガスよりも前記反応ガスの含有率を小さくする半導体層製造方法である。
本発明は、半導体層製造方法であって、前記薄膜材料にはGaを用い、前記ドーパントにはSiを用い、前記反応性ガスは、化学構造中に窒素原子を有するガスを用いる半導体層製造方法である。
反応性ガスの圧力について、半導体層の構成物質の少なくとも一部の元素を含む薄膜材料の主ターゲットの周囲の雰囲気の圧力よりも、ドーパントを含有する副ターゲットの周囲の雰囲気の圧力の方を低くすることができるので、Siの副ターゲット表面と反応性ガスの反応が防止され、半導体層の実効的なドーパント濃度を正確に制御することができる。
また、放出量制限部材の遮蔽部分と貫通孔との間の面積割合や主ターゲットへの投入電力と副ターゲットへの投入電力の比率により、半導体層に含有されるドーパントの濃度を制御することが出来るので、ドーパント濃度を正確にすることができる。
本発明の半導体層形成装置の一例 本発明の半導体層形成装置が用いられる光素子製造装置の一例 本発明の半導体層形成装置が用いられる光素子製造装置の他の例 (a)〜(f):光素子を製造する工程を説明するための図
図4(a)の符号21は本発明に用いる基板であり、成膜対象物である。基板21には、ここではサファイア基板が用いられている。なお、基板21には、サファイア基板ではなく、Si基板、SiC基板、GaN基板等の半導体基板の他、サファイア上にGaNや他の半導体を成長させたテンプレート基板等を用いることもできる。
図2の符号1は、基板21の表面に光素子を形成する光素子製造装置であり、搬入室11と、バッファー層形成室12と、アニール室13と、i−半導体層形成室14と、第一導電型半導体層形成室15と、MQW形成室16と、第二導電型半導体層形成室17と、搬出室18とを有している。
各室11〜18の間は、真空バルブ19を介してその順序で直列に接続されている。真空バルブ19は、基板21が各室11〜18の間を移動する際に開閉されるようになっている。
各室11〜18には、それぞれ真空ポンプが接続されており、バッファー層形成室12と、アニール室13と、i−半導体層形成室14と、第一導電型半導体層形成室15と、MQW形成室16と、第二導電型半導体層形成室17とは、それぞれ真空排気されて真空雰囲気にされている。
p型とn型のうち、n型を第一導電型、p型を第二導電型として説明するが、この実施例では、第一、第二半導体層として、第一導電型又は第二導電型のドーパントを含有するGaN層が形成される。
光素子を形成するために、先ず、基板21を搬入室11内に搬入し、搬入室11内を真空排気した後、搬入室11とバッファー層形成室12の間の真空バルブ19を開けて搬入室11の内部とバッファ層形成室12の内部とを接続し、基板21を搬入室11からバッファ層形成室12内に移動させる。各室11〜18間の真空バルブ19は、基板21が通過すると閉じられる。
バッファー層形成室12内には、バッファー用材料から成るバッファー用ターゲット(ここでは、バッファー用材料は、Ga又はGaNのいずれか一方又は両方である。二個以上のバッファー用ターゲットを配置する場合は、Gaから成るバッファー用ターゲットと、GaNから成るバッファー用ターゲットとの両方を配置することもできる。)が配置されており、バッファー層形成室12内にスパッタリングガスを導入し、バッファー用ターゲットに電圧を印加してスパッタリングガスをプラズマ化し、バッファー用ターゲットをスパッタリングする。
ここでは、スパッタリングガスには、Ar等の希ガスと、化学構造中に形成するバッファー層の少なくとも一元素(ここでは窒素原子)を有する反応性ガス(ここではN2ガスが用いられているが、この反応性ガス及び他の層を形成する際の反応性ガスは、N2、NH3、NH2NH2等が含まれる。)とが含まれており、図4(b)に示すように、基板21表面には、低温で、半導体材料(ここではGaN)から成るバッファー層22が形成される。
バッファー層22を所定膜厚に形成した後、基板21をアニール室13に移動させる。
アニール室13の内部には、赤外線ランプヒーターが設けられており、赤外線ランプヒーターに通電し、昇温させて赤外線を放射させ、基板21に赤外線を照射し、基板21を1000℃〜1100℃の温度範囲に加熱し、形成したバッファー層22をアニールする。アニールによってバッファー層22を結晶化させた後、基板21をi−半導体層形成室14に移動させる。
i−半導体層形成室14内には、真性半導体材料(この例ではGa)を含有する真性半導体用ターゲット(ここでは、Gaターゲット又はGaNターゲットのいずれか一方。二台の真性半導体用ターゲットを配置する場合は両方を配置することもできる。)が配置されており、i−半導体層形成室14内に、上記バッファー層22のスパッタリングガスと同様に、Ar等の希ガスと、化学構造中に真性半導体を構成する物質の少なくとも一元素(ここでは窒素原子)を有する反応性ガス(ここではN2ガス)とを含有するスパッタリングガスを導入し、基板21を加熱しながら真性半導体用ターゲットに電圧を印加し、真性半導体用ターゲットをスパッタリングし、図4(c)に示すように、バッファー層22の表面に真性半導体層23を形成する。ここでは、真性半導体層23にはドーパントは含有されず、i−GaN層で構成されている。
真性半導体層23を所定膜厚に形成した後、基板21を第一導電型半導体層形成室15に移動させる。
第一導電型半導体層形成室15の内部構造を図1に示す。
第一導電型半導体層形成室15は、真空槽51を有しており、真空槽51の内部には、主ターゲット装置53と、副ターゲット装置60とが配置されている。
真空槽51の内部の天井側には基板ホルダ55が配置されており、主ターゲット装置53と副ターゲット装置60とは、その下方に位置している。第一導電型半導体層形成室15内に移動された成膜対象物28は、バッファー層22が形成された面を主ターゲット装置53と副ターゲット装置60とが配置された方角に向けて基板ホルダ55に配置される。
主ターゲット装置53は、主電極41と、第一導電型半導体層の材料となる第一薄膜材料を含有する主ターゲット42を有している。
真空槽51には、主排気装置47と主ガス供給装置50とが接続されており、主排気装置47を動作させると真空槽51内が真空排気され、真空槽51の内部が真空雰囲気にされる。
主ガス供給装置50には、化学構造中に窒素を有する反応性ガス(この例ではN2ガス)が充填された反応性ガスボンベ58と、希ガスボンベ59とが設けられており、主排気装置47の動作によって真空槽51の内部が所定圧力の真空雰囲気にされた後、主ガス供給装置50から真空雰囲気にされた真空槽51の内部に、希ガス(ここではArガス)と反応性ガス(ここではN2ガス)とを含有する主スパッタリングガスを供給する。
主ターゲット42は、円板や四角板等の平板状であり、表面を上方に位置する基板ホルダ55に向けて主電極41上に配置されている。
真空槽51の外部には、主スパッタ電源49が配置されている。主電極41は主スパッタ電源49に接続されており、主スパッタ電源49を動作させると主電極41に直流電圧、交流電圧(高周波電圧を含む)、パルス状電圧が重畳された直流電圧等が印加される。
真空槽51の内部が所定圧力の主スパッタリングガスの雰囲気になった後、主スパッタ電源49によって主電極41に電圧を印加すると、主ターゲット42表面がスパッタリングされ、主ターゲット42の構成材料がスパッタリング粒子として放出され、基板ホルダ55に配置された成膜対象物28の真性半導体層23の表面に到達する。
第一薄膜材料は、第一導電型半導体層を構成する物質の元素のうち、少なくとも一種類の元素を含む物質であり、反応ガスは、第一導電型半導体層を構成する物質の元素のうち、少なくとも一種類の元素を含むガスであり、反応性ガスは、スパッタリングの際に形成されるプラズマ中で分解される。
第一薄膜材料の主ターゲットからスパッタリングされた物質は、プラズマ中で分解された反応性ガスと反応して、第一導電型半導体層を構成する半導体が反応生成物として生成される物質である。
主ターゲット42が第一薄膜材料で構成されている場合は、導入された反応性ガスから発生した、第一薄膜材料と反応し第一導電型半導体層を形成する物質が成長する薄膜に取り込まれ、第一薄膜材料と反応して真性半導体層23の表面に第一薄膜材料の窒化物の薄膜が成長する。
なお、第一薄膜材料を含有する主ターゲットには、第一薄膜材料だけで構成されたターゲットと、第一導電型半導体層と同じ物質で構成されたターゲットの両方が含まれる。
一個の主ターゲットを用いる場合は、第一導電型半導体層を構成する物質から成るターゲットと、第一薄膜材料から成るターゲットとのうち、いずれか一方のターゲットを第一導電型半導体層形成室15内に配置することができる。
二個以上の主ターゲットを用いる場合は、第一導電型半導体層と同じ物質のターゲットと、第一薄膜材料から成るターゲットの両方を一緒に第一導電型半導体層形成室15内に配置することができる。
この例では、第一導電型半導体層はGaNであり、第一導電型半導体層を構成する元素は、GaとNの二種類あり、第一薄膜材料はGaであり、反応性ガスは、他の元素であるNを化学構造中に有している。
主ターゲット42はGaNターゲットであるが、この反応性ガスを用いれば、主ターゲット42にGaターゲットを用い、第一薄膜材料を窒化して、GaNから成る第一導電型半導体層を形成してもよい。
主ターゲット42が 第一導電型半導体層と同じ物質で構成されている場合であっても、その一部は、スパッタリングの際に、分解して一部の元素が失われてしまうが、プラズマによって反応性ガスから生成された失われた元素が、成長する薄膜中に取り込まれ、第一薄膜材料と反応して、特定の元素が欠陥しない第一導電型半導体層24が形成される。
他方、副ターゲット装置60は、分離容器62と、副電極61と、放出量制限部材63と、副ターゲット64とを有している。
副ターゲット64は、副電極61上に配置されており、その状態で、分離容器62の内部に配置されている。分離容器62の開口は、基板ホルダ55に向けられており、副ターゲット64は、分離容器62の開口から基板ホルダ55に向くように配置されている。副ターゲット64は、第一の導電型のドーパントで構成されており、この例では、副ターゲット64はSiで構成されている。
副ターゲット64と成膜対象物28との間には、放出量制限部材63が配置されている。
ここでは、放出量制限部材63は、分離容器62の開口に配置され、分離容器62を蓋しており、従って、副ターゲット64は、放出量制限部材63によって蓋がされた分離容器62の内部空間に配置されている。
放出量制限部材63は円板や四角板等の板に複数の貫通孔66が設けられて網状にされており、貫通孔66を介して、分離容器62の内部雰囲気と外部雰囲気とが接続されている。
分離容器62には排気口が設けられており、この排気口には副排気装置65が接続されている。
従って、真空槽51の内部雰囲気に於いて、分離容器62の外部雰囲気は主排気装置47によって真空排気され、分離容器62の内部雰囲気は副排気装置65によって真空排気される。
分離容器62には、副ガス供給系67が接続されており、副ガス供給系67から分離容器62の内部に、副スパッタリングガスが供給されるようになっている。
従って、主ガス供給装置50と副ガス供給系67によって、分離容器62の外部雰囲気と内部雰囲気にそれぞれ主、副スパッタリングガスを供給しながら、主排気装置47と副排気装置65によって、分離容器62の外部雰囲気と内部雰囲気とをそれぞれ真空排気することができる。
即ち、真空槽51の内部に於いて、分離容器62の内部雰囲気と、分離容器62の外部雰囲気とは別々に真空排気され、主スパッタリングガスと副スパッタリングガスが別々に供給される。
副スパッタリングガスは、主スパッタリングガスよりも反応性ガスの含有率が小さく、本例では、副スパッタリングガスは、希ガスから成り、反応性ガスを含有しないガスが用いられている。
副電極61は、副スパッタ電源69に接続されており、副スパッタ電源69を起動して副電極61に直流電圧、交流電圧(高周波電圧を含む)、パルス状電圧が重畳された直流電圧等が印加されると、副ターゲット64は副スパッタリングガスによってスパッタリングされる。
放出量制限部材63には、一個又は複数個の貫通孔66が設けられている。放出量制限部材63は、副ターゲット64と基板ホルダ55の間の位置に配置されており、副ターゲット64のスパッタリング粒子は、一部が貫通孔66を通過して、分離容器62の外部に放出され、他の一部は放出量制限部材63の裏面や分離容器62の壁面等に衝突してその場に付着し、分離容器62の外部には放出されない。
放出された副ターゲット64のスパッタリング粒子は分離容器62の外部雰囲気を飛行し、基板ホルダ55に配置された成膜対象物28の真性半導体層23表面に到達する。従って、成膜対象物28の表面には、主ターゲット42のスパッタリング粒子と、副ターゲット64のスパッタリング粒子とが到達する。この例では、副ターゲット64のスパッタリング粒子はSiであり、主ターゲット42のスパッタリング粒子はGaN又はGaである。
貫通孔66を通過して副ターゲット装置60から真空槽51の内部に放出されるスパッタリング粒子の量は、副ターゲット64から放出されるスパッタリング粒子の一部であり、従って、成膜対象物28には、放出量制限部材63を設けないときよりも少量の副ターゲット64のスパッタリング粒子が到達する。
成膜対象物28に到達する副ターゲット64のスパッタリング粒子の量は、放出量制限部材63に形成する貫通孔66の開口の面積と、貫通孔66以外の部分の面積の比によって制御することができ、また、分離容器62の内部雰囲気の圧力によっても制御することができる。
成膜対象物28には、主ターゲット42のスパッタリング粒子の方が、副ターゲット64のスパッタリング粒子よりも多量に到達するようにされており、図4(d)に示すように、真性半導体層23の表面に、第一導電型のドーパントを含有し、第一導電型の第一導電型半導体層24が形成される。
第一導電型半導体層24を所定膜厚に形成した後、基板21を、MQW形成室16に移動させる。
MQW形成室16はMOCVD(Metal Organic Chemical Vapor Deposition)装置であり、MQW形成室16の内部に原料ガスを導入し、第一導電型半導体層24の表面に、井戸層と障壁層(ここではGaN層とInGaN層)とを交互に積層し、図4(e)に示すように、第一導電型半導体層24上に、井戸層と障壁層の積層膜から成るMQW(multiple-quantum well:多重量子井戸)層25を形成する。
MQW層25を所定膜厚に形成すると、第二導電型半導体層を形成するための成膜対象物28が得られる。その成膜対象物28は、第二導電型半導体層形成室17に移動させ、図4(f)に示すように、MQW層25の表面に第二導電型半導体層(ここではp型)26が所定膜厚形成されると、基板21上に、バッファー層22と、真性半導体層23と、第一導電型半導体層24と、MQW層25と、第二導電型半導体層26とがこの順序で積層された光素子29が得られる。
第二導電型半導体層26としては、第二薄膜材料であるGaの窒化物(GaN)が、ドーパントであるMgを微少に含有する第二導電型のGaN薄膜が形成されている。
次に、得られた光素子29は搬出室18に移動させ、光素子製造装置1の外部に取り出すと、一連の光素子形成工程が終了する。
以上説明したように、本発明では、真空槽51が主排気装置47に接続されて真空排気されると共に、分離容器62も副排気装置65に接続されて真空排気されており、主、副スパッタリングガスの供給速度や、主排気装置47と副排気装置65の排気速度を制御することで、分離容器62内の圧力を、真空槽51の内部であって分離容器62の外部の圧力よりも高くすると、分離容器62の内部に主スパッタリングガスに含まれる反応性ガスは侵入しなくなり、副ターゲット64が反応ガスと反応しないで済む。
それに対し、分離容器62と放出量制限部材63とが設けられておらず、副ターゲット64が主スパッタリングガス中に含まれる反応性ガスに接触してスパッタリングされる場合には、副ターゲット64は反応性ガスと反応し、Siの窒化物が生成される。
Siはスパッタリングレートは低いため、スパッタリング法によって半導体層にSiを添加できるが、シリコン窒化物はドーパントとして機能しないため、SiをスパッタリングするとSi窒化物が形成される環境では、電気的に有効なドーパントの濃度を制御することが困難になる。
本願発明では、Si窒化物は生成されないため、ドーパント濃度の制御が容易である。
なお、上記実施例では省略したが、各層22〜26の形成の際に基板21の表面上に所定パターンの開口を有するマスクを配置して、パターニングされた各層22〜26を形成することができる。
反応性ガスを含有する主スパッタリングガスを用いる場合は、含有率が多い方が成長する薄膜に窒素が多く取り込まれるから、窒化物から成る半導体層を形成する場合、主スパッタリングガス中では、反応性ガスの分圧の方が、希ガスの分圧よりも高い(反応性ガス圧力>希ガス圧力)ことが望ましい。
上記実施例では、板状の金属材料に、一又は二以上の貫通孔66が形成された放出量制限部材63を用いたが、例えば金属製の網やセラミックス製の網を放出量制限部材63として用いても良い。要するに、副ターゲット64のスパッタリング粒子を減少させて真空槽51の内部に放出するようにすればよい。
上記実施例では、第一薄膜材料と反応する反応ガスに、反応性ガスを用いたが本発明は、反応性ガスに限定されるものでは無く、薄膜材料と反応して半導体層の物質を発生させるガスであれば反応性ガスに含まれる。
上記実施例では、真空槽51の内部のうち、分離容器62の外部を主排気装置47によって真空排気し、分離容器62の内部を、主排気装置47とは別の副排気装置65によって真空排気したが、反応性ガスを分離容器62の内部を通過させずに真空排気して分離容器62の内部を外部よりも低圧にできれば、同じ真空排気装置によって分離容器62の内部と外部を別々に真空排気してもよい。
また、上記の例では、各室11〜18が一列に直列接続されていたが、図3に示す光素子製造装置2のように、搬入室71と、バッファー層形成室72と、アニール室73と、i−半導体層形成室74と、第一導電型半導体層形成室75と、MQW形成室76と、第二導電型半導体層形成室77と、搬出室78とを、基板搬送ロボット70が配置された搬送室79に設け、基板搬送ロボット70によって、搬入室71から搬入した基板21を、各室71〜79の間で成膜して移動させ、搬出室78から搬出するようにしてもよい。
21……基板
22……バッファー層
23……真性半導体層
24……第一導電型半導体層
25……MQW層
26……第二導電型半導体層
51……真空槽
50……主ガス供給装置
61……副電極
62……分離容器
63……放出量制限部材
64……副ターゲット
66……貫通孔
42……主ターゲット(ターゲット)

Claims (9)

  1. 真空排気される真空槽と、
    前記真空槽内に配置され、半導体層を構成する元素のうち、少なくとも一種類の元素を含む物質である薄膜材料を含有する主ターゲットを有し、
    前記主ターゲットをスパッタリングし、前記真空槽内に位置する成膜対象物表面に半導体層を形成する半導体層形成装置であって、
    前記真空槽内には、ドーパントを含有する副ターゲットが配置された分離容器と、
    前記真空槽内の前記分離容器の外部雰囲気を真空排気する主排気装置と、
    前記真空槽内の前記分離容器の外部に主スパッタリングガスを供給する主ガス供給系と、
    前記副ターゲットと前記成膜対象物の間には、貫通孔を有する放出量制限部材が配置され、前記副ターゲットのスパッタリングによって、前記副ターゲットから放出されたスパッタリング粒子は、前記貫通孔を通過して前記成膜対象物の表面に到達するように構成された半導体層形成装置。
  2. 前記貫通孔は、前記放出量制限部材に複数個形成された請求項1記載の半導体層形成装置。
  3. 前記分離容器の内部雰囲気を真空排気する副排気装置と、
    前記分離容器の内部に副スパッタリングガスを供給する副ガス供給系とを有する請求項1又は請求項2のいずれか1項記載の半導体層形成装置。
  4. 前記主スパッタリングガスには、前記薄膜材料と反応して前記半導体層が形成される元素を含む反応性ガスが含有され、
    前記副スパッタリングガスには、前記主スパッタリングガスよりも前記反応ガスの含有率が小さくされた請求項3記載の半導体層形成装置。
  5. 前記薄膜材料はGaであり、
    前記ドーパントはSiであり、
    前記反応性ガスは、化学構造中に窒素原子を有するガスである請求項1乃至請求項4のいずれか1項記載の半導体層形成装置。
  6. 真空槽と、
    前記真空槽に接続され、前記真空槽内に主スパッタリングガスを供給するガス供給装置と、
    前記真空槽内に配置され、半導体層を構成する元素のうち、少なくとも一種類の元素を含む物質である薄膜材料を含有する主ターゲットとを有する半導体層形成装置を用い、
    前記真空槽を真空排気しながら前記真空槽内に前記主スパッタリングガスを導入し、前記主ターゲットを前記主スパッタリングガスによってスパッタリングし、前記真空槽内に位置する成膜対象物表面に半導体層を形成する半導体層製造方法であって、
    副ターゲットは、真空槽内に配置された分離容器内に配置し、
    前記真空槽内に配置されたドーパントを含有する前記副ターゲットと前記成膜対象物との間に放出量制限部材を配置しておき、
    前記分離容器の外部雰囲気と内部雰囲気とを別々に真空排気しながら、前記外部雰囲気には前記主スパッタリングガスを導入し、前記内部雰囲気には副スパッタリングガスを導入し、前記主ターゲットと前記副ターゲットとを、前記主スパッタリングガスと前記副スパッタリングガスとで、それぞれスパッタリングし、
    前記副ターゲットから放出されたスパッタリング粒子は、前記放出量制限部材に設けられた貫通孔を通過させて前記成膜対象物に到達させ、前記半導体層に前記ドーパントを含有させる半導体層製造方法。
  7. 前記真空槽の内部であって、前記主ターゲットと前記副ターゲットをスパッタリングする際には、前記分離容器の外部の圧力よりも、前記分離容器の内部の圧力を高くする請求項6記載の半導体層製造方法。
  8. 前記主スパッタリングガスには、前記薄膜材料と反応して前記半導体層が形成される元素を含む反応性ガスを含有させ、
    前記副スパッタリングガスには、前記主スパッタリングガスよりも前記反応ガスの含有率を小さくする請求項6又は請求項7のいずれか1項記載の半導体層製造方法。
  9. 前記薄膜材料にはGaを用い、
    前記ドーパントにはSiを用い、
    前記反応性ガスは、化学構造中に窒素原子を有するガスを用いる請求項6乃至請求項8のいずれか1項記載の半導体層製造方法。
JP2011088506A 2011-04-12 2011-04-12 半導体層形成装置、半導体層製造方法 Active JP5718709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011088506A JP5718709B2 (ja) 2011-04-12 2011-04-12 半導体層形成装置、半導体層製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011088506A JP5718709B2 (ja) 2011-04-12 2011-04-12 半導体層形成装置、半導体層製造方法

Publications (2)

Publication Number Publication Date
JP2012222243A true JP2012222243A (ja) 2012-11-12
JP5718709B2 JP5718709B2 (ja) 2015-05-13

Family

ID=47273413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011088506A Active JP5718709B2 (ja) 2011-04-12 2011-04-12 半導体層形成装置、半導体層製造方法

Country Status (1)

Country Link
JP (1) JP5718709B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160020401A (ko) 2014-07-18 2016-02-23 캐논 아네르바 가부시키가이샤 질화물 반도체층의 성막 방법 및 반도체 장치의 제조 방법
WO2020075599A1 (ja) * 2018-10-09 2020-04-16 東京エレクトロン株式会社 窒化物半導体膜の形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62167876A (ja) * 1986-01-20 1987-07-24 Meidensha Electric Mfg Co Ltd スパツタリング装置
JPS63248092A (ja) * 1987-04-02 1988-10-14 新技術事業団 薄膜el素子の製造方法
JP2008021674A (ja) * 2006-07-10 2008-01-31 Tokyo Univ Of Agriculture & Technology 半導体積層膜、及び半導体積層膜作製用装置
JP2008153603A (ja) * 2006-12-20 2008-07-03 Showa Denko Kk Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
JP2009049234A (ja) * 2007-08-21 2009-03-05 Showa Denko Kk Iii族窒化物半導体の製造方法及びiii族窒化物半導体製造装置、iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
WO2010140362A1 (ja) * 2009-06-03 2010-12-09 株式会社ニコン 被膜形成物および被膜形成物の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62167876A (ja) * 1986-01-20 1987-07-24 Meidensha Electric Mfg Co Ltd スパツタリング装置
JPS63248092A (ja) * 1987-04-02 1988-10-14 新技術事業団 薄膜el素子の製造方法
JP2008021674A (ja) * 2006-07-10 2008-01-31 Tokyo Univ Of Agriculture & Technology 半導体積層膜、及び半導体積層膜作製用装置
JP2008153603A (ja) * 2006-12-20 2008-07-03 Showa Denko Kk Iii族窒化物化合物半導体発光素子の製造方法、及びiii族窒化物化合物半導体発光素子、並びにランプ
JP2009049234A (ja) * 2007-08-21 2009-03-05 Showa Denko Kk Iii族窒化物半導体の製造方法及びiii族窒化物半導体製造装置、iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
WO2010140362A1 (ja) * 2009-06-03 2010-12-09 株式会社ニコン 被膜形成物および被膜形成物の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160020401A (ko) 2014-07-18 2016-02-23 캐논 아네르바 가부시키가이샤 질화물 반도체층의 성막 방법 및 반도체 장치의 제조 방법
WO2020075599A1 (ja) * 2018-10-09 2020-04-16 東京エレクトロン株式会社 窒化物半導体膜の形成方法
KR20210082458A (ko) * 2018-10-09 2021-07-05 도쿄엘렉트론가부시키가이샤 질화물 반도체막의 형성 방법
JPWO2020075599A1 (ja) * 2018-10-09 2021-09-02 東京エレクトロン株式会社 窒化物半導体膜の形成方法
JP7029715B2 (ja) 2018-10-09 2022-03-04 東京エレクトロン株式会社 窒化物半導体膜の形成方法
KR102627680B1 (ko) * 2018-10-09 2024-01-23 도쿄엘렉트론가부시키가이샤 질화물 반도체막의 형성 방법
US12094710B2 (en) 2018-10-09 2024-09-17 Tokyo Electron Limited Method of forming nitride semiconductor film

Also Published As

Publication number Publication date
JP5718709B2 (ja) 2015-05-13

Similar Documents

Publication Publication Date Title
TWI379438B (en) Zinc-oxide-based semiconductor light-emitting device and method of fabricating the same
CN107492490A (zh) 半导体设备的成膜方法、氮化铝成膜方法以及电子装置
JP5750767B2 (ja) 薄膜とその形成方法、及びその薄膜を備えた半導体発光素子
CN109638126B (zh) 一种氮化铝模板、深紫外发光二极管外延片及其制备方法
TW200901513A (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
KR102010168B1 (ko) 박막 형성 방법 및 질화 알루미늄 박막 형성 방법
US20110198212A1 (en) Sputtering apparatus and manufacturing method of semiconductor light-emitting element
JP2010074068A (ja) 半導体素子
KR20150087311A (ko) 전자 부품의 표면 영역에서 층을 제조하기 위한 방법
WO2006038567A1 (ja) p型Ga2O3膜の製造方法およびpn接合型Ga2O3膜の製造方法
CN105914270A (zh) 硅基氮化镓led外延结构的制造方法
WO2022176422A1 (ja) 窒化ガリウム膜の製造方法
JP5718709B2 (ja) 半導体層形成装置、半導体層製造方法
JP2001237455A (ja) 紫外域の短波長域において発光するInAlGaNおよびその製造方法ならびにそれを用いた紫外発光素子
JP2013125761A (ja) 半導体製造装置及び半導体製造方法
JP2008021745A (ja) Iii族窒化物化合物半導体積層構造体およびその成長方法
US6911079B2 (en) Method for reducing the resistivity of p-type II-VI and III-V semiconductors
JP2013138090A (ja) 発光ダイオードの製造方法
CN107492478B (zh) 半导体设备的成膜方法以及半导体设备的氮化铝成膜方法
JP2012222004A (ja) 半導体層形成装置、半導体層製造方法
JP4780757B2 (ja) 亜鉛酸化物結晶の分子線エピタキシ(mbe)成長装置及びそれを使用した製造方法
JP6364079B2 (ja) 少なくとも1つの機能層を有する複合体を生産するための方法、または電子もしくは光電子部品をさらに生産するための方法
CN108963041A (zh) 包括缓冲层的氮化物半导体发光装置及其形成方法
CN109545909B (zh) 一种氮化镓基发光二极管外延片的生长方法
JP5156305B2 (ja) Iii族窒化物化合物半導体発光素子の製造装置、iii族窒化物化合物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150216

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150319

R150 Certificate of patent or registration of utility model

Ref document number: 5718709

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250