WO2019235459A1 - 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 - Google Patents

半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 Download PDF

Info

Publication number
WO2019235459A1
WO2019235459A1 PCT/JP2019/022117 JP2019022117W WO2019235459A1 WO 2019235459 A1 WO2019235459 A1 WO 2019235459A1 JP 2019022117 W JP2019022117 W JP 2019022117W WO 2019235459 A1 WO2019235459 A1 WO 2019235459A1
Authority
WO
WIPO (PCT)
Prior art keywords
plane
semiconductor
convex
main surface
convex shape
Prior art date
Application number
PCT/JP2019/022117
Other languages
English (en)
French (fr)
Inventor
大長　久芳
大樹 神野
Original Assignee
株式会社小糸製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019095079A external-priority patent/JP7305428B2/ja
Application filed by 株式会社小糸製作所 filed Critical 株式会社小糸製作所
Priority to DE112019002873.1T priority Critical patent/DE112019002873T5/de
Priority to US15/734,481 priority patent/US20210257515A1/en
Priority to CN201980038015.8A priority patent/CN112236874A/zh
Publication of WO2019235459A1 publication Critical patent/WO2019235459A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Definitions

  • the present invention relates to a semiconductor growth substrate, a semiconductor element, a semiconductor light emitting element, and a semiconductor element manufacturing method, and more particularly to a semiconductor growth substrate, a semiconductor element, a semiconductor light emitting element, and a semiconductor element manufacturing method for growing an a-plane GaN crystal layer.
  • LEDs that emit purple to blue light used for illumination have been proposed in which an active layer is formed of a GaN-based material having a nonpolar or semipolar plane orientation as a main surface.
  • the a-plane and m-plane are nonpolar planes, and a typical example of a semipolar plane is an r-plane.
  • Patent Document 1 discloses a technique for growing an a-plane GaN layer on an r-plane of a sapphire substrate by using a metal organic chemical vapor deposition method (MOCVD method: Metal-Organic-Chemical-Vapor-Deposition).
  • MOCVD method Metal-Organic-Chemical-Vapor-Deposition
  • FIG. 14 is a schematic cross-sectional view showing a state in which an a-plane GaN layer is grown on a flat main surface of an r-plane sapphire substrate.
  • the defects 3 continue in the thickness direction from the main surface to become the a-plane GaN layer 2 having a high defect density.
  • the main surface of the semiconductor layer to be grown is also a c-plane having a small in-plane anisotropy, so that the growth proceeds isotropically and the semiconductor grows laterally on the concavo-convex structure. Dislocations bend in the layer, reducing dislocations and defects that continue to the surface of the semiconductor layer.
  • FIG. 15 is a schematic cross-sectional view showing a state where an a-plane GaN layer is grown using a PSS substrate having a convex shape formed on the main surface of an r-plane sapphire substrate.
  • a plurality of conical convex shapes 4 are formed on the main surface of the r-plane sapphire substrate 1 and the a-plane GaN layer 2 is grown by MOCVD or the like, the a-plane GaN layer 2 is formed in a flat region between the convex shapes 4.
  • the defect 3 is bent laterally. Thereby, the plurality of defects 3 are collected in the vicinity of the flat region and the apex of the convex shape 4, and the density of the defects 3 in the a-plane GaN layer 2 can be reduced.
  • the a-plane GaN layer 2 formed on the r-plane sapphire substrate 1 has a ⁇ c-axis direction and an m-axis direction in the growth plane, even if a PSS substrate having the r-plane as the main surface is used Abnormal growth occurred due to the internal anisotropy, and it was difficult to obtain a high-quality a-plane GaN layer 2 having good crystallinity and excellent surface flatness.
  • the a-plane GaN layer 2 having excellent surface flatness can be formed by suppressing the abnormal growth by setting the size of the convex shape 4 to a nano size of less than 1 ⁇ m.
  • the effect of being concentrated near the apex is reduced due to the lower convex shape 4, and the density of defects 3 (defects) There was a limit to reducing the density.
  • the present invention has been made in view of the above-described conventional problems, and a semiconductor growth substrate and semiconductor element capable of growing a high-quality a-plane GaN layer having good crystallinity and excellent surface flatness.
  • An object of the present invention is to provide a semiconductor light emitting device and a semiconductor device manufacturing method.
  • the substrate for semiconductor growth of the present invention has a sapphire r-plane as a main surface, and a plurality of convex shapes are formed on the main surface, and the convex shapes are in-plane with the main surface.
  • the length in a predetermined first direction among the directions is 2000 nm or less, and the heights of the adjacent convex shapes are different.
  • the convex shape has a maximum dimension in the in-plane direction of the main surface of less than 1 ⁇ m.
  • the convex shape having the same height is formed along the c-axis direction of the sapphire.
  • adjacent convex shapes having different heights are integrated.
  • the substrate for semiconductor growth of the present invention has a r-plane of sapphire as a main surface, and a plurality of convex shapes are formed on the main surface, and the convex shapes are in the c-axis direction of the sapphire.
  • the convex shape has a width D that is a length in a direction orthogonal to the c-axis in the plane of the main surface of 1200 nm or less, and has a height H and a width D of the convex shape.
  • the aspect ratio H / D is in the range of 1 or more and 4 or less.
  • the convex spacing S is in the range of 200 nm to 500 nm.
  • the convex shape has a side wall surface portion formed by rising from the main surface and a curved surface portion formed above the side wall surface.
  • the curved surface portion is formed with a curvature different from a circle having a diameter having the convex width D, and the ridge line portion where the two curved surface portions intersect at the top of the convex shape. Is formed.
  • a semiconductor element of the present invention is characterized by using the semiconductor growth substrate according to any one of the above and having a functional layer on the semiconductor growth substrate.
  • a semiconductor light emitting device of the present invention is characterized by using the semiconductor growth substrate according to any one of the above and having an active layer on the semiconductor growth substrate.
  • the semiconductor device manufacturing method of the present invention has a length in a predetermined first direction out of the in-plane directions of the main surface on sapphire having an r-plane as a main surface.
  • the method includes a step of forming a plurality of convex shapes so that adjacent convex shapes have different heights, and a step of growing a nitride semiconductor layer on the main surface.
  • the present invention provides a semiconductor growth substrate, a semiconductor element, a semiconductor light emitting element, and a semiconductor element manufacturing method capable of growing a high-quality a-plane GaN layer having good crystallinity and excellent surface flatness. it can.
  • FIG. 3 is a schematic plan view showing an example in which conical convex shapes are arranged in a triangular lattice pattern on an r-plane sapphire substrate 21.
  • FIG. 3 is a schematic plan view showing an example in which conical convex shapes are arranged in a triangular lattice pattern on an r-plane sapphire substrate 21.
  • FIG. 8 is a cathodoluminescence image of a surface obtained by crystal-growing an a-plane GaN layer 12 on the semiconductor growth substrate shown in FIG. 7.
  • FIG. 9 is a cross-sectional TEM image of the semiconductor growth substrate and the a-plane GaN layer 12 shown in FIG. 8, showing a cross-section along the c-axis.
  • FIG. 9 is a cross-sectional TEM image of the semiconductor growth substrate and the a-plane GaN layer 12 shown in FIG. 8, showing a cross section along the m-axis. It is a model perspective view which shows the board
  • FIG. 1 is a schematic cross-sectional view showing a semiconductor growth substrate in the first embodiment of the present invention.
  • the substrate for semiconductor growth of this embodiment includes an r-plane sapphire substrate 11 whose main surface is a hexagonal r-plane, and an a-plane formed on the r-plane sapphire substrate 11 as a main surface.
  • the a-plane GaN layer 12 is provided.
  • nano-sized convex shapes 14a and 14b are formed (NPSS: Nano-Patterned Sapphire Substrate).
  • NPSS Nano-Patterned Sapphire Substrate
  • a just substrate having an inclination angle of 0 degrees is shown as the r-plane sapphire substrate 1, but an r-plane may be an off-substrate that is inclined several degrees in a predetermined plane orientation.
  • the a-plane GaN layer 12 is a base layer grown so that the main surface is an a-plane, and is a layer for epitaxially growing a nitride semiconductor layer thereon.
  • a method of forming the a-plane GaN layer 12 a known method such as MOCVD method or HVPE method (hydride vapor phase epitaxy) can be used, but it is preferable to use MOCVD method.
  • the thickness of the a-plane GaN layer 12 is not particularly limited, but is preferably 1 ⁇ m or more.
  • an AlN buffer layer for relaxing lattice mismatch may be formed between the r-plane sapphire substrate 11 and the a-plane GaN layer 12.
  • the thickness of the AlN buffer layer is preferably in the range of 5 to 300 nm, more preferably in the range of 5 to 90 nm, and still more preferably in the range of 5 to 30 nm because the crystal quality of the a-plane GaN layer 12 is deteriorated if it is too thick.
  • the convex shapes 14a and 14b are projections formed by processing the main surface of the r-plane sapphire substrate 11, and examples thereof include a plurality of regularly arranged conical projections.
  • the convex shapes 14a and 14b have a length of 2000 nm or less in a predetermined first direction (for example, the m-axis direction) in the in-plane direction of the main surface.
  • the convex shapes 14a and 14b are preferably nano-sized.
  • the convex shape 14a, 14b being nano-sized means that the maximum dimension in the in-plane direction of the convex portion constituting the convex shape 14a, 14b is less than 1 ⁇ m.
  • the conical shape is exemplified as the shape of the convex shapes 14a and 14b, but a quadrangular pyramid or a triangular pyramid may be used.
  • the size of the convex shapes 14a and 14b is preferably such that the bottom surface has a diameter of 300 to 2000 nm and a height in the range of 350 to 2000 nm, more preferably a diameter of 300 to 1000 nm, and a height of 400 to less than 1000 nm. Range.
  • the difference in height between the convex shapes 14a and 14b is preferably in the range of 100 to 1000 nm, and the interval between the adjacent convex shapes 14a and 14b is preferably 30 to 400 nm.
  • the convex shape 14a has a diameter of 900 nm and a height of 800 nm
  • the convex shape 14b has a diameter of 900 nm and a height of 400 nm.
  • the interval between the convex shape 14a and the convex shape 14b is 100 nm.
  • the convex shapes 14a and 14b adjacent to each other have different heights, the convex shape 14a having a large height from the main surface of the r-plane sapphire substrate 11, and the small convex shape. 14b are alternately arranged.
  • the pitch between the adjacent convex shapes 14a and 14b may be 1 ⁇ m or more, but in order to improve the crystal quality of the a-plane GaN layer 12, it is preferably formed with a pitch of less than 1 ⁇ m.
  • the convex shapes 14a and 14b As a method for forming the convex shapes 14a and 14b on the surface of the r-plane sapphire substrate 11, known nanoimprinting and patterning can be used.
  • a resist film is applied on the r-plane sapphire substrate 11, and a pattern is transferred to the resist film using a nanoimprint technique using a mold in which patterns corresponding to the convex shapes 14a and 14b are formed.
  • the convex shapes 14a and 14b are formed on the r-plane sapphire substrate 11 by anisotropically etching the resist film to which the pattern is transferred and the r-plane sapphire substrate 11 using a chlorine-based gas. .
  • an AlN buffer layer having a film thickness of, for example, about 30 nm is formed by sputtering or the like on the r-plane sapphire substrate 11 (NPSS) on which a plurality of the convex shapes 14a and 14b are formed.
  • NPSS r-plane sapphire substrate 11
  • ArN with AlN it is more preferable to use ArN with AlN as a target material.
  • the AlN used as the target material may be a single crystal substrate or a powder fired body, and its state and form are not limited.
  • a GaN layer 12 is grown.
  • a two-step growth sequence is used in which the temperature is raised to 1010 ° C., the growth temperature is kept constant, and the reactor pressure, V / III ratio, and growth time are changed. For example, first maintain a V / III ratio of about 4000 to 5000 and a pressure of 900 to 1000 hPa for about 10 to 20 minutes, then maintain a V / III ratio of about 100 to 200 and a pressure of 100 to 150 hPa for 90 to 120 minutes.
  • a-plane GaN layer 12 is grown and cooled to room temperature, a plurality of the convex shapes 14a and 14b are formed on the main surface of the r-plane sapphire substrate 11, and the AlN buffer layer and the a-plane GaN layer 12 are formed.
  • the semiconductor growth substrate of this embodiment can be obtained.
  • the defects 13a generated on the flat surface between the convex shapes 14a and 14b are concentrated at the apex of the small convex shape 14b by lateral growth. Go.
  • the lateral growth proceeds in the direction of the large convex shape 14a.
  • the defects 13a existing around the convex shape 14a and the apex of the convex shape 14b are further bent and aggregated in the apex direction of the convex shape 14a to become the defect 13b.
  • the defect 13a existing in the a-plane GaN layer 12 is finally near the apex of the large convex shape 14a. It becomes the integrated defect 13b. Accordingly, the density of the defects 13b extending to the outermost surface of the a-plane GaN layer 12 is smaller than the density of the entire convex shapes 14a and 14b. Thereby, the semiconductor growth substrate of this embodiment can grow a high-quality a-plane GaN layer having good crystallinity and excellent surface flatness.
  • FIGS. 2A and 2B are schematic plan views showing examples of the arrangement of the convex shapes 14 a and 14 b formed on the r-plane sapphire substrate 11.
  • FIG. 2A shows an example in which convex shapes 14a and 14b are arranged in a square lattice shape.
  • FIG. 2B shows an example in which convex shapes 14a and 14b are arranged in a triangular lattice shape.
  • the horizontal direction is the m-axis direction of the r-plane sapphire substrate 11
  • the vertical direction is the c-axis direction.
  • a large convex shape 14a indicated by a solid line and a small convex shape 14b indicated by a broken line are in a ratio of 1: 1 so that they are alternately adjacent in the vertical direction and the horizontal direction. It is arranged. Therefore, as shown in FIG. 1, the defects 13a are concentrated on the defect 13b in the vicinity of the apex of the large convex shape 14a, so that the defect density is lower than that of the conventional example in FIG. It can be reduced to about 1/2.
  • the heights of adjacent convex shapes are different means that the height of one convex shape is at least one of a plurality of other convex shapes adjacent to the one convex shape. It is different from the height of other convex shapes. For example, as shown in FIG. 2B, there may be a portion where the convex shapes 14b having the same height are adjacent to each other.
  • 2A and 2B show an example in which the interval between the convex shapes 14a and 14b is made constant, but it need not be constant. Moreover, you may vary the space
  • a plurality of convex shapes 14a and 14b having the above size are formed on the main surface of the r-plane sapphire substrate 11, and the heights of the adjacent convex shapes 14a and 14b are different. Therefore, the defects 13b can be concentrated in the large convex shape 14a, and the defect density can be reduced. Further, the a-plane GaN layer 12 grown thereon has good crystallinity, suppresses abnormal growth, and becomes high quality with excellent surface flatness.
  • FIG. 3 is a schematic cross-sectional view showing an LED which is a semiconductor device of this embodiment.
  • the LED 10 includes an r-plane sapphire substrate 11, nano-sized convex shapes 14a and 14b, an a-plane GaN layer 12, an active layer 15, a p-type semiconductor layer 16, an n-side electrode 17, and a p-side electrode 18.
  • the LED 10 includes an r-plane sapphire substrate 11, nano-sized convex shapes 14a and 14b, an a-plane GaN layer 12, an active layer 15, a p-type semiconductor layer 16, an n-side electrode 17, and a p-side electrode 18.
  • an r-plane sapphire substrate 11 is prepared, convex shapes 14a and 14b having the above sizes are formed, and the a-plane GaN layer 12 is epitaxially grown by MOCVD. Subsequently, the active layer 15 and the p-type semiconductor layer 16 are sequentially grown by MOCVD to obtain a semiconductor substrate.
  • a part of the p-type semiconductor layer 16 and the active layer 15 is removed by photolithography and etching to expose a part of the a-plane GaN layer 12.
  • an electrode material is formed on the exposed surfaces of the a-plane GaN layer 12 and the p-type semiconductor layer 16 by vapor deposition or the like, and the LED 10 is obtained by dicing into individual chips.
  • the active layer 15 is a semiconductor layer epitaxially grown on the a-plane GaN layer 12 and having the a-plane as the main surface.
  • the LED 10 emits light by recombination of electrons and holes in the active layer 15.
  • the active layer 15 is made of a material having a smaller band gap than the a-plane GaN layer 12 and the p-type semiconductor layer 16, and examples thereof include InGaN and AlInGaN.
  • the active layer 15 may be intentionally non-doped without impurities, or may be n-type containing n-type impurities or p-type containing p-type impurities.
  • the active layer 15 is a semiconductor layer having the a-plane as the main surface, even if the film is thickened, the spatial separation of electrons and holes due to the piezoelectric field is unlikely to occur, and even when the current density is increased, the electrons and positive electrons are efficiently generated.
  • the holes can recombine with light emission.
  • the p-type semiconductor layer 16 is a semiconductor layer that is epitaxially grown on the active layer 15 and has the a-plane as the main surface.
  • the p-type semiconductor layer 16 is a layer that injects holes from the p-side electrode 18 and supplies holes to the active layer 15.
  • the a-plane GaN layer 12 and the p-type semiconductor layer 16 have been described as single layers, but a plurality of layers having different materials and compositions may be included.
  • the a-plane GaN layer 12 and the p-type semiconductor layer 16 may include a cladding layer, a contact layer, a current diffusion layer, an electron block layer, a waveguide layer, and the like.
  • the active layer 15 was demonstrated with the single layer, you may comprise by multiple layers, such as a multiple quantum well structure (MQW: MultiQuantumWell).
  • MQW multiple quantum well structure
  • the a-plane GaN layer 12, the active layer 15, and the p-type semiconductor layer 16 are epitaxially grown on the r-plane sapphire substrate 11 (NPSS) on which the convex shapes 14a and 14b having different heights are formed adjacent to each other. ing. Therefore, as described in the first embodiment, the a-plane GaN layer 12 has good crystallinity and surface flatness, and has a reduced defect density. Therefore, the active layer 15 and the p-type semiconductor layer 16 grown on the a-plane GaN layer 12 with reduced defect density also have good crystallinity and surface flatness. Thereby, the characteristics of the active layer 15 and the p-type semiconductor layer 16 are also improved, and an improvement in the external quantum efficiency of the LED is expected.
  • NPSS r-plane sapphire substrate 11
  • the LED which is a semiconductor device of the present invention can realize high luminance because it has less droop due to a piezo electric field and has small crystallographic anisotropy and good crystal quality.
  • the semiconductor device according to the present invention can be used for a lamp such as a vehicular lamp to reduce the number of chips and increase the output.
  • the semiconductor device is not limited to an LED, and may be a semiconductor laser, which is another application such as a high electron mobility transistor (HEMT) having a functional layer that generates a two-dimensional electron gas. May be.
  • HEMT high electron mobility transistor
  • FIG. 4 is a schematic cross-sectional view showing a semiconductor growth substrate in the third embodiment.
  • three types of convex shapes 14a to 14c having a height are formed on the surface of the r-plane sapphire substrate 11, and the a-plane GaN layer 12 is grown so as to fill the convex shapes 14a to 14c.
  • the second highest convex shape 14b is arranged next to the highest convex shape 14a, and the smallest convex shape 14c is arranged next to the convex shape 14b.
  • three types of convex shapes 14a to 14c having different heights will be described, but it is also possible to form a number of convex shapes having a higher level.
  • the defects 13a generated on the flat surface between the convex shapes 14a to 14c are concentrated at the apex of the smallest convex shape 14c by lateral growth.
  • the lateral growth is directed toward the medium convex shape 14b.
  • the defect 13a existing around the apex of the convex shape 14c is further bent and collected in the apex direction of the convex shape 14b.
  • the lateral growth is directed to the direction of the largest convex shape 14a, and the defect 13a existing around the apex of the convex shape 14b is further convex. It is bent in the apex direction of 14a and is concentrated in the defect 13b.
  • the defects 13a can be concentrated in the vicinity of the apex of the highest convex shape 14a into the defect 13b by three or more types of convex shapes 14a to 14c having different heights. Therefore, the a-plane GaN layer 12 has a high quality with excellent surface flatness by suppressing the abnormal growth by further reducing the defect density and improving the crystallinity.
  • FIGS. 5A and 5B are schematic perspective views showing a semiconductor growth substrate in the fourth embodiment.
  • FIG. 5A shows an example of a conical shape
  • FIG. 5B shows an example of a line shape.
  • the depth direction in FIGS. 5A and 5B is the c-axis direction of the r-plane sapphire substrate 11, and the lateral direction is the m-axis direction.
  • conical convex shapes 14a to 14c having the same height are arranged side by side along the c-axis direction.
  • the convex shape 14a has a diameter of 600 nm and a height of 1050 nm
  • the convex shape 14b has a diameter of 600 nm and a height of 700 nm
  • the convex shape 14c has a diameter of 600 nm and a height of 350 nm.
  • the interval between the convex shape 14a and the convex shape 14b is 90 nm
  • the interval between the convex shape 14b and the convex shape 14c is 120 nm.
  • line-shaped convex shapes 14a and 14b having different heights are formed along the c-axis direction.
  • the width of the convex shape 14a is 500 nm and the height is 800 nm
  • the width of the convex shape 14b is 500 nm and the height is 400 nm.
  • the convex shapes 14a and 14b are adjacent to each other through a flat portion having an interval of 150 nm.
  • “width” refers to the length in the direction perpendicular to the c-axis direction in the main surface (r-plane).
  • the convex shapes 14a and 14b are formed along the c-axis direction and exceed 2000 nm in the c-axis direction, but the length in the width direction is less than 2000 nm. Included in the range.
  • FIG. 5A shows an example in which conical convex shapes 14a to 14c are formed
  • FIG. 5B shows an example in which line-shaped convex shapes 14a and 14b are formed, but the conical shape and the line shape have the same r-plane. It may be mixed on the sapphire substrate 11.
  • the a-plane GaN layer 12 is epitaxially grown, since the growth rate in the c-axis direction is larger than that in the m-axis direction, the defect is bent along the m-axis direction. Therefore, by forming the convex shapes 14a to 14c and 14a, 14b having the same height along the c-axis as shown in FIGS. 5A and 5B, the defect 13a is effectively near the apex of the highest convex shape 14a. Can be aggregated.
  • FIG. 6 is a schematic cross-sectional view showing a semiconductor growth substrate in the fifth embodiment.
  • convex shapes 14a and 14b having different heights are integrated adjacent to each other.
  • the planar arrangement may be a square lattice shape shown in FIG. 2A or a triangular lattice shape shown in FIG. 2B.
  • convex shapes 14a and 14b having the same height may be formed along the c-axis direction.
  • the convex shape 14a has a diameter of 700 nm and a height of 800 nm
  • the convex shape 14b has a diameter of 400 nm and a height of 400 nm.
  • the vertex of the convex shape 14b is within the range of the convex shape 14a, and both are integrated while being adjacent.
  • a plurality of nano-sized convex shapes 14a and 14b are formed on the main surface of the r-plane sapphire substrate 11, and the adjacent convex shapes 14a and 14b have different heights. Defects 13b can be concentrated into a large convex shape 14a to reduce the defect density. Further, the a-plane GaN layer 12 grown thereon has good crystallinity, suppresses abnormal growth, and becomes high quality with excellent surface flatness.
  • FIG. 7 is a schematic plan view showing an example in which conical convex shapes are arranged in a triangular lattice pattern on the r-plane sapphire substrate 21.
  • convex shapes 22 having a conical section are formed in a triangular lattice pattern on an r-plane sapphire substrate 21.
  • the size of the convex shape 22 is approximately the same as that described in the first to fifth embodiments.
  • the horizontal direction in FIG. 7 is the c-axis direction of the r-plane sapphire substrate 21, the vertical direction is the m-axis direction, and the nearest convex shapes 22 are arranged in the c-axis direction.
  • FIG. 8 is a cathodoluminescence image of the surface obtained by crystal growth of the a-plane GaN layer 12 on the semiconductor growth substrate shown in FIG. Black areas are arranged along the c-axis direction at locations indicated by a plurality of arrows in FIG. 8, and defects are collected corresponding to the arrangement of the convex shapes 22.
  • FIG. 9A and 9B are cross-sectional TEM images of the semiconductor growth substrate 21 and the a-plane GaN layer 12 shown in FIG.
  • FIG. 9A shows a cross section along the c axis
  • FIG. 9B shows a cross section along the m axis.
  • FIG. 9A is a cross section taken along the line AA in FIG. 7, and is a cross section at the center position of the convex shape 22 arranged along the c-axis direction.
  • FIG. 9B is a BB cross section in FIG.
  • defects remain in the entire region along the c-axis direction, but in FIG. 9B, the defects are bent obliquely between the convex shapes 22 and are concentrated near the top of the convex shape 22. This bending of defects is due to the lateral growth of the a-plane GaN layer 12, and it is preferable to reduce defects as much as possible before reaching the surface of the a-plane GaN layer 12.
  • FIG. 10 is a schematic perspective view showing a semiconductor growth substrate in the sixth embodiment.
  • a plurality of convex shapes 32 are formed on the r-plane sapphire substrate 31 along the c′-axis direction.
  • the convex shape 32 has a width of 1200 nm or less, which is the length in the width direction orthogonal to the c ′ axis in the plane of the main surface (r-plane). Moreover, it is preferable that the convex shape 32 is less than 1 micrometer in width and height.
  • the convex shape 32 may extend in an oblique direction with respect to the c′-axis by an angle of less than 30 °.
  • the c ′ axis is an orientation obtained by projecting the c axis onto the r-plane sapphire substrate 31.
  • FIG. 11A and 11B are partially enlarged cross-sectional views schematically showing the structure of the convex shape 32.
  • FIG. FIG. 11A shows an example in which the top section has a semicircular shape
  • FIG. 11B shows an example in which a ridge line portion is formed at the top.
  • the side wall surface portion 33 is formed to rise from the main surface of the r-plane sapphire substrate 31, and the curved surface portion 34 is formed above the side wall surface portion 33.
  • the side wall surface portion 33 is preferably formed perpendicular to the main surface, but may be formed as a surface inclined with respect to the main surface.
  • the curved surface portion 34 is a curved surface having a semicircular cross section.
  • the curved surface of the curved surface portion 34 is formed with a curvature similar to the curvature of the circle, assuming a circle whose diameter is the width of the side wall surface portion 33.
  • the uppermost portion of the curved surface portion 34 is a top portion 35 of the convex shape 32.
  • the side wall surface portion 33 rises from the main surface of the r-plane sapphire substrate 31, and the curved surface portion 34 is formed above the side wall surface portion 33.
  • the curved surface portion 34 is a curved surface formed with a curvature different from the curvature of the circle, assuming a circle whose diameter is the width of the convex shape 32.
  • the top portion 35 of the convex shape 32 forms a ridge line portion along the c-axis with two curved surface portions 34 intersecting each other.
  • the side wall surface portion 33 is substantially perpendicular to the main surface of the r-plane sapphire substrate 31, the crystal growth does not occur from the surface of the side wall surface portion 33 when the a-plane GaN layer 12 is grown.
  • the curved surface portion 34 is formed above the side wall surface portion 33, and the curved surface portion 34 is formed with a predetermined curvature, so that a specific crystal plane orientation in sapphire is not exposed. This makes it difficult for the a-plane GaN layer 12 to grow from the surface of the curved surface portion 34. Therefore, the a-plane GaN layer 12 grows from the main surface exposed between the convex shapes 32. In particular, in the example shown in FIG.
  • 12A and 12B are diagrams schematically showing defect continuation when the aspect ratio H / D of the convex shape 32 is small.
  • 12A is a cross-sectional view
  • FIG. 12B is a perspective view.
  • the width of the convex shape 32 is D
  • the height is H
  • the interval between the convex shapes 32 is S.
  • 12A and 12B illustrate a case where the aspect ratio H / D, which is the ratio of the height H to the width D, is 0.7.
  • the aspect ratio H / D is less than 1, even if the a-plane GaN layer 12 grown from the main surface of the r-plane sapphire substrate 31 grows in the lateral direction, defects are not generated.
  • FIG. 13A and FIG. 13B are diagrams schematically showing defect prevention when a convex aspect ratio H / D is appropriate.
  • 13A is a cross-sectional view
  • FIG. 13B is a perspective view.
  • 13A and 13B illustrate the case where the aspect ratio H / D, which is the ratio of the height H to the width D, is 1.4.
  • the aspect ratio H / D is 1 or more
  • the a-plane GaN layer 12 grown from the main surface of the r-plane sapphire substrate 31 grows laterally, thereby causing defects. Since it reaches the side wall surface portion 33 and is buried in the a-plane GaN layer 12, it does not continue above the convex shape 32. Therefore, the defect density can be reduced over the entire surface of the a-plane GaN layer 12.
  • the interval S is preferably in the range of 200 nm to 500 nm, and more preferably in the range of 300 nm to 400 nm.
  • the height H of the convex shape 32 is too low, as shown in FIGS. 12A and 12B, the lateral surface growth 33 does not reach the side wall surface portion 33 and defects cannot be reduced. If it is too high, the crystal growth of the a-plane GaN layer 12 occurs. Sometimes the supply of raw materials is hindered, making it difficult to perform crystal growth satisfactorily. Therefore, the height H is preferably in the range of 500 nm to 1200 nm, and more preferably in the range of 700 nm to less than 1000 nm.
  • the width D of the convex shape 32 is not preferable because it requires a thickness until the a-plane GaN layer 12 fills the entire convex shape 32 and grows by lateral growth. The lateral growth of the a-plane GaN layer 12 at this point is not continued, and defects are not sufficiently reduced. Therefore, the width D is preferably in the range of 300 nm to 1200 nm, and more preferably in the range of 500 nm to less than 1000 nm.
  • the aspect ratio H / D needs to be 1 or more in order to allow threading dislocations and defects to reach the side wall surface portion 33 in the lateral growth of the a-plane GaN layer 12.
  • the supply of raw materials is hindered, making it difficult to perform crystal growth satisfactorily. Therefore, the aspect ratio H / D is preferably in the range of 1 to 4, and more preferably in the range of 1 to 2.
  • a plurality of convex shapes 32 of the above size are formed on the main surface of the r-plane sapphire substrate 31, and the convex shapes 32 are formed along the c-axis direction of sapphire.
  • the aspect ratio H / D of the height H and the width D is in the range of 1 to 4
  • the defect density can be reduced by causing the defects to reach the side wall surface portion of the convex shape 32 by lateral growth.
  • the a-plane GaN layer 12 grown thereon has good crystallinity, suppresses abnormal growth, and has high quality with excellent surface flatness.

Abstract

サファイア（１１）のｒ面を主面とし、主面に凸形状（１４ａ，１４ｂ）が複数形成されており、凸形状（１４ａ，１４ｂ）は、主面の面内方向のうちの所定の第１方向における長さが２０００ｎｍ以下であり、隣り合う凸形状（１４ａ，１４ｂ）の高さが異なっている半導体成長用基板。

Description

半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
　本発明は、半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法に関し、特にａ面ＧａＮ結晶層を成長させる半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法に関する。
　近年になって、照明用途に用いられる紫色から青色を発光するＬＥＤとして、非極性や半極性の面方位を主面としたＧａＮ系材料で活性層を形成するものが提案されている。ＧａＮ系半導体層では、ａ面やｍ面が非極性面であり、半極性面の代表例としてｒ面がある。
　特許文献１には、サファイア基板のｒ面上に有機金属気相成長法（ＭＯＣＶＤ法：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いてａ面ＧａＮ層を成長させる技術が開示されている。これらの非極性面や半極性面を用いたＧａＮ系半導体層では、積層方向へのピエゾ電界の影響を低減してドループ特性を改善することができる。
　図１４は、ｒ面サファイア基板の平坦な主面にａ面ＧａＮ層を成長させた状態を示す模式断面図である。ｒ面サファイア基板１上に、ＭＯＣＶＤ法等によってａ面ＧａＮ層２を成長させると、主面から厚み方向に欠陥３が継続して欠陥密度が高いａ面ＧａＮ層２となってしまう。
　また従来から、ｃ面サファイア基板上に窒化物半導体層を成長させる場合に、サファイア基板に凹凸構造を形成して（ＰＳＳ：Ｐａｔｔｅｒｎｅｄ　Ｓａｐｐｈｉｒｅ　Ｓｕｂｓｔｒａｔｅ）おくことで、窒化物半導体層の欠陥密度を低減する技術が用いられている。ｃ面を主面とするＰＳＳ基板では、成長する半導体層の主面も面内異方性の小さいｃ面であるため等方的に成長が進行し、凹凸構造上に横方向に成長する半導体層中で転位が屈曲して、半導体層の表面にまで継続する転位や欠陥が減少する。
日本国特開２００８－２１４１３２号公報
　図１５は、ｒ面サファイア基板の主面に凸形状を形成したＰＳＳ基板を用いてａ面ＧａＮ層を成長させた状態を示す模式断面図である。ｒ面サファイア基板１の主面に円錐状の凸形状４を複数形成し、ＭＯＣＶＤ法等によってａ面ＧａＮ層２を成長させると、凸形状４の間の平坦な領域でａ面ＧａＮ層２が横方向に成長し、欠陥３が横方向に曲げられる。これにより、複数の欠陥３は平坦な領域と凸形状４の頂点近傍に集約され、ａ面ＧａＮ層２内の欠陥３の密度を低減することができる。
　しかし、ｒ面サファイア基板１上に形成されるａ面ＧａＮ層２では、成長面内に±ｃ軸方向やｍ軸方向が存在するため、ｒ面を主面とするＰＳＳ基板を用いても面内異方性により異常成長が生じ、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層２を得ることが困難であった。
　ｒ面サファイア基板１においても、例えば、凸形状４のサイズを１μｍ未満のナノサイズにすることで異常成長を抑制して表面平坦性に優れたａ面ＧａＮ層２を形成することはできる。しかし、隣り合う凸形状４の間に形成される平坦部から直上に向かって成長する欠陥について、凸形状４が低くなることで頂点近傍に集約される効果が小さくなり、欠陥３の密度（欠陥密度）を低減することも限界があった。
　そこで本発明は、上記従来の問題点に鑑みなされたものであり、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能な半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法を提供することを目的とする。
　上記課題を解決するために、本発明の半導体成長用基板は、サファイアのｒ面を主面とし、前記主面に凸形状が複数形成されており、前記凸形状は、前記主面の面内方向のうちの所定の第１方向における長さが２０００ｎｍ以下であり、隣り合う前記凸形状の高さが異なっていることを特徴とする。
　このような本発明の半導体成長用基板では、高さの異なる上記サイズの凸形状が隣り合うことで、小さい凸形状の頂点に集約された欠陥が再び横方向成長し、大きい凸形状の頂点に再集約される。これにより欠陥密度をさらに低減し、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能となる。
　また本発明の一態様では、前記凸形状は、前記主面の面内方向における最大寸法が１μｍ未満である。
　また本発明の一態様では、前記凸形状の高さは、前記主面内に３種類以上存在する。
　また本発明の一態様では、同じ高さの前記凸形状が前記サファイアのｃ軸方向に沿って形成されている。
　また本発明の一態様では、異なる高さの隣り合う前記凸形状が一体化している。
　また上記課題を解決するために、本発明の半導体成長用基板は、サファイアのｒ面を主面とし、前記主面に凸形状が複数形成されており、前記凸形状が前記サファイアのｃ軸方向に沿って形成され、前記凸形状は、前記主面の面内において前記ｃ軸と直交する方向の長さである幅Ｄが１２００ｎｍ以下であり、前記凸形状の高さＨと前記幅Ｄのアスペクト比Ｈ／Ｄが１以上４以下の範囲であることを特徴とする。
　また本発明の一態様では、前記凸形状の間隔Ｓが２００ｎｍ以上５００ｎｍ以下の範囲である。
　また本発明の一態様では、前記凸形状は、前記主面から立ち上がって形成された側壁面部と、前記側壁面より上方に形成された曲面部とを有する。
　また本発明の一態様では、前記曲面部は、前記凸形状の幅Ｄを直径とする円とは異なる曲率で形成されており、前記凸形状の頂部には２つの前記曲面部が交わる稜線部が形成されている。
　また上記課題を解決するために本発明の半導体素子は、上記何れか一つに記載の半導体成長用基板を用い、前記半導体成長用基板上に機能層を備えることを特徴とする。
　また上記課題を解決するために本発明の半導体発光素子は、上記何れか一つに記載の半導体成長用基板を用い、前記半導体成長用基板上に活性層を備えることを特徴とする。
　また上記課題を解決するために本発明の半導体素子製造方法は、ｒ面を主面とするサファイア上に、前記主面の面内方向のうちの所定の第１方向における長さが２０００ｎｍ以下である凸形状を、隣り合う凸形状の高さが異なるように、複数形成する工程と、前記主面上に窒化物半導体層を成長する工程と、を備えることを特徴とする。
　このような本発明の半導体素子製造方法では、高さの異なるナノサイズの凸形状が隣り合うことで、小さい凸形状の頂点に集約された欠陥が再び横方向成長し、大きい凸形状の頂点に再集約される。これにより欠陥密度をさらに低減し、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能となる。
　本発明では、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能な半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法を提供することができる。
第１実施形態における半導体成長用基板を示す模式断面図である。 ｒ面サファイア基板１１上に形成された凸形状１４ａ，１４ｂの配置例を示す模式平面図であり、凸形状１４ａ，１４ｂを正方格子状に配置した例である。 ｒ面サファイア基板１１上に形成された凸形状１４ａ，１４ｂの配置例を示す模式平面図であり、凸形状１４ａ，１４ｂを三角格子状に配置した例である。 第２実施形態の半導体装置であるＬＥＤを示す模式断面図である。 第３実施形態における半導体成長用基板を示す模式断面図である。 第４実施形態における半導体成長用基板を示す模式斜視図であり、凸形状１４ａ，１４ｂが円錐形状の例である。 第４実施形態における半導体成長用基板を示す模式斜視図であり、凸形状１４ａ，１４ｂがライン形状の例である。 第５実施形態における半導体成長用基板を示す模式断面図である。 ｒ面サファイア基板２１上に円錐状の凸形状を三角格子状に配置した例を示す模式平面図である。 図７に示した半導体成長用基板にａ面ＧａＮ層１２を結晶成長させた表面のカソードルミネッセンス像である。 図８に示した半導体成長用基板とａ面ＧａＮ層１２の断面ＴＥＭ像であり、ｃ軸に沿った断面を示す図である。 図８に示した半導体成長用基板とａ面ＧａＮ層１２の断面ＴＥＭ像であり、ｍ軸に沿った断面を示す図である。 第６実施形態における半導体成長用基板を示す模式斜視図である。 凸形状３２の構造を模式的に示す部分拡大断面図であり、頂部断面が半円形状の例である。 凸形状３２の構造を模式的に示す部分拡大断面図であり、頂部に稜線部が形成された例である。 凸形状のアスペクト比Ｈ／Ｄが小さい場合の欠陥継続を模式的に示す断面図である。 凸形状のアスペクト比Ｈ／Ｄが小さい場合の欠陥継続を模式的に示す斜視図である。 凸形状のアスペクト比Ｈ／Ｄが適切な場合の欠陥阻止を模式的に示す断面図である。 凸形状のアスペクト比Ｈ／Ｄが適切な場合の欠陥阻止を模式的に示す斜視図である。 ｒ面サファイア基板の平坦な主面にａ面ＧａＮ層を成長させた状態を示す模式断面図である。 ｒ面サファイア基板の主面に凸形状を形成したＰＳＳ基板を用いてａ面ＧａＮ層を成長させた状態を示す模式断面図である。
　（第１実施形態）
　以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図１は、本発明の第１実施形態における半導体成長用基板を示す模式断面図である。
　図１に示すように、本実施形態の半導体成長用基板は、六方晶のｒ面を主面とするｒ面サファイア基板１１と、ｒ面サファイア基板１１上に形成されたａ面を主面とするａ面ＧａＮ層１２を備えている。また、ｒ面サファイア基板１の主面には、例えば、ナノサイズの凸形状１４ａ，１４ｂが形成されている（ＮＰＳＳ：Ｎａｎｏ－Ｐａｔｔｅｒｎｅｄ　Ｓａｐｐｈｉｒｅ　Ｓｕｂｓｔｒａｔｅ）。ここではｒ面サファイア基板１として傾斜角度が０度のジャスト基板を示したが、ｒ面を所定の面方位に数度傾斜させたオフ基板としてもよい。
　ａ面ＧａＮ層１２は、主面がａ面となるように成長された下地層であり、その上に窒化物半導体層をエピタキシャル成長するための層である。ａ面ＧａＮ層１２の形成方法としては、ＭＯＣＶＤ法やＨＶＰＥ法（ハイドライド気相成長法：Ｈｙｄｒｉｄｅ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）などの公知の方法を用いることができるが、ＭＯＣＶＤ法を用いることが好ましい。ａ面ＧａＮ層１２の膜厚は特に限定されないが、１μｍ以上形成することが好ましい。
　また、ｒ面サファイア基板１１とａ面ＧａＮ層１２との間に、格子不整合を緩和するためのＡｌＮバッファ層を形成してもよい。ＡｌＮバッファ層の厚みとしては、厚くしすぎるとａ面ＧａＮ層１２の結晶品質が低下するため５～３００ｎｍの範囲が好ましく、５～９０ｎｍの範囲がより好ましく、５～３０ｎｍの範囲がさらに好ましい。
　凸形状１４ａ，１４ｂは、ｒ面サファイア基板１１の主面を加工して形成された突起であり、例えば円錐形状の突起を複数規則的に配置したものが挙げられる。凸形状１４ａ，１４ｂは、前記主面の面内方向のうちの所定の第１方向（例えば、ｍ軸方向）における長さが２０００ｎｍ以下である。凸形状１４ａ，１４ｂは、ナノサイズであることが好ましい。ここで、凸形状１４ａ，１４ｂがナノサイズであるとは、凸形状１４ａ，１４ｂを構成する凸部の面内方向における最大寸法が１μｍに満たないことをいう。ここでは凸形状１４ａ，１４ｂの形状として円錐形状を例として挙げたが、四角錐や三角錐であってもよい。
　凸形状１４ａ，１４ｂのサイズとしては、好ましくは底面が直径３００以上２０００ｎｍ以下で、高さが３５０以上２０００ｎｍ以下の範囲であり、より好ましくは直径３００以上１０００ｎｍ未満で、高さが４００以上１０００ｎｍ未満の範囲である。また、凸形状１４ａ，１４ｂの高さの差は１００～１０００ｎｍの範囲が好ましく、隣り合う凸形状１４ａ，１４ｂの間隔は３０～４００ｎｍが好ましい。具体的な凸形状１４ａ，１４ｂのサイズとしては、例えば凸形状１４ａを直径９００ｎｍで高さ８００ｎｍとし、凸形状１４ｂを直径９００ｎｍで高さ４００ｎｍとする。凸形状１４ａと凸形状１４ｂとの間隔は１００ｎｍとする。
　また、図１に示したように、互いに隣り合う凸形状１４ａと凸形状１４ｂは高さが異なっており、ｒ面サファイア基板１１の主面からの高さが大きい凸形状１４ａと、小さい凸形状１４ｂが交互に配置されている。隣り合う凸形状１４ａ，１４ｂ同士のピッチは１μｍ以上であってもよいが、ａ面ＧａＮ層１２の結晶品質を向上させるためには１μｍ未満のピッチで形成することが好ましい。
　ｒ面サファイア基板１１の表面に上記凸形状１４ａ，１４ｂを形成する方法としては、公知のナノインプリントとパターニングを用いることができる。一例として、ｒ面サファイア基板１１上にレジスト膜を塗布し、凸形状１４ａ，１４ｂに対応したパターンが形成されたモールドを用い、ナノインプリント技術を用いてレジスト膜にパターンを転写する。次にパターンが転写されたレジスト膜とｒ面サファイア基板１１に対して、塩素系ガスを用いて異方性エッチングすることで、上記凸形状１４ａ，１４ｂがｒ面サファイア基板１１上に形成される。
　次に、上記凸形状１４ａ，１４ｂを複数形成したｒ面サファイア基板１１（ＮＰＳＳ）上に、例えば膜厚が３０ｎｍ程度のＡｌＮバッファ層をスパッタ法等で形成する。ＡｌＮバッファ層を形成するスパッタ法としては、ＡｌＮをターゲット材としてＡｒガスを用いることがより好ましい。ターゲット材となるＡｌＮとしては単結晶基板であっても粉末焼体であってもよく、その状態や形態は限定されない。
　次に、ＡｌＮバッファ層の表面を洗浄した後に、キャリアガスとして水素、窒素を用い、Ｖ族原料としてアンモニア（ＮＨ３）を用い、ＩＩＩ族原料としてＴＭＧ（ＴｒｉｍｅｔｈｙｌＧａｌｌｉｕｍ）を用いて、ＭＯＣＶＤ法でａ面ＧａＮ層１２を成長させる。成長条件の一例としては、温度を１０１０℃まで昇温した後に成長温度を一定とし、リアクタ圧力とＶ／ＩＩＩ比および成長時間を変更する２段階の成長シーケンスを用いる。例えば、はじめにＶ／ＩＩＩ比を４０００～５０００程度、圧力を９００～１０００ｈＰａとして１０～２０分程度維持し、次にＶ／ＩＩＩ比を１００～２００程度、圧力を１００～１５０ｈＰａとして９０～１２０分維持する。ａ面ＧａＮ層１２を成長した後に室温まで冷却して取り出すことで、ｒ面サファイア基板１１の主面に上記凸形状１４ａ，１４ｂが複数形成され、ＡｌＮバッファ層およびａ面ＧａＮ層１２が形成された本実施形態の半導体成長用基板を得ることができる。
　図１に示したように、ａ面ＧａＮ層１２が成長する際に、凸形状１４ａ，１４ｂの間における平坦面で生じた欠陥１３ａは、横方向成長によって小さい凸形状１４ｂの頂点に集約されていく。次に、ａ面ＧａＮ層１２が小さい凸形状１４ｂを埋める程度に成長した後には、横方向成長は大きい凸形状１４ａ方向に向かう。これにより、凸形状１４ａ周辺や凸形状１４ｂの頂点周辺に存在する欠陥１３ａは、さらに凸形状１４ａの頂点方向に曲げられて集約されて欠陥１３ｂとなる。
　このように、ｒ面サファイア基板１１上に形成する凸形状１４ａ，１４ｂ高さを異ならせることで、ａ面ＧａＮ層１２に存在していた欠陥１３ａは最終的に大きい凸形状１４ａの頂点付近に集約された欠陥１３ｂとなる。したがって、ａ面ＧａＮ層１２の最表面にまで続く欠陥１３ｂの密度は、凸形状１４ａ，１４ｂ全体の密度よりも小さくなる。これにより、本実施形態の半導体成長用基板は、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能となる。
　図２Ａ及び図２Ｂは、ｒ面サファイア基板１１上に形成された凸形状１４ａ，１４ｂの配置例を示す模式平面図である。図２Ａは凸形状１４ａ，１４ｂを正方格子状に配置した例である。図２Ｂは凸形状１４ａ，１４ｂを三角格子状に配置した例である。図２Ａ及び図２Ｂ中の横方向はｒ面サファイア基板１１のｍ軸方向であり、縦方向はｃ軸方向である。
　図２Ａに示した正方格子状の配置では、実線で示した大きい凸形状１４ａと、破線で示した小さい凸形状１４ｂとが縦方向と横方向に交互に隣り合うように１：１の比率で配列されている。したがって、図１に示したように欠陥１３ａが大きい凸形状１４ａの頂点付近で欠陥１３ｂに集約されることで、全てを同じ高さの凸形状とする図１５の従来例よりも、欠陥密度を１／２程度に低減することができる。
　図２Ｂに示した三角格子状の配置では、大きい凸形状１４ａの周囲を６個の小さい凸形状１４ｂでおり、凸形状１４ａは凸形状１４ｂと隣り合って１：２の比率で配列されている。したがって、全てを同じ高さの凸形状とする図１５の従来例よりも、欠陥密度を１／３程度に低減することができる。なお、本明細書において「隣り合う凸形状の高さが異なる」とは、１の凸形状の高さが、当該１の凸形状と隣り合う複数の他の凸形状のうち、少なくとも１以上の他の凸形状の高さと異なっていることをいう。例えば、図２Ｂのように、高さが同一である凸形状１４ｂ同士が隣り合う部分があってもよい。
　図２Ａ及び図２Ｂでは、凸形状１４ａ，１４ｂの間隔を一定にした例を示したが、一定でなくともよい。また、凸形状１４ａ，１４ｂの高さに応じて両者の間隔を異ならせてもよい。例えば凸形状１４ａ，１４ｂを高く形成した場合に凸形状１４ａ，１４ｂの間隔を狭くしてもよい。
　上述したように本実施形態の半導体成長用基板では、ｒ面サファイア基板１１の主面に上記サイズの凸形状１４ａ，１４ｂを複数形成しており、隣り合う凸形状１４ａと１４ｂの高さが異なっているので、欠陥１３ｂを大きい凸形状１４ａに集約し、欠陥密度を低減することができる。また、その上に成長するａ面ＧａＮ層１２の結晶性が良好で、異常成長を抑制して表面平坦性に優れた高品質なものとなる。
　（第２実施形態）
　次に、本発明の第２実施形態について図３を用いて説明する。図３は本実施形態の半導体装置であるＬＥＤを示す模式断面図である。図３に示すようにＬＥＤ１０は、ｒ面サファイア基板１１、ナノサイズの凸形状１４ａ，１４ｂ、ａ面ＧａＮ層１２、活性層１５、ｐ型半導体層１６、ｎ側電極１７、ｐ側電極１８を有している。
　第１実施形態と同様に、ｒ面サファイア基板１１を用意し、上記サイズの凸形状１４ａ，１４ｂを形成し、ＭＯＣＶＤ法でａ面ＧａＮ層１２をエピタキシャル成長させる。続いて、ＭＯＣＶＤ法で活性層１５、ｐ型半導体層１６を順次成長させて半導体基板を得る。
　次に、フォトリソグラフィーとエッチングによりｐ型半導体層１６と活性層１５の一部を除去してａ面ＧａＮ層１２の一部を露出させる。次に、ａ面ＧａＮ層１２とｐ型半導体層１６の露出面に蒸着等により電極材料を形成し、ダイシングして個別チップ化することでＬＥＤ１０を得る。
　活性層１５は、ａ面ＧａＮ層１２上にエピタキシャル成長され、ａ面を主面とする半導体層である。活性層１５層内で電子と正孔が発光再結合することでＬＥＤ１０が発光する。活性層１５は、ａ面ＧａＮ層１２とｐ型半導体層１６よりもバンドギャップが小さい材料で構成されており、例えばＩｎＧａＮ、ＡｌＩｎＧａＮなどが挙げられる。活性層１５は意図的に不純物を含まないノンドープとしてもよく、ｎ型不純物を含むｎ型やｐ型不純物を含むｐ型としてもよい。活性層１５は、ａ面を主面とする半導体層なので、厚膜化してもピエゾ電界による電子と正孔の空間的な分離は生じにくく、電流密度を高くしても効率的に電子と正孔が発光再結合できる。
　ｐ型半導体層１６は、活性層１５上にエピタキシャル成長され、ａ面を主面とする半導体層である。ｐ型半導体層１６は、ｐ側電極１８から正孔が注入されて活性層１５に正孔を供給する層である。
　ここではａ面ＧａＮ層１２、ｐ型半導体層１６をそれぞれ単層で説明したが、それぞれ材料や組成の異なる複数の層を含んでいるとしてもよい。例えば、ａ面ＧａＮ層１２とｐ型半導体層１６に、クラッド層、コンタクト層、電流拡散層、電子ブロック層、導波路層などを含めてもよい。また、活性層１５も単層で説明したが、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ　Ｑｕａｎｔｕｍ　Ｗｅｌｌ）などの複数層で構成してもよい。
　本実施の形態でも、高さの異なる凸形状１４ａ，１４ｂが隣り合って形成されたｒ面サファイア基板１１（ＮＰＳＳ）上にａ面ＧａＮ層１２、活性層１５、ｐ型半導体層１６をエピタキシャル成長している。したがって、第１実施形態で述べたようにａ面ＧａＮ層１２は結晶性も表面平坦性も良好であり、欠陥密度も低減されている。したがって、欠陥密度が低減されたａ面ＧａＮ層１２上に成長された活性層１５、ｐ型半導体層１６も結晶性と表面平坦性が良好となる。これにより、活性層１５、ｐ型半導体層１６の特性も良好になり、ＬＥＤの外部量子効率の向上などが見込まれる。
　本発明の半導体装置であるＬＥＤは、上述したようにピエゾ電界によるドループが少なく、且つａ面内での異方性が小さく良好な結晶品質であることから高輝度化を実現できる。その結果、本発明に係る半導体装置は、車両用灯具などの灯具に用いることでチップ数の低減や高出力化を図ることが可能となる。また、半導体装置はＬＥＤに限定されず、半導体レーザであってもよく、二次元電子ガスを発生させる機能層を有する高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）等の他の用途であってもよい。
　（第３実施形態）
　次に、本発明の第３実施形態について図４を用いて説明する。図４は、第３実施形態における半導体成長用基板を示す模式断面図である。本実施形態では、ｒ面サファイア基板１１の表面に３種類の高さの凸形状１４ａ～１４ｃが形成されており、ａ面ＧａＮ層１２が凸形状１４ａ～１４ｃを埋めるように成長している。一番高い凸形状１４ａの隣には２番目に高い凸形状１４ｂが配置され、凸形状１４ｂの隣に一番小さい凸形状１４ｃが配置されている。ここでは高さの異なる３種類の凸形状１４ａ～１４ｃを説明するが、さらに多数の高さ水準の凸形状を形成するとしてもよい。
　本実施形態でも、ａ面ＧａＮ層１２が成長する際に、凸形状１４ａ～１４ｃの間における平坦面で生じた欠陥１３ａは、横方向成長によって一番小さい凸形状１４ｃの頂点に集約されていく。次に、ａ面ＧａＮ層１２が凸形状１４ｃを埋める程度に成長した後には、横方向成長は中程度の凸形状１４ｂ方向に向かう。これにより、凸形状１４ｃの頂点周辺に存在する欠陥１３ａは、さらに凸形状１４ｂの頂点方向に曲げられて集約される。さらに、ａ面ＧａＮ層１２が凸形状１４ｂを埋める程度に成長した後には、横方向成長は一番大きい凸形状１４ａ方向に向かい、凸形状１４ｂの頂点周辺に存在する欠陥１３ａは、さらに凸形状１４ａの頂点方向に曲げられて欠陥１３ｂに集約される。
　本実施形態では、３種類以上の高さの異なる凸形状１４ａ～１４ｃにより、欠陥１３ａを最も高い凸形状１４ａの頂点近傍で欠陥１３ｂに集約できる。したがって、ａ面ＧａＮ層１２は、欠陥密度をさらに低減して結晶性を良好なものとし、異常成長を抑制して表面平坦性に優れた高品質なものとなる。
　（第４実施形態）
　次に、本発明の第４実施形態について図５Ａ及び図５Ｂを用いて説明する。図５Ａ及び図５Ｂは、第４実施形態における半導体成長用基板を示す模式斜視図である。図５Ａは円錐形状の例を示し、図５Ｂはライン形状の例を示している。図５Ａ及び図５Ｂ中の奥行方向はｒ面サファイア基板１１のｃ軸方向であり、横方向はｍ軸方向である。
　図５Ａに示した例では、円錐形状の凸形状１４ａ～１４ｃで高さが同じものをｃ軸方向に沿って並べて配置している。具体的な凸形状１４ａ～１４ｃのサイズとしては、例えば凸形状１４ａを直径６００ｎｍで高さ１０５０ｎｍとし、凸形状１４ｂを直径６００ｎｍで高さ７００ｎｍとし、凸形状１４ｃを直径６００ｎｍで高さ３５０ｎｍとする。また、凸形状１４ａと凸形状１４ｂとの間隔は９０ｎｍとし、凸形状１４ｂと凸形状１４ｃとの間隔は１２０ｎｍとする。
　図５Ｂに示した例では、高さの異なるライン形状の凸形状１４ａ，１４ｂをｃ軸方向に沿って形成している。具体的な凸形状１４ａ，１４ｂのサイズとしては、例えば凸形状１４ａの幅が５００ｎｍで高さ８００ｎｍとし、凸形状１４ｂの幅が５００ｎｍで高さ４００ｎｍとする。凸形状１４ａ，１４ｂは間隔１５０ｎｍの平坦部を介して隣り合っている。なお、本明細書において、「幅」とは、主面（ｒ面）の面内においてｃ軸方向と直交する方向の長さのことをいう。図５Ｂに示した例では、凸形状１４ａ，１４ｂがｃ軸方向に沿って形成されておりｃ軸方向には２０００ｎｍを超えているが、幅方向における長さは２０００ｎｍに満たないため、本発明の範囲に含まれる。
　ここでは図５Ａに円錐形状の凸形状１４ａ～１４ｃを形成した例を示し、図５Ｂにライン形状の凸形状１４ａ，１４ｂを形成した例を示したが、円錐形状とライン形状を同一のｒ面サファイア基板１１上に混在させるとしてもよい。ａ面ＧａＮ層１２をエピタキシャル成長させる際には、ｃ軸方向への成長速度がｍ軸方向よりも大きいため、欠陥はｍ軸方向に沿って曲げられることになる。したがって、図５Ａ及び図５Ｂで示したように高さの同じ凸形状１４ａ～１４ｃや１４ａ，１４ｂをｃ軸に沿って形成することで、効果的に欠陥１３ａを最も高い凸形状１４ａの頂点近傍に集約することができる。
　（第５実施形態）
　次に、本発明の第５実施形態について図６を用いて説明する。図６は、第５実施形態における半導体成長用基板を示す模式断面図である。本実施形態では、図６に示すように高さの異なる凸形状１４ａ，１４ｂが隣り合って一体化している。平面的な配置は図２Ａに示した正方格子状であってもよく、図２Ｂに示した三角格子状であってもよい。また、図５Ａ及び図５Ｂに示したように、高さの同じ凸形状１４ａ，１４ｂをｃ軸方向に沿って形成するとしてもよい。
　具体的な凸形状１４ａ，１４ｂのサイズとしては、例えば凸形状１４ａを直径７００ｎｍで高さ８００ｎｍとし、凸形状１４ｂを直径４００ｎｍで高さ４００ｎｍとする。凸形状１４ａ，１４ｂの頂点間隔を１００ｎｍとすることで、凸形状１４ｂの頂点が凸形状１４ａの範囲内となり、両者は隣り合いながらも一体化されている。
　本実施形態の半導体成長用基板でも、ｒ面サファイア基板１１の主面にナノサイズの凸形状１４ａ，１４ｂを複数形成しており、隣り合う凸形状１４ａと１４ｂの高さが異なっているので、欠陥１３ｂを大きい凸形状１４ａに集約し、欠陥密度を低減することができる。また、その上に成長するａ面ＧａＮ層１２の結晶性が良好で、異常成長を抑制して表面平坦性に優れた高品質なものとなる。
　（第６実施形態）
　次に、本発明の第６実施形態について図７～図１３Ｂを用いて説明する。図７はｒ面サファイア基板２１上に円錐状の凸形状を三角格子状に配置した例を示す模式平面図である。図７に示したように、ｒ面サファイア基板２１上に断面が円錐形状の凸形状２２を三角格子状に形成する。ここで、凸形状２２のサイズは第１～第５実施形態で述べたものと同程度である。また、図７中の横方向がｒ面サファイア基板２１のｃ軸方向であり、縦方向がｍ軸方向であり、ｃ軸方向に最近接の凸形状２２が並んでいる。
　図８は、図７に示した半導体成長用基板にａ面ＧａＮ層１２を結晶成長させた表面のカソードルミネッセンス像である。図８中に複数の矢印で示した箇所には、ｃ軸方向に沿って黒い領域が並んでおり、凸形状２２の配置に対応して欠陥が集約されている。
　図９Ａ及び図９Ｂは、図８に示した半導体成長用基板２１とａ面ＧａＮ層１２の断面ＴＥＭ像である。図９Ａはｃ軸に沿った断面を示し、図９Ｂはｍ軸に沿った断面を示している。図９Ａは図７中のＡ－Ａ断面であり、ｃ軸方向に沿って配列した凸形状２２の中心位置での断面である。図９Ｂは図７中のＢ－Ｂ断面である。図９Ａではｃ軸方向に沿った全域に欠陥が残っているが、図９Ｂでは凸形状２２の間では欠陥が斜め方向に曲がっており、凸形状２２の頂部近傍に集約されている。この欠陥の曲がりは、ａ面ＧａＮ層１２の横方向成長によるものであり、ａ面ＧａＮ層１２の表面に至るまでに可能な限り欠陥を減少させることが好ましい。
　図１０は、第６実施形態における半導体成長用基板を示す模式斜視図である。本実施形態の半導体成長用基板は、ｒ面サファイア基板３１上に凸形状３２がｃ’軸方向に沿って複数形成されている。凸形状３２は、主面（ｒ面）の面内においてｃ’軸と直交する幅方向の長さである幅が１２００ｎｍ以下である。また、凸形状３２は、幅および高さが１μｍ未満であることが好ましい。図１０では凸形状３２の延伸する方向がｃ’軸方向と一致している例を示したが、３０°未満の角度だけｃ’軸に対して斜め方向に伸びていてもよい。なお、ｃ’軸とは、ｃ軸をｒ面サファイア基板３１上に投影した方位である。
　図１１Ａ及び図１１Ｂは、凸形状３２の構造を模式的に示す部分拡大断面図である。図１１Ａは頂部断面が半円形状の例を示し、図１１Ｂは頂部に稜線部が形成された例を示している。図１１Ａに示した例では、ｒ面サファイア基板３１の主面から側壁面部３３が立ち上がって形成されており、側壁面部３３の上方には曲面部３４が形成されている。側壁面部３３は主面に対して垂直に形成されていることが好ましいが、主面に対して傾斜する面として形成されていてもよい。また、曲面部３４は断面が半円形状に形成された曲面である。曲面部３４の曲面は、側壁面部３３の幅を直径とした円を想定した場合、当該円の曲率と同程度の曲率で形成されている。曲面部３４の最上部は、凸形状３２の頂部３５となっている。
　図１１Ｂに示した例でも、ｒ面サファイア基板３１の主面から側壁面部３３が立ち上がって形成されており、側壁面部３３の上方には曲面部３４が形成されている。図１１Ｂの例では、曲面部３４は凸形状３２の幅を直径とする円を想定した場合、当該円の曲率とは異なる曲率で形成された曲面である。凸形状３２の頂部３５は２つの曲面部３４が交わってｃ軸に沿った稜線部を構成している。
　側壁面部３３がｒ面サファイア基板３１の主面に対して略垂直であるため、ａ面ＧａＮ層１２を結晶成長させる際には側壁面部３３の表面からは結晶成長しない。また、側壁面部３３よりも上方には曲面部３４が形成されており、曲面部３４が所定の曲率をもって形成されているため、サファイアにおける特定の結晶面方位が露出しない。これにより、曲面部３４の表面からもａ面ＧａＮ層１２は結晶成長しにくくなる。したがって、ａ面ＧａＮ層１２は、凸形状３２同士の間に露出する主面から結晶成長する。特に、図１１Ｂに示した、凸形状３１の頂部３５に稜線部が構成されている例では、頂部３５の周辺においてもサファイアのｒ面が露出せず、頂部３５からのａ面ＧａＮ層１２の結晶成長を効果的に抑制することができる。
　図１２Ａ及び図１２Ｂは、凸形状３２のアスペクト比Ｈ／Ｄが小さい場合の欠陥継続を模式的に示す図である。図１２Ａは断面図であり、図１２Ｂは斜視図である。凸形状３２の幅をＤとし、高さをＨとし、凸形状３２同士の間隔をＳとする。図１２Ａ及び図１２Ｂでは高さＨと幅Ｄの比率であるアスペクト比Ｈ／Ｄが０．７の場合を例示している。図１２Ａ及び図１２Ｂに示したように、アスペクト比Ｈ／Ｄが１未満の場合には、ｒ面サファイア基板３１の主面から成長したａ面ＧａＮ層１２が横方向成長しても、欠陥が側壁面部３３と曲面部３４を超えて凸形状３２よりも上方に継続してしまう。したがって、ａ面ＧａＮ層１２の表面では、凸形状３２の上方に欠陥密度の高い領域が形成され、凸形状３２の間には欠陥密度の低い領域が形成される。
　図１３Ａ及び図１３Ｂは、凸形状のアスペクト比Ｈ／Ｄが適切な場合の欠陥阻止を模式的に示す図である。図１３Ａは断面図であり、図１３Ｂは斜視図である。図１３Ａ及び図１３Ｂでは高さＨと幅Ｄの比率であるアスペクト比Ｈ／Ｄが１．４の場合を例示している。図１３Ａ及び図１３Ｂに示したように、アスペクト比Ｈ／Ｄが１以上の場合には、ｒ面サファイア基板３１の主面から成長したａ面ＧａＮ層１２が横方向成長することで、欠陥が側壁面部３３に到達してａ面ＧａＮ層１２中に埋まるため、凸形状３２よりも上方に継続しない。したがって、ａ面ＧａＮ層１２の表面全域にわたって欠陥密度を低減することができる。
　凸形状３２の間隔Ｓは、狭すぎるとａ面ＧａＮ層１２の結晶成長時に原料供給が阻害されて良好に結晶成長を行うことが困難になり、広すぎると結晶成長が開始する主面の面積が大きくなるため貫通転位や欠陥が発生する領域が多くなる。したがって間隔Ｓは、２００ｎｍ以上５００ｎｍ以下の範囲が好ましく、３００ｎｍ以上４００ｎｍ以下の範囲であることがより好ましい。
　凸形状３２の高さＨは、低すぎると図１２Ａ及び図１２Ｂに示したように横方向成長でも側壁面部３３に到達せず欠陥を低減できず、高すぎるとａ面ＧａＮ層１２の結晶成長時に原料供給が阻害されて良好に結晶成長を行うことが困難になる。したがって高さＨは、５００ｎｍ以上１２００ｎｍ以下の範囲が好ましく、７００ｎｍ以上１０００ｎｍ未満の範囲であることがより好ましい。
　凸形状３２の幅Ｄは、大きすぎると横方向成長でａ面ＧａＮ層１２が凸形状３２全体を埋めて成長するまでの厚さが必要になるため好ましくなく、小さすぎると凸形状３２の上方でのａ面ＧａＮ層１２の横方向成長が継続されず、欠陥の低減が不十分になるため好ましくない。したがって幅Ｄは、３００ｎｍ以上１２００ｎｍ以下の範囲が好ましく、５００ｎｍ以上１０００ｎｍ未満の範囲であることがより好ましい。
　アスペクト比Ｈ／Ｄは、ａ面ＧａＮ層１２の横方向成長で貫通転位や欠陥を側壁面部３３に到達させるために１以上が必要であるが、大きすぎるとａ面ＧａＮ層１２の結晶成長時に原料供給が阻害されて良好に結晶成長を行うことが困難になる。したがってアスペクト比Ｈ／Ｄは、１以上４以下の範囲が好ましく、１以上２以下の範囲であることがより好ましい。
　上述したように本実施形態の半導体成長用基板では、ｒ面サファイア基板３１の主面に上記サイズの凸形状３２を複数形成しており、凸形状３２がサファイアのｃ軸方向に沿って形成されて高さＨと幅Ｄのアスペクト比Ｈ／Ｄが１以上４以下の範囲であることで、横方向成長で欠陥を凸形状３２の側壁面部に到達させて欠陥密度を低減することができる。また、その上に成長するａ面ＧａＮ層１２の結晶性が良好で、異常成長を抑制して表面平坦性に優れた高品質なものとなる。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本出願は、２０１８年６月５日出願の日本特許出願（特願２０１８－１０７５９４）及び２０１９年５月２１日出願の日本特許出願（特願２０１９－９５０７９）に基づくものであり、これらの内容はここに参照として取り込まれる。
１０…ＬＥＤ
１１，２１，３１…ｒ面サファイア基板
１２…ａ面ＧａＮ層
１３ａ，１３ｂ…欠陥
１４ａ～１４ｃ，２２，３２…凸形状
３３…側壁面部
３４…曲面部
３５…頂部
１５…活性層
１６…ｐ型半導体層
１７…ｎ側電極
１８…ｐ側電極

Claims (12)

  1. 　サファイアのｒ面を主面とし、前記主面に凸形状が複数形成されており、
    　前記凸形状は、前記主面の面内方向のうちの所定の第１方向における長さが２０００ｎｍ以下であり、隣り合う前記凸形状の高さが異なっていることを特徴とする半導体成長用基板。
  2. 　請求項１に記載の半導体成長用基板であって、
    　前記凸形状は、前記主面の面内方向における最大寸法が１μｍ未満であることを特徴とする半導体成長用基板。
  3. 　請求項１または２に記載の半導体成長用基板であって、
    　前記凸形状の高さは、前記主面内に３種類以上存在することを特徴とする半導体成長用基板。
  4. 　請求項１から３の何れか一つに記載の半導体成長用基板であって、
    　同じ高さの前記凸形状が前記サファイアのｃ軸方向に沿って形成されていることを特徴とする半導体成長用基板。
  5. 　請求項１から４の何れか一つに記載の半導体成長用基板であって、
    　異なる高さの隣り合う前記凸形状が一体化していることを特徴とする半導体成長用基板。
  6. 　サファイアのｒ面を主面とし、前記主面に凸形状が複数形成されており、
    　前記凸形状が前記サファイアのｃ軸方向に沿って形成され、
    　前記凸形状は、前記主面の面内において前記ｃ軸と直交する方向の長さである幅Ｄが１２００ｎｍ以下であり、
    　前記凸形状の高さＨと前記幅Ｄのアスペクト比Ｈ／Ｄが１以上４以下の範囲であることを特徴とする半導体成長用基板。
  7. 　請求項６に記載の半導体成長用基板であって、
    　前記凸形状の間隔Ｓが２００ｎｍ以上５００ｎｍ以下の範囲であることを特徴とする半導体成長用基板。
  8. 　請求項６または７に記載の半導体成長用基板であって、
    　前記凸形状は、前記主面から立ち上がって形成された側壁面部と、前記側壁面より上方に形成された曲面部とを有することを特徴とする半導体成長用基板。
  9. 　請求項８に記載の半導体成長用基板であって、
    　前記曲面部は、前記凸形状の幅Ｄを直径とする円とは異なる曲率で形成されており、
    　前記凸形状の頂部には２つの前記曲面部が交わる稜線部が形成されていることを特徴とする半導体成長用基板。
  10. 　請求項１から９の何れか一つに記載の半導体成長用基板を用い、
    　前記半導体成長用基板上に機能層を備えることを特徴とする半導体素子。
  11. 　請求項１から９の何れか一つに記載の半導体成長用基板を用い、
    　前記半導体成長用基板上に活性層を備えることを特徴とする半導体発光素子。
  12. 　ｒ面を主面とするサファイア上に、前記主面の面内方向のうちの所定の第１方向における長さが２０００ｎｍ以下である凸形状を、隣り合う凸形状の高さが異なるように、複数形成する工程と、
    　前記主面上に窒化物半導体層を成長する工程と、を備えることを特徴とする半導体素子製造方法。
PCT/JP2019/022117 2018-06-05 2019-06-04 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 WO2019235459A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE112019002873.1T DE112019002873T5 (de) 2018-06-05 2019-06-04 Substrat zum wachsen eines halbleiters, halbleiterelement, lichtemittierendes halbleiterelement und verfahren zur herstellung eines halbleiterelements
US15/734,481 US20210257515A1 (en) 2018-06-05 2019-06-04 Semiconductor growth substrate, semiconductor element, semiconductor light emitting element, and method for manufacturing semiconductor element
CN201980038015.8A CN112236874A (zh) 2018-06-05 2019-06-04 半导体生长用基板、半导体元件、半导体发光元件以及半导体元件制造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018107594 2018-06-05
JP2018-107594 2018-06-05
JP2019-095079 2019-05-21
JP2019095079A JP7305428B2 (ja) 2018-06-05 2019-05-21 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Publications (1)

Publication Number Publication Date
WO2019235459A1 true WO2019235459A1 (ja) 2019-12-12

Family

ID=68769928

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/022117 WO2019235459A1 (ja) 2018-06-05 2019-06-04 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Country Status (1)

Country Link
WO (1) WO2019235459A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020256028A1 (ja) * 2019-06-20 2020-12-24 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211075A (ja) * 2010-03-30 2011-10-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2013128894A1 (ja) * 2012-02-27 2013-09-06 国立大学法人山口大学 半導体発光素子
US20150137072A1 (en) * 2013-11-19 2015-05-21 Gwangju Institute Of Science And Technology Mask for forming semiconductor layer, semiconductor device, and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211075A (ja) * 2010-03-30 2011-10-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子の製造方法
WO2013128894A1 (ja) * 2012-02-27 2013-09-06 国立大学法人山口大学 半導体発光素子
US20150137072A1 (en) * 2013-11-19 2015-05-21 Gwangju Institute Of Science And Technology Mask for forming semiconductor layer, semiconductor device, and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020256028A1 (ja) * 2019-06-20 2020-12-24 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Similar Documents

Publication Publication Date Title
US8946772B2 (en) Substrate for epitaxial growth, process for manufacturing GaN-based semiconductor film, GaN-based semiconductor film, process for manufacturing GaN-based semiconductor light emitting element and GaN-based semiconductor light emitting element
JP4696285B2 (ja) Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
US20170069793A1 (en) Ultraviolet light-emitting device and production method therefor
JP2009242130A (ja) エピタキシャル成長用基板およびその製造方法ならびにｉｉｉ族窒化物半導体素子
US20110175126A1 (en) Light-emitting diode structure
US20060054942A1 (en) Light emitting device
JP3696003B2 (ja) 窒化物系半導体層の形成方法
WO2019235459A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2013035711A (ja) 六角棒状ＧａＮ系半導体結晶およびその製造方法
JP7305428B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
WO2014136393A1 (ja) 加工基板及びそれを用いた半導体装置
JP5265404B2 (ja) 窒化物半導体発光素子およびその製造方法
JP4936653B2 (ja) サファイア基板とそれを用いた発光装置
JP2005142415A (ja) ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法
JP7350477B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
JP4924498B2 (ja) 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法
JP3819398B2 (ja) 半導体発光素子およびその製造方法
JP2019040898A (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP7284648B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
US10995403B2 (en) Method of forming aluminum nitride film and method of manufacturing semiconductor light-emitting element
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
JP7345286B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2007161525A (ja) 半導体装置用基材およびその製造方法
JP2010235318A (ja) エピタキシャル基板、半導体素子構造、およびエピタキシャル基板の作製方法
JP5864000B2 (ja) 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19814568

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 19814568

Country of ref document: EP

Kind code of ref document: A1