JP7284648B2 - 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 - Google Patents

半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 Download PDF

Info

Publication number
JP7284648B2
JP7284648B2 JP2019114576A JP2019114576A JP7284648B2 JP 7284648 B2 JP7284648 B2 JP 7284648B2 JP 2019114576 A JP2019114576 A JP 2019114576A JP 2019114576 A JP2019114576 A JP 2019114576A JP 7284648 B2 JP7284648 B2 JP 7284648B2
Authority
JP
Japan
Prior art keywords
semiconductor
plane
substrate
layer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019114576A
Other languages
English (en)
Other versions
JP2021001089A (ja
Inventor
大樹 神野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Manufacturing Co Ltd
Original Assignee
Koito Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Manufacturing Co Ltd filed Critical Koito Manufacturing Co Ltd
Priority to JP2019114576A priority Critical patent/JP7284648B2/ja
Priority to PCT/JP2020/023827 priority patent/WO2020256028A1/ja
Publication of JP2021001089A publication Critical patent/JP2021001089A/ja
Application granted granted Critical
Publication of JP7284648B2 publication Critical patent/JP7284648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Description

本発明は、半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法に関し、特にａ面ＧａＮ結晶層を成長させる半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法に関する。
近年になって、照明用途に用いられる紫色から青色を発光するＬＥＤとして、非極性や半極性の面方位を主面としたＧａＮ系材料で活性層を形成するものが提案されている。ＧａＮ系半導体層では、ａ面やｍ面が非極性面であり、半極性面の代表例としてｒ面がある。非極性面や半極性面を用いたＧａＮ系半導体層では、積層方向へのピエゾ電界の影響を低減してドループ特性を改善することができる。
特許文献１には、ｒ面サファイア基板の主面にナノサイズの凸形状を形成し、バッファ層を介してａ面ＧａＮ層を成長させることで、横方向に成長するａ面ＧａＮ層中で転位を屈曲させ、半導体層の表面にまで継続する転位や欠陥を減少させる技術が提案されている。
特開２０１９－０４０８９８号公報
しかし、ｒ面サファイア基板上に形成されるａ面ＧａＮ層では、成長面内に±ｃ軸方向やｍ軸方向が存在するため、面内異方性により異常成長が生じやすく、ａ面ＧａＮ層の欠陥密度の低減にも限界があった。ＧａＮ層に生じる欠陥の種類としては、サファイア基板とＧａＮの格子不整合に起因して発生する貫通転位（ＴＤ：Ｔｈｒｅａｄｉｎｇ Ｄｉｓｌｏｃａｔｉｏｎ）に加えて、原子面の積み重ねの規則性に生じる積層欠陥（ＢＳＦ：Ｂａｓａｌ ｐｌａｎｅ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔ）が知られている。
特に積層欠陥（ＢＳＦ）は、結晶面内に窒素極性の（０００-１）面を有するａ面ＧａＮ層で顕著に発生する結晶欠陥であることが知られており、ＧａＮ層の横方向成長で貫通転位（ＴＤ）を低減しても積層欠陥（ＢＳＦ）を低減することが困難であった。
そこで本発明は、上記従来の問題点に鑑みなされたものであり、積層欠陥を抑制して高品質なａ面ＧａＮ層を成長させることが可能な半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体成長用基板は、サファイアのｒ面を主面とし、前記主面にナノサイズの凸形状が複数形成されており、前記凸形状は前記サファイアのｒ軸およびｃ軸に垂直なａ軸方向に沿って形成され、前記主面から垂直に立ち上がって形成された側壁面部と、前記側壁面部より上方に形成された曲面部とを有することを特徴とする。
これにより、凸形状１２がｒ面サファイア基板１１のｒ軸およびｃ軸に垂直なａ軸方向に沿って形成されていることで、凸形状１２の間から生じる-ｃ面を凸形状１２に沿って集約することができ、積層欠陥を抑制して高品質なａ面ＧａＮ層１４を得ることができる。
積層欠陥を抑制して高品質なａ面ＧａＮ層を成長させることが可能となる。
また本発明の一態様では、前記凸形状の間隔Ｓが２００ｎｍ以上５００ｎｍ以下の範囲である。
また本発明の一態様では、前記凸形状の高さＨは、５００ｎｍ以上１２００ｎｍ以下の範囲である。
また本発明の一態様では、前記曲面部は、前記凸形状の幅Ｄとは直径が異なる曲率で形成されており、前記凸形状の頂部には２つの前記曲面部が交わる稜線部が形成されている。
また上記課題を解決するために本発明の半導体素子は、上記何れか一つに記載の半導体成長用基板を用い、前記半導体成長用基板上に機能層を備えることを特徴とする。
また上記課題を解決するために本発明の半導体発光素子は、上記何れか一つに記載の半導体成長用基板を用い、前記半導体成長用基板上に活性層を備えることを特徴とする。
また上記課題を解決するために本発明の半導体素子製造方法は、ｒ面を主面とするサファイア上に、前記サファイアのｒ軸およびｃ軸に垂直なａ軸方向に沿って凸形状を複数形成する工程と、前記主面上に窒化物半導体層を成長する工程と、を備え、前記凸形状は、前記主面から垂直に立ち上がって形成された側壁面部と、前記側壁面部より上方に形成された曲面部とを有することを特徴とする。
本発明では、積層欠陥を抑制して高品質なａ面ＧａＮ層を成長させることが可能な半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法を提供することができる。
第１実施形態における半導体成長用基板１０を示す模式斜視図である。 半導体成長用基板１０上にａ面ＧａＮ層１４を成長させた状態を示す模式断面図であり、図２（ａ）はａ面ＧａＮ層１４を直接成長させた例を示し、図２（ｂ）はバッファ層１５を形成した例を示している。 図３（ａ）はａ面ＧａＮ層１４の成長初期における島状結晶を示したＳＥＭ像であり、図３（ｂ）は成長後のａ面ＧａＮ層１４を平坦化した表面状態を示したＴＥＭ像である。 ａ軸に沿って形成した凸形状１２と凹部１３からのａ面ＧａＮ層１４の成長初期段階の様子を模式的に示す図であり、図４（ａ）は模式平面図であり、図４（ｂ）は模式断面図である。 ｃ’方向に沿って形成した凸形状１２と凹部１３からのａ面ＧａＮ層１４の成長初期段階の様子を模式的に示す図であり、図５（ａ）は模式平面図であり、図５（ｂ）は模式断面図である。 第２実施形態における凸形状１２の構造を模式的に示す部分拡大断面図であり、図６（ａ）は頂部断面が半円形状の例を示し、図６（ｂ）は頂部に稜線部が形成された例を示している。 第３実施形態の半導体装置であるＬＥＤを示す模式断面図である。
（第１実施形態）
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図１は、本発明の第１実施形態における半導体成長用基板１０を示す模式斜視図である。図１に示すように半導体成長用基板１０は、ｒ面サファイア基板１１上に、複数の凸形状１２が形成されている。
ｒ面サファイア基板１１は、サファイアの単結晶で構成された基板であり、六方晶のｒ面を主面としている。ここではｒ面サファイア基板１１として傾斜角度が０度のジャスト基板を示したが、ｒ面を所定の面方位に数度傾斜させたオフ基板としてもよい。
凸形状１２は、ｒ面サファイア基板１１の主面上に形成された凸部であり、サファイアのｒ軸とｃ軸の両方に対して垂直なａ軸に沿って形成されている。図１に矢印で示したように、図中上方向はｒ軸であり、図中右方向はｃ軸をｒ面に投影したｃ’方向であり、奥行き方向がｒ軸とｃ’方向に垂直なａ軸である。後述するように、凸形状１２同士の間には凹部１３が形成されており、凹部１３からはｒ面サファイア基板１１の主面であるｒ面が露出されている。ここでは凸形状１２がａ軸に沿っている例を示したが、ａ軸から４５度未満の角度だけａ軸方向に対して斜めに伸びていてもよい。
図２は、半導体成長用基板１０上にａ面ＧａＮ層１４を成長させた状態を示す模式断面図であり、図２（ａ）はａ面ＧａＮ層１４を直接成長させた例を示し、図２（ｂ）はバッファ層１５を形成した例を示している。
図２（ａ）に示すように、半導体成長用基板１０には、ｒ面サファイア基板１１上の凸部１２間の凹部１３で露出した主面から、ａ面を主面とするａ面ＧａＮ層１４を成長させる。図２（ｂ）に示すように、ｒ面サファイア基板１１とａ面ＧａＮ層１４との間に格子不整合を緩和するためのバッファ層１５を形成するとしてもよい。
ａ面ＧａＮ層１４は、主面がａ面となるように成長された下地層であり、その上に窒化物半導体層をエピタキシャル成長するための層である。ａ面ＧａＮ層１４の形成方法としては、ＭＯＣＶＤ法やＨＶＰＥ法（ハイドライド気相成長法：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などの公知の方法を用いることができるが、ＭＯＣＶＤ法を用いることが好ましい。ａ面ＧａＮ層１４の膜厚は特に限定されないが、１μｍ以上形成することが好ましい。
バッファ層１５は、ｒ面サファイア基板１１と窒化物半導体層１４との間での格子不整合を緩和するために形成された層である。バッファ層１５を構成する材料としては、ＡｌＮ，ＧａＮ，ＩｎＧａＮ，ＡｌＧａＮ等が挙げられるが、ＡｌＮを用いることが好ましい。また、バッファ層１５を形成する方法としては、スパッタ法や有機金属気相成長法（ＭＯＣＶＤ法：ＭｅｔａｌＯｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等を用いることができ、スパッタ法を用いることが好ましい。バッファ層１５の厚みとしては、厚くしすぎると窒化物半導体層１４の結晶品質が低下するため５～３００ｎｍの範囲が好ましく、５～９０ｎｍの範囲がより好ましく、５～３０ｎｍの範囲がさらに好ましい。
（製造方法）
次に、本実施形態における半導体成長用基板１０の製造方法について説明する。ｒ面サファイア基板１１の表面にナノサイズの凸形状１２を形成する方法としては、公知のナノインプリントとパターニングを用いることができる。一例として、ｒ面サファイア基板１１上にレジスト膜を塗布し、凸形状１２に対応したパターンが形成されたモールドを用い、ナノインプリント技術を用いてレジスト膜にパターンを転写する。次にナノパターンが転写されたレジスト膜とｒ面サファイア基板１１に対して、塩素系ガスを用いて異方性エッチングすることで、ナノサイズの凸形状１２がｒ面サファイア基板１１上に形成される。
次に、ナノサイズの凸形状１２を複数形成したｒ面サファイア基板１１上に、例えば膜厚が３０ｎｍ程度のバッファ層１５をスパッタ法等で形成する。バッファ層１５を形成するスパッタ法としては、ＡｌＮをターゲット材としてＡｒガスを用いることがより好ましい。ターゲット材となるＡｌＮとしては単結晶基板であっても粉末焼体であってもよく、その状態や形態は限定されない。
次に、バッファ層１５の表面を洗浄した後に、キャリアガスとして水素、窒素を用い、Ｖ族原料としてアンモニア（ＮＨ３）を用い、ＩＩＩ族原料としてＴＭＧ（ＴｒｉｍｅｔｈｙｌＧａｌｌｉｕｍ）を用いて、ＭＯＣＶＤ法でａ面ＧａＮ層１４を成長させる。成長条件の一例としては、温度を１０１０℃まで昇温した後に成長温度を一定とし、リアクタ圧力とＶ／ＩＩＩ比および成長時間を変更する２段階の成長シーケンスを用いる。例えば、はじめにＶ／ＩＩＩ比を４０００～５０００程度、圧力を９００～１０００ｈＰａとして１０～２０分程度維持し、次にＶ／ＩＩＩ比を１００～２００程度、圧力を１００～１５０ｈＰａとして９０～１２０分維持する。ａ面ＧａＮ層１４を成長した後に室温まで冷却して取り出すことで、ｒ面サファイア基板１１の主面にナノサイズの凸形状１２が複数形成され、バッファ層１５およびａ面ＧａＮ層１４が形成された本実施形態の半導体成長用基板１０を得ることができる。
ａ面ＧａＮ層１４が成長する際に、凸形状１２の間における凹部１３で生じた貫通転位は、横方向成長によって集約されて凸形状１２の頂点付近に集約される。したがって、ａ面ＧａＮ層１４の最表面にまで続く貫通転位（ＴＤ）の密度は小さくなる。これにより、本実施形態の半導体成長用基板１０は、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能となる。
次に、ａ面ＧａＮ層１４に生じる積層欠陥（ＢＳＦ）とその低減手法について図３および図４を用いて説明する。図３は、ａ面ＧａＮ層１４の結晶成長を示すＴＥＭ像であり、図３（ａ）は成長初期における島状結晶を示し、図３（ｂ）は成長後のａ面ＧａＮ層１４を平坦化した表面状態を示している。
図３（ａ）に示すように、ｒ面サファイア基板１１の主面上にａ面ＧａＮ層１４を結晶成長させると、成長の初期段階において成長核である島状結晶が主面上に複数生じる。島状結晶はＧａＮからなる単結晶であり、（０００-１）面、（１-１００）面、（１-１０１）面をファセットとして結晶サイズが大きくなっていくことが知られている。ａ面ＧａＮ層１４の結晶成長を継続すると、複数の島状結晶が結合して大きなサイズの単結晶が得られる。
しかし、ＧａＮの結晶成長においては、（０００-１）面、（１-１００）面、（１-１０１）面等のファセット毎に結晶成長の速度が異なることが知られており、さらに-ｃ面である（０００-１）面は、窒素極性となっている。これらによって-ｃ面でのファセット成長と、（１-１０１）面でのファセット成長とが結合する際に、ａ面ＧａＮ層１４中には図３（ｂ）に示したような積層欠陥（ＢＳＦ）が無数に生じてしまう。
図４は、ａ軸に沿って形成した凸形状１２と凹部１３からのａ面ＧａＮ層１４の成長初期段階の様子を模式的に示す図であり、図４（ａ）は模式平面図であり、図４（ｂ）は模式断面図である。図５は、ｃ’方向に沿って形成した凸形状１２と凹部１３からのａ面ＧａＮ層１４の成長初期段階の様子を模式的に示す図であり、図５（ａ）は模式平面図であり、図５（ｂ）は模式断面図である。図中に示した矢印は、ａ面ＧａＮ層１４の成長初期段階において主面上に生じる成長核である島状結晶の-ｃ面の位置を示している。
図４（ａ）（ｂ）に示したように、ａ軸に沿って凸形状１２を形成すると、複数の島状結晶の-ｃ面はａ軸に沿って配向するため、凹部１３内の-ｃ面が凸形状１２に沿って一直線に集約されて結晶成長が進行する。これにより、ａ面ＧａＮ層１４中において-ｃ面に起因する積層欠陥（ＢＳＦ）を低減することができる。
それに対して図５（ａ）（ｂ）に示したように、ｃ’方向に沿って凸形状１２を成長した場合には、複数の島状結晶が生じると各島状結晶にそれぞれ-ｃ面が生じ、凹部１３内に複数の-ｃ面を有する状態で結晶成長が進行する。その結果、-ｃ面に起因する積層欠陥（ＢＳＦ）が多数残留したままａ面ＧａＮ層１４が形成されてしまう。
上述したように本実施形態の半導体成長用基板１０では、凸形状１２がｒ面サファイア基板１１のｒ軸およびｃ軸に垂直なａ軸方向に沿って形成されていることで、積層欠陥を抑制して高品質なａ面ＧａＮ層１４を得ることができる。
（第２実施形態）
次に、本発明の第２実施形態について図６を用いて説明する。図６は、本実施形態における凸形状１２の構造を模式的に示す部分拡大断面図であり、図６（ａ）は頂部断面が半円形状の例を示し、図６（ｂ）は頂部に稜線部が形成された例を示している。図６（ａ）に示した例では、ｒ面サファイア基板１１の主面から側壁面部１２ａが立ち上がって形成されており、側壁面部１２ａの上方には曲面部１２ｂが形成されている。側壁面部１２ａは主面に対して垂直に形成されていることが好ましいが、主面に対して傾斜する面として形成されていてもよい。また、曲面部１２ｂは断面が半円形状に形成された曲面であり、側壁面部１２ａの幅と直径が同程度の曲率で形成されている。曲面部１２ｂの最上部は、凸形状１２の頂部１２ｃとなっている。
図６（ｂ）に示した例でも、ｒ面サファイア基板１１の主面から側壁面部１２ａが立ち上がって形成されており、側壁面部１２ａの上方には曲面部１２ｂが形成されている。曲面部１２ｂは凸形状の幅Ｄとは直径が異なる曲率で形成された曲面であり、凸形状１２の頂部１２ｃは２つの曲面部１２ｂが交わってｃ軸に沿った稜線部を構成している。
側壁面部１２ａがｒ面サファイア基板１１の主面に対して略垂直であるため、ａ面ＧａＮ層１４を結晶成長させる際には側壁面部１２ａの表面からは結晶成長しない。また、側壁面部１２ａよりも上方には曲面部１２ｂが形成されており、曲面部１２ｂが所定の曲率をもって形成されているため、サファイアにおける特定の結晶面方位が露出しない。これにより、曲面部１２ｂの表面からもａ面ＧａＮ層１４は結晶成長しにくくなる。したがって、ａ面ＧａＮ層１４は、凹部１３における主面から結晶成長する。特に、図６（ｂ）に示し凸形状１２の頂部１２ｃに稜線部が構成されている例では、頂部１２ｃの周辺においてもサファイアのｒ面が露出せず、頂部１２ｃからのａ面ＧａＮ層１４の結晶成長を効果的に抑制することができる。
凸形状１２の間隔Ｓは、狭すぎるとａ面ＧａＮ層１４の結晶成長時に原料供給が阻害されて良好に結晶成長を行うことが困難になり、広すぎると結晶成長が開始する主面の面積が大きくなるため貫通転位や欠陥が発生する領域が多くなる。したがって間隔Ｓは、２００ｎｍ以上５００ｎｍ以下の範囲が好ましく、３００ｎｍ以上４００ｎｍ以下の範囲であることがより好ましい。
凸形状１２の高さＨは、低すぎると図１２に示したように横方向成長でも側壁面部１２ａに到達せず欠陥を低減できず、高すぎるとａ面ＧａＮ層１４の結晶成長時に原料供給が阻害されて良好に結晶成長を行うことが困難になる。したがって高さＨは、５００ｎｍ以上１２００ｎｍ以下の範囲が好ましく、７００ｎｍ以上１０００ｎｍ未満の範囲であることがより好ましい。
凸形状１２の幅Ｄは、大きすぎると横方向成長でａ面ＧａＮ層１４が凸形状１２全体を埋めて成長するまでの厚さが必要になるため好ましくなく、小さすぎる凸形状１２の上方でのａ面ＧａＮ層１４の横方向成長が継続されず、欠陥の低減が不十分になるため好ましくない。したがって幅Ｄは、３００ｎｍ以上１２００ｎｍ以下の範囲が好ましく、５００ｎｍ以上１０００ｎｍ未満の範囲であることがより好ましい。
凸形状１２のアスペクト比Ｈ／Ｄは、ａ面ＧａＮ層１４の横方向成長で貫通転位や欠陥を側壁面部１２ａに到達させるために１以上が必要であるが、大きすぎるとａ面ＧａＮ層１４の結晶成長時に原料供給が阻害されて良好に結晶成長を行うことが困難になる。したがってアスペクト比Ｈ／Ｄは、１以上４以下の範囲が好ましく、１以上２以下の範囲であることがより好ましい。
本実施形態の半導体成長用基板１０でも、凸形状１２がｒ面サファイア基板１１のｒ軸およびｃ軸に垂直なａ軸方向に沿って形成されていることで、積層欠陥を抑制して高品質なａ面ＧａＮ層１４を得ることができる。
（第３実施形態）
次に、本発明の第３実施形態について図７を用いて説明する。図７は本実施形態の半導体装置であるＬＥＤを示す模式断面図である。図７に示すようにＬＥＤ１００は、ｒ面サファイア基板１１、ナノサイズの凸形状１２、ａ面ＧａＮ層１４、活性層１６、ｐ型半導体層１７、ｎ側電極１８、ｐ側電極１９を有している。
第１実施形態と同様に、ｒ面サファイア基板１１を用意し、ナノサイズの凸形状１２を形成し、ＭＯＣＶＤ法でａ面ＧａＮ層１４をエピタキシャル成長する。続いて、ＭＯＣＶＤ法で活性層１６、ｐ型半導体層１７を順次成長して半導体基板を得る。
次に、フォトリソグラフィーとエッチングによりｐ型半導体層１７と活性層１６の一部を除去して ａ面ＧａＮ層１４の一部を露出させる。次に、ａ面ＧａＮ層１４とｐ型半導体層１７の露出面に蒸着等により電極材料を形成し、ダイシングして個別チップ化することでＬＥＤを得る。
活性層１６は、 ａ面ＧａＮ層１４上にエピタキシャル成長され、ａ面を主面とする半導体層であり、層内で電子と正孔が発光再結合することでＬＥＤ１００が発光する。活性層１６は、ａ面ＧａＮ層１４とｐ型半導体層１７よりもバンドギャップが小さい材料で構成されており、例えばＩｎＧａＮ、ＡｌＩｎＧａＮなどが挙げられる。活性層１６は意図的に不純物を含まないノンドープとしてもよく、ｎ型不純物を含むｎ型やｐ型不純物を含むｐ型としてもよい。活性層１６は、ａ面を主面とする半導体層なので、厚膜化してもピエゾ電界による電子と正孔の空間的な分離は生じにくく、電流密度を高くしても効率的に電子と正孔が発光再結合できる。
ｐ型半導体層１７は、活性層１６上にエピタキシャル成長され、ａ面を主面とする半導体層であり、ｐ側電極１９から正孔が注入されて活性層１６に正孔を供給する層である。
ここでは ａ面ＧａＮ層１４、ｐ型半導体層１７をそれぞれ単層で説明したが、それぞれ材料や組成の異なる複数の層を含んでいるとしてもよく、例えば、ａ面ＧａＮ層１４とｐ型半導体層１７にクラッド層、コンタクト層、電流拡散層、電子ブロック層、導波路層などを含めてもよい。また、活性層１６も単層で説明したが、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）などの複数層で構成してもよい。
本実施の形態でも、凸形状１２はｒ面サファイア基板１１のｒ軸およびｃ軸に垂直なａ軸方向に沿って形成されている。したがって、第１実施形態で述べたように積層欠陥を抑制して高品質なａ面ＧａＮ層１４が得られ、欠陥密度が低減されたａ面ＧａＮ層１４上に成長された活性層１６、ｐ型半導体層１７も結晶性と表面平坦性が良好となる。これにより、活性層１６、ｐ型半導体層１７の特性も良好になり、ＬＥＤの外部量子効率の向上などが見込まれる。
本発明の半導体装置であるＬＥＤは、上述したようにピエゾ電界によるドループが少なく、且つａ面内での異方性が小さく良好な結晶品質であることから高輝度化を実現できるので、車両用灯具などの灯具に用いることでチップ数の低減や高出力化を図ることが可能となる。また、半導体装置はＬＥＤに限定されず、半導体レーザであってもよく、二次元電子ガスを発生させる機能層を有する高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の他の用途であってもよい。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
１００…ＬＥＤ
１０…半導体成長用基板
１１…ｒ面サファイア基板
１２…凸形状
１２ａ…側壁面部
１２ｂ…曲面部
１２ｃ…頂部
１３…凹部
１４…ａ面ＧａＮ層
１５…バッファ層
１６…活性層
１７…ｐ型半導体層
１８…ｎ側電極
１９…ｐ側電極

Claims (7)

  1. サファイアのｒ面を主面とし、前記主面にナノサイズの凸形状が複数形成されており、
    前記凸形状は前記サファイアのｒ軸およびｃ軸に垂直なａ軸方向に沿って形成され、前記主面から垂直に立ち上がって形成された側壁面部と、前記側壁面部より上方に形成された曲面部とを有することを特徴とする半導体成長用基板。
  2. 請求項１に記載の半導体成長用基板であって、
    前記凸形状の間隔Ｓが２００ｎｍ以上５００ｎｍ以下の範囲であることを特徴とする半導体成長用基板。
  3. 請求項１または２に記載の半導体成長用基板であって、
    前記凸形状の高さＨは、５００ｎｍ以上１２００ｎｍ以下の範囲であることを特徴とする半導体成長用基板。
  4. 請求項１から３の何れか一つに記載の半導体成長用基板であって、
    前記曲面部は、前記凸形状の幅Ｄとは直径が異なる曲率で形成されており、
    前記凸形状の頂部には２つの前記曲面部が交わる稜線部が形成されていることを特徴とする半導体成長用基板。
  5. 請求項１から４の何れか一つに記載の半導体成長用基板を用い、
    前記半導体成長用基板上に機能層を備えることを特徴とする半導体素子。
  6. 請求項１から４の何れか一つに記載の半導体成長用基板を用い、
    前記半導体成長用基板上に活性層を備えることを特徴とする半導体発光素子。
  7. ｒ面を主面とするサファイア上に、前記サファイアのｒ軸およびｃ軸に垂直なａ軸方向に沿って凸形状を複数形成する工程と、
    前記主面上に窒化物半導体層を成長する工程と、を備え、
    前記凸形状は、前記主面から垂直に立ち上がって形成された側壁面部と、前記側壁面部より上方に形成された曲面部とを有することを特徴とする半導体素子製造方法。
JP2019114576A 2019-06-20 2019-06-20 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 Active JP7284648B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019114576A JP7284648B2 (ja) 2019-06-20 2019-06-20 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
PCT/JP2020/023827 WO2020256028A1 (ja) 2019-06-20 2020-06-17 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019114576A JP7284648B2 (ja) 2019-06-20 2019-06-20 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Publications (2)

Publication Number Publication Date
JP2021001089A JP2021001089A (ja) 2021-01-07
JP7284648B2 true JP7284648B2 (ja) 2023-05-31

Family

ID=73994824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019114576A Active JP7284648B2 (ja) 2019-06-20 2019-06-20 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Country Status (2)

Country Link
JP (1) JP7284648B2 (ja)
WO (1) WO2020256028A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023846A1 (ja) 2008-08-25 2010-03-04 国立大学法人山口大学 半導体基板及びその製造方法
JP2016111354A (ja) 2014-11-26 2016-06-20 旭化成イーマテリアルズ株式会社 Ｌｅｄ用半導体テンプレート基板、及び、それを用いたｌｅｄ素子

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019235459A1 (ja) * 2018-06-05 2019-12-12 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010023846A1 (ja) 2008-08-25 2010-03-04 国立大学法人山口大学 半導体基板及びその製造方法
JP2016111354A (ja) 2014-11-26 2016-06-20 旭化成イーマテリアルズ株式会社 Ｌｅｄ用半導体テンプレート基板、及び、それを用いたｌｅｄ素子

Also Published As

Publication number Publication date
JP2021001089A (ja) 2021-01-07
WO2020256028A1 (ja) 2020-12-24

Similar Documents

Publication Publication Date Title
US6858081B2 (en) Selective growth method, and semiconductor light emitting device and fabrication method thereof
JP4696285B2 (ja) Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
JP4903189B2 (ja) 半極性窒化物単結晶薄膜の成長方法及びこれを用いた窒化物半導体発光素子の製造方法
JP3899936B2 (ja) 半導体発光素子及びその製造方法
JP2001181096A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2002184707A (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002313742A (ja) 窒化物半導体の気相成長方法及び窒化物半導体素子
JP2008118049A (ja) ＧａＮ系半導体発光素子
US9515146B2 (en) Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer
JP2010177552A (ja) 極性面を有する窒化物半導体成長基板
JP3696003B2 (ja) 窒化物系半導体層の形成方法
JP5557180B2 (ja) 半導体発光素子の製造方法
JP2009141085A (ja) 窒化物半導体素子
JP7305428B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP4051892B2 (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP7053209B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子及び半導体成長用基板の製造方法
JP2005142415A (ja) ＧａＮ系ＩＩＩ−Ｖ族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法
JP7284648B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
WO2019235459A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2001345281A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2009231609A (ja) 半導体発光素子の製造方法
JP4924498B2 (ja) 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法
JP7350477B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
JP2008118048A (ja) ＧａＮ系半導体発光素子
JP2009027022A (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230519

R150 Certificate of patent or registration of utility model

Ref document number: 7284648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150