JP2013136512A - Iii−n基板製造方法 - Google Patents

Iii−n基板製造方法 Download PDF

Info

Publication number
JP2013136512A
JP2013136512A JP2013027620A JP2013027620A JP2013136512A JP 2013136512 A JP2013136512 A JP 2013136512A JP 2013027620 A JP2013027620 A JP 2013027620A JP 2013027620 A JP2013027620 A JP 2013027620A JP 2013136512 A JP2013136512 A JP 2013136512A
Authority
JP
Japan
Prior art keywords
iii
substrate
film layer
growth
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013027620A
Other languages
English (en)
Other versions
JP5908853B2 (ja
Inventor
Ferdinand Scholz
ショルツ、フェルディナンド
Peter Brueckner
ブルックナー、ペーター
Frank Habel
ハベル、フランク
Matthias Peter
ペーター、マチアス
Klaus Koehler
ケルナー、クラウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Freiberger Compound Materials GmbH
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Freiberger Compound Materials GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH, Freiberger Compound Materials GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2013136512A publication Critical patent/JP2013136512A/ja
Application granted granted Critical
Publication of JP5908853B2 publication Critical patent/JP5908853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/915Separating from substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

【課題】(0001)面を有し、表面モルフォロジーの改善されたIII−N厚膜層からなるIII−N基板を提供する。
【解決手段】III−N基板(IIIは、元素周期表のIII族元素のうち少なくとも1つの元素を表す)を製造するIII−N基板製造方法において、少なくとも40μmの厚さを有するIII−N厚膜層を、予め定められたN/III比および予め定められたリアクタ圧力でエピタキシャル成長させて、基板上に堆積させる工程を含み、前記III−N厚膜層のエピタキシャル成長工程の最終段階では、前記N/III比および/または前記リアクタ内の圧力それぞれを、前記予め定められたN/III比および/または前記予め定められたリアクタ圧力より、低下させることを特徴とするIII−N基板製造方法。また、前記基板は約0.1°〜1°未満の結晶の配向方位差を有することにより、表面モルフォロジーがさらに改善される。
【選択図】図3

Description

本発明は、III−N基板を作成する方法(Nは窒素であり、IIIは、元素周期表のIII族の少なくとも1つの元素、特に、Al、Ga、およびInから選択された1つまたは複数の元素である(以下、簡単にIII−Nと表す))、ならびに、表面モルフォロジーが改善されたIII−N基板に関する。詳しくは、III−N材料は、結晶質、特に単結晶質のものである。
III−N材料体系は、今日の半導体材料において重要な役割を果たしている。その体系は、多くの重要な光電子装置や電子装置に使用されている。これらの装置は、適切な基板結晶上にエピタキシャル成長させた半導体層構造を基礎とするものである。エピタキシャル成長は、通常、ホモエピタキシーが行われる場合、すなわち層が同じ組成の基板上に生成される場合に、最良の結果をもたらす。このように、ホモエピタキシーにより成長させるためにはIII−N基板を用いるのが望ましい。しかしながら、そのようなIII−N基板は、製造するのに大きな課題があるので、ほとんど市販されていない(非特許文献1)。
III−N基板を提供する1つの可能性として、III−N層を厚く堆積させることが考えられる。ハイドライド気相成長法(HVPE)を用いたGaN厚膜層のヘテロエピタキシャル成長は、近年、多数の研究グループによって開発されてきた(非特許文献2,3)。これらの開発の目的は、サファイア(Al23)およびSiCなどの異種基板をGaNに基づく技術に置き換えることであるが、これは、そのような異種基板の使用によって装置性能が制限されるからである。これらの制限の主な理由は、格子定数と熱膨脹係数の不整合を伴う異種基板上のヘテロエピタキシーに起因する高い欠陥密度である。厚膜層となるように成長させる場合、その成長を異種基板上で直接始めるよりも、異種基板上に成長させたIII−N薄膜層上で始めるほうが、良好な結果を得ることができる(非特許文献4)。文献および以下の説明において、少なくとも1つの異種基板と少なくとも1つのIII−N薄膜層を含むこの組み合わせをテンプレートと呼ぶ。
HVPEによって成長させたテンプレートを使用して、電子装置および光電子装置、特にGaNレーザーダイオード(非特許文献5,6)、ならびにUVスペクトル領域で発光
する発光ダイオード(LED)(非特許文献7)が作成されてきた。しかしながら、これらのテンプレートには依然として多くの問題がある。これらのテンプレートは、通常、強く反り返りやすく、クラックを形成しやすい傾向がある。これら二つの悪影響は、GaNと異種基板(通常はサファイア)との熱膨張の差異によるものである。さらに、HVPE法によって成長させたGaN層は、通常、表面が粗く、さらなるエピタキシャル成長のテンプレートとして使用可能となる前に、さらなる研磨工程を必要とする(非特許文献8)。
クラックが形成される可能性は、異種基板の選択に加えて、それぞれHVPE成長に使用される異種基板と層またはテンプレートの間に形成された核形成層または緩衝層に強く依存する。典型的には、1.5μmの厚膜層GaNテンプレートが使用される。このテンプレートは、2インチのサファイアウェハ上に有機金属気相成長法(MOVPE)によって生成されたものである。クラックの無いより厚膜層のHVPE成長が可能となるのは、従来のGaN核形成層の代わりに、低温で成長させたAlN核形成層(非特許文献9)が、テンプレートを作成するためMOVPEプロセスに使用された場合(非特許文献10)である。
明らかに、室温における核形成層の結果として得られるより高い圧縮歪みは、この改善に関与している。なぜなら、約1000℃の典型的なHVPE成長温度における正味の引張歪みが低減または排除されるからである。(例えば、選択的に成長させたGaNストライプのように)パターニングされたテンプレート上に、クラックの無いさらに厚膜層を成長させることが可能である(非特許文献11)。
初期の研究(非特許文献12)では、HVPE成長させたGaN層のモルフォロジーにおける顕著な違いが観察された。これらの違いは、明らかにテンプレートの選択に関係があった。標準的な特性決定方法(光学顕微鏡法、X線回折、フォトルミネセンス分光法、原子/走査力顕微鏡)によって評価された他の層特性では、著しい違いは明らかにならなかった。したがって、以下においては、初期の調査では徹底的に研究されなかったテンプレート特性に注目した。
ごく最近になって、いくつかのグループにより、MOVPE成長させたGaN薄膜層(非特許文献13−15)またはAlN層(非特許文献16)の表面モルフォロジーが、わずかなミスカット(約0.3°のミスカット角度)を有するサファイアウェハを使用することによって改善されることが報告された。そのような挙動は、窒素の代わりにV族元素がヒ素および/またはリンである、III族ヒ化物およびリン化物のMOVPE(非特許文献17、18)およびHVPE(非特許文献19−21)から分かる。しかしながら、これらの化合物については、最適なミスカット角度は数度であり、2°が標準値である。
そのような大きなミスカット角度は、III−N成長には有利ではなく(非特許文献22、23)、むしろ不利であってより質の悪いモルフォロジーがもたらされる(非特許文献24)。おそらく、III−Nエピタキシャル成長における最適なミスカット角度が、特にサファイア上で、相対的に小さいものであるため、基板ミスカットの有利な効果が長年見落とされてきたものと考えられる。
パターニングされた基板の使用によってIII−Nウェハの特性を改善する従来の方策は、以下のように要約することができる。
Parillaud(非特許文献25)は、テンプレート上のHVPE成長を研究しているが、2°〜6°の範囲の中で基板の比較的大きなミスカット角度を使用していた。Ban(特許文献1)は、III−N基板およびIII−N層から成るGaNベースのウェハを開示しており、III−N基板の表面は1°〜10°の間のミスカットを有する。Flynn(特許文献2)もまた、VPEによるホモエピタキシャル成長を開示しており、基板ミスカットの可能性は検討されているが、特に重要であるとは考えられていない。双方の場合において、III−NウェハまたはIII−N基板の利用可能性を必須のものとするホモエピタキシャル成長だけが検討されている。これらの方法は、異種基板上のヘテロエピタキシャル成長に適しておらず、また、典型的な異種基板上にIII−Nウェハを作成することにも適していない。
Kitaoka(特許文献3)は、基板とIII−N層とを含むIII−N基板を開示している。別個のプロセス工程における基板上のIII−N薄膜層には、傾斜表面を得るために斜角が付けられている。対照的に、出発基板はミスカットを有していない。したがって、傾斜表面を得るため、高価な追加のプロセス工程が必要となる。次に、この傾斜したIII−N表面を液相エピタキシー(LPE)によって全面成長させる。
Kainosho(特許文献4)は、ペロブスカイト基板上にGaNベースの半導体を成長させることを開示している。ペロブスカイト基板の(011)結晶表面に対して1°〜4°のミスカットが選択されている。この方法は、サファイアまたは炭化シリコンなどのIII−N成長のための典型的な異種基板を使用することには関連していないが、それは、これらの物理的特性および利用可能性がIII−N層の成長に特に適しているためである。
Morishima(特許文献5)は、ハロゲンを含むガスを用いたテンプレートの必要な追加の反応性イオンエッチング工程と共に、0.5°未満のミスカットを有するシリコン・オン・サファイア基板上でのIII−N層の成長について開示している。この工程は、後に続くIII−N成長のため、テンプレートの「鏡のように平滑な」表面を設けるのに必要である。
Matsuoka(特許文献6)は、8°〜20°の範囲でc軸の周りで(0110)面を回転させて、サファイア基板を成長させることを開示している。Morita(特許文献7)は、任意にミスカットを有してもよいが、c面に垂直な表面を有するIII−N基板を開示している。したがって、これらの2つの方法は、M面またはA面表面を有するが、C面表面を有さないIII−Nウェハの作成にのみ適している。
Summerfelt(特許文献8)は、1°〜10°のミスカットを有するセラミック異種基板上に、SiC、AlN、またはGaNなどの半導体をヘテロエピタキシャル成長させることを開示している。ここで、半導体層をエピタキシャル成長させる前に、少なくとも1200℃の温度で少なくとも1時間のアニーリング工程、ならびに異種基板上へのセラミック緩衝層の成長が必要である。開示された実施形態によれば、これらの手段によって、半導体層の成長が開始する前に、緩衝層が高い表面品質を有することが確保される。緩衝層および半導体層は両方ともCVDによって成長する。実施形態では、c軸に対して5°のミスカット(または「オフ角」)が選択され、成長したSiC層は厚さ0.3μmであった。
米国特許第6,734,530号 米国特許第6,447,604号 米国特許公開公報US2004/0144300A1 日本特許公開公報JP2002−274997A 日本特許公開公報JP2003−347226A 米国特許第6586819号、EP01119516に対応 米国特許第6501154号 米国特許第3083812号、EP94101374に対応
I.Grzegory and S.Porowski、in Gallium Nitride and Related Semiconductors,1999,INSPEC,B1.1,359−366 S.S.Park,I.Park,and S.H.Choh,Jpn.J.Appl.Phys.39,L1141(2000) X.Xu,R.P.Vaudo,C.Loria,A.Salant,G.R.Brandes,and J.Chaudhuri,J.Cryst.Growth 246,223(2002) T.Paskova et al.,phys.stat.sol.(a),1999,176,415−419 S.Nagahama,T.Yanamoto,M.Sano,and T.Mukai,Jpn.J.Appl.Phys.40,3075(2001) M.Kuramoto,C.Sasaoka,Y.Hisanaga,A.Kimura,A.Yamaguchi,H.Sunakawa,N.Kuroda,M.Nido,A.Usui,and M.Mizuta,Jpn.J.Appl.Phys.38,L184(1999) X.A.Cao,S.F.LeBoeuf,M.P.DEvelyn,S.D.Arthur,J.Kretchmer,C.H.Yan,and Z.H.Yang,Appl.Phys.Lett.84,4313(2004) S.S:Park et al.,supra;およびL.Liu and J.H.Edgar,Mat.Sci.Engin.R 37,61(2002) B.Kuhn and F.Scholz,phys.stat.sol.(a)188,629(2001) F.Habel,P.Bruckner,and F.Scholz,J.Cryst.Growth 272,515(2004) P.Bruckner,F.Habel,and F.Sholz(2005),Contribution to ICNS 6,Bremen,Germany,August 2005 F.Habel,P.Bruckner,J.Tsay,W.Liu,F.Scholz,D.Schmitz,and M.Heuken,phys.stat.sol.(c)2,2049(2005) T.Yuasa,Y.Ueta,Y.Tsuda,A.Ogawa,M.Taneya,and K.Takao,Jpn.J.Appl.Phys.38,L703(1999) D.Lu,D.I.Florescu,D.S.Lee,V.Merai,J.C.Ramer,A.Parekh,and E.A.Armour,J.Cryst.Growth 272,353(2004) Y.N.Drozdov,N.V.Vostokov,D.M.Gaponova,V.M.Daniltsev,M.N.Drozdov,O.I.Khrykin,A.S.Filimonov,and V.I.Shashkin,Semiconductors 39,1(2005) Q.Paduano and D.Weyburne,Jpn.J.Appl.Phys.44,L150(2005) R.Sasaki,J.Cryst.Growth 160,27(1996) M.Razeghi and J.P.Duchemin,J.Cryst.Growth 64,76(1983) M.J.McCollum and G.E.Stillman,High purity InP grown by hydride vapor phase epitaxy(Academic Press,Boston,1990),vol.31 of Semiconductors and Semimetals,chap.2,p.37 H.Haspeklo,Ph.D.Thesis,Universitat Stuttgart(1984) J.V.DiLorenzo,J.Cryst.Growth 17,189(1972) O.Parillaud,V.Wagner,H.Buhlmann,F.Lelarge,and M.Ilegems,MRS Internet J.Nitride Semicond.Res.5S1,W3.13(2000) B.Pecz,M.A.di Forte−Poisson,F.Huet,G.Radnoczi,L.Toth,V.Papaioannou,and J.Stoemenos,J.Appl.Phys.86,6059(1999) K.Hiramatsu,H.Amano,I.Akasaki,H.Kato,N.Koide,and K.Manabe,J.Cryst.Growth 107,509(1991) MRS Internet Journal of Nitride Semiconductor Research,Vol.5S1,Art.W3.13(2000)
本発明の目的は、(0001)面またはC面表面を有して成長し、改善された表面特性を示すことが可能なIII−N厚膜層であって、さらなるエピタキシャル成長工程の基板として特に適したものを提供することにある。
本発明の態様に係るIII−N基板製造方法は、III−N基板(IIIは、元素周期表のIII族元素のうち少なくとも1つの元素を表す)を製造するIII−N基板製造方法において、異種基板およびIII−N薄膜層を含むテンプレートのIII−N薄膜層上に、少なくとも40μmの厚さを有するIII−N層を堆積させ、前記異種基板が、前記III−N層を堆積させる表面が隣接する結晶格子面に対して、意図的に設けられた僅かな配向方位差を有することを特徴とする。
この態様において、ミスカットを有する異種基板上に成長させたテンプレートは、III−N厚膜層を堆積させるための基礎的な役割を果たしている。この態様では、III−N薄膜層の堆積によって、正確な配向を有しミスカットを有さない異種基板上にテンプレートを作成する。これにより、薄膜層に平滑な表面モルフォロジーを得ることができる。さらに、テンプレート(このテンプレートは良質なものであることが予想される)の平滑な表面上に膜を成長させることによって、高密度の六角錐によって覆われることが多い微視的に粗い表面を有する厚膜層を得ることができる。この発明によれば、驚くべきことに、エピタキシャル成長が、その表面上に隣接する結晶格子面に対してわずかなミスカットを有する異種基板を備えたテンプレート上で行われ、かつ第一III−N薄膜層がその上に堆積されたとき、少なくとも40μmの厚さのIII−N厚膜層が、初期の第一III−N層に、高温アニーリング(例えば、少なくとも1200℃で少なくとも1時間)および/またはエッチングもしくは研磨などの追加工程を施さなくても、非常に平滑な表面モルフォロジーを有していた。
この態様では、所望の厚膜層よりも薄い第一III−N薄膜層は、わずかなミスカットを有する異種基板上に堆積される。したがって、本発明による方法の場合、III−N基板は必ずしも必要ではない。このテンプレート上に、厚いAlxGa(1-x)Nを直接、あるいはさらに中間層を介して成長させることができる。したがって、表面にさらなる処理をする必要がない。特に、ハロゲンを含むガスによるエッチング工程を省くことができる。厚さが少なくとも40μm、好ましくは少なくとも50μm、特に少なくとも100μmのIII−N厚膜層が有する表面特性は、特に、2°未満、その中でも特に1°未満であって、0.1°を超える意図的なミスカットを形成した場合で、さらに、III−N厚膜層を、MOVPEによって成長させたサファイア−III−Nテンプレート上にHVPEによって成長させた場合に、非常に改善されたものとなる。サファイア基板は、結晶質であるのが好ましく、単結晶質であるのが特に好ましい。
さらに別の態様に係るIII−N基板製造方法では、少なくとも1つの工程において、少なくとも40μmの厚さを有するIII−N厚膜層を、予め定められたN/III比および予め定められたリアクタ圧力でエピタキシャル成長させて、基板上に堆積させる工程を含み、前記III−N厚膜層のエピタキシャル成長工程の最終段階では、前記N/III比および/または前記リアクタ内の圧力それぞれを、前記予め定められたN/III比および/または前記予め定められたリアクタ圧力より、低下させることを特徴とする。成長プロセスのそのような最終段階においても、III−N材料は依然として、異なる条件下で成長するものとする。この態様では、N/III比を、成長プロセスの前に規定されたN/III比の好ましくは少なくとも25%、より好ましくは約50%〜約5%、その中でも特に約7.5%〜25%の範囲(例えば約10%)に低下させ、かつ/または、リアクタ内の成長圧力を、成長プロセスの前の規定された圧力の好ましくは少なくとも20%、より好ましくは25%〜65%、その中でも特に約45%〜55%の範囲(例えば約50%)に低下させる。
驚くべきことに、N/III比および/またはリアクタ圧力がエピタキシャル成長プロセスの最終段階において低下している場合、表面モルフォロジーを顕著に改善できることが実証されている。これは、上述のミスカットを有さない正確な基板を使用したときにも同様の結果が得られる。本発明の構成上の利点として異種基板の材料が特に重要となるので、その基板は、サファイア(Al23)、SiC、GaAs、Li(Al;Ga)Ox(0≦x≦3、特にx=2)などのような異種基板、または他の異種基板、あるいはそのような異種基板とIII−N薄膜層とを含むテンプレートであることが好ましい。同様に、本発明に係るこの態様のように、成長工程の最終段階において、成長パラメータを修正しつつHVPE成長させることにより、本来のIII−N基板またはテンプレート上におけるホモエピタキシャル成長させた場合の表面モルフォロジーをも改善することができる。この態様によって表面モルフォロジーを改善する場合には、特に、III−N厚膜層の成長をHVPEにより行い、N/III比および/またはHVPEリアクタ内の成長圧力を、III−N厚膜層の成長プロセスの最後の60分間、好ましくは最後の30分間、その中でも特に最後の10分間に低下させることが望ましい。
この態様において、表面品質を、異種基板が上述の配向方位差(ミスカット)を有する場合に、さらに改善することができる。
また、III−N厚膜層製造方法として、エピタキシャル成長によりIII−N厚膜層(IIIは、元素周期表のIII族元素のうち少なくとも1つの元素を表す)を製造するIII−N厚膜層製造方法において、前記III−N厚膜層は、40μm以上の厚さであり、0.1°〜2°の配向方位差を有する異種基板上に堆積されるようにしてもよい。
この場合、エピタキシャル成長は、異種基板としてのサファイア上に、ハイドライド気相成長法(HVPE)によって行われる。それによって、基板のミスカットは明確に規定される。サファイア基板は、結晶質であるのが好ましく、単結晶質であるのがより好ましい。2°を超えるより大きなミスカット角度を備えた異種基板の場合に比べ、0.1°〜1°未満、特に0.1〜約0.6°の範囲のミスカット角度を備えた異種基板の場合には、驚くべきことに、表面モルフォロジーを顕著に改善することができる。
現状の技術では、ホモエピタキシャル成長が要求されるため、その成長前にIII−N厚膜層を形成しなければならない。これに対して、本発明は、異種基板、特にサファイア基板に対して有利に適用することができる。特に限定はされないが、異種基板と好ましくはHVPEにより成長させたIII−N厚膜層との間に、エピタキシャル成長、好ましくはMOVPEによって成長させたIII−N薄膜層を、テンプレートとして設けることが望ましい。なお、サファイア上へHVPEにより直接成長させることも可能である。
したがって、本発明は、上記した各態様において、HVPEによるIII−Nのエピタキシャル成長プロセスの開始および終了に関する基板上(すなわち、基板またはテンプレート上)のIII−N厚膜層の最適な成長条件を提示している。
本発明において、「配向方位差」および「ミスカット」という用語は、基板表面の斜角または傾斜を意味する。その基板表面上には、III−N厚膜層を成長させる。また、斜角または傾斜は、結晶格子の配向面に対して明確に規定された方向である。例えば、III−N層の成長が通常は(0001)面上で行われるサファイアを異種基板とした場合、成長表面は、サファイアの(0001)面に対してわずかに傾斜する。この配向方位差の向きは、自由に選択できる。例えば、通常は平坦な配向とされているA面もしくは{11−20}面に対して、または基板のM面もしくは{1−100}面に対して、自由に選択される。他の異種基板としては、他の表面が本発明によるIII−N層の成長に適している場合、前記配向面、特にシリコンの{111}、ヒ化ガリウムの{111}、またはリチウムアルミネートもしくはリチウムガレートの{001}に対して、基板表面にわずかな配向方位差を有するものが使用される。
さらに、そのような配向方位差(ミスカット)は、0.1°〜2°、好ましくは約0.1°〜1.0°未満、より好ましくは約0.1°〜約0.6°、その中でも特に約0.3°〜約0.6°とすべきである。
上記の定義では、IIIは、元素周期表のIII族の少なくとも1つの元素を表す。したがって、このIII元素は、単一の元素または元素の組み合わせとして、Al、Ga、およびInの中から選択される。よって、各一般式は、AlxGayInzNであり、0≦x≦1、0≦y≦1、0≦z≦1、かつx+y+z=1である。III−N化合物の例としては、(Al,Ga,In)Nのような四元化合物、(Al,Ga)N、(Ga,In)N、および(Al,In)Nなどの三元化合物、またはGaNもしくはAlNなどの二元化合物である。上記の括弧に例示したようなIII族の選択された元素の間で、自由な混合比率とすることができる。すなわち各要素の原子を0〜100%(例えば、(A
l,Ga)N=AlxGa1-xN、このとき0≦x≦1)とすることができる。この中で
も、(Al, Ga)NおよびGaNが特に好ましい。特定の態様に係る以下の説明は、
所定のIII−N化合物に限定されるものではなく、すべてのIII−N化合物に適用す
ることができる。さらに、第一III−N薄膜層およびIII−N厚膜層の組成は、互いに独立に選択することができる。すなわち、この組成は同じでもよく、異なってもよい。そして、上記製造工程によって作成されるIII−N層、特にMOVPE成長させるIII−N薄膜層およびHVPE成長させるIII−N厚膜層は、好ましくは結晶質、特に単結晶質である。また、サファイア基板との組み合わせに特に適しているのは、GaNまたはAlNを含む薄膜層およびGaNを含む厚膜層である。
任意に堆積させるIII−N薄膜層の厚さを約10μm以上とすることは可能であるが、通常は不要である。通常、この薄膜層の厚さは、最も大きい場合であっても5μm程度であり、典型的には、薄膜層を使用する場合、約0〜約3μmの範囲内、例えば約1μm〜約2μmである。
III−N厚膜層を含む基板を用いて、少なくとも2インチ(約5cm)、少なくとも3インチ(約7.6cm)、または少なくとも4インチ(約10cm)以上の直径を得ることができる。
本発明によれば、層表面の平均粗さが50nm以下、さらには40nm以下のIII−N層を備えた基板を形成することができる。平均粗さは、例えば、表面プロフィロメトリーまたは原子間力顕微鏡法(AFM)によって測定することができる。本発明によれば、少なくとも約40μm、好ましくは少なくとも約50μm、より好ましくは少なくとも約100μm、その中でも特に少なくとも約300μmの厚さのIII−N厚膜層に対して、その表面を良好かつ非常に滑らかなものとすることができる。III−N基板は上述の方法で得ることができる。また、初期の異種基板を除去した後には、自立III−N基板が得られる。
このようにして、上述のウェハ特性固有の組み合わせを達成することができ、限定された範囲だけではなくウェハ全体にわたって平均表面粗さを非常に小さくするとともに、(自立層が必要または望ましい場合には)所望の直径の自立III−N層を得ることがで
きる。
本発明により表面モルフォロジーを改善したIII−N層は、半導体装置を製造するためのさらなるエピタキシャル成長工程の基板として用いることができる。例えば、III−N厚膜層の表面を平滑にするための、結晶に作用する熱的、機械的、および/または化学的プロセスを、希望により自由に回避、省略することができる。当然ながら、例えば結晶に影響しない溶剤による単純な清浄または洗浄工程を、必要に応じて、いつでも使用す
ることができる。
本発明によれば、さらに、40μm以上の厚さを有するIII−N厚膜層を備えた異種基板上に半導体装置が設けられ、異種基板は、0.1°〜2°、好ましくは約0.1°〜1.0°未満、より好ましくは約0.1°〜約0.6°、その中でも特に約0.3°〜約0.6°の範囲の配向方位差(ミスカット)を有する。異種基板は、好ましくはサファイア、特に単結晶サファイアである。さらに、本発明によれば、この装置は、40μm以上の厚さを有し、上記に規定された50nm以下の平均表面粗さを有するIII−N基板を含む。
本発明による上述の半導体装置におけるIII−N厚膜層またはIII−N基板は、約100μm以上、特に約300μm以上の厚さを有する。
そして、III−N材料は、上述の組成を有しており、その中でもGaNであることが好ましく、単結晶GaNであることが特に好ましい。
本発明によれば、上述のIII−N基板または上述の装置のIII−N厚膜層の平均表面粗さを、40nm以下、さらには30nm以下とすることができる。本発明による基板または装置のさらなる特徴は、研磨またはエッチングを行うことなく、この非常に小さい表面粗さが得られることである。また、III−N薄膜層は、研磨またはエッチングを必要としない。これにより、特に、エッチングおよび/または研磨の最中にたやすく生じる処理済み表面直下の欠陥(表面下の破損)を抑制して、欠陥密度を低減することができる。
表面特性の最適化を、本発明に係る上述の方法および/または物の特徴を一または複数組み合わせることによって行うことができる。一例として、任意のIII−N薄膜層をMOVPEにより成長させ、III−N厚膜層をHVPEにより成長させることにより、リアクタチャンバ内の温度、圧力、N/III比などのプロセスパラメータを特に有利なものとすることができる。
同じMOVPEプロセス工程において並べて成長させた、2つのテンプレートの低温(Tは約20K)でのフォトルミネセンス・スペクトルを示す。 図1の各MOVPEテンプレート上にHVPE成長させた、2つの代表的なGaN厚膜層の表面の光学ノマルスキー干渉コントラストの顕微鏡画像を示しており、図2Aは、正確な配向を有するサファイア異種基板を含むテンプレート上の層を示し、図2Bは、0.3°の配向方位差(ミスカット)を有するサファイア異種基板を含むテンプレート上の層を示す。 正確な配向を備えたテンプレート(実線)上に、または0.3°の配向方位差(ミスカット)を有するテンプレート(破線)上に、HVPEによって成長されたGaN層の表面プロファイル(表面プロフィロメトリーによって測定したもの)を示す。 図2Aおよび2Bからの2つの層の低温(Tは約20K)でのフォトルミネセンス・スペクトルを示す。 異なる配向方位差角を有するサファイア異種基板上にHVPE成長させた、2つの代表的なGaN層の表面の光学ノマルスキー干渉コントラストの顕微鏡画像を示す。
以下に、添付図面を参照して、好ましい実施形態および実施例によって本発明をさらに詳細に説明する。与えられる好ましい実施形態および実施例は、単に例示のためのものであり、決して本発明の範囲を限定しないものとする。
図1は、同じMOVPEプロセス工程において並べて成長させた、2つのテンプレートの低温(Tは約20K)でのフォトルミネセンス・スペクトルを示す。実線は、正確な配向を有するサファイア異種基板上に成長させたテンプレートを示し、破線は、0.3°の配向方位差(ミスカット)を備えたサファイア異種基板上のテンプレートを示す。曲線のスペクトル形状は関連性があり、したがって、後者のサンプルの強度は2倍にシフトされている。
図2Aおよび2Bは、図1の各MOVPEテンプレート上にHVPE成長させた、2つの代表的なGaN厚膜層の表面の光学ノマルスキー干渉コントラストの顕微鏡画像を示しており、図2Aは、正確な配向を有するサファイア異種基板を含むテンプレート上の層を示し、図2Bは、0.3°の配向方位差(ミスカット)を有するサファイア異種基板を含むテンプレート上の層を示す。
図3は、正確な配向を備えたテンプレート(実線)上に、または0.3°の配向方位差(ミスカット)を有するテンプレート(破線)上に、HVPEによって成長されたGaN層の表面プロファイル(表面プロフィロメトリーによって測定したもの)を示す。
図4は、図2Aおよび2Bからの2つの層の低温(Tは約20K)でのフォトルミネセンス・スペクトルを示す。
図5は、異なる配向方位差角を有するサファイア異種基板上にHVPE成長させた、2つの代表的なGaN層の表面の光学ノマルスキー干渉コントラストの顕微鏡画像を示す。縦の列は、正確な配向(左側)、0.3°の配向方位差(中央)、および0.6°の配向方位差(右側)を備えたサファイア基板上におけるHVPE成長プロセスの結果を示す。プロセス条件は、成長持続時間全体にわたって一定に維持された(上段)か、あるいは、N/III比に関して(中段)または成長における圧力に関して(下段)成長プロセスの最終段階において変更された。
一例として、Aixtron 200/4RF−S MOVPEシステム内において、GaN薄膜層を、0.3°の配向方位差を有するサファイア異種基板上に成長させることができる。このGaN層の厚さは、例えば、2μm未満、特に1〜2μmである。このテンプレートは、MOVPEリアクタから取り出され、Aixtron LP−HVPEリアクタに装填される。そこで、厚さ数百μmのGaN厚膜層をこのテンプレート上に成長させる。HVPEプロセスは、例えば、約50%の水素と約50%の窒素を混合したものをキャリアガスとして、1040℃〜1075℃の温度、900〜100mbarの圧力、および約40のN/III比で行われる。この実施例における成長速度は約40μm/hである。わずかな配向方位差を備えた異種基板を使用することにより、HVPE成長後に大変よく改善された表面モルフォロジーが得られる。GaN厚膜層の層厚が40μm以上であっても、表面モルフォロジーは、MOVPE成長させた非常に薄い層に匹敵する。したがって、本発明のこの実施形態によって形成された層は、さらなる処理工程を何も必要とせずに、例えば、半導体装置の層の後に続くエピタキシャル成長のための基板と
して使用するのに好適である。
本発明の構成において、配向方位差を備えたサファイア異種基板上のいくつかのテンプレートを、同じHVPE成長プロセスにおいて並べて使用することにより、正確な配向を備えた従来のものと比較した。
HVPE成長プロセスはすべて、水平の石英リアクタを備えたAIXTRON single wafer HVPEシステム内で行われた。通常通り、金属のGaはHClガスによって基板に供給される。アンモニアは窒素源として使用される。Ga源は850℃で動作し、基板領域は1040〜1075℃まで加熱された。N2とH2の1:1混合物がキャリアガスとして使用された。実験は、大気圧および約40のN/III比で行われた。
HVPE成長させた層はすべて、MOVPEによって、異種基板としての2インチのサファイアウェハ上に成長させたGaNテンプレート上に、堆積させた。分割により異なるテンプレートから作成した4分の1のテンプレートを4つ装填することによって、4つ以下の異なるテンプレートを並行して使用することができた。発明者らの典型的な成長条件下では、約40μm/hの成長速度が得られた。40〜140μmの厚さを備えたHVPE成長によって作成したテンプレートおよび厚膜層を、光学顕微鏡法、高分解能x線回折(HRXRD)、低温フォトルミネセンス(PL)、および表面プロフィロメトリーなどの標準的な方法により評価した。
これらの測定により、テンプレートの層特性が配向方位差を除いて非常に類似していることが明らかになった。多重ウェハMOVPEリアクタ上に同時に成長させた2つのテンプレートの低温PLスペクトルは、図1に典型的に示される。2つのテンプレートは、それらの表面品質においてわずかに異なっているのみであり、それによって、上述の結果が示される。特に、層の歪み、またはPLスペクトルもしくはHRXRDのロッキング曲線の線幅において、違いは見られなかった。これらのウェハ上のGaN層は、その上に成長させたサファイア基板と同じ配向方位差を有していた。MOVPE成長させたGaN薄膜層のサファイア基板に対する最大傾斜は、約200arcsecであることが分かった。したがって、驚くべきことに、III−N薄膜層における表面特性およびその他の特性は、正確な配向とわずかな配向方位差との間で違いを示さなかったと言うことができる。
HVPEプロセスの直前に、標準的な溶剤中でテンプレートを洗浄して、ほこり、粒子、およびウェハの取扱いに起因するさらなる汚染物質を除去した。表面モルフォロジーと貯蔵時間(MOVPE成長させてからテンプレートをHVPE成長のために使用するまでの時間)とには、その貯蔵時間がわずか数時間から数ヶ月までの期間内で、相関関係が見られなかった。
したがって、表面の酸化、または他の要因による著しい影響を、確実に除外することができる。
一方、わずかな配向方位差が優れた表面モルフォロジーの獲得に起因するという明確な兆候が見出された。配向方位差を有するテンプレート上にHVPE成長させた厚膜層は、100μmの厚さおよび上述の鏡状の表面モルフォロジー(図2)の場合であっても、最先端技術のMOVPEによって成長させた非常に薄い膜と同等にみなすことができる。その一方、通常の高い角錐形状の正確な配向を備えたテンプレート上にHVPE成長させた厚膜層は、HVPEによって従来どおりに成長させた、通常見られる厚膜層と同様に形成される。正確な配向におけるより高い粗度は、表面プロフィロメトリーによっても明らかにされ、それによって粗度を定量化することができる(図3)。
エピタキシャル成長は、わずかな配向方位差を有する基板上における表面段差によって生じるステップフローによって制御されるものと仮定される[W.K.Burton,N.Cabrera,and F.C.Frank,Phil.Trans.A 243,299(1951)]。0.3°の配向方位差の場合、これらの段差は約50nmの平均距離を有する。これは、明らかに、表面に吸着されたGa原子の拡散距離よりも小さい(典型的には、高いN/III比およびN原子の容易な脱着により、III族の原
子のみを考慮すればよい)。同時に、段差距離は、転位の平均距離よりも著しく小さい
(薄いテンプレートに典型的な109cm-2の転位密度において約300nm)。これ
は、段差縁部における二次元成長に有利になるように、転位における三次元の核形成を抑制する理由になり得る。
テンプレートに関して既に観察されたように、HVPE成長させた厚膜層も、わずかな配向方位差(ミスカット)を有するときの改善された表面モルフォロジーを除いて、その光学特性および結晶特性において著しい違いを示さなかった。やはり、PLにおいてドナーによって制限された励起のエネルギーによって示されるような層の中の歪みは、基板の配向に関係なく同じであることが強調されるべきである(図4)。
要約すると、HVPE成長させたGaN厚膜層の表面品質は、わずかなミスカット(例えば、約0.3°)を備えた基板を使用することによって改善できる一方、正確な配向を備えた基板上に成長させることにより、HVPEによって従来どおり成長させた厚膜層に一般に観察される角錐形状を形成することができる。したがって、配向方位差を備えた基板上に成長させた層は、理想的には、追加の作成工程を必要とすることなく、さらなるエピタキシャル成長工程の基板として適したものである。
実施例2に記載されたプロセスを、以下のように変更する。
実施例3.1:正確な配向を備えた(ミスカットのない)、または0.3°のオフ角(ミスカット)もしくは0.6°のオフ角(ミスカット)の配向方位差を備えたテンプレート上におけるHVPEプロセスを、他の点では、エピタキシャル成長の最終段階における圧力およびN/III比に関して一定の条件で行う。
実施例3.2:実施例3.1と同様である。ただし、エピタキシャル成長の最後の10分間において、N/III比を40から5まで低下させるが、圧力は不変である。
実施例3.3:実施例3.1と同様である。ただし、エピタキシャル成長の最後の10分間において、N/III比を40から5まで低下させ、成長圧力を900mbarから500mbarまで低下させる。
各エピタキシャル成長プロセスを有効かつ明白に比較するため、4つのウェハ部分(2インチのウェハの各1/4)について同時に堆積させた。これは、配向方位差を有するタイプあるいは有さないタイプという異なったテンプレート上の層を、同一の条件下で成長させるためである。
結果は図5に要約される。
使用されたすべてのプロセス条件に対して、正確な配向の場合に表面品質は最悪であったが、この最悪の場合であっても、N/III比を変化させることにより、特にN/III比ならびに成長圧力を変化させることにより、表面品質を著しく改善することができた(図5において左側の縦の列を参照)。N/III比および成長圧力を変化させない場合、0.6°の配向方位差のものは0.3°のものよりも優れていた。成長プロセスの最終段階にN/III比のみを低下させたとき、0.3°に関する結果の方が良好であったが、それでもなお、0.6°の配向方位差に対する表面品質は非常に良好であった。最良の結果は、わずかな配向方位差のみ、好ましくは0.3°と、エピタキシャル成長プロセ
スの最終段階のN/III比および圧力の低下との最適な組み合わせによって得られた。この組み合わせにより、特に良好な表面品質がもたらされた。
本発明を、実施形態および実施例によって詳細に記載してきたが、変更および修正が当業者には明白になるであろう。したがって、添付の請求項は、技術的現状と比較して可能な限り広く解釈されるべきであり、すべての変更および修正は本発明の範囲内に含まれる。

Claims (9)

  1. III−N基板(IIIは、元素周期表のIII族元素のうち少なくとも1つの元素を表す)を製造するIII−N基板製造方法において、
    少なくとも40μmの厚さを有するIII−N厚膜層を、予め定められたN/III比および予め定められたリアクタ圧力でエピタキシャル成長させて、基板上に堆積させる工程を含み、
    前記III−N厚膜層のエピタキシャル成長工程の最終段階では、前記N/III比および/または前記リアクタ内の圧力それぞれを、前記予め定められたN/III比および/または前記予め定められたリアクタ圧力より、低下させることを特徴とするIII−N基板製造方法。
  2. 請求項1に記載するIII−N基板製造方法において、
    前記N/III比および/または前記リアクタ圧力を、前記予め定められたN/III比の50%〜5%の範囲、かつ/または前記予め定められた圧力の65%〜25%の範囲に、それぞれ低下させることを特徴とするIII−N基板製造方法。
  3. 請求項1に記載するIII−N基板製造方法において、
    前記N/III比および/または前記リアクタ圧力それぞれを、前記エピタキシャル成長工程の最終段階に低下させることを特徴とするIII−N基板製造方法。
  4. 請求項1に記載するIII−N基板製造方法において、
    前記N/III比および/または前記リアクタ圧力それぞれを、前記エピタキシャル成長工程の最後の60分間に低下させることを特徴とするIII−N基板製造方法。
  5. 請求項1に記載するIII−N基板製造方法において、
    異種基板および任意のIII−N薄膜層を含むテンプレート上に、前記III−N厚膜層の前記エピタキシャル成長が行われることを特徴とするIII−N基板製造方法。
  6. 請求項1に記載するIII−N基板製造方法において、
    前記基板は0.1°〜2°の結晶の配向方位差を有することを特徴とするIII−N基板製造方法。
  7. 請求項1に記載するIII−N基板製造方法において、
    前記基板は約0.1°〜1°未満の結晶の配向方位差を有することを特徴とするIII−N基板製造方法。
  8. 請求項1に記載するIII−N基板製造方法において、
    前記基板は約0.3°〜約0.6°の結晶の配向方位差を有することを特徴とするIII−N基板製造方法。
  9. 請求項1に記載するIII−N基板製造方法において、
    前記III−N厚膜層を堆積させた後に、前記基板を除去し、自立III−N層を作成することを特徴とするIII−N基板製造方法。
JP2013027620A 2005-05-06 2013-02-15 Iii−n基板製造方法 Active JP5908853B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005021099A DE102005021099A1 (de) 2005-05-06 2005-05-06 GaN-Schichten
DE102005021099.6 2005-05-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008509391A Division JP5258555B2 (ja) 2005-05-06 2006-05-05 Iii−n層製造方法、iii−n層またはiii−n基板、ならびにそれに基づく装置

Publications (2)

Publication Number Publication Date
JP2013136512A true JP2013136512A (ja) 2013-07-11
JP5908853B2 JP5908853B2 (ja) 2016-04-26

Family

ID=36764393

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008509391A Active JP5258555B2 (ja) 2005-05-06 2006-05-05 Iii−n層製造方法、iii−n層またはiii−n基板、ならびにそれに基づく装置
JP2013027620A Active JP5908853B2 (ja) 2005-05-06 2013-02-15 Iii−n基板製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2008509391A Active JP5258555B2 (ja) 2005-05-06 2006-05-05 Iii−n層製造方法、iii−n層またはiii−n基板、ならびにそれに基づく装置

Country Status (9)

Country Link
US (2) US7998273B2 (ja)
EP (2) EP1871928B1 (ja)
JP (2) JP5258555B2 (ja)
KR (2) KR101472832B1 (ja)
CN (2) CN101258271A (ja)
DE (1) DE102005021099A1 (ja)
PL (2) PL2322699T3 (ja)
TW (1) TWI475598B (ja)
WO (1) WO2006119927A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723154B1 (en) 2005-10-19 2010-05-25 North Carolina State University Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
EP2094439A2 (en) 2006-12-28 2009-09-02 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
EP2671975B1 (en) 2006-12-28 2015-02-11 Saint-Gobain Ceramics and Plastics, Inc. Sapphire substrates
KR20140131598A (ko) 2006-12-28 2014-11-13 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 사파이어 기판
US8740670B2 (en) 2006-12-28 2014-06-03 Saint-Gobain Ceramics & Plastics, Inc. Sapphire substrates and methods of making same
JP2011521477A (ja) 2008-05-21 2011-07-21 ルーメンズ, インコーポレイテッド 酸化亜鉛系エピタキシャルの層およびデバイス
US7829376B1 (en) 2010-04-07 2010-11-09 Lumenz, Inc. Methods of forming zinc oxide based II-VI compound semiconductor layers with shallow acceptor conductivities
US9336989B2 (en) * 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
WO2013139888A1 (de) 2012-03-21 2013-09-26 Freiberger Compound Materials Gmbh Verfahren zur herstellung von iii-n-templaten und deren weiterverarbeitung, und iii-n-template
CN103374754A (zh) * 2012-04-17 2013-10-30 鑫晶钻科技股份有限公司 蓝宝石材料及其制造方法
US9368582B2 (en) 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
CN106784181B (zh) * 2016-12-14 2020-06-23 中国科学院苏州纳米技术与纳米仿生研究所 提高绿光或更长波长InGaN量子阱发光效率的方法及结构
JP6991043B2 (ja) * 2017-11-22 2022-02-03 東京エレクトロン株式会社 基板載置台

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637531A (en) * 1993-08-10 1997-06-10 High Pressure Research Center, Polish Academy Method of making a crystalline multilayer structure at two pressures the second one lower than first
JP2002145700A (ja) * 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2004099337A (ja) * 2002-09-05 2004-04-02 Ngk Insulators Ltd Iii族窒化物膜、エピタキシャル基板、及び多層膜構造
WO2004061969A1 (en) * 2002-12-16 2004-07-22 The Regents Of The University Of California Growth of planar, non-polar a-plane gallium nitride by hydride vapor phase epitaxy
US20050048685A1 (en) * 2003-08-28 2005-03-03 Hitachi Cable, Ltd. III-V nitride semiconductor substrate and its production method
JP2005072310A (ja) * 2003-08-26 2005-03-17 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法
JP2005298319A (ja) * 2004-03-17 2005-10-27 Sumitomo Electric Ind Ltd GaN単結晶基板の製造方法及びGaN単結晶基板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3083812A (en) 1959-12-23 1963-04-02 Int Harvester Co Wagon elevator for corn pickers
US6083812A (en) 1993-02-02 2000-07-04 Texas Instruments Incorporated Heteroepitaxy by large surface steps
JPH10335750A (ja) 1997-06-03 1998-12-18 Sony Corp 半導体基板および半導体装置
GB9813192D0 (en) 1998-06-18 1998-08-19 Imi Cornelius Uk Ltd Dispensing means
JP3669848B2 (ja) * 1998-09-16 2005-07-13 日亜化学工業株式会社 窒化物半導体レーザ素子
JP3668031B2 (ja) * 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
JP4691631B2 (ja) * 1999-11-29 2011-06-01 並木精密宝石株式会社 サファイヤ基板
JP3929008B2 (ja) 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US6586819B2 (en) 2000-08-14 2003-07-01 Nippon Telegraph And Telephone Corporation Sapphire substrate, semiconductor device, electronic component, and crystal growing method
JP3785566B2 (ja) 2001-03-19 2006-06-14 株式会社日鉱マテリアルズ GaN系化合物半導体結晶の製造方法
US6635904B2 (en) * 2001-03-29 2003-10-21 Lumileds Lighting U.S., Llc Indium gallium nitride smoothing structures for III-nitride devices
JP3696182B2 (ja) * 2001-06-06 2005-09-14 松下電器産業株式会社 半導体レーザ素子
US6734530B2 (en) 2001-06-06 2004-05-11 Matsushita Electric Industries Co., Ltd. GaN-based compound semiconductor EPI-wafer and semiconductor element using the same
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
JP4892142B2 (ja) 2001-06-20 2012-03-07 サムソン エルイーディー カンパニーリミテッド. 有機金属気相化学蒸着法による高品位iii−族窒化物薄膜の成長方法
US20040014430A1 (en) * 2001-07-11 2004-01-22 Raviv Melamed Multiple antenna system for wireless communication
US6648966B2 (en) * 2001-08-01 2003-11-18 Crystal Photonics, Incorporated Wafer produced thereby, and associated methods and devices using the wafer
JP2003347226A (ja) 2002-05-30 2003-12-05 Sumitomo Chem Co Ltd 3−5族化合物半導体の製造方法及び化合物半導体素子
JP3826096B2 (ja) * 2002-11-11 2006-09-27 株式会社クラレ 変性エチレン−ビニルアルコール共重合体からなる繊維及び複合繊維
DE10258518C1 (de) * 2002-12-14 2003-11-20 Braun Gmbh Aufsatz für ein Epiliergerät
US7221037B2 (en) 2003-01-20 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
JP2005150287A (ja) * 2003-11-13 2005-06-09 Hitachi Cable Ltd Iii−v族窒化物系半導体デバイス及びその製造方法、iii−v族窒化物系半導体基板の製造方法、iii−v族窒化物系半導体基板のロット
US7118813B2 (en) 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
JP4581490B2 (ja) 2004-05-31 2010-11-17 日立電線株式会社 Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法
US20090026488A1 (en) * 2005-02-21 2009-01-29 Mitsubishi Chemical Corporation Nitride semiconductor material and production process of nitride semiconductor crystal

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637531A (en) * 1993-08-10 1997-06-10 High Pressure Research Center, Polish Academy Method of making a crystalline multilayer structure at two pressures the second one lower than first
US6447604B1 (en) * 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
JP2004502298A (ja) * 2000-06-28 2004-01-22 アドバンスド.テクノロジー.マテリアルス.インコーポレイテッド オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム((Al,In,Ga)N)自立基板のエピタキシー品質(表面凹凸および欠陥密度)の改良を実現する方法
JP2002145700A (ja) * 2000-08-14 2002-05-22 Nippon Telegr & Teleph Corp <Ntt> サファイア基板および半導体素子ならびに電子部品および結晶成長方法
JP2004099337A (ja) * 2002-09-05 2004-04-02 Ngk Insulators Ltd Iii族窒化物膜、エピタキシャル基板、及び多層膜構造
WO2004061969A1 (en) * 2002-12-16 2004-07-22 The Regents Of The University Of California Growth of planar, non-polar a-plane gallium nitride by hydride vapor phase epitaxy
JP2006514780A (ja) * 2002-12-16 2006-05-11 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア ハイドライド気相成長法による平坦な無極性a面窒化ガリウムの成長
JP2005072310A (ja) * 2003-08-26 2005-03-17 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法
US20050048685A1 (en) * 2003-08-28 2005-03-03 Hitachi Cable, Ltd. III-V nitride semiconductor substrate and its production method
JP2005298319A (ja) * 2004-03-17 2005-10-27 Sumitomo Electric Ind Ltd GaN単結晶基板の製造方法及びGaN単結晶基板

Also Published As

Publication number Publication date
JP5908853B2 (ja) 2016-04-26
JP2008542160A (ja) 2008-11-27
US20110018106A1 (en) 2011-01-27
TW200723365A (en) 2007-06-16
PL1871928T3 (pl) 2014-03-31
EP2322699A3 (en) 2011-06-22
EP1871928A1 (en) 2008-01-02
KR20130075784A (ko) 2013-07-05
KR101472832B1 (ko) 2014-12-16
US9115444B2 (en) 2015-08-25
CN102268737B (zh) 2014-06-18
US20080166522A1 (en) 2008-07-10
EP1871928B1 (en) 2013-10-30
CN102268737A (zh) 2011-12-07
JP5258555B2 (ja) 2013-08-07
CN101258271A (zh) 2008-09-03
EP2322699B1 (en) 2014-03-26
PL2322699T3 (pl) 2014-06-30
KR101348985B1 (ko) 2014-01-09
TWI475598B (zh) 2015-03-01
WO2006119927A1 (en) 2006-11-16
EP2322699A2 (en) 2011-05-18
KR20080017003A (ko) 2008-02-25
DE102005021099A1 (de) 2006-12-07
US7998273B2 (en) 2011-08-16

Similar Documents

Publication Publication Date Title
JP5908853B2 (ja) Iii−n基板製造方法
JP6067801B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
KR101086155B1 (ko) 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장
JP5607781B2 (ja) 大面積で均一な低転位密度GaN基板およびその製造プロセス
US6943095B2 (en) Low defect density (Ga, A1, In) N and HVPE process for making same
US7727874B2 (en) Non-polar and semi-polar GaN substrates, devices, and methods for making them
US8142566B2 (en) Method for producing Ga-containing nitride semiconductor single crystal of BxAlyGazIn1-x-y-zNsPtAs1-s-t (0&lt;=x&lt;=1, 0&lt;=y&lt;1, 0&lt;z&lt;=1, 0&lt;s&lt;=1 and 0&lt;=t&lt;1) on a substrate
US20070138505A1 (en) Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same
KR20090018106A (ko) 비극성 및 준극성 (al, ga, in)n을 위한 인-시츄 결함 감소 기술
RU135186U1 (ru) Полупроводниковое светоизлучающее устройство

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150217

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160324

R150 Certificate of patent or registration of utility model

Ref document number: 5908853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250