TWI390732B - 薄膜電晶體及薄膜電晶體基板及此等之製造方法及使用此等之液晶顯示裝置及相關之裝置與方法、以及噴鍍靶及使用其成膜之透明導電膜及透明電極及相關之裝置與方法 - Google Patents

薄膜電晶體及薄膜電晶體基板及此等之製造方法及使用此等之液晶顯示裝置及相關之裝置與方法、以及噴鍍靶及使用其成膜之透明導電膜及透明電極及相關之裝置與方法 Download PDF

Info

Publication number
TWI390732B
TWI390732B TW094106827A TW94106827A TWI390732B TW I390732 B TWI390732 B TW I390732B TW 094106827 A TW094106827 A TW 094106827A TW 94106827 A TW94106827 A TW 94106827A TW I390732 B TWI390732 B TW I390732B
Authority
TW
Taiwan
Prior art keywords
electrode
oxide
metal
transparent
group
Prior art date
Application number
TW094106827A
Other languages
English (en)
Other versions
TW200601567A (en
Inventor
Kazuyoshi Inoue
Shigekazu Tomai
Masato Matsubara
Original Assignee
Idemitsu Kosan Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2004070113A external-priority patent/JP2005258115A/ja
Priority claimed from JP2004130702A external-priority patent/JP2005317579A/ja
Priority claimed from JP2004132621A external-priority patent/JP4548651B2/ja
Priority claimed from JP2004272951A external-priority patent/JP4660667B2/ja
Application filed by Idemitsu Kosan Co filed Critical Idemitsu Kosan Co
Publication of TW200601567A publication Critical patent/TW200601567A/zh
Application granted granted Critical
Publication of TWI390732B publication Critical patent/TWI390732B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34Sputtering
    • C23C14/3407Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219Aluminium alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247Noble-metal alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3227Lanthanum oxide or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3224Rare earth oxide or oxide forming salts thereof, e.g. scandium oxide
    • C04B2235/3229Cerium oxides or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3251Niobium oxides, niobates, tantalum oxides, tantalates, or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3256Molybdenum oxides, molybdates or oxide forming salts thereof, e.g. cadmium molybdate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3258Tungsten oxides, tungstates, or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/327Iron group oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3279Nickel oxides, nickalates, or oxide-forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3287Germanium oxides, germanates or oxide forming salts thereof, e.g. copper germanate
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3289Noble metal oxides
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/54Particle size related information
    • C04B2235/5418Particle size related information expressed by the size of the particles or aggregates thereof
    • C04B2235/5436Particle size related information expressed by the size of the particles or aggregates thereof micrometer sized, i.e. from 1 to 100 micron
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/54Particle size related information
    • C04B2235/5418Particle size related information expressed by the size of the particles or aggregates thereof
    • C04B2235/5445Particle size related information expressed by the size of the particles or aggregates thereof submicron sized, i.e. from 0,1 to 1 micron
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74Physical characteristics
    • C04B2235/77Density
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

薄膜電晶體及薄膜電晶體基板及此等之製造方法及使用此等之液晶顯示裝置及相關之裝置與方法、以及噴鍍靶及使用其成膜之透明導電膜及透明電極及相關之裝置與方法
第1組:領域第1組之本發明係關於,驅動液晶顯示裝置之液晶的薄膜電晶體型基板。又,本發明係關於製造該薄膜電晶體型基板之方法,亦關於使用該薄膜電晶體型基板之液晶顯示裝置。
薄膜電晶體型基板係使用薄膜電晶體縮短之名稱而有稱為TFT基板之情形。
第2組:領域又第2組之本發明係關於使用非晶形矽薄膜電晶體(α-SiTFT)或聚矽薄膜電晶體(p-SiTFT)之液晶顯示裝置之製造方法。進而詳言之,係關於像素電極圖型與源.汲配線之接觸面間電阻,及閘配線取出部,源.汲電極取出部之配線金屬與透明電極之接觸面間電阻可予以減低之液晶顯示裝置及其製造方法。
尤其是,關於噴鍍靶之手段,及使用該噴鍍靶之製造方法所致透明導電膜,及具備此透明導電膜之透明導電玻璃基板。
第3組:領域第3組之本發明,係薄膜電晶體(Thin Film Transistor:以下係以TFT記載)基板,尤其是關於TFT。又,係關於此TFT基板之製造方法。又,係關於使用此TFT基板之液晶顯示裝置。
第4組:領域第4組之本發明,係關於使用非晶形矽薄膜電晶體(α-SiTFT)或聚矽薄膜電晶體(p-SiTFT)之液晶顯示裝置之製造方法。進而詳言之,係關於可將像素電極圖型與配線與源.汲配線之接觸面間電阻,及閘配線取出部,源汲電極取出部之配線金屬與透明電極之接觸面間電阻可予以減低之液晶顯示裝置及其製造方法。
尤其是,第4組之本發明,係關於TFT基板(含有使TFT配置成陣列狀之TFT陣列基板),液晶驅動用電極基板,噴鍍靶。
第1組:背景習知,液晶顯示裝置正戮力研究開發中。,尤其是,近年,自大型電視用液晶顯示裝置上市以來,更進一步活躍地研究開發中。
在此液晶顯示裝置之像素電極材料,一般,係使用ITO(Indium Tin Oxide:銦錫氧化物)。此係因ITO導電性,透明性優異,且,以強酸(王水(aqua regia),鹽酸系蝕刻液),可容易蝕刻之故。
但是,藉由噴鍍而可對大型基板成膜之ITO,因為結晶質之膜,故藉由基板溫度或,氛圍氣體及電漿密度之狀態等,使得結晶狀態呈種種變化,在相同基板上,會有結晶質之膜,與非晶質之膜,造成混在一起之情形。此混在一起之原因,係蝕刻不良(與鄰接電極之導通,過度蝕刻所致像素電極之變細,蝕刻殘渣所致像素不良等)之問題常有發生。
為解決蝕刻時產生之問題,例如,在專利文獻1揭示,藉由使ITO像素電極膜成為非晶質,可使相對於HCl-HNO3 -H2 O系之蝕刻液之ITO/Al蝕刻速度比變大,而可改善蝕刻時產生之Al溶離之方法。
又,由上述ITO所成之靶,在長時間連續成膜時,在靶表面產生黑色粒子(小瘤nodule),會產生異常放電,使異物發生而會引起像素不良,亦常成為問題。
因此,在使ITO成膜之際,在噴鍍氣體中添加水或氫,可使非晶質狀態之ITO成膜,將此成膜之ITO予以蝕刻後,進行加熱使結晶化之方法正被檢討中。但是在成膜時添加水或氫的話,相對於基質基板之密接性或降低,或ITO表面被還原,使得小瘤大量發生之情形常常會產生。
以解決此等問題為目的,則使用,IZO(登錄商標:出光興產公司,Indium Zinc Oxide:銦鋅氧化物)以替代上述ITO。此IZO,在成膜時可成膜為大致完全的非晶質膜,可以弱酸之草酸系蝕刻液予以蝕刻,即使以磷酸.乙酸.硝酸之混合酸,或硝酸鈰(IV)銨水溶液等亦可蝕刻等,為富於有用性者。又,此IZO,與ITO比較,以更弱之酸可蝕刻。又,此IZO所成靶,在噴鍍時小瘤發生少,因亦可抑制異物之發生,故為有用的靶。
含有上述IZO之靶,係例如,在下述專利文獻2,揭示含有一般式In2 O3 (ZnO)m (m=2~20)所示之六方晶(hexagonal)層狀化合物之氧化物燒結體所成靶。根據此靶,可使耐濕性(耐久性)優異之透明導電膜成膜。
又,含有上述IZO之透明導電膜,例如,在下述專利文獻3,係使銦化合物與鋅化合物在烷醇胺存在下使之溶解來調製之塗膜溶液,於塗布於基板予以燒成後,藉由還原處理,來製造透明導電膜之方法。根據此透明導電膜之製造方法,可獲得耐濕性(耐久性)優異之透明導電膜。
又,使含有上述IZO之透明導電膜予以蝕刻之方法方面,例如,在下述專利文獻4揭示,將In2 O3 -ZnO所成透明導電膜,以草酸水溶液蝕刻,使像素電極形成之液晶顯示裝置之製造方法。根據此液晶顯示裝置之製造方法,因係使用草酸溶液來進行蝕刻,可容易形成像素電極之圖型。因此,可使生產率提高。
第2組背景液晶顯示裝置因具有低消費電力,全彩化容易等之特徵,故在薄型顯示器中為所期望,近年對顯示畫面大型化之開發則極為盛行。其中以,對每一像素將α-SiTFT(TFT:Thin Film Transistor:薄膜電晶體)或p-SiTFT作為開關元件配列成矩陣狀,予以驅動之主動式矩陣方式液晶平面顯示器,即使進行800×600像素以上之高精細化,對比亦不致劣化,作為高性能彩色顯示用平面顯示器廣受矚目。在此種主動式矩陣方式液晶平面顯示器,像素電極係採用,ITO(銦錫氧化物Indium Tin Oxide)般之透明電極,源電極方面,以採用Al系合金薄膜為多,此係因ITO之薄片電阻低,透過率高,又,Al可容易圖型化,而且在低電阻密接性高之故。
第1圖係與本發明相關之液晶平面顯示器之製造步驟中,顯示像素電極之圖型形成完成階段之非晶形SiTFT近旁之剖面者,但習知之液晶顯示器除了像素電極之原料以外,基本構造為相同,故使用此加以說明。
第1圖中,係在透光性玻璃基板1上形成閘電極2之圖型,接著使用電漿CVD(化學蒸氣沈澱法Chemical Vapor Deposition)法,使SiN閘絕緣膜3,非晶形Si:H(i)膜4,溝道(channel)保護膜5及非晶形Si:H(n)膜6予以連續形成,進行所望形狀之圖型化。
再者,以Al為主體之金屬膜以真空蒸鍍法或噴鍍法堆積(accumulate),藉由光微影技術各自形成源電極7之圖型及汲電極8之圖型8,而完成α-SiTFT元件部分。
在其上,使ITO膜以噴鍍法堆積,藉由光微影技術可形成與源電極7電性連接之像素電極9圖型。使ITO膜在Al膜之後堆積之理由係,因無法使非晶形Si:H膜4(及6)與源電極7及汲電極8之電性接觸特性劣化之故。又,Al因為廉價電阻率低,在防止閘電極2及源電極7.汲電極8配線之電阻增大所致液晶顯示器顯示性能之意義上為必須材料。
上述製造步驟中,在形成以Al為主體之源電極7.汲電極8之圖型後,將ITO像素電極9之圖型以HCl-HNO3 -H2 O系蝕刻液加工時,常常在加工完成之時點會有Al圖型溶離之事態發生。
此係起因於,原來Al亦具有在為ITO蝕刻液之HCI-HNO3 -H2 O系蝕刻液溶解之性質之故。蝕刻液中之HNO3 在Al表面形成薄的Al氧化膜,在防止Al溶離之意義上被添加,但,因ITO膜之蝕刻時間長,故在Al堆積中混入之Al膜中之不純物,異物等之缺陷部分存在時,因局部電池反應,被認為上述Al之氧化效果並無充分作用。
為防止此種Al溶離,在使ITO膜成為非晶質下,相對於HCl-HNO3 -H2 O系之蝕刻液之ITO/Al蝕刻率比可變大為已知。此係例如如後述專利文獻1所記載。此外,蝕刻率比係指蝕刻之速度比。
但是,即使使ITO膜成為非晶質,因係使用HCl-HNO3 -H2 O系之蝕刻液,故無法完全防止Al之溶離,而要實現高精細液晶顯示器會有困難。鑑於此種問題而完成之發明如後述之專利文獻2為周知。在此專利文獻5,其目的係提供一種在Al閘電極,源電極.汲電極之各圖型上之透明電極,像素電極9之圖型化以使用草酸系之蝕刻液而可容易圖型化,而為高精細液晶顯示器之製造方法,並提案使用氧化銦-氧化鋅所成組成之透明電極。
在此種構成,係在Al閘線/透明電極,Al源.汲電極/像素電極間使接觸面間電阻發生為周知,通常將Al線以Ti,Cr,Mo等障壁金屬覆蓋為一般之情形。而關於此種障壁金屬,則在後述之專利文獻6,專利文獻7,專利文獻8,專利文獻9有記載。
第3組:背景陣列型液晶顯示裝置,通常係由TFT陣列基板,與對向基板,與夾持於該TFT陣列基板及對向基板之液晶等之顯示材料,所構成。陣列型液晶顯示裝置,相對於此顯示材料,係對每一像素,選擇式外加電壓,而可顯示設定之畫像。
在TFT陣列基板上,可設置半導體薄膜(以下,單以半導體膜記載)等,一方面,在對向基板上,可設置對向電極,濾色片及黑色陣列等。將使用此種TFT陣列基板等之液晶顯示裝置(Liquid Crystal Display:以下,係以LCD記載),在以下稱為TFT-LCD。
在上述TFT陣列基板中,在以玻璃等所成絕緣性基板上,對每一元件以陣列狀,至少設置閘電極,源電極,汲電極,及半導體膜所成TFT與像素電極。又,其他亦可設置配向膜或,可因應需要之蓄積容量等,同時,在各像素間,可設置閘配線或源極配線等信號線。此等閘配線及源極配線,係在上述絕緣性基板上,各自以互相正交之方式,各自設置多個來構成顯示領域。進而,在此顯示領域外側,相對應於各信號線,各自設有輸入端子,或驅動TFT之驅動電路等。
又,為製造使用此種TFT陣列基板之液晶顯示裝置,則在玻璃基板上,將含於TFT之閘極及源極/汲極與其他之共通配線,製作成陣列狀,成為顯示領域。進而,在此顯示領域之周邊,配置輸入端子,預備配線及驅動電路等。
另外,本發明中,閘電極及閘配線之總稱係以閘極記載,源電極及源極配線之總稱係以源極記載。又,汲電極亦有單為汲極之記載。進而,源極及汲極之總稱係以源極/汲極記載。又,在本發明中,第1導體,具體言之,係此等閘極,源極,汲極,第2導體,係上述像素電極。
在TFT陣列基板之絕緣性基板上,為可發揮設定之機能,則導電性薄膜(以下,單以導電膜記載)或絕緣性薄膜(以下,單以絕緣膜記載)可因應需要來配設為佳。一方面,在對向基板上,係如上述,可設置對向電極,同時可設置濾色片或黑色陣列。
如上述,在製造TFT陣列基板與對向電極後,在此等2片基板之間使液晶材料注入而得之方式,來設置設定之間隙。在此狀態,將兩基板在其周圍貼合後,在此等基板間隙使液晶材料注入來製造TFT-LCD。
在FT-LCD所使用之TFT陣列基板或對向基板,可利用周知之薄膜技術,設置各種半導體元件等。例如,為製造TFT陣列基板之半導體元件,係如上述,在絕緣性基板上,可形成,閘極,源極,汲極(以下,此等以第1導體記載)與,半導體膜,與絕緣膜,與像素電極(以下,以第2導體記載)構成之導電膜,等。此時,一般而言,第2導體,因係設置於第1導體上之絕緣膜之上所形成,故第2導體及第1導體,並非直接接觸。因此,在第1導體與第2導體之間在採取電性連接之情形,可在絕緣膜形成接觸孔。亦即,透過絕緣膜所形成之接觸孔,第1導體與第2導體,可呈電性連接者。
一方面,在上述第1導體,尤其是,閘配線或源極配線之材料方面,伴隨TFT-LCD之大型化或高精細化,為防止信號傳導之延遲,則純Al或Al合金,就其特性上及處理上之觀點而言為所期望。此理由係因純Al或Al合金可為電性之低電阻之故。
但是,透明性之像素電極(第2導體)之材料方面,在使用ITO(Indium Tin Oxide:銦錫氧化物)或,IZO(登錄商標:出光興產公司,Indium Zinc Oxide:銦鋅氧化物)等之情形,第1導體之材料,在使用上述純Al或Al合金下,被認為並非絕佳。此理由係因上述第2導體與第1導體,為連接(以下,係以連接記載)時,其接觸面間電阻,1×E10~1×E12Ω為非常高,並無法獲得良好接觸特性之故。
因此,透過開口於絕緣膜之接觸孔,將純Al或Al合金所成第1導體與ITO或IZO等透明導電膜所成第2導體,予以直接連接構造之TFT陣列基板中,為獲得良好接觸面間電阻,被認為有困難。
解決此問題之方法方面,為使上述第1導體及上述第2導體可獲得良好的連接,習知之各種方法被進行檢討。例如,在下述專利文獻10中揭示,含有Al之Al層,與難以氧化之導電性金屬層,如此所成具有2層構造之源電極之薄膜電晶體陣列基板,其中,像素電極係,透過在鈍化(passivation)膜所形成之接觸孔,與源電極之金屬層連接之薄膜電晶體陣列基板。如此,像素電極為與金屬層連接下,源電極與像素電極之電性連接為良好。
又,在下述專利文獻11揭示,於汲電極上之接觸孔內,以所望厚度形成金屬層,可使接觸孔所致高低差予以有效的減低,而可使製造步驟更為簡略化,且,像素電極難以切斷之活性陣列基板之製造方法。
又,在下述專利文獻12揭示,由形成矽化物之金屬所成下部層與銅所成上部層,所成具有2層構造之汲電極的薄膜電晶體陣列,其中,像素電極係通過保護膜所形成之接觸孔,在與汲電極之上部層連接之薄膜電晶體陣列。如此,像素電極,在與銅所成上部層連接下,薄膜電晶體陣列,因可維持汲電極之電阻低,良好的電性連接,同時,在高效率相對於液晶可外加電壓。
又,在下述專利文獻13揭示,在由純Al或Al合金所成下層與對純Al或Al合金添加N,O,Si,及C中至少一種元素所成上層,如此所成具有2層構造之第1電極的薄膜電晶體,其中,第2電極與第1電極之上層係電性連接之薄膜電晶體。
在下述專利文獻10~13之基板中,源電極或閘電極中,與像素電極連接之部分,均為2層構造(例如,專利文獻10之源電極係在純Al或Al合金上成為使Cr,Ti,Mo,Cu,Ni等成膜之2層構造)。
第4組:背景液晶顯示裝置,因具有低消費電力,全彩化容易等之特徵,故在薄型顯示器中為所期望,而近年來與顯示畫面之大型化有關之開發正大為盛行。其中以對每一像素,α-SiTFT或p-SiTFT係以開關元件配列於陣列上,使各像素驅動之活性陣列方式液晶平面顯示器,即使進行800×600像素以上之高精細化,對比亦不致劣化,而以高性能彩色顯示用平面顯示器廣受矚目。此種活性陣列方式液晶平面顯示器,像素電極係使用ITO(Indium Tin Oxide)般之透明電極,源電極方面,以使用Al系合金薄膜為多。此係1TO之薄片電阻高,又,Al因可容易圖型化,在低電阻可使密接性提高之故。
第10圖係,在與本發明有關之液晶平面顯示器之製造步驟中,表示像素電極之圖型形成完成階段之α-SiTFT近旁之剖面圖。在第11圖係表示,於習知液晶平面顯示器之製造步驟中,像素電極之圖型形成完成階段之α-SiTFT近旁之剖面圖。
第11圖中,在透光性之玻璃基板3001上可形成閘電極3002之圖型,接著使用電漿CVD法,將SiN所成閘絕緣膜3003,α-Si:H(i)膜3004,SiN所成溝道保護膜3005,予以連續形成。接著藉由蝕刻,可使溝道保護膜3005以所望之形狀圖型化。進而,將以α-Si:H(n)膜3006,及以Al為主體之金屬膜,藉由CVD法,真空蒸鍍法或噴鍍法堆積,藉由光微影技術來形成源電極3007(之圖型)及汲電極3008(之圖型),且形成α-si:H(n)膜3006及α-si:H(i)膜3004,而完成α-SiTFT元件部分。接著,可因應需要,使透明樹脂光阻3010堆積,設置接觸孔3012。
在其上,使ITO膜以噴鍍法堆積,藉由光微影技術來形成與源電極3007電性連接之像素電極圖型3009。此時,閘電極3002係成為Al/Cr(或Al/Mo,Al/Ti)之層合膜,源電極3007,汲電極3008,成為Cr/Al/Cr(或Mo/Al/Mo,Ti/Al/Ti)之三層層合膜。此係要使ITO膜與閘電極3002,源電極3007,及汲電極3008間之電性接觸特性不致劣化之故。又,Al為廉價且電阻率低,為在防止閘電極3002及源電極3007及汲電極3008之配線之電阻增大所致液晶顯示器顯示性能降低之意義上為必須之材料。
使ITO膜在Al膜之後堆積之理由係為要使α-Si:H(i)膜3004及α-Si:H(n)膜3006與源電極3007及汲電極3008,間之電性接觸特性不致劣化之故。又,此Al因係廉價電阻率低,則已在先前述及。
在上說明之製造步驟中,在將以Al為主體之源電極3007.汲電極3008之圖型形成後,係將ITO所成像素電極圖型3009以HCI-HNO3 -H2 O系蝕刻液加工時,常常在加工完成之時點會有Al圖型溶離之事故發生。
此原係因為Al亦具有溶解於使ITO蝕刻之蝕刻液的HCl-HNO3 -H2 O系蝕刻液之性質。蝕刻液中之HNO3 ,在Al表面形成薄的Al氧化膜,雖係在防止Al溶離之意義而添加,但ITO膜之蝕刻時間長,或Al堆積中混入之Al膜中之不純物,異物等缺陷部分存在時,因局部電池反應,被認為上述Al之氧化效果不能充分作用。
為防止此種Al之溶離,則在使lTO膜成為非晶質下,相對於HCl-HNO3 -H2 O系之蝕刻液之lTO/Al蝕刻速度比可變大而在下述專利文獻1被記載。
但是,即使使lTO膜成為非晶質,因係使用HCl-HNO3 -H2 O系之蝕刻液,並無法完全防止Al之溶離,故無法實現高精細液晶顯示器。
鑑於上述問題而完成之發明,係如下述專利文獻4所記載。在此專利文獻4有記載,在將Al閘極,源.汲電極圖型上之透明電極,像素電極之圖型化使用草酸系之蝕刻液而可使圖型化更為容易。進而,在專利文獻4有提案,以提供高精細液晶顯示器之製造方法為目的之,使用氧化銦-氧化鋅所成組成之透明電極。
一般在採用此種構成之情形,在Al閘線/透明電極,Al源.汲電極/像素電極之間接觸面間電阻發生為周知,通常使Al線以Ti,Cr,Mo等之障壁金屬覆蓋。此種構成係在下述專利文獻6,專利文獻7,專利文獻8,專利文獻9等記載。
如此,在使用Al配線之情形,因必須使用障壁金屬故其障壁金屬之成膜,蝕刻為必要,會有製造步驟變得複雜之虞。
又,雖有關於對Al添加各種金屬之合金利用之報告,但是要使上述接觸面間電阻變小可預想為非常困難。其理由係因Al本身表面可形成氧化皮膜之故。此氧化皮膜為絕緣體,此絕緣體被認為會使接觸面間電阻變大。此種記載可見於例如下述專利文獻14,專利文獻15,專利文獻16。
為使此氧化皮膜所致接觸面間電阻減低,則在Al薄膜上設置In,Zn等金屬之薄膜之方法等被提案。根據此方法雖可使接觸面間電阻變小,但是有必要使此等薄膜成膜,又,會有像素電極之透過率降低等之問題。此種記載,可見於下述專利文獻17。
專利文獻1:日本特開昭63-184726號公報專利文獻2:日本特開平6-234565號公報專利文獻3:日本特開平6-187832號公報專利文獻4:日本特開平11-264995號公報專利文獻5:日本特開平11-264996號公報專利文獻6:日本特開平10-65174號公報專利文獻7:日本特開平11-184195號公報專利文獻8:日本特開平11-258625號公報專利文獻9:日本特開平11-253976號公報專利文獻10:日本特開平4-253342號公報專利文獻11:日本特開平4-305627號公報專利文獻12:日本特開平8-18058號公報專利文獻13:日本特開平11-284195號公報專利文獻14:日本特開平7-45555號公報專利文獻15:日本特開平7-301705號公報專利文獻16:日本特開平1-289140號公報專利文獻:17:日本特開2003-017706號公報(特願2001-200710)
發明之揭示
第1組:課題但是,透明的像素電極之材料方面,一般所用之ITO在與Al接觸之情形,會有電池反應易於產生之問題。又,結晶質之ITO,若無王水或鹽酸等之強酸則無法蝕刻,在蝕刻中,例如亦會有造成TFT之配線材料等腐蝕之問題。一方面,在非晶質ITO之情形,與基質基板密接性之降低會常常見到,或有招致與TFT配線材料之接觸面間電阻之增大之情形。又,在蝕刻時使殘渣發生,會有電極間短路或液晶驅動之麻煩發生之虞。
相對於此,非晶質系之材料雖有考慮IZO,但是此材料係由,氧化銦,與氧化鋅,而必須使之生成特殊的六方晶層狀化合物,故不僅製造步驟煩雜,而且亦有成本提高之課題存在。
第1組之本發明,係鑑於上述課題而完成者,其目的為提供一種蝕刻所致殘渣等幾乎不致產生,具備透明導電膜之薄膜電晶體型基板。又,本發明之其他目的,係提供一種,利用上述薄膜電晶體型基板之液晶顯示裝置。又,本發明之進而其他目的,係提供一種使上述薄膜電晶體型基板可有效率獲得之製造方法。
第2組:課題本發明之第2組,係鑑於上述課題而完成者,藉由使含有特定金屬之透明導電材料使用於像素電極,透明電極,而可使TFT(薄膜電晶體)基板之製造方法簡略化。換言之,其係提供使障壁金屬等堆積用之步驟為不需要的製造方法,而完成本發明之目的。
同樣地,本發明之目的係提供一種,此種像素電極,透明電極以噴鍍法成膜用之噴鍍靶。
又,本發明之其他目的,係使含有特定金屬之透明導電材料使用於像素電極,透明電極,而在將Al閘極/透明電極,Al源.汲/像素電極(在無障壁金屬下)直接接觸之情形也可使其間之接觸面間電阻變小為其目的者。藉由此種較小值之接觸面間電阻之實現,可利用使此透明導電材料作為像素電極使用之基板,而提供可顯示半色調(halftone)之液晶顯示裝置,係本發明之目的。
第3組:課題如上述,習知之製造方法中,ITO或IZO等所成第2導體與純Al或Al合金所成第1導體,之接觸面間電阻,為1×E10~1×E12Ω非常地高,無法獲得良好接觸面間電阻。
又,為獲得良好(低的)接觸面間電阻,在使第1導體之構造成為相異材料所成2層構造之情形,使此第1導體,以一種試藥(蝕刻液)進行一次蝕刻有困難,而使用二種之試藥(蝕刻液),而有2次蝕刻之必要。因此,會招致製造步驟之複雜化。
第3組之本發明,係為解決上述課題而完成者,第2導體與第1導體在電性連接之際,其目的為提供一種接觸面間電阻低的薄膜電晶體及薄膜電晶體基板。又,本發明之目的係提供,使上述薄膜電晶體基板更簡易,且以更低成本製造所得之薄膜電晶體基板之製造方法。又,第3組之本發明之目的係提供,含有上述薄膜電晶體基板之液晶顯示裝置。
第4組:課題再者,如上述第4組之背景技術所述,將含有特定金屬之透明導電材料使用於像素電極,透明電極,可使製造步驟並非複雜,而可實現TFT(薄膜電晶體)基板,及其簡便製造方法,此為第4組之本發明目的。及提供一種在形成此種TFT基板之像素電極,及其像素電極為有用的噴鍍靶亦為本發明第4組目的。
又,第4組之本發明,其目的係提供一種,即使使含有Al之閘極/透明電極,(含Al)源.汲/像素電極予以直接接觸亦可使其之間接觸面間電阻變小,為半色調顯示為可行之液晶顯示裝置。
第1組-手段本發明之上述目的,在透明像素電極方面,係含有作為主成分之氧化銦,進而,使用含有選自氧化鎢,氧化鉬,氧化鎳,及氧化鈮之一種或二種以上氧化物之透明導電膜,而可達成。
此透明導電膜,可以酸性蝕刻液予以圖型化,可形成透明像素電極之形狀。具體言之,本發明係採用下述之手段。
(1)首先,本發明係具備,透明基板與,設置於該透明基板上之源電極與,設置於該透明基板上之汲電極與,設置於該透明基板上之透明像素電極,所成之薄膜電晶體型基板中,該透明像素電極,含有作為主成分之氧化銦,進而,含有選自氧化鎢,氧化鉬,氧化鎳,及氧化鈮之一種或二種以上氧化物之透明導電膜,該透明像素電極係以,該源電極或該汲電極電性連接為其特徵之薄膜電晶體型基板。
此外,本發明中「含有以氧化銦為主成分」係指,含有氧化銦作為主要成分之意,以大致原子組成比率為50%以上之情形之意。又,在使上述透明像素電極成膜之際,以氧化銦為主成分,使用選自氧化鎢,氧化鉬,氧化鎳,及氧化鈮之一種或二種以上氧化物所成靶時,在此靶,小瘤幾乎不會發生。
在透明導電膜,添加氧化鎢,氧化鉬,氧化鎳,或氧化鈮,可使非晶質之透明導電膜成膜後,使已成膜非晶質透明導電膜使用含草酸之蝕刻液,可予以蝕刻。成膜基板溫度,以R.T.(室溫)~200℃為佳,較佳為80~180℃。成膜時基板溫度在為上述範圍之理由,係為要使基板溫度控制於室溫以下,冷卻為必要而造成能源之損失,一方面,基板溫度超過200℃時,因透明導電膜之結晶化等,因而在含草酸之蝕刻液之蝕刻有無法進行之情形。又,在成膜時之氛圍氣體中,亦可添加水或氫。藉此,使被成膜之透明導電膜,使用含草酸之蝕刻液,而變成易於蝕刻,而可使殘渣更為減低。
又,藉由上述金屬氧化物之添加,在將已成膜之上述透明導電膜予以蝕刻後,可使基板溫度加熱至超過200℃,而可使基板上之透明導電膜簡單地結晶化。此結晶化溫度,恰當為220℃,較佳為230℃以上。
藉由使透明導電膜結晶化,透明導電膜在與Al電性連接狀態,即使與電解質接觸,亦可抑制電池反應。因此,Al之斷線等蝕刻不良,幾乎不會產生。
如此被成膜之透明導電膜之電阻率,可被減低於與ITO同程度。又,此透明導電膜,透明性優異。
透明導電膜之膜厚,較佳為20~500nm,更佳為30~300nm,進而較佳為30~200nm。透明導電膜之膜厚不足20nm時,透明導電膜之表面電阻或有上昇之情形,一方面,透明導電膜之膜厚在超過500nm時,會有透過率降低,對加工精度產生問題之情形。
透明導電膜中之組成,原子比以In之組成比率(以下,以原子比記載),[In]/[全金屬]之值,以0.85~0.99為佳。In之組成比率不足0.85時,會有透明導電膜之電阻值增大,或即使在透明導電膜予以成膜之基板加熱至200℃以上,會有透明導電膜無法結晶化之情形。又,In之組成比率超過0.99時,在透明導電膜之成膜時,透明導電膜為結晶化,以含有草酸之蝕刻液無法蝕刻,或造成殘渣大量發生之情形。在此,[In]係表示透明導電膜中每一單位體積之銦原子數,[全金屬]係表示透明導電膜中每一單位體積之全金屬原子數。
又,第3原子,以在上述透明導電膜中,添加Sn,Zn為佳。
此外,第1原子係指,氧化銦中之銦原子,第2原子係指,選自氧化鎢,氧化鈮,氧化鎳,氧化鉬之一種或二種以上氧化物中之鎢原子,鈮原子,鎳原子,及鉬原子。
在添加Sn之情形,作為原子比之Sn組成比率,以[Sn]/[全金屬]<0.2為佳,較佳為,[Sn]/[全金屬]<0.1。透明導電膜中〔Sn〕/[全金屬]之值,在0.2以上時,會有蝕刻時或有產生殘渣之情形。在此,[Sn]係表示透明導電膜中每一單位體積之錫原子數。
又,在添加Zn之情形,作為原子比之Zn組成比率,以[Zn]/[全金屬]<0.1為佳,較佳為,[Zn]/[全金屬]<0.05。在此,[Zn]係表示透明導電膜中每一單位體積之鋅原子數。
(2)又,本發明係具備,透明基板與,設置於該透明基板上之源電極與,設置於該透明基板上之汲電極與,設置於該透明基板上之透明像素電極,所成薄膜電晶體型基板;與設置多色之著色圖型之濾色片基板;與該薄膜電晶體型基板;與該濾色片基板,所夾持之液晶層,如此所構成之薄膜電晶體型液晶顯示裝置中,該透明像素電極含有作為主成分之氧化銦,進而,含有選自氧化鎢,氧化鉬,氧化鎳,及氧化鈮之一種或二種以上氧化物之透明導電膜,該透明像素電極係與該源電極或該汲電極電性連接為其特徵之薄膜電晶體型液晶顯示裝置。
上述薄膜電晶體型基板,在其製造步驟中,Al斷線等之蝕刻不良幾乎不會發生。因此,若使用此種薄膜電晶體型基板,可製造顯示缺陷少的薄膜電晶體型液晶顯示裝置。
(3)又,本發明係在製造上述(1)記載之薄膜電晶體型基板之方法中,含有,在該透明基板上使該透明導電膜堆積之步驟與,將該堆積之該透明導電膜,使用酸性蝕刻液,藉由蝕刻,來形成該透明像素電極之步驟,為其特徵之薄膜電晶體型基板之製造方法。
酸性之上述蝕刻液,以弱酸為佳。上述透明導電膜,在使用弱酸之蝕刻液進行蝕刻之情形,蝕刻所致殘渣幾乎不會發生。
含有草酸之蝕刻液之草酸濃度,以1~10wt%為佳,較佳為,1~5wt%。草酸濃度不足1wt%時,透明導電層之蝕刻速度會有遲緩之情形,在超過10wt%時,草酸之結晶,會因而造成含有草酸之蝕刻液之水溶液中析出之情形。
(4)又,本發明係,酸性之該蝕刻液含有,草酸,磷酸.乙酸.硝酸所成混酸,或硝酸鈰(IV)銨之任一種或二種以上為其特徵之上述(3)記載之薄膜電晶體型基板之製造方法。
第2組-手段以下,係本發明之第2組之手段。
A噴鍍靶(5)本發明,係為解決上述課題,而含有,以氧化銦為主成分,選自W,Mo,Nb,Ni,Pt,Pd所成第1金屬群M1之之一種或二種以上之金屬或該金屬之氧化物,與鑭系金屬所成第2金屬群M2之一種或二種以上金屬之氧化物,之噴鍍靶。
如此,在本發明,係將,選自鑭系金屬所成第2金屬群M2之1種或2種以上金屬氧化物與,選自第1金屬群M1之W,Mo,Nb,Ni,Pt,Pd之一種或二種以上金屬或金屬氧化物,同時添加為其特徵者。
藉由此種構成,使用本發明之噴鍍靶,以噴鍍法使透明導電膜成膜時,可使其透明導電膜與其他Al構件間接觸面間電阻保持於小的值。
具體言之,使用本發明之噴鍍靶以噴鍍法形成透明電極或像素電極之情形,在.Al閘線/透明電極之間.Al源.汲電極/像素電極之間.Al源.汲配線/透明電極之間發生之接觸面間電阻值,與習知發生之接觸面間電阻值比較為小。
此外,本發明中,「主成分」係指,其材料中主要成分,具有大致50%以上組成比率之成分之意。
(6)又,本發明係為解決上述課題,為W,Mo,Nb,Ni,Pt,Pd所成該第1金屬群M1之一種或二種以上金屬或金屬氧化物之相對於氧化銦組成之[M1]/([M1]+[In])之值為0.005~0.2,鑭系金屬所成該第2金屬群M2之一種或二種以上金屬之氧化物之,相對於氧化銦組成之[M2]/([M2]+[In])之值為0.005~0.2為其特徵之如申請專利範圍第1項記載之噴鍍靶。
在此,該[M1]係表示,選自該第1金屬群之1種或2種以上金屬原子數,該[M2]係表示,選自該第2金屬群之1種或2種以上金屬原子數,該[In]表示,銦原子數。
鑭系金屬氧化物之組成如此,在本發明,鑭系金屬氧化物之組成,相對於氧化銦,「式1」[M2]/([M2]十[In])=0.005~0.2此值較佳為,0.01~0.15。又,更佳為0.01~0.1。
此外,本發明係使鑭系金屬群稱為第2金屬群,而「M2」為總稱。又,此M2係以表示任一鑭系金屬之記號來使用。
再者,本發明中,[]之記號,係作為該原子每一單位重量.體積之原子數之記號來使用。例如,[鈰]或[Ce],係表示鈰之原子數。[銦]或[In]係表示銦之原子數。
再者,在[]中將為上述金屬群總稱之M2挿入成為[M2]之記載法亦被使用。[M2]係表示可自第2金屬群中適宜選擇之金屬原子數。
此式之值,在不足0.005時,其添加效果難以顯現,在此種噴鍍靶於製造透明電極或像素電極之情形,在Al與其透明電極之間,Al與其像素電極之間,會有造成大值之接觸面間電阻發生之情形。
一方面,在上述式之值超過0.2時,以此種噴鍍靶製造透明電極或像素電極之情形,其透明電極.像素電極本身之電阻率會有成為大的值之情形。又,同樣地上述式之值超過0.2之情形,其透明電極或像素電極本身之蝕刻會有造成困難之情形,結果,液晶顯示裝置用基板之製造會有可能變的困難。
W,Mo,Nb,Ni,Pt,Pd金屬或金屬氧化物之組成又,在本發明,W,Mo,Nb,Ni,Pt,Pd金屬或金屬氧化物之組成(比率)相對於氧化銦,「式2」[M1]/([M1]十[In])=0.005~0.2此式之較佳值,為0.01~0.15,更佳為,0.01~0.1。又,此等W,Mo,Nb,Ni,Pt,Pd,即使在金屬狀態添加,或在金屬氧化物狀態添加均可。
與上述第2金屬群M2同樣地,W,Mo,Nb,Ni,Pt,Pd所成之金屬群被稱為第1金屬群M1。又,與上述[M2]同樣,[M1]係表示選自第1金屬群之一種或二種以上金屬之(每一單位體積.單位重量之)原子數。
此外,上述式2之值在不足0.005時,其添加效果無法顯現。亦即,在Al與透明電極或Al與像素電極之間會有接觸面間電阻變大之情形。一方面,上述式2之值,在超過0.2時,會有透明電極,像素電極之電阻率變大之情形,再者會有造成此等透明電極.像素電極之蝕刻困難之情形。
(7)又,本發明係,將選自鑭系金屬所成該第2金屬群M2金屬之氧化物,係選自La,Ce,Ho,Er中任一種以上之金屬之氧化物為其特徵之(5)或(6)記載之噴鍍靶。
如此,在鑭系金屬氧化物之中,尤其是在添加Ce,Ho,Er中任一種以上金屬氧化物之情形,上述之作用.效果可更為顯著。此外,因為1種以上,故可自上述金屬選擇2種金屬,亦可添加3種全部之金屬氧化物。
(8)又,本發明係含有,以氧化銦為主成分,選自W,Mo,Nb,Ni,Pt,Pd所成第1金屬群M1之一種或二種以上金屬或該金屬之氧化物與,選自鑭系金屬所成第2金屬群M2之一種或二種以上金屬之氧化物,進而,含有選自Zn,Sn,Zr,Ga,Ge所成第3金屬群M3之一種或二種以上金屬之氧化物,為其特徵之噴鍍靶。
如此,在本發明係採用,同時添加,選自鑭系金屬所成第2金屬群之一種或二種以上金屬氧化物與,選自W,Mo,Nb,Ni,Pt,Pd所成第1金屬群之一種或二種以上金屬或該金屬之氧化物,之構成。
習知,在Al閘線/透明電極,Al源.汲電極/像素電極間及Al源.汲配線/透明電極間,產生大的接觸面間電阻。
相對於此,根據上述本發明,藉由上述構成,可使習知發生之大的接觸面間電阻之值變小。亦即,接觸面間電阻可變小至事實上可予忽視之程度。
進而,添加選自Zn,Sn,Zr,Ga,Ge所成第3金屬群之一種或二種以上金屬氧化物,可改善噴鍍靶本身之電阻值,又,可抑制小瘤之發生。在此,電阻值之改善係指,使電阻值之值變小。再者,在使用此噴鍍靶以噴鍍法製成之透明導電膜,影響亦會及於下述所示之有益影響。
.可改善製成透明導電膜之電阻率.可改善製成透明導電膜之蝕刻特性.可改善製成透明導電膜之透明性在此,電阻率之改善係指,電阻率值減低之意。又,蝕刻特性之改善係指,藉由用於蝕刻之蝕刻液可更容易溶解之意。
又,透明性之改善係指,透明度之提高,就是說光透過率之值近於100%之意。
(9)又,本發明係選自W,Mo,Nb,Ni,Pt,Pd所成該第1金屬群M1之一種或二種以上金屬或金屬氧化物之,相對於氧化銦組成之[M1]/([M1]+[In])之值為0.005~0.2,選自鑭系金屬所成該第2金屬群M2之一種或二種以上金屬之氧化物之,相對於氧化銦組成之[M2]/([M2]+[In])之值為0.005~0.2,選自Zn,Sn,Zr,Ga,Ge所成該第3金屬群之1種或2種以上之金屬之氧化物之,相對於氧化銦組成之[M3]/([M3]+[In])之值為0.005~0.2為其特徵之(4)記載之噴鍍靶。在此,該[M1]表示,選自該第1金屬群之1種或2種以上金屬原子數,該[M2]表示,選自該第2金屬群之1種或2種以上金屬之原子數,該[M3]表示,選自該第3金屬群之1種或2種以上金屬之原子數,該[In]表示銦金屬之原子數。
鑭系金屬氧化物如此,本發明中,鑭系金屬氧化物之組成相對於氧化銦,為〔In〕/([In]+[M2])=0.005~0.2。在此,[M2]可記載為,[鑭系金屬],但是均表示鑭系之金屬氧化物原子數。
此外,本發明所述原子數比之值之範圍為「0.005~0.2」,較佳為0.01~0.15,再佳為0.01~0.1。
相對於氧化銦之鑭系金屬氧化物之組成所表示之上述式之值,在不足0.005時,被認為其添加效果有無法顯現之情形。亦即,在Al與透明電極,像素電極之間會有無法忽視之接觸面間電阻發生之情形。
一方面,上述值超過0.2,會有透明電極,像素電極之電阻率變大之情形或,在製造步驟中,會有透明電極.像素電極之蝕刻變的困難之情形,等發生之虞。
W,Mo,Nb,Ni,Pt,Pd金屬或金屬氧化物又,本發明中,W,Mo,Nb,Ni,Pt,Pd金屬或金屬氧化物之組成相對於氧化銦,係採用[In]/([In]+[M1])=0.005~0.2之構成。此式之值,較佳為0.01~0.15,更佳為,0.01~0.1。[M1]係選自,第1金屬群W,Mo,Nb,Ni,Pt,Pd中之一種或二種以上金屬之數。
第1金屬群M1中W,Mo,Nb,Ni,Pt,Pd可以金屬之狀態添加,亦可以金屬氧化物之狀態添加。
此外,上述式之值在不足0.005時,會有無法顯現添加上述W,Mo,Nb,Ni,Pt,Pd效果之情形。具體言之,關於使用本發明之使用噴鍍靶以噴鍍法製成之透明電極.像素電極,會有Al與其透明電極之間,Al與其像素電極之間,發生無法忽視之接觸面間電阻之情形。
一方面,上述式之值超過0.2,時,會有透明電極.像素電極之電阻率變大之情形。再者,於製造步驟中,會有透明電極.像素電極之蝕刻變得困難之情形。
Zn,Sn,Zr,Ga,Ge氧化物本發明中,如上述,選自第3金屬群M3中之Zn,Sn,Zr,Ga,Ge之氧化物之一種或二種以上金屬氧化物之組成相對於氧化銦為〔M3〕/([In]+[M3])=0.005~0.2。在此,[M3]表示選自第3金屬群之一種或二種以上金屬之每單位體積.單位質量之數,上述式係表示,相對於銦之第3金屬群中金屬之原子組成比。此外,此式之值,實質上亦為相對於氧化銦之,第3金屬群M3中金屬之氧化物之組成比。
此式之值在不足0.005,時,其添加效果難以顯現。具體言之,使用本發明之噴鍍靶以噴鍍法製成之透明電極.像素電極,在Al與透明電極之間,Al與像素電極之間,會有無法忽視之大小的接觸面間電阻發生之情形。
一方面,上述式之值超過0.2時,會有透明電極,像素電極之電阻率變大之情形或,在製造步驟中,此等透明電極等蝕刻變的困難之情形。
(10)又,本發明係,選自鑭系金屬所成該第2金屬群M2金屬之氧化物為La,Ce,Ho,Er中任一種以上金屬之氧化物為其特徵之(8)或(9)之噴鍍靶。
鑭系金屬氧化物之中以,尤其是,Ce,Ho,Er所成氧化物為恰當,在本發明係採用此等Ce,Ho,Er所成氧化物。
(11)又,本發明係,以氧化銦為主成分,選自W,Mo,Nb,Ni,Pt,Pd所成第1金屬群M1之一種或二種以上金屬或該金屬之氧化物與,選自鑭系金屬所成第2金屬群M2之一種或二種以上金屬之氧化物,所成透明導電膜。
如此,本發明係添加以下2種物質,於氧化銦。
.選自鑭系金屬氧化物之一種或二種以上金屬氧化物.選自W,Mo,Nb,Ni,Pt,Pd之一種或二種以上金屬或金屬氧化物,本發明係將此等,同時添加於透明導電膜。因此,使用本發明之透明導電膜來構成透明電極或像素電極之情形,可將.Al閘線/透明電極間.Al源.汲電極/像素電極間.Al源.汲配線/透明電極間等發生之接觸面間電阻減低成大致可予忽視之值。
相對於此,使用習知之透明導電膜,在構成透明電極.像素電極之情形,在Al閘線/透明電極之間,Al源.汲電極/像素電極之間,及,Al源.汲配線/透明電極之間,有無法予以忽視之大小的接觸面間電阻發生。
(12)又,本發明係,選自W,Mo,Nb,Ni,Pt,Pd所成該第1金屬群M1之一種或二種以上金屬或金屬氧化物之,相對於氧化銦組成之[M1]/([M1]+[In])之值,為0.005~0.2,選自鑭系金屬所成該第2金屬群M2之1種或2種以上金屬之氧化物之,相對於氧化銦組成之[M2]/([M2]+[In])之值,為0.005~0.2為其特徵之(11)記載之透明導電膜。該[M1]係表示選自該第1金屬群之1種或2種以上金屬之原子數,該[M2]係表示,選自該第2金屬群之1種或2種以上金屬之原子數,該[In]係表示銦之原子數。
鑭系金屬氧化物如此,本發明中,鑭系金屬氧化物之組成相對於氧化銦,可設定為[M2]/([In]+[M2])=0.005~0.2。[M2]係表示,鑭系金屬所成第2金屬群M2中之1種或2種以上金屬之原子數。在此此數係每一單位質量.單位體積之數。[In]係表示,每一銦原子單位體積.單位質量之數。因此,上述式,自原子數觀之,為第2金屬群M2中相對於金屬銦之組成比。此外,此組成比,亦為第2金屬群M2中相對於金屬之氧化物之,氧化銦組成比。
此外,此值,較佳為,0.01~0.15,更佳為0.01~0.1。
表示相對於氧化銦之鑭系金屬氧化物組成之上述式之值在不足0.005時,被認為其添加效果有無法顯現之情形。亦即,關於使用此透明導電膜之透明電極或像素電極,在其他配線Al與此透明電極.像素電極之間會有無法忽視之接觸面間電阻發生之情形。
一方面,上述值超過0,2時,本發明之透明導電膜所成透明電極.像素電極之電阻率變大之情形或製造步驟中,此透明電極.像素電極之蝕刻為困難之情形,等有發生之虞。
如此,本發明中,鑭系金屬氧化物之組成相對於氧化銦,為[M2]/(〔In〕+[M2]〕=0.005~0.2,此組成比率較佳為0.01~0.15。又,更佳為0.01~0.1。
W,Mo,Nb,Ni,Pt,Pd金屬或金屬氧化物又,本發明中,W,Mo,Nb,Ni,Pt,Pd所成第1金屬群中之金屬或金屬氧化物之組成相對於氧化銦,可採用[M1]/([In]+[M1])=0.005~0.2之構成。此式之值,較佳為,0.01~0.15,更佳為,0.01~0.1。此W,Mo,Nb,Ni,Pt,Pd,可在金屬之狀態添加,亦可在金屬氧化物之狀態添加。
M1係,W,Mo,Nb,Ni,Pt,Pd所成第1金屬群之總稱,[M1]係表示第1金屬群中1種或2種以上之每一金屬單位質量.單位體積數。[In]係,如上述,表示每一單位質量.單位體積之銦原子數。
此外,上述式之值不足0.005時,會有添加上述W,Mo,Nb,Ni,Pt,Pd之效果無法顯現之情形。具體言之,關於利用本發明透明導電膜之透明電極.像素電極,在Al與其透明電極間,Al與其像素電極間,有無法忽視之接觸面間電阻發生之情形。
一方面,上述式之值超過0.2時,會有本發明透明導電膜所成透明電極.像素電極之電阻率變大之情形。進而,在製造步驟中,此透明電極.像素電極之蝕刻會有困難之情形。
(13)又,本發明係,選自鑭系金屬所成該第2金屬群M2金屬之氧化物,以La,Ce,Ho,Er中任一種以上金屬之氧化物為其特徵之(11)或(12)記載之透明導電膜。
如此,鑭系金屬氧化物中以採用Ce,Ho,Er所成氧化物為恰當。
(14)又,本發明係,以氧化銦為主成分,選自Mo,Nb,Ni,Pt,Pd所成第1金屬群M1之一種或二種以上金屬或該金屬之氧化物與,鑭系金屬所成第2金屬群M2之一種或二種以上金屬之氧化物與,進而,選自Zn,Sn,Zr,Ga,Ge所成第3金屬群M3之一種或二種以上金屬之氧化物,所成為其特徵之透明導電膜。
如此,在本發明係採用,將選自鑭系金屬群(第2金屬群)之一種或二種以上金屬之氧化物與,選自W,Mo,Nb,Ni,Pt,Pd(第1金屬群)之一種或二種以上金屬或金屬氧化物,同時添加之構成。
將習知透明導電膜,作為透明電極或像素電極使用時,在Al閘線/透明電極間.Al源.汲電極/像素電極間.Al源.汲配線/透明電極間等中會發生大的接觸面間電阻。
相對於此,使用上述本發明所致透明導電膜來構成透明電極或像素電極時,藉由上述構成,可使習知發生之大的接觸面間電阻之值變小。亦即,可使接觸面間電阻小至成為可忽視之程度。
再者,藉由將選自Zn,Sn,Zr,Ga,Ge(第3金屬群M3)之一種或二種以上金屬氧化物之添加,影響可及於下述所示之有益的影響。
.可改善已製成透明導電膜之電阻率.可改善已製成透明導電膜之蝕刻特性.可改善已製成透明導電膜之透明性在此,電阻率之改善係指,電阻率值之減低之意。又,蝕刻特性之改善係指,藉由使用於蝕刻之蝕刻液可更容易溶解之意。
又,透明性之改善係指,使光透過率之值接近100%之意。
(15)又,本發明係將選自W,Mo,Nb,Ni,Pt,Pd所成該第1金屬群M1之一種或二種以上金屬或金屬氧化物之,相對於氧化銦組成之[M1]/([M1]+[In])之值,為0.005~0.2,鑭系金屬所成該第2金屬群M2之一種或二種以上金屬之氧化物之,相對於氧化銦組成之[M2]/([M2]+[In])之值為0.005~0.2,選自Zn,Sn,Zr,Ga,Ge所成該第3金屬群之1種或2種以上金屬之氧化物之,相對於氧化銦組成之[M3]/([M3]+[In])之值為0.005~0.2為其特徵之(14)記載之透明導電膜。在此,該[M1]係表示,選自該第1金屬群之1種或2種以上金屬之原子數,該[M2]係表示選自該第2金屬群之1種或2種以上金屬之原子數,該[M3]係表示選自該第3金屬群之1種或2種以上金屬之原子數,該「In」表示銦原子數。
鑭系金屬氧化物如此,本發明中,使鑭系金屬群(第2金屬群)之氧化物組成相對於氧化銦,係設定為[M2]/([In]+〔M2〕=0.005~0.2。M2係鑭系金屬所成第2金屬群之總稱,[M2]表示選自第2金屬群之1種或2種以上金屬之數。在此,此[M2]係每一單位質量.單位重量之數。[In]係如既述,為每一單位質量.單位重量之銦原子數。因此,上述式,係表示含於第2金屬群中金屬之,相對於銦之原子數之比。此外,此式之值,同時亦為含於第2金屬群之金屬氧化物之,相對於氧化銦組成之比。
此外,此值,較佳為,0.01~0.15,更佳為0.01~0.1。
表示相對於氧化銦之鑭系金屬氧化物之組成之上述式之值,在不足0.005時,被認為其添加效果有無法顯現之情形。亦即,Al與本發明之透明導電膜所成透明電極或像素電極之間會有無法忽視之接觸面間電阻發生之情形。
一方面,上述值超過0,2時,本發明之透明導電膜所成透明電極.像素電極之電阻率有變大之情形,或製造步驟中,此透明電極.像素電極之蝕刻有為困難之情形,等發生之虞。
W,Mo,Nb,Ni,Pt,Pd金屬或金屬氧化物又,本發明中,含於W,Mo,Nb,Ni,Pt,Pd所成第1金屬群M1之金屬或該金屬之氧化物之組成,相對於氧化銦,係採用[M1]/([In]+[M1])=0.005~0.2之構成。而如既述,[M1]表示第1金屬群中金屬之原子數。此數,係每一單位質量.單位體積之數。
此式之值,較佳為,0.01~0.15,更佳為,0.01~0.1。此W,Mo,Nb,Ni,Pt,Pd,可以金屬之狀態添加,亦可以金屬氧化物之狀態添加。
此外,上述式之值不足0.005時,會有無法顯現上述W,Mo,Nb,Ni,Pt,Pd之添加效果之情形。具體言之,關於本發明之透明導電膜所成透明電極.像素電極,在Al與其透明電極之間,Al與其像素電極之間,會有無法忽視之接觸面間電阻發生之情形。
一方面,上述式之值超過0.2時,本發明之透明導電膜所成透明電極.像素電極之電阻率會有變大之情形。再者,於製造步驟中,此透明電極.像素電極之蝕刻會有困難之情形。
Zn,Sn,Zr,Ga,Ge氧化物本發明中係如上述,選自Zn,Sn,Zr,Ga,Ge所成第3金屬群M3之1種或2種以上金屬之氧化物組成,相對於氧化銦為[M3]/([In]十[M3])=0.005~0.2。[M3]係選自第3金屬群M3之一種或二種以上金屬之原子數。因此,此式係第3金屬群M3中之1種或2種以上金屬之,相對於銦之組成比(原子數)。此值,同時,亦表示第3金屬群之一種或二種以上金屬之氧化物之,相對於氧化銦組成比。
此式之值(組成比)在不足0.005時,其添加效果難以顯現。具體言之,關於本發明之透明導電膜所成透明電極.像素電極,在Al與其透明電極之間,Al與其像素電極之間,會有無法忽視之大小的接觸面間電阻發生之情形。
一方面,上述式之值在超過0.2,時,會有利用本發明透明導電膜之透明電極.像素電極之電阻率變大之情形或,製造步驟中,此等透明電極.像素電極之蝕刻變的困難之情形。
(16)又,本發明係選自鑭系金屬所成該第2金屬群M2之金屬之氧化物係La,Ce,Ho,Er中任一種以上金屬之氧化物為其特徵之(14)或(15)記載之透明導電膜。
如此,鑭系金屬氧化物中以,採用Ce,Ho,Er所成氧化物為恰當。
(17)又,本發明係具有,玻璃基板與,設於該玻璃基板上,以氧化銦為主成分,選自W,Mo,Nb,Ni,Pt,Pd所成第1金屬群M1之1種或2種以上金屬或該金屬之氧化物與,選自鑭系金屬所成第2金屬群M2之一種或二種以上金屬之氧化物,所成透明導電膜;與設於該玻璃基板上,以Al或Ag為主成分之金屬薄膜;為其特徵之透明導電玻璃基板。
如此,在本發明,係採用將選自鑭系金屬所成第2金屬群M2之1種或2種以上之金屬之氧化物與W,Mo,Nb,Ni,Pt,Pd所成第1金屬群M1之一種或二種以上金屬或金屬氧化物,予以同時添加之構成(稱為同時添加之構成)。
又,本發明之透明導電玻璃,係使透明導電膜作為透明電極或像素電極來利用,而可作為具備透明電極或像素電極之基板來利用。又,本發明之金屬薄膜,在採用Al之情形,可構成Al閘線,Al源.汲電極。因此,本發明之透明導電玻璃基板可作為附有配線之基板來利用。
另外,在此種情形,根據習知之透明導電玻璃,係在.Al閘線/透明電極間,.Al源.汲電極/像素電極間.Al源.汲配線/透明電極間等,發生大的接觸面間電阻。相對於此,根據本發明之透明導電玻璃,並不會產生大的接觸面間電阻。
此外,在金屬薄膜使用Ag之情形,可構成Ag閘線,Ag源.汲電極。此情形亦可達成與Al之情形同樣之作用效果。
如此,根據上述本發明,依照上述構成(同時添加之構成),習知發生之大的接觸面間電阻之值可使之變小。亦即,接觸面間電阻可變小至成為事實上可予忽視之程度。
再者,由於採用與Al或Ag層合之構造,可獲得更低電阻之透明導電玻璃。此種透明導電玻璃亦有被稱為層合透明導電玻璃之情形。
Al或Al合金之利用在此(17)及後述之(20)中,進而,在閘線,源.汲電極或配線Al或Al合金可恰當使用。在此情形,可被稱為Al閘線,Al源.汲電極,但是以使用Al為主成分之合金為多。使用於此等之Al或者Al合金,係以Al作為主成分,但是,由周期表之IIIa可含有VIIIa之重金屬,或鑭系金屬。例如,可含有Nd,Ni,Co,Zr等為所望。其含量係依所求得之Al閘線,Al源.汲電極之性能而定,大致上以0.1~5重量%之範圍為佳。更佳之含量為0.5~2.0重量%。
含量不足0.1重量%時,添加效果有無法顯現之情形,進而,在0.1重量%之含量,因而會有在Al薄膜上使土丘(hillock)等突起發生之情形。
一方面,含量超過0.5重量%時,Al本身(Al合金本身)之電阻值會有變大之情形。
又,本發明中,在閘線,源.汲電極或配線,Ag或Ag合金亦可恰當使用。又,亦有設置使光反射之反射電極之情形,在此反射電極亦有Ag或Ag合金可恰當使用之情形。
再者,在使用Ag之情形,被稱為Ag閘線,Ag源.汲電極等。使用於此等Ag或Ag合金,係以Ag為主成分,可含有來自周期表之IIIa~VIIIa之重金屬,或,鑭系金屬。例如,含有Nd,Ni,Co,Zr等為所望。其含量,係依所求之Al閘線,Al源.汲電極,或配線或反射電極之性能而定,但大致以0.1~5重量%之範圍為佳。更佳之含量為0.5~2.0重量%。
含量不足0.1重量%時會有添加效果無法顯現之情形,再者,在0.1重量%之含量,因而會有在Ag薄膜上有土丘等突起發生之情形或Ag薄膜之密接性降低之情形。
一方面,含量超過0.5重量%時,Ag本身(Ag合金本身)之電阻值有變大之情形。
(18)又,本發明係選自W,Mo,Nb,Ni,Pt,Pd所成該第1金屬群M1之一種或二種以上金屬或金屬氧化物之,相對於氧化銦組成之[M1]/([M1]+[In])之值為0.005~0.2,鑭系金屬所成該第2金屬群M2之一種或二種以上金屬之氧化物之,相對於氧化銦組成之[M2]/([M2]+[In])之值,以0.005~0.2為其特徵之(17)記載之透明導電玻璃基板。在此,該[M1]係表示選自該第1金屬群:之一種或二種以上金屬之原子數,該[M2]係選自該第2金屬群之1種或2種以上金屬之原子數。
鑭系金屬氧化物如此,本發明中,鑭系金屬氧化物之組成相對於氧化銦,成為In/(In+鑭系金屬)=0.005~0.2。
此外,此值較佳為,0.01~0.15,更佳為0.01~0.1。
表示相對於氧化銦之鑭系金屬氧化物組成之上述式之值,在不足0.005時,被認為其添加效果有無法顯現之情形。亦即,在以Al或Ag為主成分之金屬薄膜與透明導電膜(例如構成透明電極或像素電極)之間有無法忽視之接觸面間電阻發生之情形。
一方面,上述值超過0.2時,本發明之透明導電膜(例如,構成透明電極.像素電極)之電阻率有變大之情形,或製造步驟中此透明導電膜之蝕刻會有困難之情形,等發生之虞。
W,Mo,Nb,Ni,Pt,Pd金屬或金屬氧化物又,本發明中,W,Mo,Nb,Ni,Pt,Pd金屬或金屬氧化物之組成相對於氧化銦,係採用In/(In+(W,Mo,Nb,Ni,Pt,Pd))=0.005~0.2之構成。此式之值,較佳為0.01~0.15,更佳為0.01~0.1。此W,Mo,Nb,Ni,Pt,Pd可以金屬之狀態添加,亦可以金屬氧化物之狀態添加。
此外,上述式之值不足0.005時,則有無法顯現上述W,Mo,Nb,Ni,Pt,Pd之添加效果之情形。具體言之,本發明之透明導電膜(例如構成透明電極.像素電極)與,Al或Ag為主成分之金屬薄膜之間,有無法忽視之接觸面間電阻發生之情形。
一方面,上述式之值超過0.2時,本發明之透明導電膜(例如,透明電極.像素電極)之電阻率會有變大之情形。再者,於製造步驟中,此透明導電膜之蝕刻會有困難之情形。
層合如此,將上述般組成之透明導電膜與金屬薄膜,予以層合,而可提供更為低電阻之透明導電玻璃。
(19)又,本發明係,選自鑭系金屬所成該第2金屬群M2金屬之氧化物係La,Ce,Ho,Er中任一種以上金屬之氧化物為其特徵之(17)或(18)記載之透明導電玻璃基板。
如此,即使在鑭系金屬氧化物中,尤其是使用Ce,Ho,Er中任一種以上所成氧化物可更為有效,而可恰當地使用。
(20)又,本發明係具有,玻璃基板;與,設於該玻璃基板上,以氧化銦為主成分,選自W,Mo,Nb,Ni,Pt,Pd所成第1金屬群M1之一種或二種以上金屬或該金屬之氧化物與,鑭系金屬所成第2金屬群M2之一種或二種以上金屬之氧化物,進而,選自Zn,Sn,Zr,Ga,Ge所成第3金屬群M3之一種或二種以上金屬之氧化物,所成透明導電膜;與設於該玻璃基板上,以Al或Ag為主成分之金屬薄膜,如此構成為其特徵之透明導電玻璃基板。
如此,在本發明係採用,將選自鑭系金屬所成第2金屬群M2之1種或2種以上金屬之氧化物,與選自W,Mo,Nb,Ni,Pt,Pd所成第1金屬群M1之一種或二種以上金屬或金屬氧化物,同時添加之構成(稱為同時添加構成)。
又,本發明之透明導電玻璃,係使透明導電膜作為透明電極或像素電極來利用,可作為具備透明電極或像素電極之基板來利用。又,本發明之金屬薄膜,在採用Al之情形,可構成Al閘線,Al源.汲電極。因此,本發明之透明導電玻璃基板,可作為附有配線之基板來利用。
另外,根據此種情形,依照習知之透明導電玻璃,係在.Al閘線/透明電極間,.Al源.汲電極/像素電極間.Al源.汲配線/透明電極間等,發生大的接觸面間電阻。相對於此,根據本發明之透明導電玻璃,並不會產生大的接觸面間電阻。
此外,在金屬薄膜使用Ag之情形,可構成Ag閘線,Ag源.汲電極。此情形亦可達成與Al之情形同樣之作用效果。
如此,根據上述本發明,以上述構成(同時添加構成),可使習知發生之大的接觸面間電阻之值變小。亦即,接觸面間電阻可變小至事實上可忽視之程度。
再者,藉由選自Zn,Sn,Zr,Ga,Ge之一種或二種以上之金屬氧化物之添加,可在透明導電玻璃上之上述透明導電膜,影響可及於下述所示之有益的影響。
.可改善已製成透明導電膜之電阻率.可改善已製成透明導電膜之蝕刻特性.可改善已製成透明導電膜之透明性在此,電阻率之改善係指電阻率值之減低之意。又,蝕刻特性之改善係指藉由使用於蝕刻之蝕刻液可更容易溶解之意。
又,透明性之改善係指可提高光透過率之值之意。進而,藉由與Al或Ag層合之構造,可獲得更為低電阻之透明導電玻璃。
此種透明導電玻璃亦有稱為層合透明導電玻璃之情形。
再者,在此(20)中,亦如上述(17)之說明,在閘線,源.汲電極或配線Al或Al合金可恰當使用。其內容與上述(13)之情形同樣。
(21)又,本發明係選自W,Mo,Nb,Ni,Pt,Pd所成該第1金屬群M1之一種或二種以上金屬或金屬氧化物之,相對於氧化銦組成之[M1]/([M1]+[In])之值為0.005~0.2,選自鑭系金屬所成該第2金屬群M2之一種或二種以上金屬之氧化物之,相對於氧化銦組成之[M2]/([M2]+[In])之值為0.005~0.2,選自Zn,Sn,Zr,Ga,Ge所成該第3金屬群之1種或2種以上金屬之氧化物之,相對於氧化銦組成之[M3]/([M3]+[In])之值為0.005~0.2為其特徵之(20)記載之透明導電玻璃基板。在此,該[M1]係表示選自該第1金屬群之1種或2種以上金屬之原子數,該[M2]係表示選自該第2金屬群之1種或2種以上金屬之原子數,該[M3]係表示選自該第3金屬群之1種或2種以上金屬之原子數,該[In]係表示銦原子數。
鑭系金屬氧化物如此,本發明中,鑭系金屬氧化物之組成相對於氧化銦,係成為In/(In+鑭系金屬)=0.005~0.2。
此外,此值,較佳為0.01~0.15,更佳為0.01~0.1。
表示相對於氧化銦之鑭系金屬氧化物組成之上述式之值,在不足0.005時,被認為有無法顯現其添加效果之情形。亦即,在Al或Ag為主成分之金屬薄膜與透明導電膜(例如構成透明電極或像素電極)之間會有發生無法忽視之接觸面間電阻之情形。
一方面,上述值超過0.2時,本發明之透明導電膜(例如,構成透明電極.像素電極)之電阻率變大之情形或在製造步驟中,此透明導電膜之蝕刻會有困難之情形,等發生之虞。
W,Mo,Nb,Ni,Pt,Pd金屬或金屬氧化物又,本發明中,W,Mo,Nb,Ni,Pt,Pd金屬或金屬氧化物之組成相對於氧化銦,係採用In/(In+(W,Mo,Nb,Ni,Pt,Pd))=0.005~0.2之構成。此式之值,較佳為0.01~0.15,:更佳為,0.01~0.1。此W,Mo,Nb,Ni,Pt,Pd可以金屬之狀態添加,亦可以金屬氧化物之狀態添加。
此外,上述式之值在不足0.005時,會有無法顯現上述W,Mo,Nb,Ni,Pt,Pd添加效果之情形。具體言之,在本發明之透明導電膜(例如構成透明電極.像素電極)與以Al或Ag為主成分之金屬薄膜之間,會有無法忽視之接觸面間電阻發生之情形。
一方面,上述式之值超過0.2時,本發明之透明導電膜(例如,透明電極.像素電極)之電阻率會有變大之情形。再者,在製造步驟中,此透明導電膜之蝕刻亦會有困難之情形。
Zn,Sn,Zr,Ga,Ge氧化物本發明中,如上述,選自Zn,Sn,Zr,Ga,Ge氧化物之一種或二種以上金屬氧化物之組成相對於氧化銦為In/(In+(Zn,Sn,Zr,Ga,Ge))=0.005~0.2。
此式之值不足0.005時,其添加效果無法顯現。具體言之,在本發明之透明導電膜(例如,構成透明電極.像素電極)與以Al或Ag為主成分之金屬薄膜之間,會有無法忽視之大小的接觸面間電阻發生之情形。
一方面,上述式之值超過0.2時,會有本發明之透明導電膜(或,利用透明導電膜之透明電極.像素電極)之電阻率變大之情形。再者,上述式之值超過0.2之情形,在製造步驟中,使此等透明導電膜蝕刻,於欲形成透明電極或像素電極之情形,其蝕刻會有造成困難之情形。
層合如此,將上述般組成之透明導電膜與金屬薄膜予以層合,可提供更為低電阻之透明導電玻璃。
(22)又,本發明係選自鑭系金屬所成該第2金屬群M2金屬之氧化物,為La,Ce,Ho,Er中任一種以上金屬氧化物為其特徵之(20)或(21)記載之透明導電玻璃基板。
如此,在鑭系金屬氧化物中以,尤其是使用Ce,Ho,Er中任一種以上所成氧化物可更為有效,而可恰當使用。
層合之具體技巧如以上(5)~(22)所述,本發明中,有採用將金屬氧化物導電膜與金屬薄膜予以層合構成之情形。以下,關於此情形予以說明。
在將此金屬氧化物透明導電膜與以Al或Ag為主成分之金屬薄膜予以層合之技巧有各種形態。
a.金屬氧化物/以Al或Ag為主成分之金屬薄膜/金屬氧化物b.金屬氧化物/以Al或Ag為主成分之金屬薄膜/金屬氧化物/以Al或Ag為主成分之金屬薄膜/金屬氧化物上述a.為3層,上述b為5層。此外,採用7層構造等當然亦可。
在此情形之以Al或者Ag為主成分之金屬薄膜之膜厚係1~20nm。膜厚較佳為5~15nm,更佳為5~10nm。膜厚在1nm以下時,已層合之金屬膜非為「薄膜」,而有成為海島構造之情形,有無法獲得本發明效果之情形。一方面,金屬薄膜之膜厚在20nm以上之情形,已層合之金屬薄膜之光線透過率會有降低之情形。結果,對重疊設置之透明導電膜之「透明」性事實上會產生影響。
又,本發明中,常常係將金屬氧化物所成上述透明導電膜與以Al或Ag為主成分之金屬薄膜予以層合,但,此「層合」,亦含有金屬氧化物所成透明導電膜之(並非全部)一部份與金屬薄膜接觸之情形。在此情形,電極構成方面,例如與20μm寬之金屬薄膜一部份接觸,且,以覆蓋金屬薄膜全體之方式使透明導電膜接觸之情形等。換言之,平面上兩者為重疊,但是由剖面圖觀之,為僅有一部份接觸之情形。
此種情形,金屬薄膜之厚度,為20~500nm,較佳為30~300nm,更佳為50~200nm。膜厚在20nm以下,亦有電阻減低效果小之情形。一方面,膜厚在500nm以上,其薄膜之高低差變大,亦有與透明導電膜之接觸不良產生之情形。
金屬薄膜之寬,雖可適宜選擇,但為例如1μm~100μm。此值較佳為5~50μm,更佳為10~30μm。
金屬薄膜之寬在1μm以下,會有電阻減低效果過小之情形,一方面,金屬薄膜之寬在100μm以上,會有光線透過率(開口率)降低之情形。
但,在將金屬薄膜與透明導電膜層合之物作為反射電極使用之情形,則並不限定於此。
第3組-手段A.薄膜電晶體基板之製造方法之發明(23)因此,為解決上述課題,本發明係,至少含有下列步驟者,使用含有選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上金屬之Al合金,將含於閘極,源極,及汲極所成導體群E1之任一種導體的第1導體,形成於透明絕緣性基板上之第1導體形成步驟;將所形成之該第1導體,及該透明絕緣性基板予以覆蓋之方式,使絕緣膜成膜之絕緣膜成膜步驟;在被成膜之該絕緣膜,使接觸孔形成之接觸孔形成步驟;在該絕緣膜上形成透明膜電極所成第2導體之步驟;其中該第2導體與,該第1導體,係透過該接觸孔予以電性連接之電極連接步驟,為其特徵之薄膜電晶體基板之製造方法。
另外,本發明中,閘電極及閘配線之總稱以閘極稱之,源電極及源極配線之總稱以源極稱之。汲電極單以汲極稱之。又,第1導體,具體言之,為閘極,源極,汲極,第2導體,為像素電極。
第1導體因係單層構造,以一種類蝕刻液進行一次蝕刻。
又,第1導體係以Al為主成分,其他,為含有選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上金屬之層,故與第2導體之接觸面間電阻低。
進而,關於第1導體,就土丘發生之抑制或耐蝕性提高之觀點而言,除了Al或選自上述金屬群M1之一種或二種以上之金屬以外,第3金屬方面,以添加Cu,Si,稀土類元素等為佳。此時,為使Al之電性低電阻之特性予以活化,第3金屬之添加量,第1導體之電阻率以抑制於不超過10μ.Ω.cm左右為佳。另外,在此,第1金屬係Al,第2金屬係選自上述金屬群M1之一種或二種以上之金屬。相對於此等之第三成分之意,添加上述Cu,Si稀土類元素等稱為第3金屬。
另外,在第1導體中,在添加選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上金屬之情形,亦與添加上述第3金屬之情形同樣地,可獲得土丘發生之抑制或,耐蝕性提高之效果。
因此,尤其是,即使在不添加上述第3金屬之情形,亦可抑制土丘之發生或耐蝕。
又,第2導體,係透過絕緣膜所形成之接觸孔,與第1導體連接。因此,因像素電極與閘極及源極之配線並不直接接觸,故短路等之不恰當並不會發生。
第1導體,係使用含有選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er之一種或二種以上金屬之Al合金靶,因噴鍍而成膜。另外,此Al合金靶,可藉由真空溶解法,噴灑成形法等來製造。使用此Al合金靶予以成膜之Al合金薄膜,係藉由使用磷酸-乙酸-硝酸之混酸的蝕刻予以圖型化,來形成第1導體。
B.薄電晶體之發明(24)又,本發明係含有,透明絕緣性基板與,設置於該透明絕緣性基板上,且,含於閘極,源極,及汲極所成導體群E1之任一導體之第1導體,之薄膜電晶體,其中,該第1導體係含有,含有選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上金屬之Al合金所成Al層,且,透過形成於該第1導體上絕緣膜之接觸孔,與透明膜電極所成第2導體連接為其特徵之薄膜電晶體。
又,第1導體係除了純Al或Al合金以外,藉由含有選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上之金屬之層所成,而與第2導體之接觸面間電阻低。
進而,關於第1導體,就由土丘發生之抑制,或耐蝕性提高之觀點而言,除了Al,或選自上述金屬群M1之一種或二種以上之金屬以外,作為第3金屬,可添加Cu,Si,稀土類元素等為佳。此時,為使Al之電阻率不致過高,則第3金屬之添加量,可抑制於使第1導體之電阻率不超過10μ.Ω.cm之程度為佳。另外,在此,第1金屬係Al,第2金屬係選自上述金屬群M1之一種或二種以上金屬。
第1導體係,使用含有選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er之一種或二種以上金屬之Al合金靶,藉由噴鍍成膜。另外,此Al合金靶可以,真空溶解法,噴灑成形法等來製造。使用此Al合金靶予以成膜之Al合金薄膜,藉由使用磷酸-乙酸-硝酸之混酸之蝕刻予以圖型化,來形成第1導體。
(25)又,本發明係該第1導體含有,選自該金屬群M1之一種或二種以上之金屬具有0.5~5wt%之Al層為其特徵之上述(24)記載之薄膜電晶體。
第1導體之Al層中,選自該金屬群M1之一種或二種以上之金屬之含量,為0.5~5wt%,較佳為1~3wt%。含量在不足0.5wt%之情形,要抑制第1導體及第2導體之接觸面間電阻會有困難,一方面,含量在超過5wt%之情形,會有第1導體全體之電阻率變高之情形。
C.薄膜電晶體基板之發明(26)又,本發明係至少含有,透明絕緣性基板;與形成於該透明絕緣性基板上,且,含有,含於閘極,源極,及汲極所成導體群E1之任一導體之第1導體,進而,為至少以覆蓋該透明絕緣性基板之方式所形成之絕緣膜;與在該絕緣膜上所形成之第2導體;之薄膜電晶體基板,該第1導體係含有,含有選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上金屬的Al合金所成Al層,該絕緣膜具備貫通於設定之該第1導體及該第2導體方向之接觸孔,該第2導體係透明膜電極所成,該第2導體,透過該接觸孔,與該第1導體之該Al層電性連接為其特徵之薄膜電晶體基板。
第1導體因係單層所成,以一種類之蝕刻液予以一次蝕刻為可行。因此,本發明之薄膜電晶體基板,可更簡易地製造。
又,第2導體係透過絕緣膜所形成之接觸孔,與第1導體連接。因此,像素電極與,閘極及源極之配線,並不直接接觸,故短路等之不恰當難以發生。
(27)又,本發明中,該透明膜電極係,氧化銦,氧化錫,氧化銦錫,氧化銦鋅,及氧化鋅之任一所成為其特徵之上述(26)記載之薄膜電晶體基板。
第2導體在為氧化銦,氧化錫,氧化銦錫,氧化銦鋅,及氧化鋅之任一所成情形,亦與第1導體之接觸面間電阻變低。
(28)又,本發明係,該第1導體為含有,選自該金屬群M1之一種或二種以上金屬具有0.5~5wt%之Al層為其特徵之上述(26)或(27)中任一項記載之薄膜電晶體基板。
在第1導體之Al層中,選自該金屬群M1之一種或二種以上金屬之含量為0.5~5wt%,較佳為1~3wt%。含量在不足0.5wt%之情形,要抑制第1導體及第2導體之接觸面間電阻有其困難,一方面,含量在超過5wt%之情形,會有第1導體全體之電阻率變高之情形。
D.液晶顯示裝置之發明(29)又,本發明係含有,上述(26)~(28)中任一項記載之薄膜電晶體基板與藉由該薄膜電晶體基板所驅動之液晶層,為其特徵之液晶顯示裝置。
又,光透過率並不透過低層,第2導體係,透過絕緣膜所形成之接觸孔,而與第1導體直接連接,故液晶顯示裝置,具有高的開口率。
又,本發明之液晶顯示裝置,因係具備上述(26)~(28)記載之薄膜電晶體基板,故可達成與上述(26)~(28)同樣作用.效果。
第4組-手段第4組之本發明之上述目的,在透明電極方面,係使用含有氧化銦與氧化鋅為成分之非晶質導電性氧化物所成透明導電膜,進而使該透明導電膜,以草酸水溶液等蝕刻液予以圖型化來達成。茲具體敘述之,本發明,係採用如下述般之手段。
A. TFT之發明(30)首先,本發明係具備,透明基板與,設置於該透明基板上之Al為主成分之閘電極與,設置於該透明基板上之源電極與,設置於該透明基板上之汲電極與,設置於該透明基板上之矽層與,設置於該透明基板上之像素電極,之液晶顯示裝置用TFT基板中,該像素電極係含有氧化銦與,選自W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系所成第1組M1之1種或2種以上金屬之氧化物,之導電性氧化物,該像素電極,係與選自以該Al為主成分之閘電極及該源電極及該汲電極所成群之至少之一之電極直接接合為其特徵之TFT基板。
在含有Al之閘線/透明電極,含有Al之源.汲電極/像素電極間,至目前為止雖有接觸面間電阻發生,但是,藉由W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系之添加,可使接觸面間電阻減少。在使用於含有Al之閘線,含有Al之源.汲電極之Al,或者Al合金,若為以Al為主成分,則可含有周期表之IIIa~VIIIa之重金屬或者鑭系金屬。在含於此Al之元素方面以Nd,Ni,Co,Zr等可恰當使用。其含量,亦依所求之Al閘線,Al源.汲電極之性能而定,但,以0.1重量%~0.5重量%之範圍為佳。更佳為0.5重量%~2.0重量%。
在不足0.1重量%則幾乎無法見到添加效果,會有在Al薄膜上產生土丘等突起之情形。另外,超過5重量%時,Al本身之電阻亦有變大之情形。
含有Al之物,以至少為閘極為佳。源.汲極含有Al者當然為佳,可獲得與閘極同樣之作用.效果亦如上所述。另外,在本發明中「以Al為主成分之」係指,含有Al作為主要成分之意,大致係以原子組成比率為50%以上情形之意。
(31)又,本發明係,上述(30)中,該導電性氧化物中,相對於銦之選自該第1組M1金屬之氧化物之原子組成比率[M1]/([In]+[M1])在0.005~0.2之範圍為其特徵之TFT基板。在此,該式中之[M1]係表示,選自該第1組M1之1種或2種以上金屬之原子之(每一單位重量.單位體積之)數。又,該式中之[In]係表示銦之原子之(每一單位重量.單位體積之)數。
添加量不足0.005,添加效果小,以Al為主成分之閘電極/透明電極會有變大之情形。源.汲極在含有Al之情形,會有Al源.汲電極/像素電極間之接觸面間電阻變大之情形。另一方面,添加量超過0.2時,電極本身之電阻會有變大之情形,或電極之蝕刻加工時會有不良發生之情形。
(32)又,本發明,係上述(30)或(31)中,該導電性氧化物,除了氧化銦以外,含有選自錫,鋅,鍺,所成第2群M2之1種或2種以上金屬之氧化物為其特徵之TFT基板。
藉由添加氧化錫,氧化鋅,氧化鍺,氧化鎵,而有可改善合乎目的之導電性氧化物導電性之情形。又,藉由此添加,亦有可改善蝕刻加工性之情形。又,藉由此添加,亦有可改善透過率之情形。
(33)又,本發明係,上述(32)中,該導電性氧化物中,相對於銦之選自該第2群M2金屬之氧化物之原子組成比率[M2]/([In]+[M2])在0.01~0.3之範圍為其特徵之TFT基板。在此,該式中之[M2]係表示選自第2群M2之1種或2種以上之金屬,亦即表示錫,鋅,鍺,鎵之任一種或2種以上原子之(每一單位體積.單位重量之)數。又,該式中之[In]表示銦之(每一單位體積.單位重量之)原子數。
添加量在不足0.01時,其添加效果小,會有反而造成電阻變大之情形,一方面,添加量超過0.3時,會有電阻變大之情形,或為目的之改善(與Al電極之接觸面間電阻變小)為困難之情形。又,因噴鍍靶中結晶粒子之平均直徑成為不足10μm大小,故可為小瘤發生少之噴鍍靶之構成。
較佳為,藉由使直徑成為5μm以下大小,小瘤幾乎不發生,難以產生異常放電而可獲得噴鍍靶。
如此,本發明之TFT基板,係可使含有Al之電極與像素電極之接觸面間電阻變小,對構成半色調之顯示可良好進行之液晶顯示裝置為有用。另外,在後述實施之形態說明之TFT陣列基板,係相當於TFT基板之恰當的一例。在基板上使TFT(薄膜電晶體)配置成陣列狀之物為TFT陣列基板。
B噴鍍靶之發明(34)本發明係使用於液晶顯示裝置用TFT基板之像素電極,將驅動液晶之該像素電極以噴鍍法製造之際所用之噴鍍靶中,含有氧化銦與選自W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系所成該第1組M1之1種或2種以上金屬之氧化物,之導電性氧化物所成為其特徵,之以Al為主成分之電極或配線可電性接合之像素電極製造用噴鍍靶。
藉由使用此種噴鍍靶,而可有效地製造上述構成之TFT基板。又,藉由使噴鍍靶中之結晶粒子之平均直徑成為不足10μm之大小,可實現小瘤幾乎不致發生之噴鍍靶。又,可改良蝕刻性,製造使透過率提高之像素電極。較佳為,使結晶粒子之平均直徑成為5μm以下大小,而可獲得小瘤之發生少,異常放電亦難以產生之噴鍍靶。
(35)又,本發明係在上述(34)中,該導電性氧化物中,相對於銦之選自該第1組M1金屬之氧化物之原子組成比率[M1]/([In]+[M1])在0.005~0.2之範圍為其特徵之噴鍍靶。在此,該式中之[M1]係表示選自該第1組M1之1種或2種以上金屬之原子之(每一單位重量.單位體積之)數。又,在該式中之[In]表示銦之原子之(每一單位重量.單位體積之)數。
添加量在不足0.005時添加效果小,會有以Al為主成分之閘電極/透明電極,Al源.汲電極/像素電極間之接觸面間電阻變大之情形,在超過0.2,因而會有於噴鍍時產生異常放電之情形,或電極本身之電阻變大之情形,或電極之蝕刻加工時不良發生之情形。
(36)又,本發明係在,上述(34)(35)中,該導電性氧化物係除了氧化銦以外,含有選自錫,鋅,鍺,鎵所成第2群M2之1種或2種以上金屬之氧化物為其特徵之噴鍍靶。
藉由添加氧化錫,氧化鋅,氧化鍺,氧化鎵,亦有可合乎目的使導電性氧化物之導電性改善之情形。又,藉由此添加,亦有可改善蝕刻加工性之情形。又,藉由此添加,亦有可改善透過率之情形。
又,藉由使噴鍍靶中結晶粒子之平均直徑不足10μm之大小,則小瘤幾乎不會發生而可實現噴鍍靶。較佳為使結晶粒子之平均直徑成為5μm以下大小,可獲得小瘤發生亦少,異常放電亦難以產生之噴鍍靶。
(37)又,本發明係在,上述(36)中,該導電性氧化物中,相對於銦之選自該第2群M2金屬之氧化物之原子組成比率[M2]/([In]+[M2])在0.01~0.3之範圍為其特徵之噴鍍靶。在此,該式中之[M2]係表示選自第2群M2之1種或2種以上之金屬,亦即錫,鋅,鍺,鎵之任一種或2種以上原子之(每一單位重量.單位體積之)數。又,該式中之[In]表示銦之原子之(每一單位重量.單位體積之)數。
添加量不足0.01時,其添加效果小,會有反而使電阻變大之情形,一方面,在超過0.3時,會有電阻變大之情形,或為目的之改善(在與含有Al電極之接觸面間電阻變小)為困難之情形。
C.液晶顯示裝置之發明(38)本發明係具備TFT基板,與液晶之液晶顯示裝置中,該TFT基板係具備,透明基板;與設置於該透明基板上之以Al為主成分之閘電極;與設置於該透明基板上之源電極;與設置於該透明基板上之汲電極;與設置於該透明基板上之矽層;與設置於該透明基板上,來驅動該液晶之像素電極;與保護該閘電極及該源電極.該汲電極之透明電極,如此所構成,該像素電極或該透明電極係由,氧化銦與選自W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系所成該第1組M1之1種或2種以上金屬之氧化物,之導電性氧化物,該像素電極或該透明電極,係與選自以該Al為主成分之閘電極及該源電極及該汲電極所成群之至少之一之電極直接接合為其特徵之液晶顯示裝置。
在含有Al之閘線/透明電極,Al源.汲電極間,習知為有比較大的接觸面間電阻發生但是,由於W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系之添加,可使接觸面間電阻之值變小。源.汲極在含有Al之情形,可藉由W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系之添加,使含有Al源.汲電極間之接觸面間電阻之值變小。藉此,使用此TFT基板之液晶顯示裝置,可使含有Al之閘線/透明電極,或,含有Al之源.汲電極/像素電極間之接觸面間電阻減低,可獲得半色調之顯示品質有所改善之液晶顯示裝置。
(39)又,本發明係在,上述(38)之液晶顯示裝置中,該導電性氧化物中,相對於銦之選自該第1組M1金屬之氧化物之原子組成比率[M1]/([In]+[M1])在0.005~0.2之範圍為其特徵之如申請專利範圍第項13記載之液晶顯示裝置。在此,該式中之「M1」表示,選自該第1組M1之1種或2種以上金屬之原子之(每一單位重量.單位體積)數。又,該式中之[In]表示銦之原子之(每一單位重量.單位體積之)數。
添加量在不足0.005,添加效果小,會有以Al為主成分之閘電極/透明電極,Al源.汲電極/像素電極間之接觸面間電阻變大之情形,添加量超過0.2時,在噴鍍時會有異常放電產生之情形,或電極本身之電阻變大之情形,或電極之蝕刻加工時有不良發生之情形。又,添加量超過0.2時,在液晶顯示裝置之驅動時因而會有半色調之顯示品質降低之情形。
(40)又,本發明,係在上述(38)(39)之液晶顯示裝置中,該導電性氧化物係氧化銦以外,含有選自錫,鋅,鍺,鎵所成第2群M2之1種或2種以上金屬之氧化物為其特徵之液晶顯示裝置。
藉由氧化錫,氧化鋅,氧化鍺,氧化鎵之添加,會有合乎目的而可有改善導電性氧化物之導電性之情形。又,藉由此添加,亦有可改善蝕刻加工性之情形。又,藉由此添加,亦有可改善透過率之情形。
又,噴鍍靶中之結晶粒子之平均直徑在成為不足10μm之大小,而可實現小瘤之發生幾乎不致產生之噴鍍靶,若使用該等來製造液晶顯示裝置時,可獲得顯示缺陷少的液晶顯示裝置。較佳為,藉由使結晶粒子之平均直徑成為5μm以下大小,可獲得小瘤之發生亦少,異常放電亦難以產生之噴鍍靶,使用此等噴鍍靶則可製造更進一層顯示缺陷少之液晶顯示裝置。
(41)又,本發明係上述(40)之液晶顯示裝置中,該導電性氧化物中,相對於銦之選自該第2群M2金屬之氧化物之原子組成比率[M2]/([In]+[M2])在0.01~0.3之範圍為其特徵之液晶顯示裝置。在此,該式中之[M2]表示,選自第2群M2之1種或2種以上之金屬,亦即表示錫,鋅,鍺,鎵之任一種或2種以上之原子之(每一單位重量.單位體積之)數。又,該式中之[In]表示銦之原子之(每一單位重量.單位體積)數。
添加量在不足0.01時,其添加效果小,會有反而電阻變大之情形,一方面,在超過0.3時,會有電阻變大之情形,或因而會有為目的之改善(與Al電極之接觸面間電阻變小)為困難之情形。
D-1像素電極之發明接著,關於像素電極之發明說明其構成。以下所示發明係如,上述之TFT基板等所使用之像素電極,其作用.效果與上述TFT基板等為相同。
(42)本發明係使用於具備,透明基板與,設置於該透明基板上之以Al為主成分之閘電極與,設置於該透明基板上之源電極與,設置於該透明基板上之汲電極與,設置於該透明基板上之矽層與,設置於該透明基板上之像素電極與,保護該閘電極及該源電極.該汲電極之透明電極,如此所構成之液晶顯示裝置用TFT基板,在驅動液晶之該像素電極中,含有氧化銦與,選自W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系所成該第1組M1之1種或2種以上金屬之氧化物,之導電性氧化物,進而,該像素電極係與,以該Al為主成分之閘電極或該源電極或該汲電極直接接合為其特徵之像素電極。
(43)又,本發明,係在上述(42)中,該導電性氧化物中,相對於銦之選自該第1組M1金屬之氧化物之原子組成比率[M1]/([In]+[M1])在0.005~0.2之範圍為其特徵之像素電極。在此,該式中之[M1]或[In]係如既已說明者。
(44)又,本發明係在上述(42)(43)中,該導電性氧化物,除了氧化銦以外,含有選自錫,鋅,鍺,鎵所成第2群M2之1種或2種以上金屬之氧化物為其特徵之像素電極。
(45)又,本發明係,上述(44)中,該導電性氧化物中,相對於銦之選自該第2群M2金屬之氧化物之原子組成比率「M2」/([In]+[M2])在0.01~0.3之範圍為其特徵之像素電極。在此,該式中之[M2]或[In]係如既述者。
D-2透明電極之發明接著,關於透明電極之發明說明其構成。
(46)本發明係使用於具備,透明基板與,設置於該透明基板上之Al為主成分之閘電極與,設置於該透明基板上之源電極與,設置於該透明基板上之汲電極與,設置於該透明基板上之矽層與,設置於該透明基板上之像素電極與,保護該閘電極及該源電極.該汲電極之透明電極,如此所構成之液晶顯示裝置用TFT基板,在該透明電極中,含有氧化銦與選自W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系所成該第1組M1之1種或2種以上金屬之氧化物,之導電性氧化物,進而,該透明電極係與以該Al為主成分之閘電極或該源電極或該汲電極直接接合為其特徵之透明電極。
(47)又,本發明係,上述(46)中,該導電性氧化物中,相對於銦之選自該第1組M1金屬之氧化物之原子組成比率[M1]/([In]+[M1])在0.005~0.2之範圍為其特徵之透明電極。在此,該式中[M1]或[In]係如既述者。
(48)又,本發明係,上述(46)(47)中,該導電性氧化物,除了氧化銦以外,含有選自錫,鋅,鍺,鎵所成第2群M2之1種或2種以上金屬之氧化物為其特徵之透明電極。
(49)又,本發明係,上述(48)中,該導電性氧化物中,相對於銦之選自該第2群M2金屬之氧化物之原子組成比率[M2]/([In]+[M2])在0.01~0.3之範圍為其特徵之透明電極。在此,該式中之〔M2〕或〔In〕係如既述者。
E. TFT基板之製造方法之發明(50)本發明係在製造TFT基板之方法中,含有在該透明基板上使該導電性氧化物堆積,形成該導電性氧化物薄膜之步驟與使該形成之該導電性氧化物之薄膜以含有草酸之水溶液藉由蝕刻,來形成該透明電極之步驟,為其特徵之TFT基板之製造方法。
藉由此種構成,在源電極等以Al構成之情形,於透明電極之成形時(蝕刻時),可防止含有Al之源電極等溶離。此種作用.效果與使用其他蝕刻液之下述發明亦為同樣。
(51)又,本發明,係在製造TFT基板之方法中,含有,在該透明基板上使該導電性氧化物堆積,形成該導電性氧化物薄膜之步驟與,將該形成之該導電性氧化物之薄膜以含有磷酸.乙酸.硝酸之水溶液藉由蝕刻,來形成該透明電極之步驟,為其特徵之TFT基板之製造方法。
(52)又,本發明係在製造TFT基板之方法中,含有,在該透明基板上使該導電性氧化物堆積,來形成該導電性氧化物之薄膜之步驟與,該形成之該導電性氧化物之薄膜以含有硝酸鈰銨鹽之水溶液藉由蝕刻,使該透明電極形成之步驟,為其特徵之TFT基板之製造方法。
另外,在透明電極(導電性氧化物)之成膜方法方面,可使用蒸鍍法,噴鍍法,CVD法,噴灑法,浸漬法等。,尤其是,以採用噴鍍法為佳。
F.鑭系之種類(53)又,本發明係該鑭系,係選自Ce,Nd,Er,Ho之1種或2種以上之鑭系為其特徵之(30)~(52)中任一項記載之TFT基板,或透明電極製造用噴鍍靶,或液晶顯示裝置,或像素電極,或透明電極,或TFT基板之製造方法。
第1組-效果如上述,本發明之薄膜電晶體型基板中透明導電膜在製造時,使用弱酸(有機酸等)蝕刻所致殘渣幾乎不會發生。因此,本發明之薄膜電晶體型基板,加工性優異,生產率可提高。又,本發明之薄膜電晶體型液晶顯示裝置,因係具備上述薄膜電晶體型基板,故可提高製造效率。
又,根據本發明之薄膜電晶體型基板之製造方法,使用設定之酸性蝕刻液之透明導電膜之蝕刻所致殘渣等,幾乎不會發生,故可有效地製造上述薄膜電晶體型基板。
第2組-效果第2組之本發明係鑑於上述習知之技術所具有之問題而完成者,藉由將含有特定金屬之透明導電材料使用於像素電極.透明電極,即使不使用障壁金屬等,亦可抑制Al閘極/透明電極,Al源.汲/像素電極間之接觸面間電阻為小。
結果,可使製造步驟數目減少,而可使TFT(薄膜電晶體)基板之製造方法簡略化。
又,在第2組之本發明使透明導電(膜)材料,直接,與Al閘極,或Al源.汲電極接觸,在此處所產生之接觸面間電阻可變成小的值,而可提供使半色調之顯示良好進行之液晶顯示裝置。
此外,在目前為止之第2組之本發明之說明中,由與Al之關係有說明本發明之之部分。在此說明部分中即使使用Ag以替代Al,亦可達成大致同樣之作用.效果。而關於此點,在實施例中有詳細說明。
第3組-效果如上述,根據第3組之本發明之薄膜電晶體基板之製造方法,第1導體因係含有特定金屬之Al合金所成,故可容易蝕刻。因此,薄膜電晶體基板可更簡易,且,以更低之成本製造。
又,第3組之本發明之薄膜電晶體及薄膜電晶體基板,係第1導體含有特定金屬之Al合金所成,故第2導體透過形成於絕緣膜之接觸孔,與第1導體連接之際之接觸面間電阻低。進而,此第1導體,可容易蝕刻。
又,第3組之本發明液晶顯示裝置,係第2導體,並不透過光透過率低之層,而透過絕緣膜所形成之接觸孔,因與第1導體直接連接,故具有高開口率。
第4組:效果第4組之本發明,係如上述,係鑑於習知之技術所有之問題而完成者,將含有特定金屬之透明導電材料使用於像素電極,透明電極,可使TFT(薄膜電晶體)基板之製造方法簡略化。
又,根據第4組之本發明,在含有Al之閘極/透明電極,或,含有Al之源.汲/像素電極予以直接接觸.接合亦可使其間之接觸面間電阻抑制為比習知更低之值,而可提供半色調之顯示為可行之液晶顯示裝置。
實施發明之最佳型態
第1組:實施例以下,以圖面,說明關於第1組之本實施形態之恰當例。
「實施例1-1」
在第1圖表示,於本實施例1-1中α-SiTFT(非晶形矽薄膜電晶體)主動式矩陣基板100近旁之剖面圖。在透光性之玻璃基板1上,藉由高頻率噴鍍,其膜厚以成為1500埃之方式將金屬Al堆積。此外,在此玻璃基板1,係相當於申請專利範圍記載之透明基板之一例。
接著,藉由使磷酸.乙酸.硝酸.水(其體積比係12:6:1:1)系水溶液作為蝕刻液使用之光蝕刻法,將上述堆積之金屬Al以第1圖所示形狀蝕刻,來形成閘電極2及閘電極配線12。
接著,藉由低壓氣體放電CVD法,在上述玻璃基板1,上述閘電極2,及上述閘電極配線12上,將成為閘絕緣膜3之氮化矽膜(以下,以SiN膜記載),以其膜厚為3000埃之方式堆積。接著,在此閘絕緣膜3上,使α-Si:H(i)膜4,以其膜厚成為3500埃之方式堆積,進而,使成為溝道保護層5之氮化矽膜(SiN膜),在上述α-Si:H(i)膜4上,使其膜厚成為3000埃之方式堆積。
此時,放電氣體方面,關於SiN膜所形成之閘絕緣膜3及溝道保護層5,係使用SiH4 -NH3 -N2 系混合氣體,一方面,關於α-Si二H(i)膜4,係各自使用SiH4 -N系混合氣體。又,由此SiN膜所形成之42溝道保護層5,藉由使用CHF系氣體之乾蝕刻予以蝕刻,形成第1圖所示形狀。
接著,使α-Si:H(n)膜6,使用SiH4 -H2 -PH3 系之混合氣體,在上述α-Si:H(i)膜4及上述溝道保護層5上,使其膜厚成為3000埃之方式堆積。
接著,在已堆積之此α-Si:H(n)膜6上,進而,將金屬Mo/金屬Al二層膜,使下層金屬Mo之膜厚成為0.05μm,金屬Al之膜厚成為0.2μm之方式,依順序利用噴鍍法堆積。
藉由磷酸.乙酸.硝酸.水(其體積比係9:8:1:2)系水溶液作為蝕刻液使用之光蝕刻法,將此金屬Mo/金屬Al二層膜,以第1圖所示形狀蝕刻,成為汲電極7之圖型及源電極8之圖型。
進而,將使用CHF系氣體之乾蝕刻,及使用肼(NH2 NH2 .H2 O)水溶液之濕蝕刻,予以併用,就由α-Si:H膜所形成之α-Si:H(i)膜4及α-Si:H(n)膜6來進行蝕刻,而可成為第1圖所示形狀之α-Si:H(i)膜4之圖型,及α-Si:H(n)膜6之圖型。又,如第1圖所示,使用透明樹脂光阻10,形成保護膜,進而形成通孔等之圖型。
接著,在進行上述處理之基板上,將以氧化銦與氧化鎢為主成分之非晶質透明導電膜9以噴鍍法堆積。使用於此噴鍍法之靶係,為其靶中In與W之原子比之[In]/([In]+[W])之值為調製成0.97方式之In2 O3 -WO3 燒結體。在此,[In]表示,透明導電膜9中每一單位體積之銦原子數,[W]表示透明導電膜9中每一單位體積之鎢原子數。
噴鍍係使此In2 O3 -WO3 燒結體配置於計畫式磁控管(planner magnetron)型之陰極使用,其膜厚係以成為1000埃之方式,使透明導電膜9堆積。此時,作為噴鍍時之放電氣體,係使用純氬氣體,或1vol%左右之微量O2 氣體為混合之氬氣體。
該鎢在含於靶內之形態,係以WO3 ,WO2 等之氧化鎢之形態,亦可為分散於氧化銦燒結體中之形態,但可以In2 W3 O1 2 等之氧化銦-氧化鎢間之複合氧化物之形,亦可為分散於氧化銦燒結體中之形態。較佳為,鎢原子在氧化銦之銦位置(site)成為取代固溶體(substitutional solid solution),使鎢在氧化銦燒結體中成為以原子等級分散形態。如此,鎢在氧化銦燒結體中以以原子等級分散者,在噴鍍中放電安定,而為獲得低電阻之透明導電膜9為有效。
此In2 O3 -WO3 燒結體所成靶之相對密度,係96%。此外,藉由其他試驗,In2 O3 -WO3 燒結體所成靶之相對密度為95%以上在某一情形,可確認小瘤或異常放電不會發生。
又,藉由上述噴鍍,被成膜之In2 O3 -WO3 膜之透明導電膜9,以X線繞射法分析時,無法觀察到峰值可證明為非晶質膜又,為此In2 O3 -WO3 膜之透明導電膜9之電阻率,為3.8×10 4 Ω.cm左右,可確認可充分作為電極使用之膜。此外,在In2 O3 -WO3 燒結體所成上述靶,藉由氧化錫添加1~10wt%,可證明被成膜之透明導電膜9電阻率為1.8×10 4 Ω.cm以下。
關於此In2 O3 -WO3 膜之透明導電膜9,使草酸3.2wt%之水溶液作為蝕刻液使用之光蝕刻法,成為透過像素電極圖型之方式,進行蝕刻。藉此可形成第1圖所示透明導電膜9之非晶質電極所成透過像素電極圖型。
此時,源電極8之圖型與透明導電膜9所成透明像素電極之圖型,以電性連接方式可形成所望之圖型。又,此時,含金屬Al之汲電極7及源電極8,並無以蝕刻液溶離。接著,將此玻璃基板1在250℃進行30分鐘熱處理。此外,此草酸3.2wt%之水溶液係相當於申請專利範圍記載之含有草酸之酸性蝕刻液之一例。
其後,形成SiN鈍化膜(圖未示出)及遮光膜圖型(圖未示出),如第1圖所示來製造α-SiTFT主動式矩陣基板100。此外,在此α-SiTFT主動式矩陣基板100中之玻璃基板1上,第1圖所示像素部分等圖型可規則地形成。亦即實施例1-1之α-SiTFT主動式矩陣基板100係成為陣列基板。此外,此α-SiTFT主動式矩陣基板100,係相當於申請專利範圍記載之薄膜電晶體型基板之恰當的一例。
在此α-SiTFT主動式矩陣基板100上,藉由液晶層與濾色片基板之設置,可製造TFT-LCD方式平面顯示器。此TFT-LCD方式平面顯示器,係相當於申請專利範圍記載之薄膜電晶體型液晶顯示裝置之一例。關於此TFT-LCD方式平面顯示器,在進行面板操作檢查(dynamic operating inspection)之結果,亦無像素電極之不良,可為良好顯示。
「實施例1-2」
實施例1-2中α-SiTFT主動式矩陣基板100係上述實施例1-1中僅α-SiTFT主動式矩陣基板100之透明導電膜9組成為相異,而其構造與第1圖大致相同。因此,關於實施例1-2之α-SiTFT主動式矩陣基板100,係使用第1圖加以說明。
如第1圖所示,在透光性之玻璃基板1上,藉由高頻率噴鍍,其膜厚以成為1500埃方式來堆積金屬Al。接著,藉由磷酸.乙酸.硝酸.水(其體積比為12:6=1:1)系水溶液使用作為蝕刻液之光蝕刻法,將上述堆積之金屬Al以第1圖所示形狀予以蝕刻,來形成閘電極2及閘電極配線12。此外,此玻璃基板1,係相當於申請專利範圍記載之透明基板之一例。
接著,藉由低壓氣體放電CVD法,在上述玻璃基板1,上述閘電極2,及上述閘電極配線12上,使成為閘絕緣膜3之氮化矽膜(以下,以SiN膜記載),其膜厚成為3000埃之方式堆積。接著,在此閘絕緣膜3上,使α-Si:H(i)膜4,以其膜厚成為3500埃之方式堆積,進而,將成為溝道保護層5之氮化矽膜(SiN膜),在上述α-Si:H(i)膜4上,使其膜厚成為3000埃之方式堆積。
此時,放電氣體係,就關於SiN膜所形成之閘絕緣膜3及溝道保護層5,係使用SiH4 -NH3 -N2 系混合氣體,一方面,就α-Si:H(i)膜4,則各自使用SiH4 -N2 系混合氣體。又,此SiN膜所形成之溝道保護層5係,藉由使用CHF系氣體之乾蝕刻予以蝕刻形成第1圖所示形狀。
接著,使用SiH4 -H2 -PH3 系之混合氣體,在上述α-Si:H(i)膜4及上述溝道保護層5上,使其膜厚成為3000埃之方式使α-Si:H(n)膜6堆積。
接著,在已堆積之此α-Si:H(n)膜6上,進而,將金屬Mo/金屬Al二層膜,以使下層之金屬Mo膜厚成為0.05μm,使金屬Al之膜厚成為0.2μm之方式,以順序藉由噴鍍法堆積。
使用磷酸.乙酸.硝酸.水(其體積比為9:8:1:2)系水溶液作為蝕刻液使用之光蝕刻法,將此金屬Mo/金屬Al二層膜,蝕刻成第1圖所示形狀,成為汲電極7之圖型及源電極8之圖型。
進而將使用CHF系氣體之乾蝕刻,及使用肼(NH2 NH2 .H2 O)水溶液之濕蝕刻予以併用,就α-Si:H膜所形成之α-Si:H(i)膜4及α-Si:H(n)膜6進行蝕刻成為第1圖所示形狀之α-Si:H(i)膜4之圖型,及α-Si:H(n)膜6之圖型。又,如第1圖所示,使用透明樹脂光阻10,形成保護膜,進而形成通孔等之圖型。
接著,在進行上述處理之基板上,將氧化銦與氧化鉬為主成分之非晶質透明導電膜9以噴鍍法堆積。使用於此噴鍍法之靶,為靶中之In與Mo之原子比之[In]/([In]+[Mo])值,調製成0.90方式之In2 O3 -MoO3 燒結體。在此,[In]係表示透明導電膜9中每一單位體積之銦原子數,[Mo],係表示透明導電膜9中每一單位體積之鉬原子數。
噴鍍係將此In2 O3 -MoO3 燒結體配置於計畫式磁控管型之陰極來使用,其膜厚係成為1000埃之方式,來將透明導電膜9堆積。此時,噴鍍時之放電氣體係使用將純氬氣體,或1vol%左右之微量O2 氣體混合之氬氣體。
該鉬元素在含於靶內之形態,係以MoO3 ,MoO2 等之氧化鉬之形,以分散於氧化銦燒結體中之形態亦可。,但是,In2 Mo4 O6 或In2 Mo3 O1 2 或In1 1 Mo4 O6 2 等之銦與鉬之複合氧化物之形,以分散於氧化銦燒結體中之形態亦可。較佳為鉬原子,係在氧化銦之銦位置成為取代固溶體,而鉬係在氧化銦結晶體中以原子等級分散之形態。如此,鉬在氧化銦燒結體中以原子等級分散者,在噴鍍中放電安定,而為獲得低電阻之透明導電膜9為有效。
此In2 O3 -MoO3 燒結體所成靶之相對密度為96%。此外,依照其他試驗,In2 O3 -MoO3 燒結體所成靶之相對密度在95%以上之情形,可確認不會發生小瘤或異常放電。
又,藉由上述噴鍍,為被成膜之In2 O3 -MoO3 膜之透明導電膜9在以X線繞射法分析時,無法觀察到峰值可證明為非晶質膜。又,為此In2 O3 -MoO3 膜之透明導電膜9電阻率,為3.4×10 4 Ω.cm左右,可確認可充分作為電極使用之膜。此外,在In2 O3 -MoO3 燒結体所成上述靶,藉由添加氧化錫1~10wt%,可判斷被成膜之透明導電膜9電阻率,在1.9×10 4 Ω.cm以下。
關於此In2 O3 -MoO3 膜之透明導電膜9,藉由使草酸3.2wt%之水溶液作為蝕刻液使用之光蝕刻法,可進行蝕刻使成為透過像素電極之圖型方式。藉此,可形成第1圖所示透明導電膜9之非晶質電極所成透過像素電極之圖型。
此時,源電極8之圖型與透明導電膜9所成透明像素電極之圖型,可以電性連接方式形成所望之圖型。又,此時,金屬Al之汲電極7及源電極8並非以蝕刻液溶離。接著,將此玻璃基板1在250℃進行30分鐘熱處理。此外,此草酸3.2wt%之水溶液係相當於申請專利範圍記載之含有草酸之酸性蝕刻液。
其後,形成SiN鈍化膜(圖未示出)及遮光膜圖型(圖未示出),以製造第1圖所示α-SiTFT主動式矩陣基板100。此外,在此α-SiTFT主動式矩陣基板100中於玻璃基板1上,如第1圖所示像素部分等之圖型,可規則地形成。亦即實施例1-2之α-SiTFT主動式矩陣基板100,可成為陣列基板。此外,此α-SiTFT主動式矩陣基板100,係與實施例1-1同樣地,相當於申請專利範圍記載之薄膜電晶體型基板之恰當的一例。
在此α-SiTFT主動式矩陣基板100上,藉由液晶層與濾色片基板之設置,可製造TFT-LCD方式平面顯示器。此TFT-LCD方式平面顯示器係相當於如申請專利範圍記載之薄膜電晶體型液晶顯示裝置之一例。關於此TFT-LCD方式平面顯示器,在進行面板操作檢查,結果,並無像素電極之不良,可為良好顯示。
「實施例1-3」
本實施例1-3中α-SiTFT主動式矩陣基板100係在,上述實施例1-1及2中,僅α-SiTFT主動式矩陣基板100中透明導電膜9之組成為相異,其構造與第1圖為大致相同。因此,關於實施例1-3之α-SiTFT主動式矩陣基板100,可使用第1圖來說明。
在透光性之玻璃基板1上,藉由高頻率噴鍍,使其膜厚成為2000埃之方式將金屬Al(合金)(其組成重量%,為Al:Ni=99:1)予以堆積。接著,藉由使用磷酸.乙酸.硝酸.水(其體積比為9:6:1:2)系水溶液作為蝕刻液之光蝕刻法,使得上述堆積之金屬Al,被蝕刻成與第1圖之閘電極2及閘電極配線12同樣之形狀,來形成閘電極及閘電極配線。此外,此玻璃基板1係相當於申請專利範圍記載之透明基板之一例。
接著,藉由低壓氣體放電(glow discharge)CVD法,在上述玻璃基板1,上述閘電極2,及上述閘電極配線12上,將成為閘絕緣膜3之氮化矽膜(以下,以SiN膜記載),使其膜厚成為3000埃方式予以堆積。接著,在此閘絕緣膜3上,將α-Si:H(i)膜4,使其膜厚成為3500埃之方式堆積,進而,將成為溝道保護層5之氮化矽(SiN)膜,在上述α-Si:H(i)膜4上,使其膜厚成為3000埃之方式堆積。
此時,放電氣體係就SiN膜所形成之閘絕緣膜3及溝道保護層5,使用SiH4 -NH3 -N2 系混合氣體,一方面,就α-Si:H(i)膜4,則各自使用SiH4 -N2 系混合氣體。又,此SiN膜所形成之溝道保護層5,係藉由使用CHF系氣體之乾蝕刻予以蝕刻,來形成如第1圖所示形狀。
接著,使用SiH4 -H2 -PH3 系之混合氣體,在上述α-Si:H(i)膜4及上述溝道保護層5上,其膜厚成為3000埃之方式將α-Si:H(n)膜6堆積。
接著,在已堆積之此α-Si:H(n)膜6上,進而,使下層金屬Mo之膜厚為0.05μm,金屬Al之膜厚為0.2μm之方式,將金屬Mo/金屬Al二層膜照順序以噴鍍法堆積。
藉由使磷酸.乙酸.硝酸.水(其體積比為9:6:1:2)系水溶液作為蝕刻液使用之光蝕刻法,以將此金屬Mo/金屬Al二層膜如第1圖所示形狀蝕刻,成為汲電極7之圖型及源電極8之圖型。
進而,將使用CHF系氣體之乾蝕刻,及使用肼(NH2 NH2 .H2 O)水溶液之濕蝕刻予以併用,就關於α-Si:H膜所形成之α-Si:H(i)膜4及α-Si:H(n)膜6進行蝕刻,成為第1圖所示形狀之α-Si:H(i)膜4之圖型,及α-Si:H(n)膜6之圖型。又,如第1圖所示,使用透明樹脂光阻10形成保護膜,進而形成通孔等之圖型。
接著,在進行上述處理之基板上,如第1圖所示,將以氧化銦與氧化鈮為主成分之非晶質透明導電膜9以噴鍍法堆積。此用於噴鍍法之靶,係靶中之In與Nb之原子比[In]/([In]+[Nb])之值被調製成為0.95之In2 O3 -Nb2 O5 燒結體。在此,[In]係表示,透明導電膜9中每一單位體積之銦之原子數,[Nb]表示,透明導電膜9中每一單位體積之鈮原子數。
噴鍍係將此In2 O3 -Nb2 O5 燒結體配置於計畫式磁控管(planer magnetron)型之陰極使用,使其膜厚成為1000埃之方式將透明導電膜9堆積。此時,噴鍍時之放電氣體係使用將純氬氣體或1vol%左右微量之O2 氣體予以混合之氬氣體。
該鈮元素在含於靶內之形態係以Nb2 O5 ,Nb2 O3 等氧化鈮之形,可為分散於氧化銦燒結體中之形態。,但是,以InNbO4 等之銦與鈮複合氧化物之形態,亦可為分散於氧化銦燒結體中之形態。較佳為,鈮原子係在氧化銦之銦位置成為取代固溶體,可使鈮在氧化銦燒結體中以原子等級分散形態。如此,鈮在氧化銦燒結體中以原子等級分散者,在噴鍍中放電為安定,為獲得低電阻之透明導電膜9為有效。
此In2 O3 -Nb2 O5 燒結體所成靶之相對密度為97%。此外,依其他試驗,In2 O3 -Nb2 O5 燒結體所成靶之相對密度,在95%以上之情形,可確認小瘤或異常放電不會發生。
又,藉由上述噴鍍,為被成膜之In2 O3 -Nb2 O5 膜之透明導電膜9,在以X線繞射法分析時,無法觀察到峰值可證明為非晶質膜。又,為此In2 O3 -Nb2 O5 膜之透明導電膜9之電阻率,為3.6×10 4 Ω.cm左右,可確認可充分作為電極使用之膜。此外,在In2 O3 -Nb2 O5 燒結體所成上述靶,使氧化錫添加1~10%,可證明被成膜之透明導電膜9電阻率為1.7×10 4 Ω.cm以下。
關於此In2 O3 -Nb2 O5 膜透明導電膜9,藉由將草酸3.2wt%之水溶液作為蝕刻液使用之光蝕刻法,以成為透過像素電極之圖型方式,進行蝕刻。藉此來形成第1圖所示透明導電膜9之非晶質電極所成透過像素電極圖型。此外,此草酸3.2wt%之水溶液,係相當於申請專利範圍記載之含有草酸酸性蝕刻液之一例。
此時,源電極8之圖型與透過像素電極圖型以電性連接方式可形成所望之圖型。又,此時,源電極8及汲電極7在蝕刻時並不會有斷線或線變細。接著,將此玻璃基板1在250℃進行30分鐘熱處理。
其後,藉由形成SiN鈍化膜(圖未示出)及遮光膜圖型(圖未示出),可製造第1圖所示α-SiTFT主動式矩陣基板100。
此外,在此α-SiTFT主動式矩陣基板100中,在玻璃基板1上,如第1圖所示像素部分等圖型,可規則地形成。亦即實施例1-3之α一SiTFT主動式矩陣基板100,可成為陣列基板。此外,此α-SiTFT主動式矩陣基板100,與實施例1-1及1-2相同,係相當於申請專利範圍記載之薄膜電晶體型基板之恰當的一例。
在此α-SiTFT主動式矩陣基板100上,藉由設置液晶層與濾色片基板,可製造TFT-LCD方式平面顯示器。此TFT-LCD方式平面顯示器,係相當於申請專利範圍記載之液晶顯示裝置之一例。關於此TFT-LCD方式平面顯示器,在進行面板操作檢查結果,可證明顯示良好。
「實施例1-4」
實施例1-4中α-SiTFT主動式矩陣基板100係,上述實施例1-1~3中僅α-SiTFT主動式矩陣基板100之透明導電膜9之組成相異,而其構造則與第1圖大致相同。因此,關於實施例1-4之α-SiTFT主動式矩陣基板100,係使用第1圖來說明。
如第1圖所示,在透光性玻璃基板1上,使金屬Al(合金)(其組成重量%為AL=Ni=99:1)藉由高頻率噴鍍,其膜厚成為2000埃之方式堆積。藉由使磷酸.乙酸.硝酸.水(其體積比為9:6:1:2)系水溶液作為蝕刻液使用之光蝕刻法,將此已堆積之金屬Al所成薄膜,如第1圖所示形狀予以蝕刻,來形成閘電極2及閘電極配線12。此外,此玻璃基板1係相當於申請專利範圍記載之透明基板之一例。
接著,藉由低壓氣體放電CVD法,如第1圖所示,將成為閘絕緣膜3之氮化矽膜(以下,可記載為SiN膜),其膜厚為3000埃予以堆積。接著,如第1圖所示,將α-Si:H(i)膜4,其膜厚成為3500埃之方式堆積,進而將成為溝道保護層5之氮化矽膜(SiN),其膜厚為3000埃之方式堆積。
此時,放電氣體方面,以SiN膜所形成之閘絕緣膜3及溝道保護膜5,係使用SiH4 -NH3 -N2 系混合氣體,一方面,關於α-si:H(i)膜4,則各自使用SiH4 -N2 系之混合氣體。又,此SiN膜所成溝道保護膜5,係藉由使用CHF系氣體之乾蝕刻,予以蝕刻,形成第1圖所示形狀。
接著將α-Si:H(n)膜6,使用SiH4 -H2 -PH3 系之混合氣體,如第1圖所示,堆積成其膜厚成為3000埃之方式。
接著,在已堆積之此α-Si:H(n)膜6上,進而,將金屬Mo/金屬Al(合金)(其組成重量%,為Al:Ni=99:1)二層膜,使下層Mo之膜厚成為0.05μm,使上層Al之膜厚成為0.2μm之方式,依順序藉由噴鍍法堆積。
藉由使用磷酸.乙酸.硝酸.水(其堆積比為9:6:1:2)系蝕刻液之光蝕刻法,使此金屬Mo/金屬Al二層膜,如第1圖所示形狀蝕刻,成為汲電極7之圖型及源電極8之圖型。
接著,將使用CHF系氣體之乾蝕刻,及使用(NH2 NH2 .H2 O)水溶液之濕蝕刻予以併用,可形成α-Si:H膜所形成α-Si:H(i)膜4之圖型,α-Si:H(n)膜6之圖型。又,如第1圖所示,使用透明樹脂光阻10,形成保護膜,其後,形成通孔等之圖型。
接著,在進行上述處理之基板上,將以氧化銦與氧化鎳為主成分之非晶質透明導電膜9以噴鍍法堆積。使用於此噴鍍之靶,為靶中之In與Ni之原子比[In]/([In]+〔Ni〕之值,被調製成0.95方式之In2 O3 -NiO燒結體。在此,[In]係表示,透明導電膜9中每一單位體積銦原子數,[Ni]係表示,透明導電膜9中每一單位體積之鎳原子數。
噴鍍,係將此In2 O3 -NiO燒結體設置於計畫式磁控管型之陰極使用,其膜厚以成為1000埃,使透明導電膜9堆積。此時,作為噴鍍時之放電氣體,係使用將純氬,或1vol%左右之微量O2 氣體混入之Ar氣體。
該鎳元素在含於靶內之形態,係以NiO等氧化鎳之形分散於氧化銦燒結體中之形態亦可。,但是,In2 NiO4 等之銦與鎳之複合氧化物之形態可為分散於氧化銦燒結體中之形態。較佳為,鎳原子係在氧化銦之銦位置成為取代固溶體,而鎳在氧化銦燒結體中以原子等級分散之形態。如此,鎳在氧化銦燒結體中以原子等級分散者,在噴鍍中放電安定,而為獲得低電阻之透明導電膜9為有效。此In2 O3 -NiO燒結體所成靶之相對密度為97%。依照其他試驗,In2 O3 -NiO燒結體所成靶之相對密度為95%以上之情形,可確認小瘤或異常放電不會發生。
又,藉由上述噴鍍,被成膜之In2 O3 -NiO膜之透明導電膜9,以X線繞射法分析時,無法觀測峰值而可證明為非晶質膜。又,此In2 O3 -NiO膜透明導電膜9之電阻率,為4.6×10 4 Ω.cm左右,可確認可充分作為電極使用之膜。此外,在上述靶,添加氧化錫1~10wt%,可證明被成膜之透明導電膜9之電阻率,為2.2×10 4 Ω.cm以下。
關於為此In2 O3 -NiO膜之透明導電膜9,係將草酸3.2重量%之水溶液作為蝕刻液使用之光蝕刻法,使成為透過像素電極圖型之方式,進行蝕刻。藉此,可形成第1圖所示透明導電膜9之非晶質電極所成透明像素電極之圖型。
此時,源電極8之圖型與透明導電膜9所成透過像素電極圖型,以電性連接方式可形成為所望之圖型。又,此時,金屬Al之汲電極7及源電極8,在蝕刻時,並無斷線或線變細。接著,將此玻璃基板1於250℃進行30分鐘熱處理。此外,此草酸3.2重量%之水溶液,係相當於申請專利範圍記載之含草酸之酸性蝕刻液。
其後,形成SiN鈍化膜(圖未示出)及遮光膜圖型(圖未示出),來製造第1圖所示α-SiTFT主動式矩陣基板100。此外,在此α-SiTFT主動式矩陣基板100中於玻璃基板1上,使第1圖所示像素部分等之圖型,可規則地形成。亦即實施例1-4之α-SiTFT主動式矩陣基板100,可成為陣列基板。此外,此α-SiTFT主動式矩陣基板100,與實施例1-1同樣地,係相當於申請專利範圍記載之薄膜電晶體型某板之恰當地一例在此α-SiTFT主動式矩陣基板100上,可設置液晶層與濾色片基板,來製造TFT-LCD方式平面顯示器。此TFT-LCD方式平面顯示器,係相當於申請專利範圍記載之薄膜電晶體型液晶顯示裝置之一例。關於此TFT-LCD方式平面顯示器,進行面板操作檢查,結果,亦無像素電極之不良,可為良好顯示。
「實施例1-5」
在上述實施例1-1~1-4中,關於將透明導電膜9蝕刻之際所用之蝕刻液,係以草酸3.2wt%之水溶液為例表示。但是,在蝕刻透明導電膜9之際使用之蝕刻液,除了上述草酸系水溶液以外,以磷酸.乙酸.硝酸所成混酸為佳,或硝酸鈰(IV)銨水溶液亦佳。
「實施例1-6」
如上述實施例1-1~1-4中所述,本實施之形態中各透明導電膜9可利用各種氧化物。在本實施例1-6,此等氧化物之,相對於Ag/AgCl標準電極之電極電位被測定。測定係,藉由各種電解質(液)中電極電位之測定來實行。
在表1,電解質係表示使用TMAH(氫氧化四甲基銨)2.8wt%水溶液情形之測定例。一方面,在表2,係表示使用作為電解質之剝離液情形之測定例。
TMAH:四甲基銨.氧化化物如表1所示,使用上述實施例1-1中之In2 O3 -WO3 所致透明導電膜之電位(對Ag/AgCl電極),為-0.352V。與Al電位差之絕對值,為0.543V(表1參照)。
又,上述實施例1-2中使用之In2 O3 -MoO3 所致透明導電膜之電位(對Ag/AgCl電極)係-0.386V(表1參照)。與Al電位差之絕對值為0.509V(表1參照)。
又,上述實施例1-3中所用In2 O3 -Nb2 O5 所致透明導電膜之電位(對Ag/AgCl電極)為-0.365V(表1參照)。與Al電位差之絕對值,為0.530V(表1參照)。
又,上述實施例1-4中所用In2 O3 -NiO所致透明導電膜之電位(對Ag/AgCl電極),為-0.378V(表1參照)。與Al電位差之絕對值,為0.517V(表1參照)。
一方面,ITO所致透明導電膜之電位(對Ag/AgCl電極),為-0.238V(表1參照)。與Al電位差之絕對值,為0.657V(表1參照)。
又,IZO所致透明導電膜之電位(對Ag/AgCl電極),為-0.247V(表1參照)。與Al電位差之絕對值,為0.648V(表1參照)。
另外,至目前為止為比較對象之Al電位(對Ag/AgCl電極),為-0.895V(表1參照),Al-Nd(Nd之組成比率:1wt%)合金之電位(對Ag/AgCl電極),為-0.848V(表1參照)。
如此,Al與透明電極為電性接觸之狀態,亦與電解質接觸之情形,會發生表1所示之電位差(起電力)。吾人認為因此電位差(起電力)使得Al電極之腐蝕加速。如表1所示,本發明之透明電極,與ITO或IZO比較,與AL之電位差(起電力)可為小至約0.1V以上。
如此,根據本發明,因電位差(起電力)變小,故可抑制電極之腐蝕反應為自明。
接著,以電解質為剝離液之情形之測定結果係如表2所示。此剝離液係,二乙醇胺與N-甲基吡咯啶酮以30vol%:70vol%混合之溶液。
剝離液;二乙醇胺:N-甲基吡咯啶酮=30:70vol%如表2所示,在上述實施例1-1中所用In2 O3 -WO3 所致透明導電膜之電位(對Ag/AgCl電極)為-0.248V。與Al電位差之絕對值,為0.472V(表2參照)。
又,上述實施例1-2中所用In2 O3 -MoO3 所致透明導電膜之電位(對Ag/AgCl電極)為-0.268V(表2參照)。與Al電位差之絕對值為0.452V(表2參照)。
又,上述實施例1-3中所用In2 O3 -Nb2 O5 所致透明導電膜之電位(對Ag/AgCl電極),為-0.256V(表2參照)。與Al之電位差之絕對值,為0.464V(表2參照)。
又,上述實施例1-4中所用In2 O3 -NiO所致透明導電膜之電位(對Ag/AgCl電極),為-0.287V(表2參照)。與Al之電位差之絕對值,為0433V(表2參照)。
一方面,ITO所致透明導電膜之電位(對Ag/AgCl電極),為-0.120V(表2參照)。與Al電位差之絕對值,為0.600V(表2參照)。
另外,至目前為止作為比較對象之Al之電位(對Ag/AgCl電極),係-0.720V(表2參照)。
如此,Al與透明電極電性接觸之狀態,電解質亦為接觸之情形,係如表2所示會有電位差(起電力)發生。吾人認為藉由此電位差(起電力)Al電極之腐蝕被加速。如表2所示,本發明之透明電極係與ITO或IZO比較,與Al之電位差(起電力)變小成為約0.1V以上。
如此,根據本發明,因電位差(起電力)變小,故可抑制電極之腐蝕反應為自明。
『變形實施例1-1』
在第2圖,可顯示本實施例中其他α-SiTFT主動式矩陣基板200近旁之剖面圖。本變形實施例1-1之α-SiTFT主動式矩陣基板200中為其特徵者,係如第2圖所示,在不設置透明樹脂光阻下,而直接使透明導電膜9設置於源電極108上者。
又,如第2圖所示,本變形實施例1-1之汲電極7及源電極8,係由金屬Cr/金屬Al二層膜所構成,而與上述實施例1-1~4同樣,汲電極7及源電極8,係由金屬Mo/金屬Al二層膜所構成為佳。此外,第2圖之汲電極7及源電極8中,下層為金屬Cr所成層,上層為金屬Al所成層。
又,如第2圖所示,本變形實施例1-1中閘電極102,係以由金屬Al層所構成單層構造為例表示,但是此閘電極102,與上述實施例1-1及1-2之閘電極2同樣,Al層與Mo層所構成之二層構造為佳。又,與上述實施例1-3同樣,金屬Al層,係以金屬Al(合金)(其組成重量%為Al:Ni=99:1)所構成為佳。
此外,第2圖所示本變形實施例1-1之α-SiTFT主動式矩陣基板200可達成與上述實施例1-1~1-4之α-SiTFT主動式矩陣基板100同樣之作用效果。
第2組以下,就第2組之本實施發明之最佳型態加以說明。
「實施例2-1」
將平均粒徑1μm以下之In2 O3 粉末,及平均粒徑1μm以下之WO3 粉末,及平均粒徑1μm以下之CeO2 ,成為[鎢]/([鎢]+[銦])所示之原子數比為0.02之方式,以[鈰]/([鈰+銦])所示之原子數比為0.03之比率之方式予以調合。
此種原子數比,係如表3所示。此外,在本發明,W,Mo,Nb,Ni,Pt,Pd稱為第1金屬群,總稱為「M1」。又,此M1係以W,Mo,Nb,Ni,Pt,Pd中任一種為意義之記號來使用。表3中,M1係亦以W,Mo,Nb,Ni,Pt,Pd中任一種金屬表示之記號來使用。
又,本發明中,鑭系金屬群係稱為第2金屬群,總稱為「M2」。又,此M2係以表示任一鑭系金屬之記號來使用。表3中,M2,係表示鑭系金屬,而具體地鑭系系屬有Ce,Ho,Er,Ce。
此外,在本發明如後述,使Zn,Sn,Zr,Ga,Ge,稱為第3金屬群,而總稱為「M3」。又,此M3,在Zn,Sn,Zr,Ga,Ge中,可以任一種為意義之記號來使用。表3中,M3係作為表示Zn,Sn,Zr,Ga,Ge中任一種金屬之記號來使用。
再者,本發明中,[]之記號,係以該原子之每一單位重量.體積原子數表示之記號來使用。例如,[鎢]或[W],係表示鎢原子數。[銦]或[In]係表示銦原子數。因此,上述[鎢]/([鎢]+[銦]),係表示鎢之相對於銦之原子數比。此與,[W]/([W]+[In])所記載為相同內容。
同樣地,上述[鈰]/([鈰]+[銦]),表示相對於銦之鈰原子數比。此亦與[Ce]/([Ce]+[In])之記載為同樣意義。
再者,在[]中為上述金屬群之總稱,亦使用插入M1,M2,M3之[M1],[M2],[M3]之記述法。[M1]係表示適宜選自第1金屬群中之1種或2種以上金屬之原子數,[M2]係表示適宜選自第2金屬群中之1種或2種以上金屬原子數,[M3]係,適宜選自第3金屬群中之1種或2種以上金屬原子數。
以上述比率調合後,放入樹脂製瓶,進而添加純水進行使用硬質ZrO球磨機之濕式球磨機混合。混合時間為20小時。將所得之混合生料取出,進行過濾,乾燥及造粒。在所得之造粒物,經294MPa(3t/cm2 )之壓力以冷流體靜力壓壓製予以成形。
接著,將此成形體以以下方式燒結。在燒結爐內,以每一爐內容積0.1 m3 之5L/min比率,在導入氧之氛圍,於1500℃燒結5小時。此時,至1000℃為止以1℃/min昇溫,1000~1500℃以3℃/min昇溫。其後,停止氧導入,在1500℃~1300℃以10℃/min降溫。接著,以每一爐內容積0.1 m3 以10L/min之比率導入氬氣體之氛圍,在1300℃保持3小時後,予以放冷。藉此,可獲得相對密度95%以上之含鎢,鈰In2 O3 燒結體。
具體地相對密度之算出值係如表3所示,為96%。此外,此時理論密度係由無氧缺陷之In2 O3 結晶(紅色綠柱石bixbite型構造)與W之氧化物,Ce之氧化物之重量分率來算出。
將燒結體之噴鍍面以杯狀磨輪研磨,加工成直徑100mm,厚5mm,使用銦系合金貼合於背板,成為燒結體靶1001。
在本實施例2-1,鎢係為分散,尤其是,氧化銦之銦位置成為取代固溶體為佳。亦即,該鎢在含於靶內之形態,係以WO3 ,WO2 等之氧化鎢之形,亦可為分散於氧化銦燒結體中之形態,但是以In2 W3 O1 2 等之氧化銦-氧化鎢間之複合氧化物之形,亦可為分散於氧化銦燒結體中之形態。
又,鈰係可僅有氧氧化鈰凝集,一部份在氧化銦之銦位置成為取代固溶體亦可。如此之分散,以畫像處理求得之平均氧化鈰結晶粒子之直徑為2.1μm。氧化鈰之凝集為5μm以下,較佳為4μm,更佳為3μm以下。分散為不充分,有10μm以上氧化鈰存在之情形,在噴鍍放電中會有誘發異常放電之情形或有成為小瘤發生原因之情形。
又,藉由如此分散,氧化銦之平均結晶粒子直徑,係如表3所示為3.4μm。此直徑,可由畫像處理來求得。
又,鎢原子係在氧化銦之銦位置成為取代固溶體,鎢係在氧化銦燒結體中以原子等級分散者為佳。藉由如此分散方式,噴鍍中放電為安定,所得透明導電性薄膜可達成低電阻之效果。
「實施例2-2」
使平均粒徑1μm以下之In2 O3 粉末,及平均粒徑1μm以下之MoO3 粉末,及平均粒徑1μm以下之Ho2 O3 為原料粉末。In2 O3 粉末與MoO3 粉末與Ho2 O3 粉末係以設定之比率在樹脂製瓶調合放入,以濕式球磨機混合。此時,係使用硬質ZrO2 球體,使混合時間為20小時。將混合生料予以取出,將已過濾,乾燥,造粒之造粒物充填於圓形之型,使用冷流體靜力壓壓機,經3ton/cm2 之壓力成形為圓盤狀。
此時,為第1金屬群M1之一的Mo之相對於銦的組成比率([Mo]/([Mo]+[In])),為0.02,為第2金屬群M2之一的Ho之相對於銦的組成比率([Ho]/([Ho]+[In])),為0.04。同樣之內容如表3所示。
接著,將成形體放入氛圍調整爐,予以燒結。在燒結之際,以每一爐內容積0.1 m3 為5升/分之比率在爐內使氧導入,同時,在1500℃進行5小時燒結。
此時,至1000℃為止以1℃/分昇溫,自1000℃~1500℃為止以3℃/分之昇溫速度昇溫。在燒結完成後,使氧導入停止,自1500℃至1300℃為止以10℃/分之比率降溫。接著,以每爐內容積0.1 m3 為10升/分之比率將Ar導入爐內,同時,在1300℃保持3小時後,予以放冷。藉此獲得密度90%以上之含有Mo之燒結體靶2。具體地相對密度之算出值如表3所示為96%。此外,此時之bixbite型構造)與Mo之氧化物之重量分率,Ho之氧化物之重量分率來算出。
接著,將成為所得燒結體之噴鍍面之面以杯狀磨輪研磨,加工成直徑152mm,厚5mm以獲得靶1002。
該鉬元素含於靶內之形態係以MoO3 或MoO2 等之氧化鉬之形分散於氧化銦燒結體中之形態亦可。但是,InMo4 O6 或In2 Mo3 O1 2 ,或,In1 1 Mo4 O6 2 等之銦與鉬之複合氧化物之形態分散於氧化銦燒結體中之形態亦可。較佳為,鉬原子在氧化銦之銦位置成為取代固溶體而鉬在氧化銦燒結體中以原子等級分散者,在噴鍍中放電亦安定,藉由噴鍍製造之(透明導電)膜具有低電阻之效果。
又,鈥可為僅以氧化鈥凝集,一部份可在氧化銦之銦位置成為取代固溶體。藉由如此之分散,以畫像處理求得之平均之氧化鈥結晶粒子之直徑,為1.8μm。氧化鈥之凝集為5μm以下,較佳為4μrn以下,更佳為3μm以下為佳。而無法充分分散,在10μm以上之氧化鈥為存在之情形,在噴鍍放電中會有誘發異常放電之情形,或有成為小瘤發生之原因之情形。
藉由如此分散,氧化銦之平均結晶粒子之直徑,係如表3所示為3.6μm。此直徑可由畫像處理來求得。
「實施例2-3」
在原料粉末方面,係使用任一平均粒徑為1μm以下之In2 O3 粉末,SnO2 粉末,Nb2 O5 粉末及Er2 O3 粉末。首先,將設定之量之In2 O3 粉末,SnO2 粉末,Nb2 O5 粉末,Er2 O3 粉末予以秤量,混合後,放入樹脂製瓶將水作為介質進行濕式球磨混合。此時,使用硬質ZrO球體,使混合時間為20小時。其後,將混合生料取出,予以過濾,乾燥,造粒。將所得之造粒物放入成形型,以冷流體靜力壓壓機經3ton/cm2 之壓力成形成設定之形狀獲得成形體。
此時,為第1金屬群M1之一的Nb相對於銦之組成比率([Nb]/([Nb]+[In])),為0.03,為第2金屬群M2之一的Er相對於銦之組成比率([Er]/([Er]+[In])),為0.05,為第3金屬群M3之一的Sn相對於銦之組成比率([Sn]/([Sn]+[In])),為0.05。同樣之內容如表3所示。
此外,本發明中Zn,Sn,Zr,Ga,Ge稱為第3金屬群,而總稱為M3。又,此M3係在Zn,Sn,Zr,Ga,Ge中,以任一種為意義之記號來使用。表3中,M3,係以表示Zn,Sn,Zr,Ga,Ge中任一種金屬之記號來使用。
又,本發明中,[]之記號,係以表示該原子每一單位重量.體積之原子數的記號來使用。例如,[鈮]或[Nb]係表示鈮之原子數。
[銦]或[In]係表示銦之原子數。因此,上述[Nb]/([Nb]+[In]),係表示鈮之相對於銦之原子數比。此係,以[鈮]/([鈮]+[銦])記載亦為相同內容。
同樣地,上述[Sn]/([Sn]+[In])係表示相對於銦之相對於錫之原子數比。此係與[錫]/([錫]+〔銦〕之記載亦為同樣意義。
再者,本發明中,[M3],係以選自3金屬群M3中之1種或2種以上金屬之數所表示之記號來利用。
接著,所得之成形體各自係以如下之順序予以燒結。
首先,在每一爐內容積0.1 m3 為5升/分之比率,在燒結爐內使氧流入,在1500℃保持5小時。此時,至1000℃為止以1℃/分昇溫,在1000~1500℃之間以3℃/分昇溫。其後,使氧流入停止,自1500℃至1300℃為止以10℃/分降溫。其後,使每一爐內容積0.1m3 為10升/分之比率使Ar流入,在1300℃保持3小時後,予以放冷。所得燒結體之密度,根據使用水之阿基米得(Archimedes)法來測定,來算出理論密度至相對密度。此外,此時之理論密度,係由無氧缺陷之In2 O3 結晶(紅色綠柱石bixbite型構造)Sb與Nb與Er之氧化物之重量分率來算出。具體地相對密度之算出值係如表3所示為97%。
又,將燒結體中Sn與Nb與Er含量以ICP發光分析法進行定量分析,可確認混合原料粉末之際之裝入組成被維持。
接著,將所得之燒結體,其噴鍍面以杯狀磨輪研磨,加工成直徑152mm,厚5mm獲得透明導電性薄膜用燒結體靶。對此,使用In系合金貼合於背板(backing plate)來構成噴鍍用靶1003。
錫,鈮及鉺噴鍍建置於靶內之形態,以氧化錫(SnO,SnO2 ,Sn3 O4)或氧化鈮(Nb2 O5 ,Nb2 O3 ,NbO),氧化鉺(ErO,ErO3 )分散為佳。又,以氧化銦-氧化錫或氧化銦-氧化鈮,氧化銦-氧化鉺間之複合氧化物方式分散亦可。
再者,錫或鈮或鉺原子在氧化銦之銦位置成為取代固溶體,在氧化銦燒結體中以原子等級分散形態,為非常良好。根據此分散形態,噴鍍中放電亦安定,可獲得均質低電阻之膜。以如此分散,氧化銦之平均結晶粒子之直徑,係如表3所示為3.7μm。此直徑可由畫像處理來求得。
「實施例2-4」
原料粉末方面,均為使用平均粒徑1μm以下之In2 O3 粉末,ZnO粉末,NiO粉末,CeO2粉末。首先,將設定之量之In2 O3 粉末,ZnO粉末,NiO粉末予以秤量,混合後,放入樹脂製瓶使水以介質方式混合於濕式球磨機。此時,使用硬質ZrO2 球體,混合時間為20小時。其後,使混合生料取出,過濾,乾燥,造粒。將所得之造粒物放入成形型,以冷流體靜力壓壓機經3ton/cm2 之壓力成形成設定之形狀獲得成形體。接著,將各個所得之成形體以其次之順序燒結。
首先,以每一爐內容積0.1 m3 ,5升/分之比率在燒結爐內使氧流入,在1500℃保持5小時。此時,至1000℃為止以1℃/分昇溫,在1000~1500℃之間以30C/分昇溫。其後,使氧之流入停止,自1500℃至1300℃為止以10℃/分降溫。其後,爐內每一容積0.1m3 ,10升/分之比率使Ar流入,在1300℃保持3小時後,予以放冷。
此外,為第1金屬群M1之一之Ni相對於銦之組成比率([Ni]/([Ni]+[In])),係0.05,為第2金屬群M2之一之Ce之相對於銦之組成比率([Ce]/([Ce]+[In]))為0.03,為第3金屬群M3之一之Zn相對於銦之組成比率([Zn]/([Zn]+[In]))為0.10。同樣之內容係如表3所示。
另外,如上述方式所得之燒結體之密度,係依照使用水之阿基米得法來測定,自理論密度來計算相對密度。此外,此時之理論密度係由無氧缺陷之In2 O3 結晶(紅色綠柱石bixbite型構造)與Zn與Ni與Ce之氧化物之重量分率來計算。具體地相對密度之計算值係如表3所示為95%。
又,將燒結體中之Zn與Ni與Ce之含量以ICP發光分析法來定量分析時,可確認可維持使原料粉末予以混合之際之裝入組成。
接著,將所得之燒結體,將其噴鍍面以杯狀磨輪研磨,加工成直徑152mm,厚5mm來獲得透明導電性薄膜用燒結體靶。對此,使用In系合金來構成貼合於背板之噴鍍靶1004。
鋅,鎳及鈰被建置(built in)於噴鍍靶4內之形態,可以氧化鋅(ZnO)或氧化鎳(NiO),氧化鈰(CeO4 ,Ce2 O3 )方式分散,以氧化銦-氧化鋅之複合氧化物(In2 Zn2 O5 ,In2 Zn5 O8 ,In2 Zn7 O1 0 ,In2 Zn3 O6 ,In2 Zn4 O7 )方式分散亦可。
再者,鎳或鈰原子,係在氧化銦之銦位置成為取代固溶體,以在氧化銦燒結體中以原子等級分散形態為非常優良。根據此分散形態,噴鍍中之放電亦為安定,且,噴鍍之結果,可獲得均質的低電阻之膜。
如此藉由分散,氧化銦之平均結晶粒子之直徑,係如表3所示為3.4μm。此直徑,可以畫像處理來求得。
一方面,本發明之燒結體靶(噴鍍靶)之製造方法方面,除了使用將設定量之氧化銦,氧化鋅,及氧化鎳,氧化鈰予以混合之混合物以外其他並無特別限定,可使用周知之方法,將上述4成分混合,成形,燒結後,藉由其燒結體之成形,而可製造燒結體靶(噴鍍靶)。此外,在燒結體靶,在不損及本發明目的之範圍,可添加上述4成分以外之成分。
「實施例2-5」
原料粉末方面,均為使用平均粒徑1μm以下之In2 O3 粉末,ZnO粉末,PtO2 粉末,CeO2 粉末。首先,將設定量之In2 O3 粉末,ZnO粉末,PtO2 粉末予以秤量,混合後,放入樹脂製瓶使水作為介質進行濕式球磨機混合。
此時,使用硬質ZrO2 球體,使混合時間為20小時。其後,將混合生料取出,過濾,乾燥.造粒。藉此將所得之造粒物放入成形型,以冷流體靜力壓壓機經3ton/cm2 之壓力成形成設定之形狀獲得成形體。接著,使所得之成形體(各自)以其次之順序燒結。
以爐內每一容積0.1 m3 ,5升/分之比率在燒結爐內使氧流入,在1450℃保持5小時,此時,至1000℃為止以1℃/分昇溫,1000~1450℃之間以3℃/分昇溫。其後,使氧之流入停止,自1450℃至1300℃為止以10℃/分降溫。其後,以爐內每一容積0.1 m3 ,10升/分之比率使Ar流入,在1300℃保持3小時後,予以放冷。
此外,為第1金屬群M1之一的Pt之相對於銦之組成比率([Pt]/([Pt]+[In]))為0.02,為第2金屬群M2之一的Ce之相對於銦之組成比率([Ce]/([Ce]+[In]))為0.03,為第3金屬群M3之一的Zn之相對於銦之組成比率([Zn]/([Zn]+[In]))為0.10。同樣之內容係如表3所示。
另外,如上述所得之燒結體之密度,係依照使用水之阿基米得法來測定,自理論密度計算相對密度。此外,此時之理論密度,係由無氧缺陷之In2 O3 結晶(紅色綠柱石bixbite型構造)與Zn與Pt與Ce之氧化物之重量分率來計算。具體地相對密度之計算值係如表3所示為95%。
又,將燒結體中之Zn與Pt與Ce之含量以ICP發光分析法定量分析時,可確認將原料粉末混合之際之裝入組成可被維持。
接著,關於所得之燒結體,將其噴鍍面以杯狀磨輪研磨,加工成直徑152mm,厚5mm而獲得透明導電性薄膜用燒結體噴鍍靶。將此噴鍍靶,使用In系合金貼合於背板形成噴鍍靶1005。
鋅或鎳,鈰係在建置於噴鍍靶內之形態,亦可以氧化鋅(ZnO)或氧化白金(PtO2 ),氧化鈰(CeO4 ,Ce2 O3 )方式分散,亦可以氧化銦-氧化鋅之複合氧化物(In2 Zn2 O5 ,In2 Zn5 O8 ,In2 Zn7 O1 0 ,In2 Zn3 O6 ,In2 Zn4 O7 )方式分散。
又,白金或鈰原子在氧化銦之銦位置成為取代固溶體,在氧化銦燒結體中以原子等級分散形態,在噴鍍中放電亦為安定,因可藉由噴鍍獲得均質低電阻之膜故為特優。
此係,氧化鈰,固溶於氧化銦,而在氧化銦膜中之原子價為3價之銦位置有原子價4價之鈰佔有,藉此可使載體電子放射出因而增加導電率。
又,氧化鈰之一部份,可以氧化鈰單體存在。如此氧化鈰由於以單體存在,故可抑制氧化銦之結晶之異常成長,因此,亦可抑制小瘤之發生或異常放電之發生。
此外,藉由如此分散,氧化銦之平均結晶粒子之直徑,係如表3所示為3.7μm。此平均直徑之值,可以畫像處理來求得。
一方面,本發明之燒結體(噴鍍)靶之製造方法方面,除了使用混合有設定之量之氧化銦,氧化鋅,及氧化白金,氧化鈰之混合物以外並無特別限定,可使用周知之方法,將上述4成分混合,成形,燒結後,藉由燒結體之成形來製造燒結體(噴鍍)靶。
此外,在燒結體(噴鍍)靶,在不損及本發明目的之範圍,可添加上述4成分以外之成分。
「實施例2-6」
原料粉末,係使用任一平均粒徑為1μm以下之In2 O3 粉末,ZnO粉末,PdO粉末,CeO2 粉末。首先,使設定量之In2 O3 粉末,ZnO粉末,PdO粉末予以秤量,混合後,裝入樹脂製瓶使水以介質方式進行濕式球磨機混合。此時,係使用硬質ZrO2 球體,使混合時間為20小時。其後,將混合生料取出,予以過濾,乾燥.造粒。所得之造粒物,放入成形型,以冷流體靜力壓壓機經3ton/cm2 之壓力成形成設定之形狀獲得成形體。
接著,將各個所得之成形體以其次之順序燒結。
以爐內每一容積0.1 m3 5升/分之比率在燒結爐內使氧流入,以1450℃保持5小時。此時,至1000℃為止以1℃/分昇溫,1000~1450℃間係以3℃/分昇溫。其後,使氧之流入停止,自1450℃至1300℃為止以10℃/分降溫。其後自爐內以每一容積0.1 m3 ,10升/分之比率使Ar流入,在1300℃保持3小時後,予以放冷。
此外,為第1金屬群M1之一Pd之相對於銦之組成比率([Pd]/([Pd]+[In]))為0.05,為第2金屬群M2之一Ce之相對於銦之組成比率([Ce]/([Ce]+.[In]))為0.03,為第3金屬群M3之Zr之相對於銦之組成比率([Zn]/([Zn]+[In]))係0.10。同樣之內容則示於表3。
另外,如上述所得之燒結體之密度,係根據使用水之阿基米得法來測定,目理論密度計算出相對密度。此外,此時之理論密度係由無氧缺陷之In2 O3 結晶(紅色綠柱石bixbite型構造)與Zn與Pd與Ce之氧化物之重量分率來計算。具體地相對密度之計算值係如表3所示為95%。
又,將燒結體中Zn與Pd與Ce之含量以ICP發光分析法進行定量分析時,可確認在混合原料粉末之際之裝入組成可被維持。接著,將所得燒結體之噴鍍面以杯狀磨輪研磨,加工成直徑152mm,厚5mm獲得透明導電性薄膜用燒結體(噴鍍)靶。將此燒結體(噴鍍)靶,使用In系合金,貼合於背板形成噴鍍靶1006。
另外,鋅或鈀或鈰在建置於噴鍍靶內之形態,係以氧化鋅(ZnO)或氧化鈀(PdO)或氧化鈰(CeO4 ,Ce2 O3 )分散,以氧化銦-氧化鋅之複合氧化物(In2 Zn2 O5 ,In2 Zn5 O8 ,ln2 Zn7 O1 0 ,In2 Zn3 O6 ,In2 Zn4 O7 )方式分散亦可。鈀或鈰原子在氧化銦之銦位置成為取代固溶體,在氧化銦燒結體中以原子等級分散形態,噴鍍中放電亦可安定,可藉由噴鍍來獲得均質低電阻之膜故佳。
如此氧化鈰係藉由氧化銦之固溶,在氧化銦膜中之原子價為3價之銦位置有原子價4價之鈰佔有。藉此使(鈰)載體電子放射出因而可增加導電率。
又,一部份,可以氧化鈰單體存在。如此氧化鈰係以單體存在,而可抑制氧化銦結晶之異常成長,因此,亦可抑制小瘤之發生或異常放電之發生。
如此藉由分散,氧化銦之平均之結晶粒子直徑係如表3所示為3.6μm。此平均直徑,可以畫像處理來求得。
一方面,本發明之燒結體(噴鍍)靶之製造方法方面,除了使用設定量之氧化銦,氧化鋅,及氧化鈀,氧化鈰予以混合之混合物以外其他並無特別限定,可使用周知之方法來將上述4成分混合,成形,燒結後,藉由燒結體之成形可製造燒結體(噴鍍)靶。
此外,在燒結體(噴鍍)靶,在不損及本發明之目的之範圍,可添加上述4成分以外之成分。
「實施例2-7」
可使平均粒徑1.0μm以下之In2 O3 粉末,及平均粒徑1μm以下之GeO2 粉末,WO3 粉末,CeO2 粉末作為原料粉末使用。首先,如表3所示為獲得[Ge]/[In]原子比,[W]/[In],[Ce]/[In]組成之燒結體,則將In2 O3 粉末與GeO2 粉末,WO3 粉末,CeO2 粉末以設定之比率調合,裝入樹脂製瓶,以濕式球磨機混合。此時,使用硬質ZrO2 球體,使混合時間為24小時。混合後,將生料取出,過濾,乾燥,造粒。將此造粒物以冷流體靜力壓壓機經3ton/cm2 之壓力成形。
接著,使此成形體,以爐內每一容積0.1 m3 ,5升/分之比率在燒結爐內之大氣導入氧之氛圍,在1300℃燒結3小時。此時,以1℃/分昇溫,燒結後冷卻之際,係使氧導入停止,至1000℃為止以10℃/分降溫。
此外,第1金屬群M1之一之W之相對於銦之組成比率([W]/(〔W〕)+[In])〕為0.01,為第2金屬群M2之一之Ce之相對於銦之組成比率([Ce]/([Ce]+[In])),為0.03,為第3金屬群3之一之Ge之相對於銦之組成比率([Ge]/([Ge]+[In])),為0.03。同樣之內容係如表3所示。
再者,如上述所得之燒結體之廢材予以粉碎,在實施粉末X線繞射測定時,僅觀察起因於紅色綠柱石bixbite型構造之氧化銦相及氧化鈰之繞射峰值。因此,所得之上述燒結體,係具有本發明特徵之氧化物燒結體。
所得之燒結體之相對密度之計算值係如表3所示為97%。
又,由此燒結體之微細組織之EPMA分析可確認,在氧化銦相,鍺及氧化鎢為固溶。又,可確認氧化鈰係以單體存在之部分與固溶於氧化銦之部分,之雙方存在。如此藉由分散,氧化銦之平均的結晶粒子直徑為,如表3所示為3.8μm。此平均直徑,可以畫像處理來求得。
將此燒結體,加工成直徑101mm,厚度5mm之大小,將其噴鍍面以杯狀磨輪研磨(噴鍍)成為靶。對此,在無氧銅製之背板使用金屬銦予以黏結,來形成噴鍍靶。
鍺另外,在噴鍍靶中,氧化鍺粒子為存在時,因氧化鍺粒子之電阻率高,故以自電漿照射之氬離子帶電會產生,而產生電弧放電(arcing)。此傾向會提高靶投入電力,使氬離子之照射量越增加越顯著。
相對於此,依照本發明之(本實施例之)噴鍍靶,鍺在銦位置被取代固溶體之氧化銦與,鍺酸銦化合物,之任一種電阻率均低。亦即高電阻之粒子因不存在於噴鍍靶中,故具有即使使投入動力增加亦有使電弧放電難以產生之特徵。因此,根據本實施例,高投入電力所致高速成膜為可行。
在本發明(本實施例之)氧化物燒結體含有鍺(Ge)元素之理由係因為在藉由含有鍺(Ge)元素之噴鍍靶以噴鍍法來製作薄膜之情形,在該薄膜中,氧化銦膜中之原子價為3價之銦位置有原子價4價之鍺佔有,藉此因可使載體電子放射出故因而增加薄膜之導電率。
又,如既述,本發明中,使噴鍍靶中之鍺元素,規定在Ge/In原子比0.005以上0.2以下之範圍。規定此種數值範圍之理由係因為在脫離上述範圍之情形,會造成所得薄膜之電阻值增大。
鎢又,本實施例之噴鍍靶中,以鎢分散為佳,尤其是,在鎢於氧化銦之銦位置成為取代固溶體為佳。
亦即,該鎢含於靶內之形態,係以WO3 ,WO3 等之氧化鎢之形,亦可為分散於氧化銦燒結體中之形態。又,以In2 W3 O1 2 等之氧化銦-氧化鎢間之複合氧化物之形,以分散於氧化銦燒結體中之形態為佳。尤其是較佳為,鎢原子在氧化銦之銦位置成為取代固溶體,而鎢為在氧化銦燒結體中以原子等級分散者。如此藉由以原子等級分散,噴鍍中放電為安定。再者,以原子等級分散係在使所得透明導電性薄膜成為低電阻為有效。
鈰氧化鈰,可藉由固溶於氧化銦,而在氧化銦膜中之原子價為3價之銦位置佔有原子價4價之鈰。結果,在本實施例,原子價4價之鈰使載體電子放射出而可增加薄膜之導電率。
又,氧化鈰之一部份可以氧化鈰單體存在。如此氧化鈰以單體存在,而可抑制氧化銦結晶之異常成長,因此,亦可抑制小瘤之發生或異常放電之發生。
「實施例2-8」
使平均粒徑1μrn.以下之In2 O3 粉末,及平均粒徑1μm以下之Ga2 O3 粉末,WO3 粉末,La2 O3 作為原料粉末。首先,為獲得表3所示Ga/In原子比,W/In,La/In之組成比率之燒結體,則使In2 O3 粉末與GaO2 粉末,WO3 粉末,La2 O3 粉末以設定之之比率調合,放入樹脂製瓶,以濕式球磨機混合。此際,使用硬質ZrO2 球,使混合時間為24小時。混合後,將生料取出,過濾,乾燥,造粒。將此造粒物以冷流體靜力壓壓機經3ton/cm2 之壓力予以成形。
接著,將此成形體,以爐內每一容積0.1 m3 ,5升/分之比率在燒結爐內之大氣使氧導入之氛圍,於1450℃進行3,小時燒結。此時,以1℃/分昇溫,在燒結後之冷卻之際,使氧導入停止,至1000℃為止以10℃/分降溫。
此外,為第1金屬群M1之一之W之相對於銦之組成比率([W]/([W]+[In]))為0.02,第2金屬群M2之一之La之相對於銦之組成比率([La]/([La]+[In]))為0.03,第3金屬群M3之一之Ga之相對於銦之組成比率([Ga]/([Ga]+[In]))為0.03。同樣之內容係如表3所示。
如此所得之燒結體之廢材予以粉碎,在實施粉末X線繞射測定時,起因於紅色綠柱石bixbite型構造之氧化銦相之繞射峰值與起因於氧化鈰之繞射峰值加以觀察。
因此,本實施例之氧化物燒結體係為,具有本發明特徵之氧化物燒結體。又,由燒結體之微細組織之EPMA分析,在氧化銦相,可確認鎵為固溶。如此藉由分散,氧化銦之平均結晶粒子之直徑為如表3所示為3.7μm。此平均之直徑可以畫像處理來求得。
又,本實施例之氧化物燒結體之具體地相對密度之計算值係如表3所示為97%。
將此燒結體加工成直徑101mm,厚度5mm之大小,使其噴鍍面以杯狀磨輪研磨(噴鍍)成為靶。對此,在無氧銅製之背板使用金屬銦予以黏結來形成噴鍍靶。
鎵另外,在噴鍍靶中氧化鎵粒子為存在時,氧化鎵粒子之電阻率高,故,以被電漿照射之氬離子帶電會產生,會有產生電弧放電之情形。此傾向可提升靶投入電力,隨著氬離子之照射量增加而變大。
相對於此,依照本發明(本實施例之)之噴鍍靶,鎵在銦位置成為取代固溶體之氧化銦,鎵酸銦化合物之任一種電阻率均低(亦即無高電阻之粒子存在),故即使將投入於電漿之動力予以增加電弧放電亦難以產生。因此,在本實施例中,高投入電力所致高速成膜為可行。
鎢本實施例中,鎢係在噴鍍靶中分散。又,尤其是,鎢係在氧化銦之銦位置成為取代固溶體為佳。
亦即,該鎢係含於噴鍍靶內之形態,以WO3 ,WO2 等氧化鎢之形,可為分散於氧化銦燒結體中之形態。又,以In2 W3 O1 2 等之氧化銦-氧化鎢間複合氧化物之形,可為分散於氧化銦燒結體中之形態。
特佳為,鎢原子在氧化銦之銦位置成為取代固溶體,使鎢在氧化銦燒結體中以原子等級分散。如此以原子等級分散,可使噴鍍中之放電安定,因噴鍍所得透明導電性薄膜可更為低電阻。
鑭又,鑭之一部份,可為以氧化鑭單體存在。如此氧化鑭因係以單體存在故可抑制氧化銦結晶之異常成長,因此,亦可抑制小瘤之發生或異常放電之發生。
「實施例2-9」
在本實施例,係表示接觸面間電阻之測定結果。
玻璃/Al/透明電極之情形首先,如第3圖(1)所示,在載片玻璃1100實施第一次成膜用掩罩1102(聚醯亞胺絕緣膠帶kapton tape),使Al成膜成200nm厚。其後,將前述掩罩予以脫離(lift off),來形成設定之Al圖型1104(參照第3圖(2))。
接著,自上述實施例2-1將實施例2-8所得之噴鍍靶安裝於DC噴鍍裝置。接著,實施第二次成膜用掩罩1106(相同的聚醯亞胺絕緣膠帶)(參照第4(1)圖)接著,使用上述實施例1~8所得之各噴鍍靶予以噴鍍,以200nm厚使薄膜(透明電極)108成膜。其後,將第二次成膜用掩罩1106予以脫離,獲得第1接觸面間電阻測定用基板1110(參照第4圖(2))。此基板,係為測定接觸面間電阻所製作之物,故在本實施例2-9,被稱為(第1)接觸面間電阻測定用基板1110。
該接觸面間電阻測定用基板1100為大致長方形,而在此兩端部設置端子,以玻璃/Al/透明電極之方式來測定層合情形之表面電阻。此樣態係如第5(1)圖所示。例如,使用以實施例2-1製作之噴鍍靶來製作透明電極情形之電阻值為32.5Ω。使用其他實施例2-2~2-8情形之數值如表3所示。
此外,在本實施例2-9,透明導電膜係作為「電極」使用,故將此稱為透明電極。
玻璃/透明電極/Al之情形又,將成膜順序以透明電極/Al之順序之情形,亦即,可獲得如玻璃/透明電極/Al方式之層合情形之接觸面間電阻予以測定用之第2接觸面間電阻測定用基板1120。此第2接觸面間電阻測定用基板1120,僅在Al圖型1104與金屬氧化物1108之層合順序為不同。此第2接觸面間電阻測定用基板1120之測定結果亦同樣地如表3所示。此外,測定技巧等,係與上述第1接觸面間電阻測定用基板1110同樣,其樣態係如第5(2)圖所示。
再者,在Al上使透明電極成膜之情形,Al表面因生成被氧化之Al2 O3 ,故所測定之電阻值一般會變大。
「實施例2-10」
本發明之較佳實施例2-10係如第1圖所說明。
首先,在透光性之玻璃基板1上使金屬Al(99%Al1%Nd)藉由高頻率噴鍍以膜厚1500埃堆積。對此藉由使磷酸-乙酸-硝酸系水溶液作為蝕刻液使用之光蝕刻法予以蝕刻,可形成所望形狀之閘電極2及閘配線。接著藉由低壓氣體放電CVD法,將形成閘絕緣膜3之氮化矽(SiN)膜以膜厚3000埃堆積。接著,將非晶形-Si:H:(i)膜4以膜厚3500埃堆積。再者將成為溝道保護層之氮化矽(SiN)膜5以3000埃堆積。
此時,放電氣體方面,SiN膜3與5係使用SiH4 -NH3 -N2 系混合氣體,非晶形Si:H(i)膜4,係各自使用SiH4 -N系之混合氣體。此SiN膜5,係藉由使用CHF氣體之乾蝕刻來形成所望之溝道保護層5。接著將非晶形-Si:H(n)膜6使用SiH4 -H2 -PH3 系之混合氣體以膜厚3000埃堆積。
接著在其上,使Cr/Al二層膜堆積。此二層膜,係將膜厚0.1μm之Cr,與03μm之Al,以此順序藉由真空蒸鍍法,或噴鍍法予以堆積而可獲得。在第1圖中,源電極7或汲電極8係由此2層所成以圖示之。
此二層膜中之AI,係使用H3 PO4 -CH3 COOH-HNO3 -H2 O系蝕刻液予以光蝕刻,一方面,二層膜中之Cr,係使用硝酸鈰(IV)銨水溶液,予以光蝕刻。藉由此種光蝕刻,可形成所望之源電極7之圖型及汲電極8之圖型。
再者,將非晶形-Si:H膜使用CHF氣體之乾蝕刻及使用肼(NH2 NH2 .H2 O)水溶液之濕蝕刻予以併用,可各自形成所望圖型之非晶形-SiH4 (i)膜4之圖型,非晶形-Si:H(n)膜6之圖型。
接著,藉由低壓氣體放電CVD法,將形成絕緣膜10之氮化矽(SiN)膜以膜厚3000埃堆積。其後,使用CHF氣體之乾蝕刻法以源電極7及汲電極8間與透明電極,像素電極9之接觸孔被形成。
另外,此金屬Al所成源電極7及汲電極8之圖型所形成之基板上,將以實施例4所得之以氧化銦與氧化鋅.氧化鎳,氧化鈰為主成分之非晶質透明導電膜以噴鍍法堆積。放電氣體係使用使純氬氣體或1vol%左右之微量O2 氣體混入之氬氣體。以此種方法可使透明電極膜(透明導電膜)9進行膜厚1200埃堆積。
此In2 O3 -ZnO-NiO-CeO2 膜在以X線繞射法分析時為無法觀察到峰值之非晶質膜。又,此膜之電阻率為6.25×10 4 Ω.cm左右,為可充分作為電極使用之膜。
將此透明導電膜使草酸3.5重量%之水溶液用於蝕刻液之光蝕刻法予以蝕刻,可形成具有所望像素電極圖型之像素電極9。
此像素電極9之圖型,係像素電極9為與至少具有設定圖型之源電極7電性連接方式之圖型。藉由此蝕刻,可形成具有設定之像素電極圖型之像素電極9。此像素電極9為所望之非晶質電極。
此時,Al之源電極7及汲電極8並不會以蝕刻液溶離。又,閘線,源.汲線之電極取出部亦被透明電極所覆蓋。
此外,在此階段中,基板係相當於申請專利範圍之透光性玻璃基板之一例。
其後,具有設定之遮光膜圖型之遮光膜被形成,而可完成非晶形-SiTFT主動式矩陣基板。
使用此非晶形-SiTFT主動式矩陣基板來製造TFT-LCD方式平面顯示器。此TFT-LCD方式平面顯示器,半色調之顯示(灰階(gray-scale)顯示)亦無問題,可顯示良好的顯示性能。
此外,在上述例,係利用以實施例2-4製作之噴鍍靶,但是,即使利用其他實施例2-1~2-3,2-5~2-8所製作之噴鍍靶亦可獲得較佳之結果,可確認作為透明電極可充分利用。在實施例2-4以外之其他實施例中使用噴鍍靶情形之透明導電膜之電阻率值係如表3所示。
一第2組比較例一以下,說明第2組之比較例。在下述之各比較例,係製成如表3所示組成之噴鍍靶,進行與實施例2-9相同之評價。
『比較例2-1』
使平均粒徑1μm以下之In2 O3 粉末,及平均粒徑1μm以下之SnO2 粉末,作為原料粉末與上述實施例2-1~2-8同樣地來製作噴鍍靶。
此外,為第3金屬群M3之一之Sn之相對於銦之組成比率([Sn]/([Sn]+〔In〕為,0.10。此係如表3所示。
氧化銦之平均結晶粒子之直徑為,如表3所示之12.8μm。此平均直徑,可以畫像處理來求得。又,本比較例之氧化物燒結體之具體地相對密度之計算值係如表3所示為99%。
與Al之接觸間電阻本比較例中,亦係以上述實施例2-9同樣之技巧,在玻璃/Al/透明電極,玻璃/透明電極/Al之構成中來測定與Al之接觸面間電阻。其結果如表3所示。
透明電極之電阻率在本比較例中,亦與上述實施例10同樣之技巧來製成液晶顯示裝置,以其過程來測定透明電極之電阻率。其測定結果,亦如表3所示。
『比較例2-2』
將平均粒徑1μm以下之In2 O3 粉末,及平均粒徑1μm以下之ZnO粉末作為原料粉末與上述實施例2-1~2-8同樣地來製作噴鍍靶。
此外,為第3金屬群M3之一之銦之相對於Zn之之組成比率([Zn]/([Zn]+[In])),為0.16。此係如表3所示。
氧化銦之平均結晶粒子直徑為,如表3所示之3.8μm。此平均直徑,可以畫像處理來求得。又,本比較例之氧化物燒結體之具體地相對密度之計算值係如表3所示為98%。
與Al之接觸間電阻在本比較例中,與上述實施例2-9同樣之技巧,來測定「玻璃/Al/透明電極」,「玻璃/透明電極/Al」之兩構成中與Al之接觸面間電阻。其結果係如表3所示。
透明電極之電阻率本比較例中,亦與上述實施例2-10同樣之技巧來製成液晶顯示裝置,在其過程可測定透明電極之電阻率。其測定結果,亦如表3所示。
『比較例2-3』
使平均粒徑1μm以下之In2 O3 粉末,及平均粒徑1μm以下之,WO3 粉末,CEo2 粉末作為原料粉末使用,與上述實施例2-1~2-8同樣地來製作噴鍍靶。
此外,為第1金屬群M1之一之W之相對於銦之組成比率([W]/([W]+[In])),為0.25。又,第2金屬群M2之一之Ce之相對於銦之組成比率([Ce]/([Ce]+[In]))為0.25。此等亦如表3所示。
氧化銦之平均結晶粒子直徑為,如表3所示為15μm。
此平均直徑,可以畫像處理來求得。又,本比較例之氧化物燒結體之具體地相對密度之計算值係如表3所示為84%。
與Al之接觸間電阻在本比較例中,亦與上述實施例2-9同樣之技巧,「在玻璃/Al/透明電極」,「玻璃/透明電極/Al」之兩構成中測定與Al之接觸面間電阻。其結果如表3所示均為1MΩ以上。
透明電極之電阻率在本比較例中,以與上述實施例2-10同樣之技巧來製成液晶顯示裝置,在其過程來測定透明電極之電阻率。其測定結果如表3所示為1MΩcm以上。
『比較例2-4』
將平均粒徑1μm以下之In2 O3 粉末,及平均粒徑1μm以下之,WO3 粉末,CeO2 粉末,SnO2 粉末,作為原料粉末與上述實施例2-1~2-8同樣地製作噴鍍靶。
此外,為第1金屬群M1之一之W之相對於銦之組成比率([W]/([W]+[In]))為0.25,為第2金屬群M2之一之Ce之相對於銦之組成比率(「Ce」)/(「Ce」)+「In」為0.25,為第3金屬群M3之一之Sn之相對於銦之組成比率([Sn]/([Sn]+[In]))為0.4。此等亦如表3所示。
又,本比較例之氧化物燒結體之具體地相對密度之計算值係如表3所示為60%。
與Al之接觸間電阻本比較例中,亦與上述實施例2-9同樣之技巧,在「玻璃/Al/透明電極」,「玻璃/透明電極/Al」之兩構成中來測定與Al之接觸面間電阻。其結果如表3所示,均為1MΩ以上。
透明電極之電阻率在本比較例中,亦與上述實施例2-10同樣技巧來製成液晶顯示裝置,其過程以透明電極之電阻率測定。其測定結果如表3所示為1MΩcm以上。
「實施例2-11」(變形例2-1)
在上述實施例中,關於以第1金屬群M1之W,Mo,Nb,Ni,Pt,Pd之氧化物為構成要素之例加以說明,但,第1金屬群之金屬本身(非氧化物)以照樣使用為佳,可獲得與上述各實施例同樣之作用效果。
「實施例2-12」(變形例2-2)
在上述實施例2-9,2-10中,係表示使用Al之例。但是,使用Ag以替代Al當然亦佳。即使在使用Ag之情形,亦可獲得與Al情形同樣作用.效果。
總結以上,關於本發明之恰當的實施例2-1~2-12,及,比較例2-1~2-4加以說明。
如此,將第2組之本實施之形態所致透明導電膜作為透明電極或像素電極使用時,在Al閘電極與透明電極之間,在Al源.汲電極與像素電極之間,之接觸面間電阻可抑制於小。其結果,在使用透明電極或像素電極時,可獲得半色調良好顯示之液晶顯示裝置。
第3組:實施例以下,第3組之本發明之恰當的實施之形態根據圖面加以說明。
「實施例3-1」
第6圖~第8圖表示,本實施例3-1中TFT陣列基板2100(TFT部及端子部)之製造步驟剖面說明圖。另外,在此等第6圖~第8圖中,2001係透明絕緣性基板,2002係閘電極,2004係閘絕緣膜,2005係半導體層a-Si膜,2006係半導體層n a-Si膜,2007a係汲電極,2007b係源電極,2009係層間絕緣膜,2010係接觸孔,2011係像素電極,2021係TFT部,2022係端子部,2100係TFT陣列基板。
另外,上述閘電極2002,汲電極2007a及源電極2007b,係相當於申請專利範圍記載之第1導體之一例,上述像素電極2011係相當於申請專利範圍記載之第2導體之一例。
又,TFT部2021係在TFT陣列基板2100上,設置成互為正交方式之閘配線及源極配線(圖均未示出)之交差部近旁,可作為使液晶驅動之開關元件來作用。一方面,端子部2022係透過上述TFT部2021與閘配線予以電性連接。此端子部2022,係配置於顯示領域之外側,在閘電極具有自外部輸入信號之機能。
以下,根據第6圖~第8圖,以本實施例3-1之TFT陣列基板2100之製造步驟為順序加以說明。首先,藉由噴鍍法,在純Ar氛圍,於透明絕緣性基板2001上,將含有W1.2wt%之Al合金(第1導體之材料)所成薄膜,使其厚度成為約2000之方式予以成膜。另外,此薄膜,係相當於申請專利範圍記載之Al層之一例。藉由光微影法,關於此薄膜,在進行光阻圖型化後,如第6(a)圖所示,使用磷酸,硝酸及乙酸系之蝕刻液予以蝕刻,來形成閘配線(圖未示出),及閘電極2002。
另外,本實施例3-1中,藉由噴鍍法,在將上述閘電極2002,及後述汲電極2007a及源電極2007b予以成膜之際,作為噴鍍靶,不用說可使用含有W之Al合金所成噴鍍靶。又,如此,形成閘電極2002等之動作,係相當於申請專利範圍記載之第1導體形成步驟之一例。
接著,藉由化學氣相成長法(以下,以CVD記載),以使此透明絕緣性基板2001全體覆蓋之方式,將氮化矽(SiNx),或氧化矽(SiO2 )所成閘極絕緣膜2004,成膜為其厚度成為約4000之方式,在其上使半導體層a-Si膜2005成膜,進而在其上使半導體層n a-Si膜2006成膜。如第6(b)圖所示,將此等半導體層a-Si膜2005及半導體層n a-Si膜2006予以圖型化,可使厚度約1500之半導體層a-Si膜2005與厚度約300之低電阻之半導體層n a-Si膜2006,依順序形成。
接著,藉由噴鍍法,將上述半導體層n a-Si膜2006覆蓋之方式,將含有W1.2wt%之Al合金所成薄膜,成膜成其厚度為3000之方式(表4)。另外,此薄膜係相當於申請專利範圍記載之Al層之一例。如第7(a)圖所示,關於此薄膜,以與閘電極2002同樣方法,進行圖型化,以形成汲電極2007a及源電極2007b。此時,噴鍍氣體方面,以使用Ar氣體為佳。另外,如此,在形成汲電極2007a及源電極2007b之動作,係相當於申請專利範圍記載之第1導體形成步驟之一例。
又,在測定上述閘電極2002,汲電極2007a及源電極2007b之電阻率時,其值為,5.2μ.Ω.cm(表4)。
接著,以覆蓋透明絕緣性基板2001全體之方式,來形成層間絕緣膜2009。另外,此層間絕緣膜2009,係相當於申請專利範圍記載之絕緣膜之一例,如此,形成層間絕緣膜2009之動作,係相當於申請專利範圍記載之絕緣膜成膜步驟之一例。其後,如第7(b)圖所示,關於此層間絕緣膜2009進行圖型化,以形成接觸孔2010。亦即,接觸孔2010係如第7(b)圖所示,在層間絕緣膜2009中,形成於端子部22閘電極2002上方與TFT部21之汲電極2007a上方,。另外,如此方式,在層間絕緣膜2009形成接觸孔2010之動作,係相當於申請專利範圍記載之接觸孔形成步驟之一例。
又,層間絕緣膜2009係例如,以CVD法,將氮化矽膜及丙烯酸系透明性樹脂之任一方,或兩方予以組合,來形成為佳。
進而,藉由噴鍍法,在此層間絕緣膜2009上,透明導電膜係將ITO膜,使其厚度成為約1000之方式予以成膜(表4)。如第8圖所示,關於此ITO膜進行圖型化,來形成像素電極2011。藉此,來製造TFT陣列基板2100。此時,像素電極2011係透過形成於層間絕緣膜2009之接觸孔2010,使閘電極2002,汲電極2007a及源電極2007b各自電性連接。此外,如此方式,透過接觸孔2010,使閘電極2002,汲電極2007a及源電極2007b為各自電性連接方式,來形成像素電極2011之動作,則相當於申請專利範圍記載之電極連接步驟之一例。
另外,上述ITO膜所成透明導電膜與申請專利範圍記載之透明膜電極,實質上為相同,在申請專利範圍中係著眼於該膜之機能,而稱為透明膜電極,一方面,在本實施例中,係著眼於該膜之性質,而稱為透明導電膜。
關於所得TFT陣列基板2100,在測定像素電極2011之電阻率時,其值為220μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,來測定像素電極2011與閘電極2002,汲電極2007a或源電極2007b之接觸表面部中電阻值(接觸面間電阻值)時,其值為420Ω。此等之值係如表4所示。
「實施例3-2」
上述實施例3-1中閘電極2002,汲電極2007a及源電極2007b,係除了使含Mo2.5wt%之Al合金所成以取代含W1.2wt%之Al合金之點以外,其他與上述實施例3-1同樣方法,進行成膜及圖型化,如第7(a)圖所示,在透明絕緣性基板2001上,形成閘電極2002,汲電極2007a及源電極2007b等。關於此等形成之閘電極2002,汲電極2007a及源電極2007b,藉由與上述實施例3-1同樣之方法,來測定電阻率,其值為4.8μ.Ω.cm(表4)。
又,藉由與上述實施例3-1同樣之方法,如第7(b)圖所示,來形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上來形成ITO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得之TFT陣列基板2100,在測定像素電極2011之電阻率時,其值為220μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,在像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中來測定電阻值(接觸面間電阻值)時,其值為380Ω。此等值係如表4所示。
「實施例3-3」
上述實施例3-1中閘電極2002,汲電極2007a及源電極2007b,係使La含1.4wt%之Al合金所成,以替代W含1.2wt之Al合金之點以外,其他與上述實施例3-1同樣方法,進行成膜及圖型化,以如第7(a)圖所示方式,在透明絕緣性基板2001上,形成閘電極2002,汲電極2007a及源電極2007b等。此等形成之閘電極2002,汲電極2007a及源電極2007b,藉由與上述實施例3-1同樣方法,來測定電阻率時,其值為5.3μ.Ω.cm(表4)。
又,藉由與上述實施例3-1同樣方法,如第7(b)圖所示,來形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上形成ITO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得之TFT陣列基板2100,在測定像素電極2011之電阻率時,其值為220μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,使像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電阻值(接觸面間電阻值)予以測定,其值為430Ω.此等之值係如表4所示。
「實施例3-4」
在上述實施例3-1中閘電極2002,汲電極2007a及源電極2007b係使Nb含1.2wt%之Al合金所成,以替代含W1.2wt%之Al合金之點以外,其他與上述實施例3-1同樣方法,進行成膜及圖型化,如第7(a)圖所示,在透明絕緣性基板2001上,使閘電極2002,汲電極2007a及源電極2007b等形成。關於此等形成之閘電極2002,汲電極2007a及源電極2007b,以與上述實施例3-1同樣之方法,來測定電阻率,其值為6.4μ.Ω.m(表4)。
又,藉由與上述實施例3-1同樣方法,如第7(b)圖所示,形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上形成IZO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得之TFT陣列基板2100,在測定像素電極2011之電阻率時,其值為360μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,來測定像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電阻值(接觸面間電阻值),其值為560Ω。此等值係如表4所示。
「實施例3-5」
上述實施例3-1中閘電極2002,汲電極2007a及源電極2007b係使Fe含有1.1wt%之Al合金所成,以替代含W1.2wt%之Al合金,其他則與上述實施例3-1同樣方法,進行成膜及圖型化,如第7(a)圖所示,在透明絕緣性基板2001上,形成閘電極2002,汲電極2007a及源電極2007b等。此等形成之閘電極2002,汲電極2007a及源電極2007b,係藉由與上述實施例3-1同樣方法,來測定電阻率,其值為5.4μ.Ω.cm(表4)。
又,藉由與上述實施例3-1同樣之方法,如第7(b)圖所示,來形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上形成ITO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得之TFT陣列基板2100,來測定像素電極2011之電阻率時,其值為220μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電阻值(接觸面間電阻值)予以測定時,其值為520Ω。此等之值如表4所示。
「實施例3-6」
上述實施例3-1中閘電極2002,汲電極2007a及源電極2007b係使Pd含0.8wt%之Al合金所成,以替代含W1.2wt%之Al合金之點以外,其他與上述實施例3-1同樣方法,進行成膜及圖型化,如第7(a)圖所示,在透明絕緣性基板2001上,來形成閘電極2002,汲電極2007a及源電極2007b等。關於此等形成之閘電極2002,汲電極2007a及源電極2007b,藉由與上述實施例3-1同樣之方法,來測定電阻率,其值為4.8μ.Ω.cm(表4)。
又,藉由與上述實施例3-1同樣之方法,如第7(b)圖所示,來形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上來形成ITO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得之TFT陣列基板2100,在測定像素電極2011之電阻率時,其值為220μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電阻值(接觸面間電阻值)予以測定時,其值為620Ω。此等之值如表4所示。
「實施例3-7」
上述實施例3-1中除了閘電極2002,汲電極2007a及源電極2007b係使Pt含0.7wt%之Al合金所成,以替代含W1.2wt%之Al合金以外,其他與上述實施例3-1同樣方法,進行成膜及圖型化,如第7(a)圖所示,在透明絕緣性基板2001上,形成閘電極2002,汲電極2007a及源電極2007b等。關於此等形成之閘電極2002,汲電極2007a及源電極2007b,藉由與上述實施例3-1同樣方法,電阻率予以測定時,其值為5.6μ.Ω.cm(表4)。
又,藉由與上述實施例3-1同樣方法,如第7(b)圖所示,來形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上形成ITO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得之TFT陣列基板2100,像素電極2011之電阻率予以測定時,其值為220μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電阻值(接觸面間電阻值)予以測定時,其值為580Ω。此等之值如表4所示。
「實施例3-8」
在上述實施例3-1中除了閘電極2002,汲電極2007a及源電極2007b係由含有Ce 1.8wt%之Al合金所成,以替代含W 1.2wt%之Al合金以外,其他與上述實施例3-1同樣方法,進行成膜及圖型化,如第7(a)圖所示,在透明絕緣性基板2001上,來形成閘電極2002,汲電極2007a及源電極2007b等。關於此等形成之閘電極2002,汲電極2007a及源電極2007b,藉由與上述實施例3-1同樣方法對電阻率予以測定時,其值為4.2μ.Ω.cm(表4)。
又,藉由與上述實施例3-1同樣之方法,如第7(b)圖所示,來形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上形成IZO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得之TFT陣列基板2100,對像素電極2011之電阻率予以測定時,其值為360μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電的電阻值(接觸面間電阻值)予以測定時,其值為560Ω。此等值如表4所示。
「實施例3-9」
上述實施例3-1中除了閘電極2002,汲電極2007a及源電極2007b係使Ho含1.3wt%之Al合金所成,以替代含W 1.2wt%之Al合金以外,其他與上述實施例3-1同樣方法,進行成膜及圖型化,如第7(a)圖所示,在透明絕緣性基板2001上,形成閘電極2002,汲電極2007a及源電極2007b等。關於此等形成之閘電極2002,汲電極2007a及源電極2007b,藉由與上述實施例3-1同樣之方法,電阻率予以測定時,其值為4.4μ.Ω.cm(表4)。
又,藉由與上述實施例3-1同樣之方法,如第7(b)圖所示,形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上形成ITO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得之TFT陣列基板2100,對像素電極2011之電阻率予以測定時,其值為220μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中對電阻值(接觸面間電阻值)予以測定時,其值為440Ω。此等值如表4所示。
「實施例3-10」
上述實施例3-1中除了閘電極2002,汲電極2007a及源電極2007b係使Er含0.8wt%之Al合金所成,以替代含W 1.2wt%之Al合金以外,其他與上述實施例3-1同樣之方法,進行成膜及圖型化,如第7(a)圖所示,在透明絕緣性基板2001上,形成閘電極2002,汲電極2007a及源電極2007b等。關於此等形成之閘電極2002,汲電極2007a及源電極2007b,藉由與上述實施例3-1同樣之方法,電阻率予以測定時,其值為7.2μ.Ω.cm(表4)。
又,藉由與上述實施例3-1同樣之方法,如第7(b)圖所示,形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上形成IZO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得之TFT陣列基板2100,對像素電極2011之電阻率予以測定時,其值為360μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電阻值(接觸面間電阻值)予以測定時,其值為640Ω。此等值如表4所示。
「實施例3-11」
上述實施例3-1中除了閘電極2002,汲電極2007a及源電極2007b係使Ce含0.4wt%,以替代含W 1.2wt%之Al合金以外,進而,使Mo含有1.2wt%之Al合金所成之點以外,其他則與上述實施例3-1同樣方法,進行成膜及圖型化,如第7(a)圖所示,在透明絕緣性基板2001上,形成閘電極2002,汲電極2007a及源電極2007b等。關於此等形成之閘電極2002,汲電極2007a及源電極2007b,藉由與上述實施例3-1同樣之方法,對電阻率予以測定時,其值為5.6μ.Ω.cm(表4)。
又,藉由與上述實施例3-1同樣之方法,如第7(b)圖所示,形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上形成IZO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得之TFT陣列基板2100,像素電極2011之電阻率予以測定時,其值為360μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電阻值(接觸面間電阻值)予以測定時,其值為620Ω。此等之值如表4所示。
『比較例3-1』
上述實施例3-1中除了閘電極2002,汲電極2007a及源電極2007b係不含W之點以外,其他與上述實施例3-1同樣方法,進行成膜及圖型化,如第7(a)圖所示,在透明絕緣性基板2001上,形成閘電極2002,汲電極2007a及源電極2007b等。關於此等形成之閘電極2002,汲電極2007a及源電極2007b,藉由與上述實施例3-1同樣之方法,電阻率予以測定時,其值為2.1μ.Ω.cm(表4)。
又,藉由與上述實施例3-1同樣之方法,如第7(b)圖所示,來形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上形成ITO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得之TFT陣列基板2100,對像素電極2011之電阻率予以測定時,其值為220μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電阻值(接觸面間電阻值)予以測定時,其值為1MΩ以上。此等之值如表4所示。
如此,閘電極2002,汲電極2007a及源電極2007b,該等之材料,在不含選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上之金屬之情形,像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電阻值(接觸面間電阻值)顯示高值。
『比較例3-2』
上述實施例3-1中除了閘電極2002,汲電極2007a及源電極2007b係使Nd含0.8wt%之Al合金所成,以替代含W 1.2wt%之Al合金以外其他與上述實施例3-1同樣方法,進行成膜及圖型化,如第7(a)圖所示,在透明絕緣性基板2001上,形成閘電極2002,汲電極2007a及源電極2007b等。關於此等形成之閘電極2002,汲電極2007a及b,藉由與上述實施例3-1同樣之方法,電阻率予以測定時,其值為2.4μ.Ω.cm(表4)。
又,藉由與上述實施例3-1同樣之方法,如第7(b)圖所示,形成層間絕緣膜2009及接觸孔2010。接著,如第8圖所示,在此層間絕緣膜2009上形成ITO所成像素電極2011(表4),以製造TFT陣列基板2100。
關於所得TFT陣列基板2100,對像素電極2011之電阻率予以測定時,其值為220μ.Ω.cm。又,如第9圖所示,藉由愷爾文圖型,像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電阻值(接觸面間電阻值)予以測定時,其值為1MΩ以上。此等之值如表4所示。
如此,閘電極2002,汲電極2007a及源電極2007b,該等材料方面,在不含選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上金屬之情形,像素電極2011與閘電極2002,汲電極2007a或源電極2007b,之接觸表面部中電阻值(接觸面間電阻值)顯示高的值。
由表4可知,本實施例3-1~3-11中在TFT陣列基板2100,閘電極2002,汲電極2007a及源電極2007b係含有選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上金屬之Al合金所成。上述電極2002,2007a及2007b在為此種材料所構成之情形,此等電極2002,2007a及2007b與像素電極2011,之接觸表面部之電阻值(接觸面間電阻值)低,顯示良好的值。尤其是,閘電極2002,汲電極2007a及源電極2007b,在含Mo之Al合金所成情形,接觸面間電阻值成為最小之值,在50μm□約380Ω。
又,關於本實施例3-1~3-11之各TFT陣列基板2100,在230℃進行30分鐘熱處理後,以與上述實施例3-1~3-11同樣方法,對接觸面間電阻予以測定時,其值為約650Ω。進而,關於相同之TFT陣列基板2100,在300℃進行60分鐘熱處理後,以與上述實施例3-1~3-11同樣之方法,對接觸面間電阻予以測定時,其值為約900Ω。如此,本實施例3-1~3-11之TFT陣列基板2100,與習知之TFT陣列基板(接觸面間電阻:1×E8~1×E12Ω)比較時,接觸面間電阻極低,可確認具有優異耐熱性。
另外,表4中各值,藉由測定之裝置因可各自固有地最適化,故此等值並不被限定。
又,上述各實施例中,為獲得良好接觸面間電阻在閘電極2002,汲電極2007a及源電極2007b中選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之1種以上金屬之含量,以0.5~5wt%為佳。
又,在上述各實施例,作為閘電極2002,汲電極2007a及源電極2007b之材料,係使用含有選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上之金屬的Al合金,而關於此Al合金,進而,以添加第3金屬為佳。另外,第1金屬係Al,第2金屬係選自上述金屬群M1之一種或二種以上之金屬。
在此,在閘電極2002,汲電極2007a及源電極2007b添加之第3金屬,就土丘之抑制,或耐蝕性提高之觀點而言,以Cu或Si或稀土類元素為所望。即使在添加任一金屬之情形,為使Al之低電阻之特性活化,第3金屬之添加量,以使此等電極2002,2007a及2007b之電阻率被抑制於不超過10μ.Ωrn左右為佳。
另外,閘電極2002,汲電極2007a及源電極2007b係,僅含有選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上金屬之Al合金所成情形,與添加上述第3金屬情形同樣地,可獲得土丘發生之抑制,或耐蝕性提高之效果。因此,尤其是,在不添加上述第3金屬之情形,而可抑制土丘之發生,或耐蝕性。
又,在上述實施例3-1~3-11中,像素電極2011,係就ITO或IZO所成例所示,但,本發明之技術範圍並不限定於此,像素電極2011係自,In2 O3 ,SnO2 ,及ZnO2 等中,使用任一種作為主成分之透明導電膜之情形,亦可達成相同之作用.效果。
又,在上述實施例3-1~3-11中,像素電極2011係就與閘電極2002及汲電極2007a直接連接之例來表示,但,此第2電極,就與上述Al合金所成配線連接者當然為佳。又,本實施例之TFT陣列基板2100,係在半導體層n a-Si膜2006上,以具有通道層為佳。
「實施例3-12」
關於上述實施例3-1~3-11中製造之各TFT陣列基板2100,係使具有對向電極或濾色片等對向基板予以貼合。進而,在此等TFT陣列基板2100與對向基板,之間使液晶材料注入,藉由此液晶材料之夾持,來設置液晶層。藉此,可獲得TFT陣列主動式矩陣型之液晶顯示裝置(以TFT-LCD裝置記載)。
根據本實施例3-12,TFT陣列基板2100之配線或閘電極2002,汲電極2007a及源電極2007b之材料係使用,含有選自W,Mo,La,Nb,Fe,Pd,Pt,Ce,Ho,及Er所成金屬群M1之一種或二種以上金屬的Al合金。因此,此等電極等成為低電阻。又,IZO膜(或ITO膜等)所成像素電極2011,以Al以外為主成分之金屬層,亦即,電阻率高的金屬層並不以其他途徑設置,而具有以Al為主成分之閘電極2002,汲電極2007a及源電極2007b,直接連接之構造。因此,本實施例3-12之液晶顯示裝置,以高開口率而具有高性能。又,上述閘電極2002,汲電極2007a及源電極2007b,因蝕刻性優異,故比習知更為生產性良好,可在低成本製造。
第4組-實施例以下,根據圖面,對第4組之本發明恰當的實施之形態加以說明。
本實施之形態,首先,將形成液晶顯示裝置所使用之TFT陣列基板中之透明導電膜為必要之噴鍍靶的製造以下述A.(實施例4-1~實施例4-7)說明。在A.係關於利用第1組M1中,W與Mo之例予以說明。又,在B.係以比較例說明。C.係表示各透明導電膜與Al之接觸面間電阻之測定結果。又,在D.係就TFT陣列基板之製造加以說明。
接著,在E.係說明關於第1組M1中其他金屬,亦即關於Ni,Nb,Fe,Pt,Pd,鑭系之說明(實施例4-10~4-23)。
A.噴鍍靶之製作
「實施例4-1」
將平均粒徑1μm以下之In2 O3 粉末,及平均粒徑1μm以下之WO3 粉末以鎢/銦原子數比為0.003比率之方式予以調合,裝入樹脂製瓶,進而添加純水,進行使用硬質ZrO2 球磨機之濕式球磨機混合。使混合時間為20小時。將所得之混合生料取出,進行過濾,乾燥及造粒。所得之造粒物經294MPa(8t/cm2 )之壓力進行冷流體靜力壓壓製予以成形。
接著,將此成形體以以下方式燒結。首先,在燒結爐內,以爐內每一容積0.1 m3 5L/rnin之比率,以導入氧之氛圍,於1500℃進行5小時燒結。此時,至1000℃為止以1℃/min,1000~1500℃以3℃/min昇溫。其後,使氧導入停止,使1500℃~1300℃於10℃/min降溫。接著,以每一爐內容積0.1 m3 為10L/min之比率使氬氣體注入之氛圍,在1300℃保持3小時後,予以放冷。藉此,可獲得相對密度90%以上之含有鎢In2 O3 燒結體。
將燒結體之噴鍍面以杯狀磨輪研磨,加工成直徑100mm,厚度5mm,使用銦系合金將背板貼合,來製造燒結體靶4-1。另外,此時之理論密度係由無氧缺陷之In2 O3 結晶(紅色綠柱石bixbite型構造23)與W之氧化物之重量分率來計算。接著,由理論密度來計算相對密度(表5)。又,燒結體中W含量以ICP發光分析法定量分析時,可確認原料粉末混合之際之裝入組成可被維持。可確認之具體地原子組成比率係如表5所示。
鎢,為分散者,尤其是,在氧化銦之銦位置成為取代固溶體為佳。亦即,該鎢在含於靶內之形態,可以WO3 ,WO2 等之氧化鎢之形,亦可為在氧化銦燒結體中分散之形態,而以In2 W3 O1 2 等之氧化銦-氧化鎢間之複合氧化物之形,亦可為分散於氧化銦燒結體中之形態。如此藉由分散,平均之結晶粒子之直徑為4.8μm。此平均直徑可以畫像處理來求得。
較佳為,鎢原子係在氧化銦之銦位置成為取代固溶體,鎢以在氧化銦燒結體中以原子等級分散者為佳。藉由以原子等級分散,而可在噴鍍處理中,使得放電安定,故為了使所得透明導電性導薄膜成為低電阻則為有效技巧。此透明導電性薄膜,相當於申請專利範圍導電性氧化物之一例。
另外,在本發明中,M1係指W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系所成群(稱為第1組)之意,尤其是下述表中M1係表示,W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系之任一種。又,[M1]係表示W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系之原子數。[In]表示,In之原子數。亦即,表5中,[M1]/([In]+[M1])係表示,第1組中之任一種金屬之原子組成比率。
「實施例4-2」
本實施例4-2中,平均粒徑1μm以下之In2 O3 粉末,及平均粒徑1μrn以下之MoO3 粉末作為原料粉末。使In2 O3 粉末與MoO3 粉末以設定之比率在樹脂製瓶調合裝入,以濕式球磨機混合。此時,使用硬質ZrO2 球體,使混合時間為20小時。所得之混合生料予以取出,進行過濾,乾燥,造粒。使造粒物充填於圓形之型,使用冷靜水壓壓機,經3ton/cm2 之壓力成形成圓盤狀。
接著,將此成形體放入氛圍調整爐,予以燒結。在燒結之際,以爐內每一容積0.1m3 為5升/分之比率在爐內使氧導入,於1500℃燒結5小時。此時,至1000℃為止以1℃/分,自1000℃至1500℃為止以3℃/分之昇溫速度昇溫。燒結完成後,使氧之導入停止,自1500℃至1300℃為止以10℃/分之比率降溫。接著,以爐內每一容積0.1m3 10升/分之比率使Ar導入爐內,同時,在1300℃保持3小時後,予以放冷。藉此可製造含有密度90%以上Mo之燒結體靶4-2。另外,此時之理論密度為無氧缺陷之In2 O3 結晶(紅色綠柱石bixbite型構造)與Mo之氧化物之重量分率來計算。而且,自理論密度計算相對密度(表5)。又,燒結體中Mo含量以ICP發光分析法定量分析時,可確認原料粉末混合之際之裝入組成可被維持。可確認之具體地原子組成比率如表5所示。接著,將所得燒結體之成為噴鍍面之面以杯狀磨輪研磨,加工成直徑152mm,厚度5mm使靶成形。
該鉬元素為含於靶內之形態,亦可為以MoO3 或MoO2 等之氧化鉬之形分散於氧化銦燒結體中之形態。但是,亦可以InMo4 O6 或In2 Mo3 O1 2 ,或者In1 1 Mo4 O6 2 等之銦與鉬之複合氧化物之形態分散於氧化銦燒結體中之形態。
較佳為,鉬原子係在氧化銦之銦位置成為取代固溶體使鉬在氧化銦燒結體中以原子等級分散為佳。在此情形,在噴鍍中放電亦安定,而為獲得低電阻之膜為有效。此低電阻之膜,係相當於申請專利範圍導電性氧化物之一例。如此藉由分散,使平均結晶粒子之直徑為4.6μm。此直徑為可以畫像處理來求得。
「實施例4-3」
本實施例4-3中,作為噴鍍靶之原料粉末,均使用平均粒徑1μm以下之In2 O3 粉末,SnO2 粉末,WO3 粉末。首先,將設定量之In2 O3 粉末,SnO2 粉末,WO3 粉末予以秤量,混合後,放入樹脂製瓶使水作為介質以濕式球磨機混合。此時,使用硬質ZrO2 球體,使混合時間為20小時。其後,將所得之混合生料取出,予以過濾,乾燥.造粒。如此所得造粒物放入成形型,以冷流體靜力壓壓機經3ton/cm2 之壓力成形成設定之形狀獲得成形體。
接著,將各個所得之成形體以其次之順序燒結。以爐內每一容積0.1 m3 5升/分之比率在燒結爐內使氧流入,在1500℃保持5小時。此時,至1000℃為止以1℃/分,在1000~1500℃之間以3℃/分昇溫。其後,使氧之流入停止,自1500℃至1300℃為止以10℃/分隆溫。其後,以爐內容積每一0.1 m3 10升/分之比率使Ar流入,在1300℃保持3小時後,予以放冷。所得燒結體之密度為,使用水之阿基米得法來測定,自理論密度計算相對密度(表5參照)。另外,此時之理論密度可由無氧缺陷之In2 O3 結晶(紅色綠柱石bixbite型構造)與Sn與W之氧化物之重量分率來計算。又,將燒結體中Sn與W含量以ICP發光分析法定量分析時,可確認可維持原料粉末混合之際之裝入組成。可確認之具體地原子組成比率如表5所示。
接著,所得之各燒結體,使噴鍍面以杯狀磨輪研磨,加工成直徑152mm,厚度5rnm獲得透明導電性薄膜用燒結體靶。對此,使用In系合金在背版貼合以製造噴鍍用靶4-3。
使錫或鎢建置於靶內之形態,可以氧化錫(SnO,SnO2 ,Sn3 O4 ),或氧化鎢(WO3 ,WO3 ,WO2 )來分散,亦可以氧化銦-氧化錫,或氧化銦-氧化鎢間之複合氧化物來分散。但是,錫或鎢原子在氧化銦之銦位置成為取代固溶體,在氧化銦燒結體中以原子等級分散形態為佳。根據此形態,在噴鍍中放電亦為安定,可獲得均質的低電阻之膜。此低電阻之膜,係相當於申請專利範圍之導電性氧化物之一例。
如此藉由分散,平均的結晶粒子之直徑為4.2μm。此直徑可以畫像處理來求得。
另外,在本發明中,M2係指Sn,Zn,Ge,Ga所成群(稱為第2群)之意,尤其是表5中M2係以Sn,Zn,Ge,Ga之任一種表示記號使用。又,[M2]係表示Sn,Zn,Ge,Ga中任一原子數。[In]係表示,In之原子數。亦即,表5中,[M2]/([In]+[M2])係表示第2群中之任一金屬之原子組成比率。
「實施例4-4」
在本實施例4-4,噴鍍靶之原料粉末,係使用均為平均粒徑1μm以下之In2 O3 粉末,SnO2 粉末,MoO3 粉末。首先,將設定量之In2 O3 粉末,SnO2 粉末,MoO3 粉末予以秤量,混合後,放入樹脂製瓶使水作為介質以濕式球磨機混合。此時,使用硬質ZrO2 球體,使混合時間為20小時。其後,將所得之混合生料取出,進行過濾,乾燥.造粒。所得之造粒物放入成形型,以冷流體靜力壓壓機經3ton/cm2 之壓力成形成設定之形狀獲得成形體。
接著,將各個所得之成形體以其次之順序燒結。
首先,以爐內每一容積0.1 m3 5升/分之比率在燒結爐內使氧流入,在1500℃保持5小時。此時,至1000℃為止以1℃/分昇溫,在1000~1500℃之間以3℃/分昇溫。其後,使氧之流入停止,自1500℃至1300℃以10℃/分降溫。其後,爐內以每一容積0.1 m3 10升/分之比率使Ar流入,在1800℃保持3小時後,予以放冷。所得之燒結體密度為,依照使用水之阿基米得法來測定,自理論密度來計算相對密度(表5參照)。另外,此時之理論密度為無氧缺陷之In2 O3 結晶(紅色綠柱石bixbite型構造)與Sn與Mo之氧化物之重量分率來計算。又,燒結體中之Sn與Mo含量以ICP發光分析法進行定量分析時,可確認使原料粉末混合之際之裝入組成可被維持。而可確認之具體地原子組成比率如表5所示。
接著,將所得之各燒結體,將噴鍍面以杯狀磨輪研磨,加工成直徑152mm,厚度5mm來獲得透明導電性薄膜用燒結體靶。對此,使用In系合金來製造在背板貼合噴鍍用靶。
在使錫或鉬建置於靶內之形態係以氧化錫(SnO,SnO2 ,Sn3 O4 )或以氧化鉬(MoO3 ,MoO2 ,Mo2 O7 )方式分散,亦可以氧化銦-氧化錫或氧化銦-氧化鉬間之複合氧化物方式分散。進而,錫或鉬原子係在氧化銦之銦位置成為取代固溶體,在氧化銦燒結體中以原子等級分散形態者,在噴鍍中放電亦安定,又可獲得均質低電阻之膜故佳。此低電阻之膜係相當於申請專利範圍之導電性氧化物之一例。
如此藉由分散,結晶粒子之平均直徑為4.5μm。此值,可以畫像處理來求得。
一方面,本發明之燒結體靶之製造方法方面,除了使用將設定之量之氧化銦,氧化錫,及氧化鉬予以混合之混合物以外其他並無特別限制。
使用周知之方法,將上述3成分予以混合,成形,燒結後,藉由燒結體之成形可製造燒結體靶。另外,在燒結體靶在不損及本發明目的之範圍,可添加上述3成分以外之成分。
「實施例4-5」
在本實施例4-5,噴鍍靶之原料粉末係使用平均粒徑均為1μm以下之In2 O3 粉末,ZnO2 粉末,WO3 粉末。首先,將設定量之In2 O3 粉末,ZnO2 粉末,WO3 粉末予以秤量,混合後,放入樹脂製瓶使水作為介質進行濕式球磨機混合。此際,使用硬質ZrO2 球體,使混合時間成為20小時。其後,將所得之混合生料予以取出,過濾,乾燥.造粒。所得之造粒物放入成形型內,以冷流體靜力壓壓機經3ton/cm2 之壓力成形成設定之形狀獲得成形體。接著,將各個所得之成形體以其次之順序燒結。
首先,以爐內每一容積0.1 m3 5升/分之比率在燒結爐內使氧流入,以1500℃保持5小時。此時,至1000℃為止以1℃/分昇溫,在1000~1500℃之間以3℃/分昇溫。其後,使氧之流入停止,自1500℃至1300℃為止以10℃/分降溫。其後,以爐內每一容積0.1m3 10升/分之比率使Ar流入,在1300℃保持3小時後,予以放冷。
所得之燒結體之密度為,以使用水之阿基米得法測定,自理論密度計算相對密度(表5參照)。另外,此時之理論密度為無氧缺陷之In2 O3 結晶(紅色綠柱石bixbite型構造)與Zn與W之氧化物之重量分率來算出。又,燒結體中Zn與W含量係以ICP發光分析法進行定量分析時,可確認可維持原料粉末在混合之際之裝入組成。可確認之具體地原子組成比率如表5所示。
接著,將所得之各燒結體,使噴鍍面以杯狀磨輪研磨,加工成直徑152mm,厚度5mm獲得透明導電性薄膜用燒結體靶。對此使用In系合金在背板貼合以製造噴鍍用靶4-5。
在鋅或鎢組合於靶中之形態,可以氧化鋅(ZnO)或氧化鎢(WO3 ,WO2 ,W2 O7 )方式分散,亦可以氧化銦-氧化鋅間之複合氧化物(In2 Zn2 O5 ,In2 Zn3 O6 ,In2 Zn5 O7 ,In2 Zn7 O9 等)或氧化銦-氧化鎢間之複合氧化物方式分散。但是,鎢原子係在氧化銦之銦位置成為取代固溶體,在氧化銦燒結體中以原子等級分散形態,噴鍍中放電亦安定,可獲得均一的低電阻之膜故更佳。此低電阻之膜,係申請專利範圍之導電性氧化物之一例。
如此藉由分散,平均的結晶粒子之直徑為4.2μrn。此值,可以畫像處理來求得。
「實施例4-6」
本實施例4-6中,噴鍍靶之材料粉末係使用,平均粒徑1μm以下之In2 O3 粉末,及平均粒徑1μm以下之GeO2 粉末,WO3 粉末。首先,為獲得表5所示Ge/In原子比,W/In之原子比之組成之燒結體,將In2 O3 粉末與GeO2 粉末,WO3 粉末以設定之比率調合,放入樹脂製瓶,以濕式球磨機混合。此時,使用硬質ZrO2 球體,使混合時間為24小時。混合後,將所得之生料取出,予以過濾,乾燥,造粒。將造粒物以冷靜水壓壓機經3ton/cm2 之壓力成形。
接著,將此成形體,以爐內以每一容積0.1 m3 5升/分之比率以使燒結爐內之大氣導入氧之氛圍,在1300℃燒結3小時。此時,以1℃/分昇溫,燒結後冷卻之際,停止氧導入,至1000℃為止以10℃/分降溫。
將所得之燒結體之廢材粉碎,實施粉末X線解析測定時,因僅可觀察到起因於紅色綠柱石bixbite型構造之氧化銦相與鈧釔石(thortveitite)型構造之起因於In2 Ge2 O7 相之繞射峰值,故可判斷為具有本發明特徵之氧化物燒結體。
又,由燒結體之微細組織之EPMA分析,可確認在氧化銦相有鍺成為固溶體。如此藉由分散,被平均之結晶粒子之直徑為為4.3μm。此直徑之值,可由畫像處理來求得。將此燒結體,加工成直徑101mm,厚度5mm之大小,將噴鍍面以杯狀磨輪研磨來製作靶。尤其是,在無氧銅製之背板使用金屬銦予以黏結,而可,構成噴鍍靶。
另外,在靶中若氧化鍺粒子存在時,因氧化鍺粒子之電阻率高,故會產生由電漿所照射氬離子之帶電,會產生電弧放電。此現象發生之傾向,係使靶投入電力提高,氬離子之照射量越增加越顯著。
相對於此,在與本發明有關之靶,鍺在銦位置成為取代固溶體之氧化銦,鍺酸銦化合物之任一種電阻率均低(亦即高電阻之粒子並不存在),故即使使投入動力增加電弧放電亦不會產生。因此,在本實施例,可使投入電力之電力量變大,其結果,可實現高速成膜。
在本發明之氧化物燒結體使含有Ge元素之理由,係因在自此種靶製作膜時,會使導電率提高。具體言之,在氧化銦膜中之原子價為4價之銦位置佔有原子價4價之鍺,藉此可使載體電子放射出因而使得導電率增大。
又,在本發明,係如上述將靶中之鍺元素規定以Ge/In原子比為0.01以上0.3以下之範圍,而其理由係,若脫離其範圍時,因而使得所得薄膜之電阻值增大。
一方面,關於鎢「為分散」,尤其是,在氧化銦之銦位置以成為取代固溶體為佳。亦即,使該鎢含於靶內之形態,以WO3 ,WO2 等之氧化鎢之形分散於氧化銦燒結體中之形態亦可。進而,以在In2 W3 O1 2 等之氧化銦-氧化鎢間複合氧化物之形,以分散於氧化銦燒結體中之形態亦可。如此藉由分散,結晶粒子之平均直徑為4.8μm。另外,平均直徑,係以畫像處理來求得。
又,鎢原子在氧化銦之銦位置進行取代固溶體,使得鎢在氧化銦燒結體中以原子等級分散者為佳。以原子等級分散者,在噴鍍中放電為安定,為使所得透明導電性薄膜成為低電阻因而有效。此低電阻之膜,係相當於申請專利範圍之導電性氧化物之一例。
「實施例4-7」
本實施例4-7中,係將In2 O3 粉末,GaO2 粉末,WO3 粉末作為原料粉末使用。此等之粉末,均為平均粒徑1μm以下。
將此等3粉末首先,如表5所示獲得Ga/In原子比,W/In組成之燒結體,使In2 O3 粉末與GaO2 粉末,WO3 粉末以設定之之比率調合,放入樹脂製瓶,以濕式球磨機混合。此時,使用硬質ZrO2 球體,使混合時間為24小時。混合後,將所得之生料取出,過濾,乾燥,造粒。將造粒物以冷流體靜力壓壓機經3ton/cm2 之壓力予以成形。
接著,將此成形體,以爐內每一容積0.1 m3 5升/分之比率在使燒結爐內之大氣導入氧之氛圍,於1300℃燒結3小時。此時,以1℃/分昇溫,燒結後冷卻之際,使氧導入停止,至1000℃為止以10℃/分降溫。
所得燒結體之廢材予以粉碎,實施粉末X線繞射測定時,因僅觀察起因於紅色綠柱石bixbite型構造之氧化銦相之繞射峰值,故可判斷為具有本發明特徵之氧化物燒結體。又,由燒結體之微細組織之EPMA分析可確認,在氧化銦相鎵為固溶。如此藉由分散,平均的結晶粒子之直徑為4.6μm。此直徑之值,可以畫像處理來求得。將此燒結體加工成直徑101mm,厚度5mrn大小,將噴鍍面以杯狀磨輪研磨,成為靶。接著,使此靶在無氧銅製之背板使用金屬銦予以粘合。
再者,一般在靶中氧化鎵粒子為存在時,氧化鎵粒子之電阻率值高,故以自電漿照射之氬離子帶電會產生,而發生電弧放電。此傾向可提高靶投入電力,使得氬離子之照射量越增加越變大。
相對於此,在根據本發明之上述靶,鎵在銦位置成為取代固溶體之氧化銦,鎵酸銦化合物之任一種電阻率值低,亦即因無高電阻之粒子存在,故即使投入動力增加電弧放電亦幾乎不會發生。因此,高投入電力所致高速成膜為可行。
又,鎢係,「為分散」,尤其是在氧化銦之銦位置成為取代固溶體為佳。亦即,該鎢在含於靶內之形態,係以WO3 ,WO2 等氧化鎢之形,即使分散於氧化銦燒結體中之形態亦可,進而,以In2 W3 O1 2 等之氧化銦-氧化鎢間之複合氧化物之形,分散於氧化銦燒結體中之形態亦可。
如此藉由分散,結晶粒子之平均直徑為4.8μm。其直徑可以畫像處理來求得。
又,較佳為,鎢原子在氧化銦之銦位置成為取代固溶體,使得鎢在氧化銦燒結體中以原子等級分散者為佳。此理由係因為在噴鍍中放電安定,而為使所得透明導電性薄膜成為低電阻為有效之故。此低電阻之膜,係相當於申請專利範圍之導電性氧化物之一例。
B比較例與上述實施例4-1~實施例4-7之比較用之例係如以下所示。此比較例之內容亦示於表5。
「比較例4-1」
除了以下之不同處,其他與上述實施例4-3大致相同來製作噴鍍靶。
與實施例4-3相異之處,在於材料不使用WO3 ,其結果鎢(W)並不含於噴鍍靶之點。其他之事項則與實施例4-3相同。製作之噴鍍靶之相對密度為99%,平均粒徑為12.8μm(表5)。此等之測定係與實施例4-3同樣地進行。
「比較例4-2」
除了以下之不同處,則與上述實施例4-5大致相同來製作噴鍍靶。
與實施例4-5不同之處,係在材料不使用WO3 ,其結果鎢(W)為不含於噴鍍靶之點。進而不同之處,係在於Zn之原子組成比([Zn]/([Zn]+[In]))為0.16之點。在此,[Zn]係表示鋅之原子數,[In]係表示銦之原子數。其他之事項則與實施例4-5同樣。製作之噴鍍靶之相對密度為98%,平均粒徑為38μm(表5)。此等之測定係與實施例4-5同樣地進行。
C.採用各透明導電膜之情形之電阻
「實施例4-8」
由上述實施例4-1將以實施例4-7所得噴鍍靶安裝於DC噴鍍裝置,在載片玻璃實施第一次成膜用掩罩(聚醯亞胺絕緣膠帶),使Al成膜為200nm厚。其後,使前述掩罩脫離,來形成設定之Al圖型。實施第二次成膜用掩罩(聚醯亞胺絕緣膠帶),使用各噴鍍靶,使透明導電膜(透明電極)成膜為200nm厚後,使成膜用掩罩脫離,獲得設定之接觸面間電阻測定用基板。此透明導電膜,係相當於申請專利範圍之導電性氧化物之一例。接著,將由該基板之兩端使端子取出,來測定玻璃/Al/透明電極之電阻。其結果歸納於表5所示。
又,使成膜順序依照透明電極/Al之順序進行成膜,而可獲得玻璃/透明電極/Al之接觸面間電阻測定用基板。同樣地,在此基板之電阻測定結果總括於表5所示。
進而,關於上述比較例4-1及比較例4-2所得之噴鍍靶,亦進行同樣地測定。其結果亦如表5所示。
如此表5所示,在Al上使透明電極成膜之情形,Al表面被氧化,因Al2 O3 生成之故,一般的電阻值變大。亦即,如表5所示,在不含W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系之電極(比較例),玻璃/Al/透明電極之測定電阻值變大(表5中,比較例4-1,比較例4-2參照)。由此可知,由於含有W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系,可提供使接觸面間電阻變小之透明電極。另外,關於Ni,Nb,Fe,Pt,Pd,鑭系,係如後述之實施例4-10~實施例4-22中所詳述。
D. TFT陣列基板之製作
「實施例4-9」
根據本發明,製作TFT陣列基板之例係根據第10圖加以說明。
首先,在透光性之玻璃基板3001上將金屬Al(99%Al,1%Nd)藉由高頻率噴鍍堆積成膜厚1500埃。將此使磷酸-乙酸-硝酸系水溶液作為蝕刻液使用之光蝕刻法來形成與所望形狀之閘電極3002及閘電極3002連接之閘電極配線3002a。
接著藉由低壓氣體放電CVD法,為形成閘絕緣膜3003則使氮化矽(SiN)膜以膜厚3000埃堆積。接著,使α-Si:H(i)膜3004以膜厚3500埃堆積,進而,將成為溝道保護層3005之氮化矽(SiN)膜以3000埃堆積。此時,放電氣體係,將成為閘絕緣膜3003之SiN膜與將成為溝道保護層3005之SiN膜成膜時,係使用SiH4 -NH3 -N2 系混合氣體。又,在α-si:H(i)膜3004之成膜時,係使用SiH4 -N2 系之混合氣體。
接著,將成為此溝道保護層3005之SiN膜,使用CHF系氣體予以乾蝕刻,形成所望形狀之溝道保護層3005。此溝道保護層3005之樣態係如第10圖所示。
接著使α-Si:H(n)膜3006使用SiH4 -H2 -PH3 系之混合氣體來使膜厚3000埃堆積。接著在其上,使Cr/Al二層膜以膜厚0.1μm之Cr,0.3μm之Al之順序藉由真空蒸鍍法,或噴鍍法予以堆積。
將此2層,Al為H3PO4-CH3COOH-HNO3 -H2 O系蝕刻液,Cr為硝酸鈰(IV)銨水溶液,以光蝕刻法蝕刻。藉由此蝕刻來形成所望源電極3007之圖型及汲電極3008之圖型。進而,將α-Si:H(i)膜3004及α-Si:H(n)膜3006,使用CHF系氣體之乾蝕刻及使用肼(NH2 NH2 .H2 O)水溶液之濕蝕刻,予以併用,可形成所望圖型之α-SiH4 (i)膜3004之圖型,及α-Si:H(n)膜3006之圖型。接著,藉由透明樹脂光阻3010來形成保護膜。此外,在本實施例4-9,係使用Cr/Al之2層膜,而使用Mo,Ti等以替代Cr,為佳,(第10圖參照)。
其後,藉由光蝕刻法,可形成源電極3007及汲電極3008間與透明電極,亦即像素電極(像素電極圖型3009)之接觸孔3012等。
此金屬Al所成源電極3007及汲電極3008之圖型係在所形成之基板上,使用以實施例4-5所得氧化銦與氧化鋅.氧化鎢為主成分之噴鍍靶噴鍍法,將非晶質透明導電膜堆積。此非晶質透明導電膜亦為以氧化銦與氧化鋅.氧化鎢為主成分之物。藉此,可形成像素電極圖型3009等。此像素電極圖型3009,係相當於申請專利範圍之「透明電極」之一例。
又,雖為同樣之物,而其材料之非晶質透明導電膜,係相當於申請專利範圍之「導電性氧化物」之一例。
放電氣體係使用將純氬或1vol%左右之微量O2 氣體混入之Ar氣體之方法,使透明電極膜(藉由蝕刻在其後成為像素電極圖型3009等)以膜厚1200埃堆積。此In2 O3 -ZnO-WO3 膜係以X線繞射法分析時無法觀察到峰值而為非晶質膜。又,此膜之電阻率值為3.8×10 4 Ω.cm左右,可充分地作為電極為實用之膜。將此膜以草酸3.5重量%之水溶液用於蝕刻液藉由光蝕刻法,至少與源電極3007之圖型以電性連接方式蝕刻,可形成所望之非晶質電極所成像素電極圖型3009。此時,Al之源電極3007及汲電極3008幾乎不以蝕刻液溶離。又,閘線取出部14,源.汲線取出部3016亦以透明電極覆蓋(第10圖參照)。如此,可完成TFT陣列基板。此TFT陣列基板,係相當於申請專利範圍之TFT基板之一例。
另外,在此,係將草酸3.5重量%水溶液作為蝕刻液使用,而含有磷酸.乙酸.硝酸之水溶液,或含有硝酸鈰銨塩之水溶液作為蝕刻液使用亦佳。在使用此等水溶液之情形亦與草酸之情形有同樣之作用.效果。
另外,在第10圖,雖僅表示1個TFT(薄膜電晶體),但是,實際上,係在基板上配置複數TFT,可構成陣列構造。各TFT因為同樣構成,故在第10圖僅表示1個TFT之剖面圖。
其後,自第10圖之狀態進而形成遮光膜圖型,可完成α-SiTFT活性陣列基板。使用此基板來製造TFT-LCD方式平面顯示器。所製造之顯示器,半色調之顯示(灰階顯示)可無問題地顯示。
此TFT-LCD方式平面顯示器係相當於申請專利範圍之液晶顯示裝置之恰當的一例。
另外在本實施例4-9,係使用在實施例4-5所製作之噴鍍靶來製作TFT陣列基板,進而利用該等表示構成液晶顯示裝置之例,但是,使用其他實施例4-1~實施例4-7之噴鍍靶來製作TFT陣列基板亦佳。又,使用此TFT陣列基板來構成液晶顯示裝置亦佳,與上述例同樣可獲得良好的半色調顯示(灰階顯示)之液晶顯示裝置。
E.關於Ni,Nb,Fe,Pt,Pd,鑭系之實施例以下就關於第1組中之Ni,Nb,Fe,Pt,Pd,鑭系之實施例加以說明。
在下述實施例4-10~實施例4-23中,各以實施例4-1或4-2,及實施例4-3,4-5所示順序實行,製成噴鍍靶,來測定相對密度,平均粒徑。其結果如表6所示。又,使用與實施例4一8同樣之順序來測定與Al之接觸面間電阻。此結果亦如表6所示。
又,使用以下述實施例4-10~實施例4-23所示組成之透明電極,以與實施例4-9同樣之順序製成液晶顯示裝置。其結果,與上述實施之形態4-9同樣可毫無問題的動作,半色調亦顯示良好。
各依照,實施例4-1或4-2、及實施例4-3、4-5之處方,予以實施後的,依照實施例4-8之方法,來測定與Al之接觸間電阻。又,與實施例4-9之TFT裝置同樣地,可毫無問題的動作。
「實施例4-10」
本實施例4-10,係自第1組M1中採用Ni。接著,自第2群M2中,採用Ga。Ni之原子組成比率([Ni]/([In]+[Ni]))為0.03,Ga之原子組成比率([Ga]/([In]+[Ga]))為0.02。已製成之噴鍍靶之相對密度為97%。又,平均粒徑為2.1μm(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之比電阻,為480μΩ.cm(表6參照)。
與Al之接觸面間電阻,係在玻璃上,以玻璃/Al/透明電極之順序層合之情形,為22.4Ω。又,在玻璃上,以玻璃/透明電極/Al之順序層合之情形為26.6Ω(表6參照)。
「實施例4-11」
本實施例4-11,係自第1組M1中,採用Ni。接著,自第2群M2中,採用Zn。Ni之原子組成比率([Ni]/([In]+[Ni]))為0.05,Zn之原子組成比率([Zn]/([In]+[Zn])),為0.08。已製成之噴鍍靶之相對密度為96%。又,平均粒徑為2.2μm(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之電阻率為562μΩ.cm(表6參照)。
與Al之接觸面間電阻係在玻璃上,以玻璃/Al/透明電極之順序層合之情形為21.3Ω。又,在玻璃上,以玻璃/透明電極/Al之順序層合之情形,為25.4Ω(表6參照)。
「實施例4-12」
本實施例4-12,係自第1組M1中,採用Nb。接著,自第2群M2中,採用Ge。Nb之原子組成比率([Nb]/([In]+[Nb]))為0.04,Ge之原子組成比率([Zn]/([In]+[Zn]))為0.03。已製成之噴鍍靶之相對密度為95%。又,平均粒徑為3.1μrn(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之電阻率為435μΩ.crn(表6參照)。
與Al之接觸面間電阻係在玻璃上,以玻璃/Al/透明電極之順序層合之情形,為32.7Ω。又,在玻璃上,以玻璃/透明電極/Al之順序層合之情形,為35.5Ω(表6參照)。
「實施例4-13」
本實施例4-13,係自第1組M1中,採用Nb。接著,自第2群M2中,採用Sn。Nb之原子組成比率([Nb]/([In]十[Nb]))為0.04,Sn之原子組成比率([Sn]/([In]+[Sn]))為0.05。已製成之噴鍍靶之相對密度為96%。又,平均粒徑為3.5μm(表6參照)。
接著,上述實施例4-8同樣地來測定電阻值。其結果,透明電極之電阻率為386μΩ.cm(表6參照)。
與Al之接觸面間電阻係在玻璃上,以玻璃/Al/透明電極之順序層合之情形,為31.5Ω。又,在玻璃上,以玻璃/透明電極/Al之順序層合之情形,為34.6Ω(表6參照)。
「實施例4-14」
本實施例4-14,係自第1組M1中,採用Ce。而且,不使用第2群M2中之金屬。Ce之原子組成比率([Ce]/([In]+[Ce]))為0.03。已製成之噴鍍靶之相對密度為96%。又,平均粒徑為2.3μrn(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之電阻率為493μΩ.cm(表6參照)。
與Al之接觸面間電阻,係在玻璃上,以玻璃/Al/透明電極之順序層合之情形,為35.3Ω。又,在玻璃上,玻璃/透明電極/Al之順序層合之情形,為38.3Ω(表6參照)。
「實施例4-15」
本實施例4-15,係自第1組M1中,採用Ce。接著,由第2群M2中,採用Sn。Ce之原子組成比率([Ce]/([In+[Ce]))為0.05,Sn之原子組成比率([Sn]/([In]+[Sn])),為0.05。已製成之噴鍍靶之相對密度為97%。又,平均粒徑為2.8μm(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之電阻率為387μΩ.cm(表6參照)。
與Al之接觸面間電阻係在玻璃上,與玻璃/Al/透明電極之順序層合之情形,為33.2Ω。又,在玻璃上,玻璃/透明電極/Al之順序層合之情形,為36.4Ω(表6參照)。
「實施例4-16」
本實施例4-16,係自第1組M1中,採用Ho(鈥)。,而且,不使用第2群M2中之金屬。Ho之原子組成比率([Ho]/([In]+[Ho]))為0.03。已製成之噴鍍靶之相對密度為95%。又,平均粒徑為3.6μm(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之電阻率,為425μΩ.crn(表6參照)。
與Al之接觸面間電阻係在玻璃上,與玻璃/Al/透明電極之順序層合之情形,為42.0Ω。又,在玻璃上,以玻璃/透明電極/Al之順序層合之情形,為43.0Ω(表6參照)。
「實施例4-17」
本實施例4-17,係自第1組M1中,採用Ho(鈥)。接著,自第2群M2中,採用Zn。Ho之原子組成比率([Ho]/([In]+[Ho]))為0.04,Zn之原子組成比率([Zn]/([In]+[Zn]))為0.10。已製成之噴鍍靶之相對密度為96%。又,平均粒徑為2.5μm(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之電阻率為463μΩ.cm(表6參照)。
與Al之接觸面間電阻係,在玻璃上,以玻璃/Al/透明電極之順序層合之情形,為42.3Ω。又,在玻璃上,以玻璃/透明電極/Al之順序層合之情形,為43.5Ω(表6參照)。
「實施例4-18」
本實施例4-18,係自第1組M1中,採用Er(鉺)。而且,不使用第2群M2中之金屬。Er之原子組成比率([Er]/([In]+[Er]))為0.04。已製成噴鍍靶之相對密度為95%。又,平均粒徑為3.7μm(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之比電阻,為487μΩ.cm(表6參照)。
與Al之接觸面間電阻係,在玻璃上,以玻璃/Al/透明電極之順序層合之情形,為39.9Ω。又,玻璃之上,以玻璃/透明電極/Al之順序層合之情形,為43.8Ω(表6參照)。
實施例4-19
本實施例4-19,係自第1組M1中,採用Fe。而且,不使用第2群M2中之金屬。Fe之原子組成比率([Fe]/([In]+[Fe]))為0.04。已製成之噴鍍靶之相對密度為97%。又,平均粒徑為4.3μm(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之電阻率為456μΩ.cm(表6參照)。
與Al之接觸面間電阻係,在玻璃之上,以玻璃/Al/透明電極之順序層合之情形,為28.4Ω。又,玻璃之上,以玻璃/透明電極/Al之順序層合之情形,為34.2Ω(表6參照)。
「實施例4-20」
本實施例4-20,係自第1組M1中,採用Fe(鈥)。接著,自第2群M2中,採用Zn。Fe之原子組成比率([Fe]/([In]+[Fe]))為0.05,Zn之原子組成比率([Zn]/([In]+[Zn]))為0.10。已製成之噴鍍靶之相對密度為95%。又,平均粒徑為4.2μm(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之電阻率為450μΩ.cm(表6參照)。
與Al之接觸面間電阻係在玻璃上,以玻璃/Al/透明電極之順序層合之情形,為29.6Ω。又,玻璃之上,以玻璃/透明電極/Al之順序層合之情形,為35.4Ω(表6參照)。
「實施例4-21」
本實施例4-21,係自第1組M1中,採用Pd(鈀)。而且,不使用第2群M2中之金屬。Pd之原子組成比率([Pd]/([In]+[Pd])),為0.03。已製成之噴鍍靶之相對密度為96%。又,平均粒徑為4.1μm(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之電阻率,為564μΩ.cm(表6參照)。
與Al之接觸面間電阻係,在玻璃之上,以玻璃/Al/透明電極之順序層合之情形,為37.6Ω。又,在玻璃之上,以玻璃/透明電極/Al之順序層合之情形,為47.6Ω(表6參照)。
「實施例4-22」
本實施例4-22,係自第1組M1中,採用Pt(鉑)。,而且,不使用第2群M2中之金屬。Pt之原子組成比率([Pt]/([In]+[Pt]))為0.03。已製成之噴鍍靶之相對密度為95%。又,平均粒徑為4.2μm(表6參照)。
接著,與上述實施例4-8同樣地來測定電阻值。其結果,透明電極之電阻率為657μΩ.cm(表6參照)。
與Al之接觸面間電阻,係在玻璃之上,以玻璃/Al/透明電極之順序層合之情形,為23.7Ω。又,在玻璃之上,以玻璃/透明電極/Al之順序層合之情形,為26.8Ω(表6參照)。
「實施例4-23」
本實施例4-23,係自第1組M1中,採用La(鑭)。而且,由第2群M2中,採用Zn。La之原子組成比率([La]/([In]+[La]))為0.10,Zn之原子組成比率([Zn]/([In]+[Zn])為0.18。已製成之噴鍍靶之相對密度為98%。又,平均粒徑為2.2μm(表6參照)。
接著,與上述實施例4-8同樣來測定電阻值。其結果,透明電極之電阻率為620μΩ.cm(表6參照)。
與Al之接觸面間電阻係,在玻璃之上,以玻璃/Al/透明電極之順序層合之情形,為23.0Ω。又,在玻璃之上,以玻璃/透明電極/Al之順序層合之情形,為39.3Ω(表6參照)。
F.變化例.在上述例,第1組M1中,雖僅表示利用W,Mo,Ni,Nb,Fe,Pt,Pd,鑭系之任一種情形之例,但是利用2種以上不用說,亦可達成相同之作用.效果。
.在上述例,第2群M2中,雖僅表示利用Sn,Zn,Ge,Ga之任一種情形之例,但是,即使利用2種以上,不用說亦可達成相同之作用.效果。
1...玻璃基板
2...閘電極
3...閘絕緣膜
4α-Si...H(i)膜
5...溝道保護層
6α-Si...H(n)膜
7...汲電極
8...源電極
9...透明導電膜
10...透明樹脂光阻
11...反射電極
12...閘電極配線
100α-SiTFT...主動式矩陣基板
102...閘電極
107...汲電極
108...源電極
200α-SiTFT...主動式矩陣基板
1100...載片玻璃
1102...第一次成膜用掩罩
1104...Al圖型
1106...第二次成膜用掩罩
1108...金屬氧化物
1110...第1接觸面間電阻測定用基板
1120...第2接觸面間電阻測定用基板
2001...透明絕緣性基板
2002...閘電極
2004...閘絕緣膜
2005...半導體層a-Si膜
2006...半導體層n a-Si膜
2007a...汲電極
2007b...源電極
2009...層間絕緣膜
2010...接觸孔
2011...像素電極
2021...TFT部
2022...端子部
2100...TFT陣列基板
3001...玻璃基板
3002...閘電極
3002a...閘電極配線
3003...閘絕緣膜
3004α-Si...H(i)膜
3005...閘絕緣膜
3006α-Si...H(n)膜
3007...源電極
3008...汲電極
3009...像素電極圖型
3010...透明樹脂光阻
3012...接觸孔
3014...閘線取出部
3016...源.汲線取出部
[第1圖]本實施例1-1~1-3之α-SiTFT主動式矩陣基板近旁之剖面圖。
[第2圖]本變形實施例1-1之α-SiTFT主動式矩陣基板近旁之剖面圖。
[第3圖]本實施例2-9中表示第一次成膜之樣態之說明圖。
[第4圖]本實施例2-9中表示第二次成膜之樣態之說明圖。
[第5圖]本實施例2-9中表示接觸面間電阻測定之樣態之說明圖。
[第6圖]表示本實施例所致TFT陣列基板之製造步驟之剖面說明圖。
〔第7圖〕表示本實施例所致TFT陣列基板之製造步驟之其他剖面說明圖。
[第8圖]表示本實施例所致TFT陣列基板之製造步驟之進而其他剖面步驟圖。
[第9圖]表示本實施例中愷爾文(kelvin)圖型之配線之外觀及測定之樣態之配線圖。
[第10圖]本實施之形態中液晶平面顯示器之製造步驟中,像素電極之圖型形成在完成階段之α-SiTFT近旁之剖面圖。
[第11圖]習知之技術中,液晶平面顯示器之製造步驟中,像素電極圖型形成在完成階段之α-SiTFT近旁之剖面圖。

Claims (37)

  1. 一種薄膜電晶體型基板,其為具備:透明基板;設置於前述透明基板上之由Al或Al合金所構成之源電極;設置於前述透明基板上之由Al或Al合金所構成之汲電極;設置於前述透明基板上之透明像素電極所成之薄膜電晶體型基板,其特徵為前述透明像素電極係含有作為主成分之氧化銦,再含有選自氧化鎢、氧化鉬、氧化鎳及氧化鈮之一種或二種以上之氧化物的透明導電膜,前述透明像素電極係使前述源電極或前述汲電極直接電性連接者。
  2. 一種薄膜電晶體型液晶顯示裝置,其為具備:具備有透明基板、設置於前述透明基板上之由Al或Al合金所構成之源電極、設置於前述透明基板上之由Al或Al合金所構成之汲電極及設置於前述透明基板上之透明像素電極所成之薄膜電晶體型基板;與設置有多色之著色圖型之濾色片基板;在該薄膜電晶體型基板與該濾色片基板間所夾持之液晶層;所成之薄膜電晶體型液晶顯示裝置,其特徵為前述透明像素電極含有作為主成分之氧化銦,進一步含有選自氧化鎢、氧化鉬、氧化鎳、及氧化鈮之一種或二種以上之氧化物之透明導電膜,前述透明像素電極係與 前述源電極或前述汲電極直接電性連接者。
  3. 一種薄膜電晶體型基板之製造方法,其為製造如申請專利範圍第1項記載之薄膜電晶體型基板之方法,其特徵為含有:在前述透明基板上堆積前述透明導電膜的步驟;使用酸性蝕刻液,使前述堆積後之前述透明導電膜藉由蝕刻,來形成前述透明像素電極的步驟者。
  4. 如申請專利範圍第3項記載之薄膜電晶體型基板之製造方法,其中酸性之前述蝕刻液係含有草酸、磷酸.乙酸.硝酸所成之混酸或硝酸鈰(IV)銨中之任意一種或二種以上者。
  5. 一種透明導電玻璃基板,其特徵為具有:玻璃基板;設於前述玻璃基板上,以氧化銦為主成分,由且選自W、Mo、Nb、Ni、Pt、Pd所成之第1金屬群M1之一種或二種以上之金屬或前述金屬之氧化物,與選自鑭系金屬所成之第2金屬群M2之一種或二種以上之金屬之氧化物所成的透明導電膜;及設於前述玻璃基板上,以Al或Ag為主成分之金屬薄膜;且前述透明導電膜直接電性連接於以Al或Ag為主成分之金屬薄膜者。
  6. 如申請專利範圍第5項之透明導電玻璃基板,其中選自W、Mo、Nb、Ni、Pt、Pd所成之前述第1金屬群M1之一種或二種以上之金屬或金屬氧化物之相對於氧化 銦組成之[M1]/([M1]+[In])之值為0.005~0.2,選自由鑭系金屬所成之前述第2金屬群M2之一種或二種以上之金屬之氧化物之相對於氧化銦組成之[M2]/([M2]+[In])之值為0.005~0.2,其中前述[M1]係表示選自前述第1金屬群之1種或2種以上之金屬的原子數,前述[M2]係表示選自前述第2金屬群之1種或2種以上之金屬的原子數。
  7. 如申請專利範圍第5或6項之透明導電玻璃基板,其中選自由鑭系金屬所成之前述第2金屬群M2之金屬的氧化物為La、Ce、Ho、Er之任1種以上之金屬的氧化物。
  8. 一種透明導電玻璃基板,其特徵為具有:玻璃基板;設於前述玻璃基板上,以氧化銦為主成分,且由選自由W、Mo、Nb、Ni、Pt、Pd所成之第1金屬群M1之一種或二種以上之金屬或該金屬之氧化物,與選自由鑭系金屬所成之第2金屬群M2之一種或二種以上之金屬之氧化物,及選自由Zn、Sn、Zr、Ga、Ge所成之第3金屬群M3之一種或二種以上之金屬之氧化物所成的透明導電膜;及設於前述玻璃基板上之以Al或Ag為主成分的金屬薄膜;且前述透明導電膜直接電性連接於前述以Al或Ag為主成分的金屬薄膜者。
  9. 如申請專利範圍第8項之透明導電玻璃基板,其中選自由W、Mo、Nb、Ni、Pt、Pd所成之前述第1金屬 群M1之一種或二種以上之金屬或金屬氧化物之相對於氧化銦組成之[M1]/([M1]+[In])之值為0.005~0.2,選自由鑭系金屬所成之前述第2金屬群M2之一種或二種以上之金屬之氧化物之相對於氧化銦組成之〔M2〕/([M2]+[In])之值為0.005~0.2,選自由Zn、Sn、Zr、Ga、Ge所成之前述第3金屬群之1種或2種以上之金屬氧化物之相對於氧化銦組成之[M3]/([M3]+[In])之值為0.005~0.2者,其中前述[M1]係表示選自前述第1金屬群之1種或2種以上之金屬之原子數,前述[M2]係表示選自前述第2金屬群之1種或2種以上之金屬之原子數,前述[M3]係表示選自前述第3金屬群之1種或2種以上之金屬之原子數,前述[In]係表示銦的原子數。
  10. 如申請專利範圍第8或9項之透明導電玻璃基板,其中選自鑭系金屬所成之前述第2金屬群M2之金屬之氧化物為La、Ce、Ho、Er之任一種以上之金屬的氧化物者。
  11. 一種薄膜電晶體基板之製造方法,其特徵為至少含有下列步驟:使用含有選自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er所成之金屬群M1之一種或二種以上金屬的Al合金,將包含於由閘極、源極及汲極所成之導體群E1之任一導體的第1導體,形成於透明絕緣性基板上之第1導體形成步驟; 使絕緣膜成膜以包覆形成後之前述第1導體及前述透明絕緣性基板的絕緣膜成膜步驟;在成膜後之前述絕緣膜形成接觸孔之接觸孔形成步驟;在前述絕緣膜上形成由透明膜電極所成之第2導體的步驟,且前述第2導體與前述第1導體係透過前述接觸孔直接電性連接之電極連接步驟。
  12. 一種薄膜電晶體,其係含有透明絕緣性基板,與設置於前述透明絕緣性基板上,且包含於由閘極、源極及汲極所成之導體群E1之任一種導體的第1導體之薄膜電晶體,其特徵為係前述第1導體係含有:含有選自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er所成之金屬群M1之一種或二種以上之金屬的Al合金所成的Al層,且透過形成在前述第1導體上之絕緣膜之接觸孔,與由透明膜電極所成之第2導體以直接電性連接者。
  13. 如申請專利範圍第12項之薄膜電晶體,其中前述第1導體係含有選自前述金屬群M1之一種或二種以上金屬含有0.5~5wt%之Al層者。
  14. 一種薄膜電晶體基板,其為至少含有透明絕緣性基板;含有形成於前述透明絕緣性基板上,且包含於由閘極、源極及汲極所成之導體群E1之任一種導體的第1導體,進而至少包覆前述透明絕緣性基板之方式所形成之絕緣膜;與形成於前述絕緣膜上之第2導體的薄膜電晶體基板,其特徵係前述第1導體係含有: 含有由含選自由W、Mo、La、Nb、Fe、Pd、Pt、Ce、Ho及Er所成之金屬群M1之一種或二種以上之金屬的Al合金所成的Al層,前述絕緣膜係具備朝向設定之前述第1導體及前述第2導體方向貫通之接觸孔,前述第2導體係由透明膜電極所成,前述第2導體係透過前述接觸孔,與前述第1導體之前述Al層直接電性連接者。
  15. 如申請專利範圍第14項之薄膜電晶體基板,其中前述透明膜電極係由氧化銦、氧化錫、氧化銦錫、氧化銦鋅及氧化鋅之任一所成者。
  16. 如申請專利範圍第14或15項中任一項之薄膜電晶體基板,其中前述第1導體係含有選自金屬群M1之一種或二種以上之金屬具有0.5~5wt%之Al層者。
  17. 一種液晶顯示裝置,其特徵為含有如申請專利範圍第14~16項中任一項之薄膜電晶體基板及以前述薄膜電晶體基板來驅動之液晶層。
  18. 一種TFT基板,其為具備透明基板;設置於前述透明基板上之以Al為主成分之閘電極;設置於前述透明基板上之以Al為主成分之源電極;設置於前述透明基板上之以Al為主成分之汲電極;設置於前述透明基板上之矽層及設置於前述透明基板上之透明電極的液晶顯示裝置用TFT基板,其特徵為前述透明電極係含有氧化銦與選自由 W、Mo、Ni、Nb、Fe、Pt、Pd、鑭系所成之第1組M1之1種或2種以上之金屬氧化物的導電性氧化物,前述透明電極係與選自前述以Al為主成分之閘電極、前述源電極及前述汲電極所成群之至少一種電極直接接合者。
  19. 如申請專利範圍第18項之TFT基板,其中前述導電性氧化物中,相對於銦之選自前述第1組M1之金屬之氧化物的原子組成比率[M1]/([In]+[M1])係在0.005~0.2之範圍者,其中前述式中[M1]係表示選自第1組M1之1種或2種以上之金屬的原子數,前述式中之[In]係表示銦之原子數。
  20. 如申請專利範圍第18或19項之TFT基板,其中前述導電性氧化物,除了氧化銦外,含有選自由錫、鋅、鍺、鎵所成之第2群M2之1種或2種以上之金屬的氧化物者。
  21. 如申請專利範圍第20項之TFT基板,其中前述導電性氧化物中,相對於銦之選自前述第2群M2之金屬之氧化物的原子組成比率[M2]/([In]+[M2])為在0.01~0.3之範圍者,其中前述式中[M2]係表示選自第2群M2之1種或2種以上之金屬,亦即表示錫、鋅、鍺、鎵之任一種或2種以上之原子數,前述式中之[In]係表示銦之原子數。
  22. 一種液晶顯示裝置,其係具備TFT基板與液晶之液晶顯示裝置,前述TFT基板係具備: 透明基板;設置於前述透明基板上之以Al為主成分之閘電極;設置於前述透明基板上之以Al為主成分之源電極;設置於前述透明基板上之以Al為主成分之汲電極;設置於前述透明基板上之矽層;設置於前述透明基板上,驅動前述液晶之像素電極;及保護前述閘電極及源電極.前述汲電極之透明電極,前述像素電極或透明電極係含有氧化銦與選自由W、Mo、Ni、Nb、Fe、Pt、Pd、鑭系所成之第1組M1之1種或2種以上金屬之氧化物的導電性氧化物,前述像素電極或透明電極係與選自前述以Al為主成分之閘電極及前述源電極及前述汲電極所成群之至少之一的電極直接接合者。
  23. 如申請專利範圍第22項之液晶顯示裝置,其中前述導電性氧化物中,相對於銦之選自前述第1組M1之金屬之氧化物之原子組成比率之[M1]/([In]+[M1])係在0.005~0.2之範圍,其中前述式中之[M1]係表示選自第1組M1之1種或2種以上之金屬之原子數,前述式中之[In]係表示銦之原子數。
  24. 如申請專利範圍第22或23項之液晶顯示裝置,其中前述導電性氧化物,除了氧化銦外,含有選自由錫、鋅、鍺、鎵所成之第2群M2之1種或2種以上金屬之氧化物者。
  25. 如申請專利範圍第24項之液晶顯示裝置,其中前 述導電性氧化物中,相對於銦之選自前述第2群M2之金屬之氧化物的原子組成比率[M2]/([In]+[M2])在0.01~0.3之範圍,其中前述式中之[M2]係表示選自第2群M2之1種或2種以上之金屬,亦即表示錫、鋅、鍺、鎵之任一種或2種以上之原子數,前述式中之[In]係表示銦之原子數。
  26. 一種像素電極,其係使用於具備有透明基板;設置於前述透明基板上之以Al為主成分之閘電極;設置於前述透明基板上之以Al為主成分之源電極;設置於前述透明基板上之以Al為主成分之汲電極;設置於前述透明基板上之矽層;設置於前述透明基板上之像素電極;及保護前述閘電極及前述源電極.前述汲電極之透明電極的液晶顯示裝置用TFT基板,驅動液晶之前述像素電極,其特徵為含有氧化銦與選自由W、Mo、Ni、Nb、Fe、Pt、Pd、鑭系所成之前述第1組M1之1種或2種以上金屬之氧化物的導電性氧化物,前述像素電極係與選自前述以Al為主成分之閘電極及前述源電極及前述汲電極所成群之至少之一的電極直接接合者。
  27. 如申請專利範圍第26項之像素電極,其中前述導電性氧化物中,相對於銦之選自前述第1組M1之金屬之氧化物之原子組成比率[M1]/([In]+[M1])在0.005~0.2 之範圍者,其中前述式中之[M1]係表示選自前述第1組M1之1種或2種以上金屬之原子數,前述式中之[In]係表示銦之原子數。
  28. 如申請專利範圍第26或27項之像素電極,其中前述導電性氧化物除了氧化銦以外,含有選自由錫、鋅、鍺、鎵所成之第2群M2之1種或2種以上金屬的氧化物。
  29. 如申請專利範圍第28項之像素電極,其中前述導電性氧化物中,相對於銦之選自前述第2群M2之金屬之氧化物之原子組成比率[M2]/([In]+[M2])在0.01~0.3之範圍者,其中前述式中之[M2]係表示選自第2群M2之1種或2種以上之金屬,亦即表示錫、鋅、鍺、鎵中任一種或2種以上之原子數,前述式中之[In]係表示銦之原子數。
  30. 一種透明電極,其係使用於具備有透明基板;設置於前述透明基板上之以Al為主成分之閘電極;設置於前述透明基板上之以Al為主成分之源電極;設置於前述透明基板上之以Al為主成分之汲電極;設置於前述透明基板上之矽層;設置於前述透明基板上之像素電極;及保護前述閘電極及前述源電極.前述汲電極之透明電極的液晶顯示裝置用TFT基板的前述透明電極,其特徵為含有氧化銦與選自由W、Mo、Ni、Nb、Fe、Pt、Pd、鑭系所成之前述第1組M1之1種或2種以上金屬之氧化物 的導電性氧化物,前述透明電極係與選自前述以Al為主成分之閘電極及前述源電極及前述汲電極所成群之至少之一之電極直接接合者。
  31. 如申請專利範圍第30項之透明電極,其中前述導電性氧化物中,相對於銦之選自前述第1組M1之金屬之氧化物之原子組成比率[M1]/([In]+[M1])係在0.005~0.2之範圍者,其中前述式中之[M1]係表示選自前述第1組M1之1種或2種以上之金屬之原子數,前述式中之[In]係表示銦之原子數。
  32. 如申請專利範圍第30或31項之透明電極,其中前述導電性氧化物除了氧化銦以外,含有選自由錫、鋅、鍺、鎵所成之第2群M2之1種或2種以上金屬之氧化物者。
  33. 如申請專利範圍第32項之透明電極,其中前述導電性氧化物中,相對於銦之選自由前述第2群M2之金屬之氧化物之原子組成比率[M2]/([In]+[M2])係在0.01~0.3之範圍者,其中前述式中之[M2]係表示選自第2群M2之1種或2種以上之金屬,亦即錫、鋅、鍺、鎵之任一種或2種以上之原子數,前述式中之[In]係表示銦之原子數。
  34. 一種TFT基板之製造方法,其特徵係製造如申請專利範圍第18~21項中任一項之TFT基板的方法,其特徵係含有: 在前述透明基板上堆積前述導電性氧化物,形成前述導電性氧化物之薄膜的步驟,與將前述形成後之前述導電性氧化物之薄膜以含有草酸之水溶液蝕刻,形成前述透明電極的步驟者。
  35. 一種TFT基板之製造方法,其特徵為製造如申請專利範圍第項18~21中任一項之TFT基板的方法,其特徵係含有:在前述透明基板上堆積前述導電性氧化物,形成前述導電性氧化物之薄膜的步驟,與將前述形成後之前述導電性氧化物之薄膜以含有磷酸.乙酸.硝酸之水溶液蝕刻,形成前述透明電極的步驟者。
  36. 一種TFT基板之製造方法,其係製造如申請專利範圍第18~21項中任一項之TFT基板的方法,其特徵為含有:在前述透明基板上堆積前述導電性氧化物,形成前述導電性氧化物之薄膜的步驟,與使前述形成後之前述導電性氧化物之薄膜以含有硝酸鈰銨鹽之水溶液蝕刻,形成前述透明電極的步驟。
  37. 如申請專利範圍第項18~36中任一項之TFT基板,或透明電極製造用噴鍍靶,或液晶顯示裝置,或像素電極或透明電極,或TFT基板之製造方法,其中前述鑭系係選自Ce、Nd、Er、Ho之1種或2種以上的鑭系者。
TW094106827A 2004-03-09 2005-03-07 薄膜電晶體及薄膜電晶體基板及此等之製造方法及使用此等之液晶顯示裝置及相關之裝置與方法、以及噴鍍靶及使用其成膜之透明導電膜及透明電極及相關之裝置與方法 TWI390732B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2004065324 2004-03-09
JP2004070113A JP2005258115A (ja) 2004-03-12 2004-03-12 薄膜トランジスタ型基板及び薄膜トランジスタ型液晶表示装置及び薄膜トランジスタ型基板の製造方法
JP2004130702A JP2005317579A (ja) 2004-04-27 2004-04-27 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
JP2004132621A JP4548651B2 (ja) 2004-04-28 2004-04-28 スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板
JP2004272951A JP4660667B2 (ja) 2004-03-09 2004-09-21 Tft基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びtft基板の製造方法

Publications (2)

Publication Number Publication Date
TW200601567A TW200601567A (en) 2006-01-01
TWI390732B true TWI390732B (zh) 2013-03-21

Family

ID=34923493

Family Applications (2)

Application Number Title Priority Date Filing Date
TW094106827A TWI390732B (zh) 2004-03-09 2005-03-07 薄膜電晶體及薄膜電晶體基板及此等之製造方法及使用此等之液晶顯示裝置及相關之裝置與方法、以及噴鍍靶及使用其成膜之透明導電膜及透明電極及相關之裝置與方法
TW100136734A TWI419337B (zh) 2004-03-09 2005-03-07 薄膜電晶體及薄膜電晶體基板及此等之製造方法及使用此等之液晶顯示裝置及相關之裝置與方法、以及噴鍍靶及使用其成膜之透明導電膜及透明電極及相關之裝置與方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW100136734A TWI419337B (zh) 2004-03-09 2005-03-07 薄膜電晶體及薄膜電晶體基板及此等之製造方法及使用此等之液晶顯示裝置及相關之裝置與方法、以及噴鍍靶及使用其成膜之透明導電膜及透明電極及相關之裝置與方法

Country Status (6)

Country Link
US (3) US8038857B2 (zh)
EP (1) EP1724790A4 (zh)
KR (1) KR101101456B1 (zh)
CN (2) CN1918672B (zh)
TW (2) TWI390732B (zh)
WO (1) WO2005086180A1 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999836B2 (en) 2005-05-13 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US20070071985A1 (en) * 2005-09-29 2007-03-29 Prabhat Kumar Sputtering target, low resistivity, transparent conductive film, method for producing such film and composition for use therein
KR101276966B1 (ko) 2005-11-21 2013-06-19 이데미쓰 고산 가부시키가이샤 투명 도전막 및 그것을 이용한 기판, 전자 기기 및 액정표시 장치
US8974918B2 (en) 2006-07-04 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN101495666B (zh) * 2006-07-27 2012-09-26 Jx日矿日石金属株式会社 含锂过渡金属氧化物靶及其制造方法以及锂离子薄膜二次电池
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
KR20090051170A (ko) * 2006-08-10 2009-05-21 이데미쓰 고산 가부시키가이샤 란타노이드 함유 산화물 타겟
US7452488B2 (en) 2006-10-31 2008-11-18 H.C. Starck Inc. Tin oxide-based sputtering target, low resistivity, transparent conductive film, method for producing such film and composition for use therein
JP5201566B2 (ja) * 2006-12-11 2013-06-05 豊田合成株式会社 化合物半導体発光素子及びその製造方法
KR100818287B1 (ko) * 2007-01-10 2008-03-31 삼성전자주식회사 폴리 실리콘의 형성방법, 이 폴리 실리콘을 구비하는 박막트랜지스터 및 그 제조방법
US7517783B2 (en) * 2007-02-13 2009-04-14 Micron Technology, Inc. Molybdenum-doped indium oxide structures and methods
WO2008114588A1 (ja) 2007-03-20 2008-09-25 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、酸化物半導体膜及び半導体デバイス
KR100865960B1 (ko) * 2007-04-03 2008-10-30 경희대학교 산학협력단 실리콘 슬러리를 이용한 전자 소자 및 그 제조방법
JP5522889B2 (ja) 2007-05-11 2014-06-18 出光興産株式会社 In−Ga−Zn−Sn系酸化物焼結体、及び物理成膜用ターゲット
TWI339757B (en) 2007-10-22 2011-04-01 Au Optronics Corp Display device and method of manufacturing the same
WO2009081885A1 (ja) 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
CN101960042B (zh) * 2008-02-29 2013-05-08 新日铁高新材料股份有限公司 金属系溅射靶材
JP5348132B2 (ja) * 2008-04-16 2013-11-20 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
WO2010032422A1 (ja) * 2008-09-19 2010-03-25 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
JP4969625B2 (ja) 2008-11-12 2012-07-04 株式会社神戸製鋼所 光情報記録媒体
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101671210B1 (ko) 2009-03-06 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9028721B2 (en) 2009-08-05 2015-05-12 Sumitomo Metal Mining Co., Ltd. Oxide sintered body, production method therefor, target, and transparent conductive film
JP2011084804A (ja) * 2009-09-18 2011-04-28 Kobelco Kaken:Kk 金属酸化物−金属複合スパッタリングターゲット
WO2011034153A1 (ja) 2009-09-18 2011-03-24 株式会社神戸製鋼所 光情報記録媒体用記録層、光情報記録媒体およびスパッタリングターゲット
JP5411945B2 (ja) * 2009-10-26 2014-02-12 Jx日鉱日石金属株式会社 酸化インジウム系焼結体及び酸化インジウム系透明導電膜
KR102426613B1 (ko) 2009-11-28 2022-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065216A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
US8933452B2 (en) * 2009-11-30 2015-01-13 Sharp Kabushiki Kaisha Active matrix substrate, production method, and display device
KR101878206B1 (ko) 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
DE112011100972T5 (de) * 2010-03-19 2013-01-17 Sumitomo Metal Mining Co. Ltd. Transparenter leitender Film
DE102010003555B4 (de) * 2010-03-31 2019-12-24 Globalfoundries Dresden Module One Llc & Co. Kg Aluminiumsicherungen in einem Halbleiterbauelement, das Metallgateelektrodenstrukturen aufweist
EP2447999A1 (en) * 2010-10-29 2012-05-02 Applied Materials, Inc. Method for depositing a thin film electrode and thin film stack
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
WO2012105323A1 (ja) * 2011-02-04 2012-08-09 住友金属鉱山株式会社 酸化物焼結体およびそれを加工したタブレット
TWI420672B (zh) * 2011-06-13 2013-12-21 Au Optronics Corp 主動元件及具有此主動元件的電泳顯示器
JP2014145857A (ja) 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器
TWI508171B (zh) * 2013-02-05 2015-11-11 Ind Tech Res Inst 半導體元件結構及其製造方法
CN103400822A (zh) * 2013-08-01 2013-11-20 京东方科技集团股份有限公司 阵列基板及显示装置
CN103474439B (zh) * 2013-09-26 2016-08-24 合肥京东方光电科技有限公司 一种显示装置、阵列基板及其制作方法
WO2015104962A1 (ja) * 2014-01-07 2015-07-16 三菱瓦斯化学株式会社 亜鉛とスズを含む酸化物のエッチング液およびエッチング方法
JP6119773B2 (ja) 2014-03-25 2017-04-26 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
CN104241394A (zh) * 2014-08-29 2014-12-24 京东方科技集团股份有限公司 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
JP6310088B2 (ja) * 2014-09-30 2018-04-11 Jx金属株式会社 タングステンスパッタリングターゲット及びその製造方法
CN105899472B (zh) * 2014-10-22 2018-01-23 住友电气工业株式会社 氧化物烧结体和半导体器件
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
EP3257827A4 (en) 2015-02-13 2018-10-17 Sumitomo Electric Industries, Ltd. Oxide sintered body and method for producing same, sputter target, and semiconductor device
JP6409654B2 (ja) * 2015-03-30 2018-10-24 三菱マテリアル株式会社 スパッタリングターゲット材、その製造方法、及び光学機能膜
CN114892129A (zh) * 2015-05-08 2022-08-12 应用材料公司 使用水蒸汽制造用于显示器制造的层的方法和所述方法的设备
WO2016180448A1 (en) * 2015-05-08 2016-11-17 Applied Materials, Inc. Method of manufacturing a layer stack for display manufacturing and apparatus therefore
KR102436641B1 (ko) * 2015-10-23 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
WO2018119649A1 (zh) * 2016-12-27 2018-07-05 深圳市柔宇科技有限公司 阵列基板及阵列基板的制备方法
KR102370249B1 (ko) * 2017-06-05 2022-03-04 도판 인사츠 가부시키가이샤 반도체 장치, 표시 장치 및 스퍼터링 타깃
CN107464776B (zh) * 2017-08-30 2020-05-26 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JP7203088B2 (ja) * 2018-03-30 2023-01-12 三井金属鉱業株式会社 酸化物焼結体、スパッタリングターゲットおよび透明導電膜
KR20200020855A (ko) * 2018-08-09 2020-02-26 제이엑스금속주식회사 산화물 스퍼터링 타깃 및 그 제조 방법, 그리고 당해 산화물 스퍼터링 타깃을 사용하여 성막한 산화물 박막
TWI702457B (zh) * 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
CN114057470A (zh) * 2020-07-31 2022-02-18 广州市尤特新材料有限公司 掺杂钼的氧化铟靶材制备方法和掺杂钼的氧化铟靶材
KR102646917B1 (ko) * 2021-09-16 2024-03-13 엘티메탈 주식회사 몰리브덴 산화물계 소결체, 상기 소결체를 이용한 박막, 상기 박막을 포함하는 박막트랜지스터 및 디스플레이 장치
CN114591070B (zh) * 2022-01-11 2023-04-04 先导薄膜材料有限公司 一种高纯度的Mo掺杂ITO靶材的制备方法
CN114695529A (zh) * 2022-03-16 2022-07-01 Tcl华星光电技术有限公司 Tft基板及其制作方法、液晶显示面板和oled显示面板
CN115181944A (zh) * 2022-06-28 2022-10-14 北京航空航天大学 金属掺杂含氟氧化铝基靶材、透明高亲水薄膜及制备方法
CN115312546A (zh) * 2022-10-10 2022-11-08 广州华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59204625A (ja) 1983-05-06 1984-11-20 Daicel Chem Ind Ltd 透明導電性フイルムの製造方法
JP2644743B2 (ja) 1987-01-28 1997-08-25 株式会社日立製作所 液晶表示装置の製造方法
JP2714606B2 (ja) 1988-05-16 1998-02-16 日本電信電話株式会社 配線層及びその製法
JP3128124B2 (ja) * 1989-06-13 2001-01-29 東ソー株式会社 導電性金属酸化物焼結体及びその用途
JPH04253342A (ja) 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
JPH04305627A (ja) 1991-04-03 1992-10-28 Sharp Corp アクティブマトリクス基板の製造方法
EP0677593B1 (en) 1992-12-15 2000-03-22 Idemitsu Kosan Company Limited Transparent conductive film, transparent conductive base material, and conductive material
JPH06187832A (ja) 1992-12-15 1994-07-08 Idemitsu Kosan Co Ltd 透明導電膜の製造方法
JP2695605B2 (ja) 1992-12-15 1998-01-14 出光興産株式会社 ターゲットおよびその製造方法
JPH06188265A (ja) * 1992-12-22 1994-07-08 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH0754133A (ja) 1993-08-12 1995-02-28 Sumitomo Metal Mining Co Ltd スパッタリング用itoターゲット
JPH07258826A (ja) * 1994-03-18 1995-10-09 Fujitsu Ltd 薄膜半導体装置の製造方法
JPH07301705A (ja) 1994-05-10 1995-11-14 Kobe Steel Ltd Al合金薄膜およびAl合金薄膜形成用スパッタリングターゲット
JPH0818058A (ja) 1994-06-27 1996-01-19 Furontetsuku:Kk 薄膜トランジスタアレイおよび液晶表示装置
US5667853A (en) 1995-03-22 1997-09-16 Toppan Printing Co., Ltd. Multilayered conductive film, and transparent electrode substrate and liquid crystal device using the same
JP2985763B2 (ja) * 1995-03-22 1999-12-06 凸版印刷株式会社 多層導電膜、並びにこれを用いた透明電極板および液晶表示装置
JP3447163B2 (ja) 1995-11-30 2003-09-16 出光興産株式会社 透明導電積層体
EP0855451A4 (en) * 1995-10-12 1999-10-06 Toshiba Kk WIRING FILM, ION BOMBING SPRAYING TARGET FOR FORMING THIS FILM AND ELECTRONIC COMPONENT COMPRISING THIS FILM
JP3349356B2 (ja) 1996-08-21 2002-11-25 シャープ株式会社 薄膜トランジスタおよびその製造方法
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
JP3530362B2 (ja) * 1996-12-19 2004-05-24 三洋電機株式会社 自発光型画像表示装置
US6042752A (en) * 1997-02-21 2000-03-28 Asahi Glass Company Ltd. Transparent conductive film, sputtering target and transparent conductive film-bonded substrate
KR100265571B1 (ko) 1997-12-03 2000-09-15 김영환 액정 표시 장치
JP3623353B2 (ja) 1997-12-22 2005-02-23 コニカミノルタビジネステクノロジーズ株式会社 画像形成装置
TW409261B (en) * 1998-01-13 2000-10-21 Toppan Printing Co Ltd A electrode plate with transmission-type or reflection-type multilayer electroconductive film, and the process for producing the electrode plate
JPH11253976A (ja) 1998-03-10 1999-09-21 Toyo Kankyo Gijutsu Kenkyusho:Kk 有機物の処理方法、及び同装置
JPH11258625A (ja) 1998-03-12 1999-09-24 Toshiba Corp 表示装置用アレイ基板及びその製造方法
JP3840791B2 (ja) * 1998-03-16 2006-11-01 カシオ計算機株式会社 金属膜を有する基板及びその製造方法
JPH11264995A (ja) * 1998-03-17 1999-09-28 Idemitsu Kosan Co Ltd 液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
WO2000012445A1 (fr) 1998-08-31 2000-03-09 Idemitsu Kosan Co., Ltd. Cible pour film electroconducteur transparent, matiere electroconductrice transparente, verre electroconducteur transparent et film electroconducteur transparent
JP3955156B2 (ja) 1998-08-31 2007-08-08 エルジー フィリップス エルシーディー カンパニー リミテッド 電子機器用構成基板と電子機器
JP2000072526A (ja) 1998-09-04 2000-03-07 Idemitsu Kosan Co Ltd 透明導電膜用ターゲットおよび透明導電ガラスならびに透明導電フィルム
JP2001043977A (ja) * 1999-05-27 2001-02-16 Tdk Corp 発光ダイオード
JP4577924B2 (ja) * 1999-06-29 2010-11-10 三井金属鉱業株式会社 酸化亜鉛を含有するスパッタリングターゲットの製造方法
EP1232525A2 (en) * 1999-11-24 2002-08-21 Honeywell International, Inc. Conductive interconnection
KR100849258B1 (ko) * 1999-11-25 2008-07-29 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟 및 투명한 도전성 산화물
JP3592295B2 (ja) * 2000-02-04 2004-11-24 大塚化学ホールディングス株式会社 インジウム亜鉛酸化物系六方晶層状化合物及びその製造方法
JP3785900B2 (ja) * 2000-04-28 2006-06-14 株式会社日立製作所 液晶表示装置とその製造方法
DE10124986B4 (de) 2000-05-25 2005-03-10 Lg Philips Lcd Co Flüssigkristall-Anzeigevorrichtung und Herstellungsverfahren dafür
JP2002170431A (ja) * 2000-11-29 2002-06-14 Idemitsu Kosan Co Ltd 電極基板およびその製造方法
JP3780932B2 (ja) 2000-12-28 2006-05-31 住友金属鉱山株式会社 透明導電性薄膜作製用焼結体ターゲットおよびその製造方法
JP4424889B2 (ja) * 2001-06-26 2010-03-03 三井金属鉱業株式会社 高抵抗透明導電膜用スパッタリングターゲット及び高抵抗透明導電膜の製造方法
JP2003017706A (ja) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Tft基板、それを用いた液晶表示装置及びその製造方法
CN1283831C (zh) * 2001-07-17 2006-11-08 出光兴产株式会社 溅射靶和透明导电膜
KR101024160B1 (ko) * 2001-08-02 2011-03-22 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 전도막 및 이들의 제조방법
KR100505536B1 (ko) * 2002-03-27 2005-08-04 스미토모 긴조쿠 고잔 가부시키가이샤 투명한 도전성 박막, 그것의 제조방법, 그것의 제조를위한 소결 타겟, 디스플레이 패널용의 투명한 전기전도성기재, 및 유기 전기루미네선스 디바이스
JP3918721B2 (ja) 2002-03-27 2007-05-23 住友金属鉱山株式会社 透明導電性薄膜、その製造方法と製造用焼結体ターゲット、及び有機エレクトロルミネッセンス素子とその製造方法
KR100519368B1 (ko) * 2002-03-29 2005-10-07 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP3797317B2 (ja) * 2002-05-30 2006-07-19 住友金属鉱山株式会社 透明導電性薄膜用ターゲット、透明導電性薄膜およびその製造方法、ディスプレイ用電極材料、有機エレクトロルミネッセンス素子
EP1693483B1 (en) * 2002-08-02 2009-10-07 Idemitsu Kosan Co., Ltd. Sputtering target, sintered article, conductive film fabricated by utilizing the same, organic el device, and substrate for use therein
JP4448648B2 (ja) 2002-08-02 2010-04-14 出光興産株式会社 スパッタリングターゲット及び焼結体それらを利用して製造した導電膜。
JP4241003B2 (ja) 2002-11-07 2009-03-18 出光興産株式会社 有機電界発光素子用電極基板および有機el発光装置
JP2004119272A (ja) 2002-09-27 2004-04-15 Idemitsu Kosan Co Ltd 有機el素子及びそれに用いる基板
JP4308497B2 (ja) 2002-10-16 2009-08-05 出光興産株式会社 有機電界発光装置用電極基板および有機電界発光装置およびその装置の製造方法
JP4428502B2 (ja) 2002-10-23 2010-03-10 出光興産株式会社 有機電界発光素子用電極基板およびその製造方法並びに有機el発光装置

Also Published As

Publication number Publication date
TWI419337B (zh) 2013-12-11
CN1918672B (zh) 2012-10-03
KR20070018032A (ko) 2007-02-13
CN1918672A (zh) 2007-02-21
TW201216477A (en) 2012-04-16
EP1724790A4 (en) 2008-10-01
US20110310322A1 (en) 2011-12-22
CN103121799A (zh) 2013-05-29
TW200601567A (en) 2006-01-01
US20070170434A1 (en) 2007-07-26
WO2005086180A1 (ja) 2005-09-15
US8038857B2 (en) 2011-10-18
KR101101456B1 (ko) 2012-01-03
US8773628B2 (en) 2014-07-08
US8507111B2 (en) 2013-08-13
US20110311828A1 (en) 2011-12-22
EP1724790A1 (en) 2006-11-22

Similar Documents

Publication Publication Date Title
TWI390732B (zh) 薄膜電晶體及薄膜電晶體基板及此等之製造方法及使用此等之液晶顯示裝置及相關之裝置與方法、以及噴鍍靶及使用其成膜之透明導電膜及透明電極及相關之裝置與方法
US7683370B2 (en) Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
KR101274812B1 (ko) 표시 장치, 이것에 사용하는 Cu 합금막 및 Cu 합금 스퍼터링 타깃
TWI478347B (zh) A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
US20090004490A1 (en) Layered structure and its manufacturing method
KR101335794B1 (ko) TFT 기판 및 그의 제조 방법, 및 Al배선을 구비한투명 도전막 적층 기판 및 그의 제조 방법, 및 Al배선을구비한 투명 도전막 적층 회로 기판 및 그의 제조 방법, 및산화물 투명 도전막 재료
JP4548651B2 (ja) スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板
JPWO2009128424A1 (ja) 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
KR20070001169A (ko) 반투명ㆍ반사 전극 기판, 그의 제조 방법, 및 이러한반투과ㆍ반반사 전극 기판을 이용한 액정 표시 장치
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2006195077A (ja) Al配線を備えた透明導電膜積層基板及びその製造方法。
US7910053B2 (en) Semiconductor device and active matrix display device
JP5374111B2 (ja) 表示装置およびこれに用いるCu合金膜
JP4700352B2 (ja) Tft基板及びその製造方法
JP4660667B2 (ja) Tft基板及びスパッタリングターゲット及び液晶表示装置及び画素電極及び透明電極及びtft基板の製造方法
JP5436343B2 (ja) スパッタリングターゲット及び透明導電膜及び透明導電ガラス基板
KR101200949B1 (ko) 알루미늄 합금막, 전자 디바이스 및 전기광학 표시장치용 액티브 매트릭스 기판
JP2006210033A (ja) Al配線を備えた透明導電膜積層回路基板及びその製造方法。
JP2003332262A (ja) 配線材料及びそれを用いた配線基板
JP2006196616A (ja) 酸化物透明導電膜材料及びAl配線を備えた透明導電膜積層回路基板及びその製造方法。
JPH1025567A (ja) 複合ターゲット

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees