WO2019064592A1 - 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 - Google Patents

表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 Download PDF

Info

Publication number
WO2019064592A1
WO2019064592A1 PCT/JP2017/035730 JP2017035730W WO2019064592A1 WO 2019064592 A1 WO2019064592 A1 WO 2019064592A1 JP 2017035730 W JP2017035730 W JP 2017035730W WO 2019064592 A1 WO2019064592 A1 WO 2019064592A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
film
display device
wiring
layer
Prior art date
Application number
PCT/JP2017/035730
Other languages
English (en)
French (fr)
Inventor
達 岡部
遼佑 郡司
信介 齋田
市川　伸治
博己 谷山
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US16/472,222 priority Critical patent/US10777633B2/en
Priority to PCT/JP2017/035730 priority patent/WO2019064592A1/ja
Priority to CN201780095347.0A priority patent/CN111133496B/zh
Publication of WO2019064592A1 publication Critical patent/WO2019064592A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Definitions

  • the present invention relates to display devices.
  • Patent Document 1 discloses a configuration in which an interlayer insulating film covers an edge of a terminal in a display panel including an organic EL element.
  • a display device includes a TFT layer including a terminal and a terminal wiring lower than the terminal, and a light emitting element layer upper than the TFT layer, the terminal including a main portion and the main portion A cover film for covering the peripheral portion, the lower surface of the peripheral portion being in contact with the terminal wiring, and the main portion and the terminal wiring being one or more Overlap through the terminal base membrane of
  • the external circuit substrate and the terminal are mounted when the external circuit substrate is mounted. Poor connection between the two is unlikely to occur.
  • FIG. 1 is a plan view showing a configuration example of a display device of Embodiment 1.
  • FIG. 4 is a cross-sectional view showing a cross-section of the terminal according to Embodiment 1 (a cross-section AA and aa cross-section in FIG. 3).
  • FIG. 5 is a cross-sectional view showing a terminal cross section (a BB cross section and a bb cross section in FIG. 3) of the first embodiment.
  • FIG. 5 is a flowchart showing steps of forming a TFT layer of Embodiment 1; It is a block diagram which shows the structure of a display device manufacturing apparatus. It is sectional drawing which shows the terminal cross section of a reference form. It is sectional drawing which shows the state which mounted the external circuit board in the display device. They are a top view (a) and sectional drawing (b) which show the terminal structure of Embodiment 2. FIG. They are a top view (a) and sectional drawing (b) which show the modification of Embodiment 2. FIG. They are a top view (a) and sectional drawing (b) which show the further modification of Embodiment 2. FIG. FIG. FIG.
  • FIG. 10 is a plan view showing a terminal arrangement of Embodiment 3; They are a top view (a) and sectional drawing (b) (c) which show the terminal structure of Embodiment 3.
  • FIG. They are a top view (a) and a sectional view (b) showing a modification of Embodiment 3.
  • They are a top view (a) and sectional drawing (b) which show the further modification of Embodiment 3.
  • FIG. are a top view (a) and sectional drawing (b) which show the further modification of Embodiment 3.
  • FIG. 18 is a plan view showing a terminal arrangement of Embodiment 4;
  • FIG. 1 is a flowchart showing an example of a method of manufacturing a display device.
  • FIG. 2 is a cross-sectional view showing a configuration example of a display unit of the display device.
  • FIG. 3 is a plan view showing a configuration example of the display device of the first embodiment.
  • “same layer” means being formed of the same material in the same process
  • “lower layer” means being formed in a process earlier than the layer to be compared
  • “Upper layer” means that it is formed in a later process than the layer to be compared.
  • the resin layer 12 is formed on a translucent support substrate (for example, a mother glass substrate) (step S1).
  • the barrier layer 3 is formed (step S2).
  • the TFT layer 4 including the terminals TM1 and TM2 for external connection and the terminal wires TW1 and TW2 is formed (step S3).
  • a top emission type light emitting element layer for example, an OLED element layer
  • the sealing layer 6 is formed (step S5). Then, an upper film is attached on the sealing layer 6 (step S6).
  • the lower surface of the resin layer 12 is irradiated with laser light through the support substrate to reduce the bonding strength between the support substrate and the resin layer 12, and the support substrate is peeled off from the resin layer 12 (step S7).
  • the lower film 10 is attached to the lower surface of the resin layer 12 (step S8).
  • the laminate including the lower surface film 10, the resin layer 12, the barrier layer 3, the TFT layer 4, the light emitting element layer 5, and the sealing layer 6 is divided to obtain a plurality of pieces (step S9).
  • the functional film 39 is attached to the obtained piece to make the display device 2 (step S10).
  • an electronic circuit board (for example, an IC chip) is mounted on the terminals TM1 and TM2 (step S11).
  • the below-mentioned display device manufacturing apparatus performs said each step.
  • Examples of the material of the resin layer 12 include polyimide, epoxy, polyamide and the like. Examples of the material of the lower film 10 include polyethylene terephthalate (PET).
  • the barrier layer 3 is a layer that prevents foreign matter such as moisture and oxygen from reaching the TFT layer 4 and the light emitting element layer 5, and for example, a silicon oxide film, a silicon nitride film, or a silicon oxynitride film formed by CVD. It can be composed of a film or a laminated film of these.
  • the TFT layer 4 includes the semiconductor film 15, the inorganic insulating film 16 (gate insulating film) above the semiconductor film 15, the gate electrode GE above the inorganic insulating film 16, and the inorganic insulating layer above the gate electrode GE.
  • the thin film transistor (TFT) Tr is configured to include the planarization film 21p, the semiconductor film 15, the inorganic insulating film 16, and the gate electrode GE.
  • the non-active area (frame area) NA of the TFT layer 4 is connected to terminals TM1 and TM2 used for connection with an electronic circuit board such as an IC chip, FPC, etc., a terminal wiring TW1 connected to the terminal TM1, and a terminal TM2 And a TW 2 are provided.
  • the terminals TM1 and TM2 are formed in the same layer as the source wiring SH, the terminal wiring TW1 is formed in the same layer as the gate electrode GE, and the terminal wiring TW2 is formed in the same layer as the capacitance electrode CE.
  • the semiconductor film 15 is made of, for example, low temperature polysilicon (LTPS) or an oxide semiconductor.
  • LTPS low temperature polysilicon
  • FIG. 2 shows the transistor Tr having the semiconductor film 15 as a channel in a top gate structure, it may have a bottom gate structure (for example, when the channel of the TFT is an oxide semiconductor).
  • the gate electrode GE, the capacitor electrode CE, the source wiring SH, the terminal wirings TW1 and TW2, and the terminals TM1 and TM2 are, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr) And a single layer film or a laminated film of a metal containing at least one of titanium (Ti) and copper (Cu).
  • the inorganic insulating films 16, 18 and 20 can be formed of, for example, a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, or a laminated film thereof formed by a CVD method.
  • SiOx silicon oxide
  • SiNx silicon nitride
  • the planarizing film (interlayer insulating film) 21p can be made of, for example, a coatable photosensitive organic material such as polyimide or acrylic.
  • the light emitting element layer 5 (for example, an organic light emitting diode layer) includes an anode 22 above the planarization film 21 p, a bank 23 covering the edge of the anode 22, and an EL (electroluminescence) layer 24 above the anode 22. And a light emitting element (eg, OLED: organic light emitting diode) including the cathode 25 above the EL layer 24 and the island-like anode 22, the EL layer 24, and the cathode 25 for each sub-pixel, and Sub-pixel circuits are provided.
  • the bank 23 (anode edge cover) can be made of, for example, a coatable photosensitive organic material such as polyimide or acrylic.
  • the EL layer 24 is configured, for example, by laminating a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, and an electron injection layer in order from the lower layer side.
  • the light emitting layer is formed in an island shape for each sub-pixel by a vapor deposition method or an ink jet method.
  • the hole injection layer, the hole transport layer, the electron transport layer, and the one or more layers of the electron injection layer are solid Common layer or non-formed layer.
  • the anode (anode) 22 is formed of, for example, a laminate of ITO (Indium Tin Oxide) and an alloy containing Ag, and has light reflectivity (described in detail later).
  • the cathode 25 can be made of a translucent conductive material such as MgAg alloy (very thin film) or ITO (Indium Tin Oxide).
  • the drive current between the anode 22 and the cathode 25 causes holes and electrons to recombine in the EL layer 24 and the resulting excitons fall to the ground state, whereby light is generated. Released. Since the anode 22 is light reflective and the cathode 25 is translucent, the light emitted from the EL layer 24 is directed upward to be top emission.
  • the light emitting element layer 5 is not limited to forming an OLED element, and may form an inorganic light emitting diode or a quantum dot light emitting diode.
  • the sealing layer 6 is translucent, and the inorganic sealing film 26 covering the cathode 25, the organic sealing film 27 above the inorganic sealing film 26, and the inorganic sealing film 28 covering the organic sealing film 27. And.
  • the sealing layer 6 covering the light emitting element layer 5 prevents the penetration of foreign matter such as water and oxygen into the light emitting element layer 5.
  • Each of the inorganic sealing films 26 and 28 can be formed of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a laminated film thereof formed by CVD.
  • the organic sealing film 27 is a translucent organic film thicker than the inorganic sealing films 26 and 28, and can be made of an applicable organic material such as acrylic.
  • the lower surface film 10 is for adhering to the lower surface of the resin layer 12 after peeling off the support substrate to realize a display device excellent in flexibility.
  • Examples of the material include PET and the like.
  • the functional film 39 has, for example, an optical compensation function, a touch sensor function, a protection function, and the like.
  • step S5 the case of manufacturing a flexible display device
  • step S9 the process proceeds from step S5 to step S9 in FIG.
  • FIG. 4 is a cross-sectional view showing the terminal cross section (AA cross section and aa cross section in FIG. 3) of the first embodiment
  • FIG. 5 is the terminal cross section (BB cross section and b-in
  • FIG. 6 is a cross-sectional view showing a cross section b)
  • FIG. 6 is a flowchart showing a forming process of the TFT layer of Embodiment 1
  • FIG. 7 is a cross-sectional view showing a terminal cross section of a reference embodiment. As shown in FIGS.
  • the cover film 21c is a coating type organic insulating film made of polyimide, acrylic or the like, and is formed in the same layer as the planarizing film 21p (the base of the light emitting element layer 5) shown in FIG.
  • the terminal TM1 includes a peripheral edge TE1 and a main part TC1 inside the peripheral edge TE1.
  • the whole of the terminal TM1 is the tip of the terminal wire TW1 Overlap with the department.
  • the main portion TC1 corresponds to a peak portion of the terminal TM1 (a portion which is higher than the peripheral portion by the terminal base films J1 and K1 described below).
  • An island-shaped terminal base film J1 in the same layer as the inorganic insulating film 18 and an inorganic insulating film are formed in the inorganic insulating films 18 and 20 by forming a ridge-like contact hole CH1 overlapping the peripheral edge TE1 of the terminal TM1.
  • An island-shaped terminal base film K1 in the same layer as the T.20 layer is formed, and the main portion TC1 of the terminal TM1 and the terminal wiring TW1 overlap via the terminal base films J1 and K1 (both of which are inorganic insulating films).
  • the terminal TM1 is a low resistance wiring in the same layer (the same material) as the source wiring SH in FIG. 2 and includes, for example, Al (aluminum). Therefore, if Al or the like is exposed on the end surface (side surface) of the terminal wiring, the Al or the like is damaged during etching of the anode 22 (for example, an Ag alloy) in a later step. Protected by an organic insulating film).
  • the terminal TM2 includes a peripheral edge TE2 and a main part TC2 inside the peripheral edge TE2, and in plan view (see FIG. 3), the entire terminal TM2 is the tip of the terminal wiring TW2 Overlap with the department.
  • An island-shaped terminal base film K2 which is the same layer as the inorganic insulating film 20 is formed in the inorganic insulating film 20 by forming a hook-shaped contact hole CH2 overlapping with the peripheral portion TE2 of the terminal TM2, The main portion TC2 and the terminal wiring TW2 overlap via the terminal base film K2 (inorganic insulating film).
  • the lower surface of the peripheral portion TE2 is in contact with the terminal wiring TW2 by the ridge-like contact hole CH2, and the cover film 21c is formed to cover the peripheral portion TE2.
  • peripheral portions TE1 and TE2 of the terminals TM1 and TM2 are covered with the cover film 21c when the anode 22 (see FIG. 2) of the light emitting element layer 5 is patterned (step S4 in FIG. 1) This is to prevent the side surface (for example, the side surface of the aluminum film) of TE2 (for example, a laminated film in which the aluminum film is sandwiched between two titanium films) from being etched.
  • TE2 for example, a laminated film in which the aluminum film is sandwiched between two titanium films
  • FIG. 6 is a flowchart showing steps of forming the TFT layer of the first embodiment.
  • step S2 subsequent to step S1 in FIG. 1, the barrier layer 3 is formed.
  • step S3a the semiconductor film 15 (see FIG. 2) is formed.
  • step S3b the inorganic insulating film 16 is formed.
  • step S3c the gate electrode and the terminal wiring TW1 are formed.
  • step S3d the inorganic insulating film 18 and the terminal base film J1 are formed.
  • the capacitive electrode CE see FIG. 2 and the terminal wiring TW2 are formed.
  • the inorganic insulating film 20 and the terminal base films K1 and K2 are formed.
  • next step S3h source wiring SH (see FIG. 2) and terminals TM1 and TM2 are formed.
  • the planarization film 21p and the cover film 21c are formed.
  • the formation (patterning) of the contact hole CH1 may be performed by a continuous process.
  • FIG. 7 is a block diagram showing the configuration of a display device manufacturing apparatus.
  • the display device manufacturing apparatus 70 includes a film forming apparatus 76, a mounting apparatus 80, and a controller 72 that controls these apparatuses, and the film forming apparatus 76 performs steps S3a to S3 in FIG.
  • the mounting apparatus 80 performs step S11 of FIG.
  • the terminal base films J1 and K1 are provided between the main portion TC1 and the terminal wiring TW1, and the terminal base film is provided between the main portion TC2 and the terminal wiring TW2. Since the film K2 is provided, the step between the upper surface of the cover film 21c covering the peripheral edge TE1 and TE2 of the terminals TM1 and TM2 and the upper surface (exposed surface) of the main portion TC1 and TC2 is, for example, as shown in FIG. It becomes smaller than the form. Thus, as shown in FIG.
  • the terminal base film J1 is formed in the same process as the inorganic insulating film 18, and the terminal base films K1 and K2 are formed in the same process as the inorganic insulating film 20. Therefore, the number of processes is not increased due to the formation of the terminal base film. .
  • FIG. 10 shows the terminal configuration of Embodiment 2
  • FIG. 10 (a) is a plan view
  • FIG. 10 (b) is a cross-sectional view.
  • a conductive film CE1 formed in the same step
  • the terminal base films J1 and K1 both are inorganic insulating films.
  • FIG. 11 shows a modification of the second embodiment
  • FIG. 11 (a) is a plan view
  • FIG. 11 (b) is a cross-sectional view.
  • the conductive film CE1 and the terminal base film J1 are aligned.
  • the conductive film CE1 can function as a mask (etch stopper) in the process of forming the terminal base film J1 by patterning the inorganic insulating film 18. That is, the shape of the terminal base film J1 is determined by the patterning of the conductive film CE1.
  • the conductive film metal film
  • it is excellent in terms of integration of the terminals (the gap between the conductive film CE1 and the inorganic insulating film 20 can be narrowed, and the density Can be The terminal TM1 can also be enlarged by the amount by which the gap is narrowed.
  • FIG. 12 shows a further modification of the second embodiment
  • FIG. 12 (a) is a plan view
  • FIG. 12 (b) is a cross-sectional view
  • an island-shaped metal film CM in the same layer as the conductive film CE1 is formed between the terminal TM1 and a terminal TM3 adjacent thereto in the first direction (the lateral direction in the drawing) in plan view.
  • the film CM overlaps the adjacent terminal wires TW1 and TW3 via the inorganic insulating film 18, and the edge of the island-shaped metal film CM in the direction (vertical direction in the figure) perpendicular to the first direction and the edge of the inorganic insulating film 18 Is consistent.
  • FIG. 12 shows a further modification of the second embodiment
  • FIG. 12 (a) is a plan view
  • FIG. 12 (b) is a cross-sectional view.
  • an island-shaped metal film CM in the same layer as the conductive film CE1 is formed between the terminal TM1 and a terminal TM
  • the conductive film CE1 and the island-like metal film CM function as a mask, so the conductive film CE1 and the island-like metal film CM are patterned to form the opening CH1 of the inorganic insulating film 18.
  • the inner circumference (the shape of the terminal base film J1) and the outer circumference of the opening CH1 can be determined.
  • the terminals can be arranged at high density.
  • FIG. 13 is a plan view showing the terminal arrangement of the third embodiment
  • FIG. 14 (a) is a (transparent) plan view of FIG. 13
  • FIGS. 14 (b) and 14 (c) are cross-sectional views of FIG.
  • a flexible substrate unlike a glass substrate, it is difficult to align the external circuit board and the terminal (particularly, with the terminal closer to the side of the terminal portion), because bending and distortion occur. Therefore, as for the terminals TM1 and TM3 located at the end of the terminal portion 44 in the longitudinal direction, the main part TC1 of the terminal TM1 and the main part TC3 of the terminal TM3 overlap the cover film 21c as shown in FIG.
  • the hot spot (the overlapping portion between the anisotropic conductive material and the main portions TC1 and TC3) can be widely obtained, and the mounting of the external circuit board can be facilitated even with the flexible board.
  • the main part TC5 of the terminal TM5 does not overlap the cover film 21c and the peripheral edge of the terminal TM5 in the central part of the terminal portion 44 as shown in FIG.
  • the portion TE5 may overlap with the cover film 21c (the peripheral portion TE5 is exposed between the main portion TC5 and the cover film 21c).
  • the width of the terminal TM5 located at the center is smaller than the width of the terminal TM1 located at the longitudinal end.
  • the other terminal located between the terminal TM1 and the terminal T5 and the other terminal located between the terminal TM5 and the terminal T3 may have the configuration shown in FIG. 14 (b) or the configuration shown in FIG. 14 (c). May be.
  • FIG. 15 shows a modification of the third embodiment
  • FIG. 15 (a) is a plan view
  • FIG. 15 (b) is a cross-sectional view.
  • the conductive film CE1 of the same layer as the capacitance electrode CE of FIG. 2 can be disposed between the terminal base films J1 and K1 (both of which are inorganic insulating films). By so doing, it is possible to raise the top level of the main part TC1 of the terminal TM1 (the height of the peak of the terminal TM1). Further, the conductive film CE1 and the terminal base film J1 are aligned. In this configuration, the conductive film CE1 can function as a mask in the process of forming the terminal base film J1. Therefore, the edges of the terminal base film J1 and the conductive film CE1 are aligned (aligned), but the edge of the terminal base film K1 is formed inside the edges of the terminal base film J1 and the conductive film CE1.
  • FIG. 16 shows a further modification of the third embodiment
  • FIG. 16 (a) is a plan view
  • FIG. 16 (b) is a cross-sectional view.
  • an island-shaped metal film CM in the same layer as the capacitive electrode CE of FIG. 2 is formed between the terminal TM1 and a terminal TM3 adjacent thereto in the first direction (horizontal direction in the drawing) in plan view.
  • the island-shaped metal film CM overlaps with the terminal wiring TW1 and the adjacent terminal wiring via the inorganic insulating film 18, and the edge and inorganic insulation in the direction (vertical direction in the figure) perpendicular to the first direction of the island-shaped metal film CM.
  • the edge of the membrane 18 is aligned.
  • the terminals can be arranged at high density.
  • FIG. 17 shows a further modification of the third embodiment
  • FIG. 17 (a) is a plan view
  • FIG. 17 (b) is a cross-sectional view.
  • the conductive film CE1 of the same layer as the capacitance electrode CE of FIG. 2 is disposed between the terminal base films J1 and K1 (both are inorganic insulating films), and the terminal TM1 and this and the first direction (in plan view)
  • the island-shaped metal film CM in the same layer as the conductive film CE1 is formed between the terminals adjacent in the lateral direction), and the island-shaped metal film CM is the terminal wiring TW1 via the inorganic insulating film 18 and a terminal adjacent thereto.
  • the edge of the inorganic insulating film 18 is aligned with the wiring in a direction (vertical direction in the drawing) perpendicular to the first direction of the island-shaped metal film CM. Therefore, the edges of the terminal base film J1 and the conductive film CE1 are aligned (aligned), but the edge of the terminal base film K1 is formed inside the edges of the terminal base film J1 and the conductive film CE1.
  • the conductive film CE1 and the island-like metal film CM function as a mask, so the conductive film CE1 and the island-like metal film CM are patterned to form the opening CH1 of the inorganic insulating film 18.
  • the inner circumference (the shape of the terminal base film J1) and the outer circumference of the opening CH1 can be determined.
  • the terminals can be arranged at high density.
  • FIG. 18 is a plan view showing the terminal arrangement of the fourth embodiment.
  • the terminals TM1 and TM3 in FIG. 13 can be configured as shown in FIG. 14A or as shown in FIGS. 15 to 17 so that the hot spot can be taken wide.
  • the structure of FIG. 18 can be combined with any of the above-described terminal structures.
  • the electro-optical elements included in the display device according to the present embodiment are not particularly limited.
  • the display device according to the present embodiment includes, for example, an organic EL (Electro Luminescence) display provided with an OLED (Organic Light Emitting Diode) as an electro-optical element, and an inorganic light emitting diode as an electro-optical element Inorganic EL display, a QLED display provided with a QLED (Quantum dot Light Emitting Diode) as an electro-optical element, and the like.
  • the present invention is not limited to the above-described embodiments, and embodiments obtained by appropriately combining the technical means respectively disclosed in different embodiments are also included in the technical scope of the present invention. Furthermore, new technical features can be formed by combining the technical means disclosed in each embodiment.
  • a TFT layer including a terminal to which a signal is input from the outside and a terminal wiring lower than the terminal, and a light emitting layer above the TFT layer, the terminal includes a main portion and a peripheral portion surrounding the main portion And a display device comprising A display device provided with a cover film that covers the peripheral portion, wherein the lower surface of the peripheral portion is in contact with the terminal wiring, and the main portion and the terminal wiring overlap via one or more terminal base films.
  • Aspect 7 The display device according to, for example, the fifth aspect, wherein the terminal wiring is formed in the same layer as the gate wiring or the capacitor wiring.
  • the terminal wire is formed in the same layer as the gate wire, Between the terminal and a terminal adjacent thereto in the first direction in plan view, an island-shaped metal film in the same layer as the capacitive wiring is formed,
  • the display according to the fifth aspect for example, in which the island-shaped metal film overlaps the terminal wiring, and an edge of the island-shaped metal film in a direction orthogonal to the first direction is aligned with an edge of the second inorganic insulating film. device.
  • Aspect 10 The display device according to Aspect 9, for example, in which the main portion and the terminal wiring overlap with each other through one or more of the terminal base films and a conductive film in the same layer as the capacitance wiring.
  • the terminal includes aluminum, and the lower electrode disposed above the terminal and below the light emitting layer includes at least one of aluminum, silver, and copper, for example. Display device described in.
  • a terminal portion including the terminal is provided in a frame area surrounding the display area; For the terminal located at the longitudinal end of the terminal portion, the main portion and the cover film overlap with each other, The display device according to any one of the first to thirteenth aspects, wherein the peripheral portion is exposed between the main portion and the cover film with respect to the terminal located at the central portion in the longitudinal direction of the terminal portion.
  • a terminal portion including the terminal is provided in a frame area surrounding the display area;
  • a display device comprising: a TFT layer including a terminal and a terminal wiring lower than the terminal; and a light emitting element layer upper than the TFT layer, the terminal including a main portion and a peripheral portion surrounding the main portion
  • a manufacturing method Forming an island-shaped terminal base film on the terminal wiring; Forming the terminal such that the main portion and the terminal wiring overlap with each other through the terminal base film, and the lower surface of the peripheral portion is in contact with the terminal wiring; And covering the peripheral portion with a cover film.
  • Aspect 17 For example, a manufacturing apparatus of a display device which performs each process according to aspect 16.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

外部から信号が入力される端子（ＴＭ１）および前記端子よりも下層の端子配線（ＴＷ１）を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、前記端子は、主部（ＴＣ１）と、主部を取り囲む周縁部（ＴＥ１）とを含む表示デバイスであって、前記周縁部（ＴＥ１）を覆うカバー膜（２１ｃ）が設けられ、前記周縁部（ＴＥ１）の下面と前記端子配線（ＴＷ１）とが接触し、前記主部（ＴＣ１）と前記端子配線（ＴＷ１）とが１以上の端子ベース膜（Ｊ１・Ｋ１）を介して重なる。

Description

表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
　本発明は表示デバイスに関する。
　特許文献１には、有機ＥＬ素子を含む表示パネルにおいて、層間絶縁膜が端子のエッジを覆う構成が開示されている。
日本国公開特許公報「２００９－６９２５１号（２００９年４月２日公開）」
　前記従来の構成では、端子上面（露出部）と端子のエッジを覆う層間絶縁膜の上面との間に大きな段差が生じ、外部回路基板の実装時に、端子と外部回路基板との間に接続不良が生じるおそれがある。
　本発明の一態様に係る表示デバイスは、端子および前記端子よりも下層の端子配線を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、前記端子は、主部と前記主部を取り囲む周縁部とを含む表示デバイスであって、前記周縁部を覆うカバー膜が設けられ、前記周縁部の下面と前記端子配線とが接触し、前記主部と前記端子配線とが１以上の端子ベース膜を介して重なる。
　本発明の一態様によれば、端子の周縁部を覆うカバー膜の上面と主部の上面（露出面）との間の段差が小さくなるため、外部回路基板の実装時に、外部回路基板および端子間の接続不良が生じ難くなる。
表示デバイスの製造方法の一例を示すフローチャートである。 表示デバイスの表示部の構成例を示す断面図である。 実施形態１の表示デバイスの構成例を示す平面図である。 実施形態１の端子断面（図３のＡ－Ａ断面およびａ－ａ断面）を示す断面図である。 実施形態１の端子断面（図３のＢ－Ｂ断面およびｂ－ｂ断面）を示す断面図である。 実施形態１のＴＦＴ層の形成工程を示すフローチャートである。 表示デバイス製造装置の構成を示すブロック図である。 参考形態の端子断面を示す断面図である。 外部回路基板を表示デバイスに実装した状態を示す断面図である。 実施形態２の端子構成を示す、平面図（ａ）および断面図（ｂ）である。 実施形態２の変形例を示す、平面図（ａ）および断面図（ｂ）である。 実施形態２のさらなる変形例を示す、平面図（ａ）および断面図（ｂ）である。 実施形態３の端子配列を示す平面図である。 実施形態３の端子構成を示す、平面図（ａ）および断面図（ｂ）（ｃ）である。 実施形態３の変形例を示す、平面図（ａ）および断面図（ｂ）である。 実施形態３のさらなる変形例を示す、平面図（ａ）および断面図（ｂ）である。 実施形態３のさらなる変形例を示す、平面図（ａ）および断面図（ｂ）である。 実施形態４の端子配列を示す平面図である。
　図１は表示デバイスの製造方法の一例を示すフローチャートである。図２は表示デバイスの表示部の構成例を示す断面図である。図３は、実施形態１の表示デバイスの構成例を示す平面図である。以下においては、「同層」とは同一プロセスにて同材料で形成されていることを意味し、「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味し、「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。
　フレキシブルな表示デバイスを製造する場合、図１～図３に示すように、まず、透光性の支持基板（例えば、マザーガラス基板）上に樹脂層１２を形成する（ステップＳ１）。次いで、バリア層３を形成する（ステップＳ２）。次いで、外部接続用の端子ＴＭ１・ＴＭ２および端子配線ＴＷ１・ＴＷ２を含むＴＦＴ層４を形成する（ステップＳ３）。次いで、トップエミッション型の発光素子層（例えば、ＯＬＥＤ素子層）５を形成する（ステップＳ４）。次いで、封止層６を形成する（ステップＳ５）。次いで、封止層６上に上面フィルムを貼り付ける（ステップＳ６）。次いで、支持基板越しに樹脂層１２の下面にレーザ光を照射して支持基板および樹脂層１２間の結合力を低下させ、支持基板を樹脂層１２から剥離する（ステップＳ７）。次いで、樹脂層１２の下面に下面フィルム１０を貼り付ける（ステップＳ８）。次いで、下面フィルム１０、樹脂層１２、バリア層３、ＴＦＴ層４、発光素子層５、封止層６を含む積層体を分断し、複数の個片を得る（ステップＳ９）。次いで、得られた個片に機能フィルム３９を貼り付け、表示デバイス２とする（ステップＳ１０）。次いで、端子ＴＭ１・ＴＭ２上に電子回路基板（例えば、ＩＣチップ）をマウントする（ステップＳ１１）。なお、前記各ステップは、後述の表示デバイス製造装置が行う。
　樹脂層１２の材料としては、例えば、ポリイミド、エポキシ、ポリアミド等が挙げられる。下面フィルム１０の材料としては、例えばポリエチレンテレフタレート（ＰＥＴ）が挙げられる。
　バリア層３は、水分、酸素等の異物がＴＦＴ層４や発光素子層５に到達することを防ぐ層であり、例えば、ＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
　ＴＦＴ層４は、半導体膜１５と、半導体膜１５よりも上層の無機絶縁膜１６（ゲート絶縁膜）と、無機絶縁膜１６よりも上層のゲート電極ＧＥと、ゲート電極ＧＥよりも上層の無機絶縁膜１８と、無機絶縁膜１８よりも上層の容量電極ＣＥと、容量電極ＣＥよりも上層の無機絶縁膜２０と、無機絶縁膜２０よりも上層のソース配線ＳＨと、ソース配線ＳＨよりも上層の平坦化膜２１ｐとを含み、半導体膜１５、無機絶縁膜１６、およびゲート電極ＧＥを含むように薄層トランジスタ（ＴＦＴ）Ｔｒが構成される。
　ＴＦＴ層４の非アクティブ領域（額縁領域）ＮＡには、ＩＣチップ、ＦＰＣ等の電子回路基板との接続に用いられる端子ＴＭ１・ＴＭ２と、端子ＴＭ１に接続する端子配線ＴＷ１と、端子ＴＭ２に接続するＴＷ２とが設けられる。端子ＴＭ１・ＴＭ２はソース配線ＳＨと同層に形成され、端子配線ＴＷ１はゲート電極ＧＥと同層に形成され、端子配線ＴＷ２は容量電極ＣＥと同層に形成される。
　半導体膜１５は、例えば低温ポリシリコン（ＬＴＰＳ）あるいは酸化物半導体で構成される。なお、図２では、半導体膜１５をチャネルとするトランジスタＴｒがトップゲート構造で示されているが、ボトムゲート構造でもよい（例えば、ＴＦＴのチャネルが酸化物半導体の場合）。
　ゲート電極ＧＥ、容量電極ＣＥ、ソース配線ＳＨ、端子配線ＴＷ１・ＴＷ２、および端子ＴＭ１・ＴＭ２は、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成される。
　無機絶縁膜１６・１８・２０は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。
　平坦化膜（層間絶縁膜）２１ｐは、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。
　発光素子層５（例えば、有機発光ダイオード層）は、平坦化膜２１ｐよりも上層のアノード２２と、アノード２２のエッジを覆うバンク２３と、アノード２２よりも上層のＥＬ（エレクトロルミネッセンス）層２４と、ＥＬ層２４よりも上層のカソード２５とを含み、サブピクセルごとに、島状のアノード２２、ＥＬ層２４、およびカソード２５を含む発光素子（例えば、ＯＬＥＤ：有機発光ダイオード）と、これを駆動するサブ画素回路とが設けられる。バンク２３（アノードエッジカバー）は、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。
　ＥＬ層２４は、例えば、下層側から順に、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層を積層することで構成される。発光層は、蒸着法あるいはインクジェット法によって、サブピクセルごとに島状に形成されるが、正孔注入層、正孔輸送層、電子輸送層、電子注入層の１以上の層については、ベタ状の共通層とすることもあるし、非形成とすることもある。
　アノード（陽極）２２は、例えばＩＴＯ（Indium Tin Oxide）とＡｇを含む合金との積層によって構成され、光反射性を有する（後に詳述）。カソード２５は、ＭｇＡｇ合金（極薄膜）、ＩＴＯ（Indium Tin Oxide）等の透光性の導電材で構成することができる。
　発光素子層５がＯＬＥＤ層である場合、アノード２２およびカソード２５間の駆動電流によって正孔と電子がＥＬ層２４内で再結合し、これによって生じたエキシトンが基底状態に落ちることによって、光が放出される。アノード２２が光反射性であり、カソード２５が透光性であるため、ＥＬ層２４から放出された光は上方に向かい、トップエミッションとなる。
　発光素子層５は、ＯＬＥＤ素子を構成する場合に限られず、無機発光ダイオードあるいは量子ドット発光ダイオードを構成してもよい。
　封止層６は透光性であり、カソード２５を覆う無機封止膜２６と、無機封止膜２６よりも上層の有機封止膜２７と、有機封止膜２７を覆う無機封止膜２８とを含む。発光素子層５を覆う封止層６は、水、酸素等の異物の発光素子層５への浸透を防いでいる。
　無機封止膜２６・２８はそれぞれ、例えば、ＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。有機封止膜２７は、無機封止膜２６・２８よりも厚い透光性有機膜であり、アクリル等の塗布可能な有機材料によって構成することができる。
　下面フィルム１０は、支持基板を剥離した後に樹脂層１２の下面に貼り付けることで、柔軟性に優れた表示デバイスを実現するためのものであり、その材料としては、ＰＥＴ等が挙げられる。機能フィルム３９は、例えば、光学補償機能、タッチセンサ機能、保護機能等を有する。
　以上、フレキシブルな表示デバイスを製造する場合について説明したが、非フレキシブルな表示デバイスを製造する場合は、基板の付け替え等が不要であるため、例えば、図１のステップＳ５からステップＳ９に移行する。
　〔実施形態１〕
　図４は実施形態１の端子断面（図３のＡ－Ａ断面およびａ－ａ断面）を示す断面図であり、図５は実施形態１の端子断面（図３のＢ－Ｂ断面およびｂ－ｂ断面）を示す断面図であり、図６は実施形態１のＴＦＴ層の形成工程を示すフローチャートであり、図７は参考形態の端子断面を示す断面図である。図３～図５に示すように、表示デバイス２の外縁（非表示領域）ＮＡでは、下層側から順に、下面フィルム１０、樹脂層１２、バリア層３、無機絶縁膜１６（第１無機絶縁膜）、端子配線ＴＷ１、無機絶縁膜１８（第２無機絶縁膜）、端子配線ＴＷ２、無機絶縁膜２０（第３無機絶縁膜）、端子ＴＭ１・ＴＭ２、およびカバー膜２１ｃが積層されている。カバー膜２１ｃは、ポリイミド、アクリル等で構成される塗布型の有機絶縁膜であり、図２示す平坦化膜２１ｐ（発光素子層５の下地）と同層に形成される。
　図４に示すように、端子ＴＭ１は、周縁部ＴＥ１と、周縁部ＴＥ１よりも内側の主部ＴＣ１とを含み、平面視においては（図３参照）、端子ＴＭ１の全体が端子配線ＴＷ１の先端部と重なる。主部ＴＣ１は端子ＴＭ１の峰部（下記の端子ベース膜Ｊ１・Ｋ１によって、周縁部よりも高くなっている部分）にあたる。
　無機絶縁膜１８・２０には、端子ＴＭ１の周縁部ＴＥ１と重なる濠状コンタクトホールＣＨ１が形成されることで、無機絶縁膜１８と同層である島状の端子ベース膜Ｊ１、および無機絶縁膜２０と同層である島状の端子ベース膜Ｋ１が形成され、端子ＴＭ１の主部ＴＣ１と端子配線ＴＷ１とが、端子ベース膜Ｊ１・Ｋ１（ともに無機絶縁膜）を介して重なる。
　また、濠状コンタクトホールＣＨ１によって周縁部ＴＥ１の下面と端子配線ＴＷ１とが接触し、周縁部ＴＥ１を覆うようにカバー膜２１ｃが形成される。端子ＴＭ１は図２のソース配線ＳＨと同層（同一材料）の低抵抗配線であり、例えば、Ａｌ（アルミニウム）を含む。よって、端子配線の端面（側面）にＡｌ等が露出していると、後工程のアノード２２（例えば、Ａｇ合金）のエッチング時にＡｌ等がダメージを受けるため、端子ＴＭ１のエッジをカバー膜２１ｃ（有機絶縁膜）によって保護している。
　図５に示すように、端子ＴＭ２は、周縁部ＴＥ２と、周縁部ＴＥ２よりも内側の主部ＴＣ２とを含み、平面視においては（図３参照）、端子ＴＭ２の全体が端子配線ＴＷ２の先端部と重なる。
　無機絶縁膜２０には、端子ＴＭ２の周縁部ＴＥ２と重なる濠状コンタクトホールＣＨ２が形成されることで、無機絶縁膜２０と同層である島状の端子ベース膜Ｋ２が形成され、端子ＴＭ２の主部ＴＣ２と端子配線ＴＷ２とが、端子ベース膜Ｋ２（無機絶縁膜）を介して重なる。
　また、濠状コンタクトホールＣＨ２によって周縁部ＴＥ２の下面と端子配線ＴＷ２とが接触し、周縁部ＴＥ２を覆うようにカバー膜２１ｃが形成される。
　端子ＴＭ１・ＴＭ２の周縁部ＴＥ１・ＴＥ２をカバー膜２１ｃで覆っているのは、発光素子層５のアノード２２（図２参照）をパターニングする際に（図１のステップＳ４）、周縁部ＴＥ１・ＴＥ２（例えば、２枚のチタン膜でアルミニウム膜を挟んだ積層膜）の側面（例えば、アルミニウム膜の側面）がエッチングされるのを防ぐためである。
　図６は、実施形態１のＴＦＴ層の形成工程を示すフローチャートである。図１のステップＳ１に次いでステップＳ２ではバリア層３を形成する。次のステップＳ３ａでは、半導体膜１５（図２参照）を形成する。次のステップＳ３ｂでは、無機絶縁膜１６を形成する。次のステップＳ３ｃでは、ゲート電極、端子配線ＴＷ１を形成する。次のステップＳ３ｄでは、無機絶縁膜１８および端子ベース膜Ｊ１を形成する。次のステップＳ３ｅでは、容量電極ＣＥ（図２参照）および端子配線ＴＷ２を形成する。次のステップＳ３ｆでは、無機絶縁膜２０および端子ベース膜Ｋ１・Ｋ２を形成する。次のステップＳ３ｈでは、ソース配線ＳＨ（図２参照）および端子ＴＭ１・ＴＭ２を形成する。次のステップＳ３ｉでは、平坦化膜２１ｐおよびカバー膜２１ｃを形成する。なお、コンタクトホールＣＨ１の形成（パターニング）は連続プロセスで行ってもよい。
　図７は、表示デバイス製造装置の構成を示すブロック図である。図７に示すように、表示デバイス製造装置７０は、成膜装置７６と、実装装置８０と、これらの装置を制御するコントローラ７２とを含んでおり、成膜装置７６が図６のステップＳ３ａ～Ｓ３ｉを行い、実装装置８０が図１のステップＳ１１を行う。
　実施形態１によれば、図４・図５に示すように、主部ＴＣ１と端子配線ＴＷ１との間に端子ベース膜Ｊ１・Ｋ１を設け、主部ＴＣ２と端子配線ＴＷ２との間に端子ベース膜Ｋ２を設けているため、端子ＴＭ１・ＴＭ２の周縁部ＴＥ１・ＴＥ２を覆うカバー膜２１ｃの上面と主部ＴＣ１・ＴＣ２の上面（露出面）との間の段差が、例えば、図８の参考形態よりも小さくなる。これにより、図９のように端子ＴＭ１・ＴＭ２上に異方性導電材ＡＣを介して外部回路基板５０（例えば、ＩＣチップ）を実装した時に、外部回路基板５０および端子ＴＭ１・ＴＭ２間の接続不良が生じ難くなる。
　なお、端子ベース膜Ｊ１は無機絶縁膜１８と同一プロセスで、端子ベース膜Ｋ１・Ｋ２は無機絶縁膜２０と同一プロセスで形成されるため、端子ベース膜の形成のためにプロセスが増えることはない。
　〔実施形態２〕
　図１０は実施形態２の端子構成を示すものであり、図１０（ａ）は平面図、図１０（ｂ）は断面図である。図１０に示すように、端子ベース膜Ｊ１・Ｋ１（ともに無機絶縁膜）の間に、図２の容量電極ＣＥと同層の（同一工程で形成される）導電膜ＣＥ１を配することもできる。こうすれば、端子ＴＭ１の主部ＴＣ１のトップレベル（端子ＴＭ１の峰の高さ）を上げることができる。
　図１１は実施形態２の変形例を示すものであり、図１１（ａ）は平面図、図１１（ｂ）は断面図である。図１１では、導電膜ＣＥ１および端子ベース膜Ｊ１を整合させている。この構成では、無機絶縁膜１８をパターニングして端子ベース膜Ｊ１を形成するプロセスで導電膜ＣＥ１をマスク（エッチストッパ）として機能させることができる。すなわち、導電膜ＣＥ１のパターニングで端子ベース膜Ｊ１の形状が決まる。無機絶縁膜のパターニングよりも導電膜（メタル膜）のパターニングの方が高精度であるため、端子の集積という面で優れる（導電膜ＣＥ１および無機絶縁膜２０間の間隙を狭めることができ、密度を高められる）。間隙が狭まる分だけ端子ＴＭ１を大きくすることもできる。
　図１２は実施形態２のさらなる変形例を示すものであり、図１２（ａ）は平面図、図１２（ｂ）は断面図である。図１２では、平面視における、端子ＴＭ１およびこれと第１方向（図では横方向）に隣り合う端子ＴＭ３の間に、導電膜ＣＥ１と同層の島状金属膜ＣＭが形成され、島状金属膜ＣＭは、無機絶縁膜１８を介して隣り合う端子配線ＴＷ１・ＴＷ３と重なり、島状金属膜ＣＭの第１方向に直交する方向（図では縦方向）のエッジと無機絶縁膜１８のエッジとが整合している。図１２では、無機絶縁膜１８をパターニングする際、導電膜ＣＥ１および島状金属膜ＣＭがマスクとして機能するため、導電膜ＣＥ１および島状金属膜ＣＭのパターニングによって、無機絶縁膜１８の開口ＣＨ１の内周（端子ベース膜Ｊ１の形状）および開口ＣＨ１の外周を決めることができる。これにより、高密度に端子を配置することができる。
　〔実施形態３〕
　図１３は、実施形態３の端子配列を示す平面図であり、図１４（ａ）は、図１３の（透視）平面図、図１４（ｂ）（ｃ）は図１３の断面図である。可撓性基板の場合、ガラス基板と違って撓みや歪みが生じるため、外部回路基板と端子のアライメントが（特に、端子部のサイド寄りの端子で）難しい。そこで、端子部４４の長手方向に関する端部に位置する端子ＴＭ１・ＴＭ３については、図１４（ｂ）のように、端子ＴＭ１の主部ＴＣ１および端子ＴＭ３の主部ＴＣ３を、カバー膜２１ｃに重なるまで拡張してもよい。こうすれば、ホットスポット（異方性導電材と主部ＴＣ１・ＴＣ３の重なり部分）が広く取れ、可撓性基板でも外部回路基板の実装が容易になる。なお、端子の集積化という点も考慮して、端子部４４の中央部の端子ＴＭ５については、図１４（ｃ）のように、端子ＴＭ５の主部ＴＣ５はカバー膜２１ｃに重ならず、周縁部ＴＥ５がカバー膜２１ｃに重なる（主部ＴＣ５とカバー膜２１ｃとの間で周縁部ＴＥ５が露出する）構成としてもよい。図１４では、中央部に位置する端子ＴＭ５の幅は、長手方向の端部に位置する端子ＴＭ１の幅よりも小さい。つまり、中央部の方が、端子の密度が大きい。そして、長手方向の端部は端子の密度が小さいものの、端子の幅が広く、その分主部が大きい。このような構成をとることで、端子の高密度化と、端子部の長手方向の端部でのコンタクト不良を防ぐことができる。
なお、端子ＴＭ１および端子Ｔ５の間に位置する他の端子、端子ＴＭ５および端子Ｔ３の間に位置する他の端子については、図１４（ｂ）の構成でもよいし、図１４（ｃ）の構成でもよい。
　図１５は実施形態３の変形例を示すものであり、図１５（ａ）は平面図、図１５（ｂ）は断面図である。図１５に示すように、端子ベース膜Ｊ１・Ｋ１（ともに無機絶縁膜）の間に、図２の容量電極ＣＥと同層の導電膜ＣＥ１を配することもできる。こうすれば、端子ＴＭ１の主部ＴＣ１のトップレベル（端子ＴＭ１の峰の高さ）を上げることができる。また、導電膜ＣＥ１および端子ベース膜Ｊ１を整合させている。この構成では、端子ベース膜Ｊ１を形成するプロセスで導電膜ＣＥ１をマスクとして機能させることができる。このため、端子ベース膜Ｊ１と導電膜ＣＥ１のエッジは揃う（整合する）が、端子ベース膜Ｋ１のエッジは、端子ベース膜Ｊ１および導電膜ＣＥ１それぞれのエッジよりも内側に形成される。
　図１６は実施形態３のさらなる変形例を示すものであり、図１６（ａ）は平面図、図１６（ｂ）は断面図である。図１６では、平面視における、端子ＴＭ１およびこれと第１方向（図では横方向）に隣り合う端子ＴＭ３の間に、図２の容量電極ＣＥと同層の島状金属膜ＣＭが形成され、島状金属膜ＣＭは、無機絶縁膜１８を介して端子配線ＴＷ１およびその隣の端子配線と重なり、島状金属膜ＣＭの第１方向に直交する方向（図では縦方向）のエッジと無機絶縁膜１８のエッジとが整合している。図１６では、無機絶縁膜１８をパターニングする際、島状金属膜ＣＭがマスクとして機能するため、島状金属膜ＣＭのパターニングによって、無機絶縁膜１８の開口ＣＨ１の外周を決めることができる。これにより、高密度に端子を配置することができる。
　図１７は実施形態３のさらなる変形例を示すものであり、図１７（ａ）は平面図、図１７（ｂ）は断面図である。図１７では、端子ベース膜Ｊ１・Ｋ１（ともに無機絶縁膜）の間に、図２の容量電極ＣＥと同層の導電膜ＣＥ１を配し、平面視における、端子ＴＭ１およびこれと第１方向（図では横方向）に隣り合う端子の間に、導電膜ＣＥ１と同層の島状金属膜ＣＭが形成され、島状金属膜ＣＭは無機絶縁膜１８を介して端子配線ＴＷ１およびその隣の端子配線と重なり、島状金属膜ＣＭの第１方向に直交する方向（図では縦方向）のエッジと無機絶縁膜１８のエッジとが整合している。このため、端子ベース膜Ｊ１と導電膜ＣＥ１のエッジは揃う（整合する）が、端子ベース膜Ｋ１のエッジは、端子ベース膜Ｊ１および導電膜ＣＥ１それぞれのエッジよりも内側に形成される。
　図１７では、無機絶縁膜１８をパターニングする際、導電膜ＣＥ１および島状金属膜ＣＭがマスクとして機能するため、導電膜ＣＥ１および島状金属膜ＣＭのパターニングによって、無機絶縁膜１８の開口ＣＨ１の内周（端子ベース膜Ｊ１の形状）および開口ＣＨ１の外周を決めることができる。これにより、高密度に端子を配置することができる。
　〔実施形態４〕
　図１８は、実施形態４の端子配列を示す平面図である。前術のように、可撓性基板の場合は外部回路基板と端子のアライメントが（特に、端子部４４の両サイドで）難しいことに鑑み、端子部４４の長手方向に関する端部に位置する端子ＴＭ１・ＴＭ３については、図１８のように、表示部ＤＡ側（図では上側）を内向きに傾けてもよい。こうすれば、外部回路基板を左右ではなく、図１８における上下の向き（表示部ＤＡに近づける向きと遠ざける向き）に動かして外部回路基板および端子の導通がとれる確率が高まる。
　図１３の端子ＴＭ１・ＴＭ３については、ホットスポットが広くとれるように、図１４（ａ）の構成、あるいは図１５～図１７の構成とすることができる。この図１８の構造は、上述の端子構造のいずれとも組み合わせることができる。
　〔まとめ〕
　本実施形態にかかる表示デバイスが備える電気光学素子（電流によって輝度や透過率が制御される電気光学素子）は特に限定されるものではない。本実施形態にかかる表示装置としては、例えば、電気光学素子としてＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を備えた有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）ディスプレイ、電気光学素子として無機発光ダイオードを備えた無機ＥＬディスプレイ、電気光学素子としてＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤディスプレイ等が挙げられる。
　本発明は上述した実施形態に限定されるものではなく、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
　〔態様１〕
　外部から信号が入力される端子および前記端子よりも下層の端子配線を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光層とを備え、前記端子は、主部と前記主部を取り囲む周縁部とを含む表示デバイスであって、
　前記周縁部を覆うカバー膜が設けられ、前記周縁部の下面と前記端子配線とが接触し、前記主部と前記端子配線とが１以上の端子ベース膜を介して重なる表示デバイス。
　〔態様２〕
　前記端子ベース膜は、島状の絶縁膜である例えば態様１に記載の表示デバイス。
　〔態様３〕
　前記カバー膜は、前記発光層を含む発光素子の下地となる平坦化膜と同層に形成されている例えば態様１または２に記載の表示デバイス。
　〔態様４〕
　前記主部と前記端子配線とが複数の前記端子ベース膜を介して重なる例えば態様１～６のいずれか１項に記載の表示デバイス。
　〔態様５〕
　前記ＴＦＴ層には、ゲート配線と、前記ゲート配線よりも下層の第１無機絶縁膜と、前記ゲート配線よりも上層の第２無機絶縁膜と、前記第２無機絶縁膜よりも上層の容量配線と、前記容量配線よりも上層の第３無機絶縁膜と、前記第３無機絶縁膜よりも上層かつ前記平坦化膜よりも下層のソース配線とが含まれ、
　前記端子は、前記ソース配線と同層に形成されている例えば態様３に記載の表示デバイス。
　〔態様６〕
　前記端子ベース膜は、前記第２無機絶縁膜または前記第３無機絶縁膜と同層に形成されている例えば態様５に記載の表示デバイス。
　〔態様７〕
　前記端子配線は、前記ゲート配線あるいは前記容量配線と同層に形成されている例えば態様５に記載の表示デバイス。
　〔態様８〕
　前記端子配線は、前記ゲート配線と同層に形成され、
　平面視における、前記端子およびこれと第１方向に隣り合う端子の間に、前記容量配線と同層の島状金属膜が形成され、
　前記島状金属膜は前記端子配線と重なり、前記島状金属膜の前記第１方向に直交する方向のエッジと前記第２無機絶縁膜のエッジとが整合している例えば態様５に記載の表示デバイス。
　〔態様９〕
　平面視において、前記周縁部を囲む前記端子配線のエッジが前記第２無機絶縁膜で覆われている例えば態様５に記載の表示デバイス 。
　〔態様１０〕
　前記主部および前記端子配線が、１以上の前記端子ベース膜と、前記容量配線と同層の導電膜とを介して重なる例えば態様９に記載の表示デバイス。
　〔態様１１〕
　前記周縁部と前記導電膜とが接触している例えば態様１０に記載の表示デバイス。
　〔態様１２〕
　前記端子にアルミニウムが含まれ、前記端子よりも上層かつ前記発光層よりも下層に配される下側電極に、アルミニウム、銀、銅の少なくとも１つが含まれる例えば態様１～１１のいずれか１項に記載の表示デバイス。
　〔態様１３〕
　前記端子の主部と前記カバー膜とが重なる例えば態様１～１２のいずれか１項に記載の表示デバイス。
　〔態様１４〕
　前記端子を含む端子部が、表示領域を取り囲む額縁領域に設けられ、
　前記端子部の長手方向の端部に位置する前記端子については、前記主部と前記カバー膜とが重なり、
　前記端子部の長手方向の中央部に位置する前記端子については、前記主部と前記カバー膜との間で前記周縁部が露出する例えば態様１～１３のいずれか１項に記載の表示デバイス。
　〔態様１５〕
　前記端子を含む端子部が、表示領域を取り囲む額縁領域に設けられ、
　前記端子部の長手方向の端部に位置する前記端子については、前記表示領域側となる部分が内向きに傾けられている例えば態様１～１４のいずれか１項に記載の表示デバイス。
　〔態様１６〕
　端子および前記端子よりも下層の端子配線を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、前記端子は、主部と前記主部を取り囲む周縁部とを含む表示デバイスの製造方法であって、
　前記端子配線上に島状の端子ベース膜を形成する工程と、
　前記端子を、その主部と前記端子配線とが前記端子ベース膜を介して重なるとともに、その周縁部の下面が前記端子配線に接触するように形成する工程と、
　前記周縁部をカバー膜で覆う工程と、を含む表示デバイスの製造方法。
　〔態様１７〕
　例えば態様１６に記載の各工程を行う表示デバイスの製造装置。
　２　　表示デバイス
　３　　バリア層
　４　　ＴＦＴ層
　５　　発光素子層
　６　　封止層
　１２　樹脂層
　１６・１８・２０　無機絶縁膜
　２１ｐ　平坦化膜
　２１ｃ　カバー膜
　２３　バンク（アノードエッジカバー）
　２４　ＥＬ層
　４４　端子部
　７０　表示デバイス製造装置
　ＴＭ１・ＴＭ２　端子
　ＴＷ１・ＴＷ２　端子配線
　ＴＣ１・ＴＣ２　（端子の）主部
　ＴＥ１・ＴＥ２　（端子の）周縁部
　Ｊ１・Ｋ１・Ｋ２　端子ベース膜（無機絶縁膜）
　Ｆ１・Ｆ２　端子ベース膜（有機絶縁膜）

Claims (17)

  1. 　外部から信号が入力される端子および前記端子よりも下層の端子配線を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光層とを備え、前記端子は、主部と前記主部を取り囲む周縁部とを含む表示デバイスであって、
    　前記周縁部を覆うカバー膜が設けられ、前記周縁部の下面と前記端子配線とが接触し、前記主部と前記端子配線とが１以上の端子ベース膜を介して重なる表示デバイス。
  2. 　前記端子ベース膜は、島状の絶縁膜である請求項１に記載の表示デバイス。
  3. 　前記カバー膜は、前記発光層を含む発光素子の下地となる平坦化膜と同層に形成されている請求項１または２に記載の表示デバイス。
  4. 　前記主部と前記端子配線とが複数の前記端子ベース膜を介して重なる請求項１～６のいずれか１項に記載の表示デバイス。
  5. 　前記ＴＦＴ層には、ゲート配線と、前記ゲート配線よりも下層の第１無機絶縁膜と、前記ゲート配線よりも上層の第２無機絶縁膜と、前記第２無機絶縁膜よりも上層の容量配線と、前記容量配線よりも上層の第３無機絶縁膜と、前記第３無機絶縁膜よりも上層かつ前記平坦化膜よりも下層のソース配線とが含まれ、
    　前記端子は、前記ソース配線と同層に形成されている請求項３に記載の表示デバイス。
  6. 　前記端子ベース膜は、前記第２無機絶縁膜または前記第３無機絶縁膜と同層に形成されている請求項５に記載の表示デバイス。
  7. 　前記端子配線は、前記ゲート配線あるいは前記容量配線と同層に形成されている請求項５に記載の表示デバイス。
  8. 　前記端子配線は、前記ゲート配線と同層に形成され、
    　平面視における、前記端子およびこれと第１方向に隣り合う端子の間に、前記容量配線と同層の島状金属膜が形成され、
    　前記島状金属膜の端部は、前記第２無機絶縁膜を介して前記端子配線の端部と重なり、前記島状金属膜の前記第１方向に直交する方向のエッジと前記第２無機絶縁膜のエッジとが整合している請求項５に記載の表示デバイス。
  9. 　平面視において、前記周縁部を囲む前記端子配線のエッジが前記第２無機絶縁膜で覆われている請求項５に記載の表示デバイス 。
  10. 　前記主部および前記端子配線が、１以上の前記端子ベース膜と、前記容量配線と同層の導電膜とを介して重なる請求項９に記載の表示デバイス。
  11. 　前記周縁部と前記導電膜とが接触している請求項１０に記載の表示デバイス。
  12. 　前記端子にアルミニウムが含まれ、前記端子よりも上層かつ前記発光層よりも下層に配される下側電極に、アルミニウム、銀、銅の少なくとも１つが含まれる請求項１～１１のいずれか１項に記載の表示デバイス。
  13. 　前記端子の主部と前記カバー膜とが重なる請求項１～１２のいずれか１項に記載の表示デバイス。
  14. 　前記端子を含む端子部が、表示領域を取り囲む額縁領域に設けられ、
    　前記端子部の長手方向の端部に位置する前記端子については、前記主部と前記カバー膜とが重なり、
    　前記端子部の長手方向の中央部に位置する前記端子については、前記主部と前記カバー膜との間で前記周縁部が露出する請求項１～１３のいずれか１項に記載の表示デバイス。
  15. 　前記端子を含む端子部が、表示領域を取り囲む額縁領域に設けられ、
    　前記端子部の長手方向の端部に位置する前記端子については、前記表示領域側となる部分が内向きに傾けられている請求項１～１４のいずれか１項に記載の表示デバイス。
  16. 　端子および前記端子よりも下層の端子配線を含むＴＦＴ層と、前記ＴＦＴ層よりも上層の発光素子層とを備え、前記端子は、主部と前記主部を取り囲む周縁部とを含む表示デバイスの製造方法であって、
    　前記端子配線上に島状の端子ベース膜を形成する工程と、
    　前記端子を、その主部と前記端子配線とが前記端子ベース膜を介して重なるとともに、その周縁部の下面が前記端子配線に接触するように形成する工程と、
    　前記周縁部をカバー膜で覆う工程と、を含む表示デバイスの製造方法。
  17. 　請求項１６に記載の各工程を行う表示デバイスの製造装置。
PCT/JP2017/035730 2017-09-29 2017-09-29 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 WO2019064592A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/472,222 US10777633B2 (en) 2017-09-29 2017-09-29 Display device, display device manufacturing method, and display device manufacturing apparatus
PCT/JP2017/035730 WO2019064592A1 (ja) 2017-09-29 2017-09-29 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN201780095347.0A CN111133496B (zh) 2017-09-29 2017-09-29 显示设备、显示设备的制造方法、显示设备的制造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035730 WO2019064592A1 (ja) 2017-09-29 2017-09-29 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Publications (1)

Publication Number Publication Date
WO2019064592A1 true WO2019064592A1 (ja) 2019-04-04

Family

ID=65903593

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/035730 WO2019064592A1 (ja) 2017-09-29 2017-09-29 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Country Status (3)

Country Link
US (1) US10777633B2 (ja)
CN (1) CN111133496B (ja)
WO (1) WO2019064592A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4050658A4 (en) * 2019-10-23 2022-10-19 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, METHOD FOR PREPARING IT AND DISPLAY DEVICE

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
JP2004191972A (ja) * 2002-12-09 2004-07-08 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
JP2006189768A (ja) * 2004-12-31 2006-07-20 Lg Phillips Lcd Co Ltd 液晶表示装置およびその製造方法
JP2008147614A (ja) * 2006-11-17 2008-06-26 Ricoh Co Ltd 多層配線構造の製造方法及び多層配線構造
JP2016127018A (ja) * 2014-12-26 2016-07-11 株式会社半導体エネルギー研究所 機能パネル、発光パネル、表示パネル、センサパネル
JP2017096998A (ja) * 2015-11-18 2017-06-01 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6949417B1 (en) * 1997-03-05 2005-09-27 Lg. Philips Lcd Co., Ltd. Liquid crystal display and method of manufacturing the same
JP3119228B2 (ja) * 1998-01-20 2000-12-18 日本電気株式会社 液晶表示パネル及びその製造方法
JP4618075B2 (ja) * 2004-09-29 2011-01-26 日立化成デュポンマイクロシステムズ株式会社 ネガ型感光性樹脂組成物及びパターン形成方法
US7615481B2 (en) 2006-11-17 2009-11-10 Ricoh Company, Ltd. Method of manufacturing multilevel interconnect structure and multilevel interconnect structure
JP5428142B2 (ja) 2007-09-11 2014-02-26 カシオ計算機株式会社 表示パネルの製造方法
CN102203841B (zh) * 2008-11-26 2014-01-22 夏普株式会社 显示装置
CN104641285B (zh) * 2012-09-21 2018-06-15 夏普株式会社 半导体装置和显示装置
JP2014145857A (ja) * 2013-01-28 2014-08-14 Sony Corp 表示装置およびその製造方法、並びに電子機器
CN104969283B (zh) * 2013-02-26 2017-06-16 夏普株式会社 显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
JP2004191972A (ja) * 2002-12-09 2004-07-08 Lg Philips Lcd Co Ltd 液晶表示装置用アレイ基板とその製造方法
JP2006189768A (ja) * 2004-12-31 2006-07-20 Lg Phillips Lcd Co Ltd 液晶表示装置およびその製造方法
JP2008147614A (ja) * 2006-11-17 2008-06-26 Ricoh Co Ltd 多層配線構造の製造方法及び多層配線構造
JP2016127018A (ja) * 2014-12-26 2016-07-11 株式会社半導体エネルギー研究所 機能パネル、発光パネル、表示パネル、センサパネル
JP2017096998A (ja) * 2015-11-18 2017-06-01 株式会社ジャパンディスプレイ 表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4050658A4 (en) * 2019-10-23 2022-10-19 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE, METHOD FOR PREPARING IT AND DISPLAY DEVICE
US11515379B2 (en) 2019-10-23 2022-11-29 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate including configuration of insulation layers covering contact pads in bonding region, and manufacturing method thereof
EP4221484A1 (en) * 2019-10-23 2023-08-02 BOE Technology Group Co., Ltd. Display substrate and manufacturing method thereof, and display device
EP4297552A3 (en) * 2019-10-23 2024-03-13 BOE Technology Group Co., Ltd. Display substrate, preparation method therefor, and display device
US11980074B2 (en) 2019-10-23 2024-05-07 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate including configuration of insulation layers covering contact pads in bonding region, and manufacturing method thereof

Also Published As

Publication number Publication date
CN111133496A (zh) 2020-05-08
CN111133496B (zh) 2022-02-22
US10777633B2 (en) 2020-09-15
US20200091269A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
US9825109B2 (en) Display device
JP2018006115A (ja) 表示装置
JP7038125B2 (ja) 表示デバイス、表示デバイスの製造方法
WO2019058501A1 (ja) 表示デバイス、及び、表示デバイスの製造方法
WO2019064534A1 (ja) 可撓性表示装置及び可撓性表示装置の製造方法
CN112385313B (zh) 显示设备
CN111937058B (zh) 显示设备
WO2019187159A1 (ja) 表示デバイス
WO2019187137A1 (ja) 表示装置
WO2020066011A1 (ja) 表示デバイス
US11626449B2 (en) Display device and method for producing display device
JPWO2018179168A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置、成膜装置
CN111656427B (zh) 显示装置
WO2019187151A1 (ja) 表示デバイス
WO2018179132A1 (ja) 表示デバイスの製造方法、表示デバイス、表示デバイスの製造装置、成膜装置
WO2019064591A1 (ja) 表示デバイス、表示デバイスの製造方法
WO2019187156A1 (ja) 表示デバイス
WO2019167279A1 (ja) 表示装置
CN112425264B (zh) 显示装置
US10847733B2 (en) Display device
WO2019064592A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN111937059B (zh) 显示装置以及显示装置的制造方法
WO2021053792A1 (ja) 表示装置
WO2019167239A1 (ja) 表示装置及び表示装置の製造方法
CN111527793A (zh) 显示设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17927325

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17927325

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP