JP2017096998A - 表示装置 - Google Patents

Abstract

【課題】接続端子部における接触抵抗を低減し、信頼性の向上した表示装置を提供する。【解決手段】可撓性を有し、各々がトランジスタ及び容量を含む複数の画素が配列された表示領域及び端子領域を有する基板と、端子領域において、複数の接続端子を担う第１電極と、表示領域において、複数の画素毎に設けられた容量の一端の電極を担い、端子領域において、複数の接続端子の各々の上に配置され、複数の接続端子の各々と導通する第２電極と、複数の接続端子と前記第２電極とが重畳する領域において、複数の接続端子に電気的に接続された外部回路とを備えた表示装置である。【選択図】図３

Description

本発明は、表示装置に関する。特に、表示装置に設けられる接続端子の構成に関する。

有機エレクトロルミネッセンス（以下、有機ＥＬと呼ぶ。）表示装置は、各画素に発光素子が設けられ、個別に発光を制御することで画像を表示する。発光素子は、一方をアノード電極、他方をカソード電極として区別される一対の電極間に有機ＥＬ材料を含む層（以下、「発光層」ともいう）を挟んだ構造を有している。有機ＥＬ表示装置は、一方の電極が画素毎に画素電極として設けられ、他方の電極は複数の画素に跨がって共通の電位が印加される共通電極として設けられている。有機ＥＬ表示装置は、この共通電極の電位に対し、画素電極の電位を画素毎に印加することで、画素の発光を制御している。

特に、薄いポリイミド（ＰＩ）等の樹脂から成る基板を用いたフレキシブル表示装置が盛んに開発されている。フレキシブル表示装置の製造においては、ガラス基板等の支持基板上に形成したＰＩ膜等の樹脂上に、薄膜トランジスタ回路素子及び発光素子を順次形成した基板（ＴＦＴ側基板）を準備する。他方、別支持基板上に形成したＰＩ膜等の樹脂上に、カラーフィルタ（ＣＦ）を形成した基板（ＣＦ側基板）を準備する。これらの基板を貼り合せ、両方の支持基板を剥離し、個片化するすることで、薄いＰＩ樹脂基板を有するフレキシブル表示装置を得る。

ここで、フレキシブル表示装置にＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔｓ）やＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）等を実装する場合、樹脂基板上に熱をかけて圧着することになり、その際のＦＰＣやＣＯＧ母材との熱膨張差の関係から圧着部に皺が寄ることにより密着性が低下し、接触抵抗が増大してしまうという問題がある。圧着時の抵抗増大による点灯不良は、かねてからの問題として考えられている。

例えば特許文献１には、可撓性を有するフレキシブル基板と、該フレキシブル基板の一方の面に形成された薄膜トランジスタとを有する表示装置において、該フレキシブル基板の該薄膜トランジスタが形成された面の、該薄膜トランジスタが設けられていない領域に、支持層が形成されていることを特徴とする表示装置が開示されている。

特開２０１５−０７２３６２号公報

本発明は、接続端子部における接触抵抗を低減し、信頼性の向上した表示装置を提供することを目的の一つとする。

本発明による表示装置の一態様は、可撓性を有し、各々がトランジスタ及び容量を含む複数の画素が配列された表示領域及び端子領域を有する基板と、端子領域において、複数の接続端子を担う第１電極と、表示領域において、複数の画素毎に設けられた容量の一端の電極を担い、端子領域において、複数の接続端子の各々の上に配置され、複数の接続端子の各々と導通する第２電極と、複数の接続端子と前記第２電極とが重畳する領域において、複数の接続端子に電気的に接続された外部回路とを備える。

本発明による表示装置の製造方法の一態様は、可撓性を有し、各々がトランジスタ及び容量を含む複数の画素が配置される表示領域及び端子領域を有する基板に、端子領域において、複数の接続端子を担う第１電極を形成し、表示領域において、複数の画素毎に設けられる容量の一端の電極を担い、端子領域において、複数の接続端子の各々の上に配置され、複数の接続端子の各々と導通する第２電極を形成し、複数の接続端子に外部回路を圧着して電気的に接続することを含む。

本発明の一実施形態に係る表示装置の構成を説明する斜視図である。 本発明の一実施形態に係る表示装置の回路構成を説明する図である。 本発明の一実施形態に係る表示装置の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一実施形態に係る表示装置の製造方法を説明する断面図である。 本発明の一変形例に係る表示装置の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の構成を説明する断面図である。 本発明の一実施形態に係る表示装置の構成を説明する断面図である。

以下、本発明の実施の形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

＜第１実施形態＞
［概略構成］
本実施形態に係る表示装置１００の概略構成を、図１を参照して説明する。図１は、本実施形態に係る表示装置１００の概略構成を示す斜視図である。本実施形態に係る表示装置１００は、第１基板１０２と、第２基板１０４と、複数の画素１０８と、シール材１１０と、半導体装置１１２と、端子領域１１４と、接続端子１１６とを有している。

表示装置１００は、第１基板１０２に表示領域１０６が設けられている。表示領域１０６は複数の画素１０８が配列することによって構成されている。表示領域１０６の上面には封止材としての第２基板１０４が設けられている。第２基板１０４は表示領域１０６を囲むシール材１１０によって、第１基板１０２に固定されている。第１基板１０２に形成された表示領域１０６は、封止材である第２基板１０４とシール材１１０によって大気に晒されないように封止されている。このような封止構造により画素１０８に設けられる発光素子の劣化を抑制している。

第１基板１０２の一端部には、端子領域１１４が設けられている。端子領域１１４は第２基板１０４の外側に配置されている。端子領域１１４は、複数の接続端子１１６によって構成されている。さらに端子領域１１４には半導体装置１１２が配置されている。複数の接続端子１１６には、映像信号を出力する機器や電源などと表示パネルとを接続する配線基板が配置される。配線基板と接続する接続端子１１６の接点は、外部に露出している。

［回路構成］
次いで、本実施形態に係る表示装置１００の回路構成について、図２を参照して説明する。図２は、本実施形態に係る表示装置１００の回路構成を示す図である。

本実施形態に係る表示装置１００は、画像を表示する表示領域１０６と、表示領域１０６を駆動する駆動部とを備える。本実施形態に係る表示装置１００の表示領域１０６には複数の画素１０８が行列状に配置され、画素１０８毎に画素回路１１８を有する。画素回路１１８は、少なくとも選択トランジスタ１２０、駆動トランジスタ１２２、保持容量１２４、補助容量１２６及び発光素子１２８を含む。

一方、駆動部は、走査線駆動回路１３０、映像線駆動回路１３２、駆動電源回路１３４、基準電源回路１３６及び制御装置１３８を含み、画素回路１１８を駆動し発光素子１２８の発光を制御する等の機能を担う。

走査線駆動回路１３０は、画素１０８の水平方向の並び（画素行）毎に設けられた走査信号線１４０に接続されている。走査線駆動回路１３０は制御装置１３８から入力されるタイミング信号に応じて走査信号線１４０を順番に選択し、選択した走査信号線１４０に、選択トランジスタ１２０をオンにする電圧を印加する。

映像線駆動回路１３２は、画素１０８の垂直方向の並び（画素列）毎に設けられた映像信号線１４２に接続されている。映像線駆動回路１３２は制御装置１３８から映像信号を入力され、走査線駆動回路１３０による走査信号線１４０の選択に合わせて、選択された画素行の映像信号に応じた電圧を複数の映像信号線１４２の各々に出力する。当該電圧は、選択された画素行にて選択トランジスタ１２０を介して保持容量１２４に書き込まれる。駆動トランジスタ１２２は、書き込まれた電圧に応じた電流を発光素子１２８に供給し、これにより、選択された走査信号線１４０に対応する画素１０８の発光素子１２８が発光する。補助容量１２６は、発光電流量を調整するために設けられる素子である。

駆動電源回路１３４は、画素列毎に設けられた複数の電源電位線１４４に接続され、複数の電源電位線１４４及び選択された画素行の駆動トランジスタ１２２を介して発光素子１２８に電流を供給する。

基準電源回路１３６は、基準電源線に接続され、発光素子１２８のカソード電極を構成する共通電極に定電位を与える。定電位は例えば、接地電位に設定することができる。

本実施形態において発光素子１２８の一方の電極は画素１０８毎に形成された画素電極であり、発光素子１２８の他方の電極は複数の画素１０８に亘り、複数の画素１０８に共通して設けられた共通電極となる。画素電極は駆動トランジスタ１２２に接続される。一方、共通電極は複数の画素１０８に亘る電極で構成される。尚、制御装置１３８は半導体装置１１２内に設けられる。

［構成］
図３を参照し、本実施形態に係る表示装置１００の構成について更に詳細に説明する。図３は、本実施形態に係る表示装置１００が有する画素１０８及び接続端子１１６の構成を示す断面図であり、図１におけるＡ−Ａ´の断面を示している。

本実施形態に係る表示装置１００は少なくとも、第１基板１０２と、第１電極１４６と、第２電極１４８と、外部回路１５４とを有している。

第１基板１０２は、可撓性を有する。可撓性を有する第１基板１０２としては、有機樹脂基板を用いることができる。有機樹脂としては、例えばポリイミド（ＰＩ）、アクリル、ポリエチレンテレフタレート（ＰＥＴ）等を用いることができる。

第１基板１０２は、更に、表示領域１０６及び端子領域１１４を有する。表示領域１０６には、複数の画素１０８が配列されている。複数の画素１０８の各々は、発光素子１２８、トランジスタ及び容量を含む。トランジスタとしては、少なくとも選択トランジスタ１２０（図示せず）及び図３に示した駆動トランジスタ１２２を含む。容量としては、少なくとも保持容量１２４及び補助容量１２６を含む。

トランジスタは、活性層１６８としてアモルファスシリコン、多結晶シリコン、酸化物半導体等を用いることができる。ゲート絶縁層１６９としては、酸化珪素、窒化珪素等を用いることができる。トランジスタの構造としては、本実施形態においてはトップゲート型を例示したが、ボトムゲート型でも構わない。

発光素子１２８は、画素電極１５６及び共通電極１５８によって発光層１６０が挟持された構成を有している。

発光層１６０が、例えば有機ＥＬ層から成る場合、低分子系又は高分子系の有機材料を用いて形成される。低分子系の有機材料を用いる場合、発光層１６０は発光性の有機材料を含む発光層に加え、当該発光層を挟むように正孔注入層や電子注入層、更に正孔輸送層や電子輸送層等を含んで構成される。本実施形態においては、発光層１６０は、白色発光を呈するものを用い、カラーフィルタ（図示せず）によってフルカラー発光を実現している。尚、発光層１６０は、複数の発光層（例えば有機ＥＬ層）を重ねた所謂タンデム型の構造を用いても良い。

共通電極１５８は、発光層１６０で発光した光を透過させるため、透光性を有し、且つ導電性を有するＩＴＯ（酸化スズ添加酸化インジウム）やＩＺＯ（酸化インジウム・酸化亜鉛）等の透明導電膜で形成されていることが好ましい。又は、共通電極１５８として、出射光が透過できる程度の膜厚を有する金属層であり、銀やＭｇＡｇ等で膜厚がの１〜１０ｎｍの薄膜金属を用いても良い。

画素電極１５６は、発光層１６０で発生した光を共通電極１５８側に反射させるため、反射率の高い金属層を含むことが好ましく、本実施形態においては、２層の透明導電層に金属層が挟持された層構造を有している。２層の透明導電層としては、それぞれ透光性を有し、且つ導電性を有するＩＴＯ（酸化スズ添加酸化インジウム）やＩＺＯ（酸化インジウム・酸化亜鉛）等の透明導電膜で形成されていることが好ましく、それらの任意の組み合わせを用いてもよい。画素電極１５６は、駆動トランジスタ１２２のソース電極と、コンタクト開口を介して電気的に接続されている。

保持容量１２４は、本実施形態においては、映像信号線１４２と同一のパターニングによって形成された上部電極と、走査信号線１４０と同一のパターニングによって形成された下部電極とが、絶縁層１６３を挟持することによって構成されている。上部電極は、駆動トランジスタ１２２のソースに電気的に接続されている。

補助容量１２６は、本実施形態においては、画素電極１５６と、画素電極１５６の下方に配置される第２電極１４８とが、絶縁層１６２を挟持することによって構成されている。第２電極１４８についての詳細は後述する。

第１電極１４６は、端子領域１１４においては、複数の接続端子１１６を担う。一方で、第１電極１４６は、表示領域１０６において複数の映像信号線１４２を担ってもよい。換言すると、表示領域１０６に配置される複数の映像信号線１４２と、端子領域１１４に配置される接続端子１１６とは、製造工程において同一材料を用いたパターニングによって同時に形成されてもよい。

第２電極１４８は、表示領域１０６において、複数の画素１０８毎に設けられた補助容量１２６の一端の電極を担う。一方で、第２電極１４８は、端子領域１１４においては、複数の接続端子１１６の各々の上に配置され、複数の接続端子１１６の各々と導通する。換言すると、第２電極１４８と、表示領域１０６において、複数の画素１０８毎に設けられた補助容量１２６の一端の電極とは、製造工程において同一材料を用いたパターニングによって同時に形成することができる。

外部回路１５４は、導電性接続部１５４ａを有し、第２電極１４８を介して複数の接続端子１１６に電気的に接続される。外部回路１５４としては、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）等が用いられる。

このような構成を有することによって、第２電極１４８の膜厚の分だけ、外部回路１５４と第１基板１０２との間隔が広がる。これによって、外部回路１５４を圧着する際に圧着部にかけられる熱が、第１基板１０２へ伝導することを抑制することができる。これによって、外部回路１５４と第１基板１０２との熱膨張率の差に起因する圧着部の皺の発生を抑制することができる。これによって、当該皺に起因した端子領域１１４での接触抵抗の増大を抑制することができるため、信頼性の向上した表示装置を提供することができる。

［製造方法］
図４〜図１０を参照し、本実施形態に係る表示装置１００の製造方法について詳細に説明する。図４〜図１０は、本実施形態に係る表示装置１００の製造方法を説明する断面図であり、図１におけるＡ−Ａ´において第１基板１０２（アレイ基板とも呼ぶ。）側の断面を示している。

先ず、可撓性を有する第１基板１０２を準備する（図４ａ）。可撓性を有する第１基板１０２としては、有機樹脂基板を用いることができる。有機樹脂としては、例えばポリイミド、アクリル等を用いることができる。第１基板１０２には、表示領域１０６及び端子領域１１４が配置される。表示領域１０６には、後の工程において複数の画素１０８が配置されることになる。複数の画素１０８の各々には、トランジスタ及び容量が配置される。

次いで、第１基板１０２上に画素１０８毎に配置されるトランジスタ及び保持容量１２４の一端の電極を形成する（図４ｂ）。

トランジスタを形成する方法については公知の方法を用いることができるため、ここでは詳細な説明は省略する。トランジスタは、活性層１６８としてアモルファスシリコン、多結晶シリコン、酸化物半導体等を用いることができる。ゲート絶縁層１６９としては、酸化珪素、窒化珪素等を用いることができる。トランジスタの構造としては、本実施形態においてはトップゲート型を例示したが、ボトムゲート型でも構わない。

保持容量１２４の一端の電極は、トランジスタのゲート電極と同時に形成される。更に、トランジスタのゲート電極は、走査信号線１４０を兼ねる。

次いで、第１電極１４６を形成する（図５ａ）。第１電極１４６は、端子領域１１４において、複数の接続端子１１６を担う。

ここで、第１電極１４６の形成と同時に、表示領域１０６において複数の映像信号線１４２及び保持容量１２４の他端の電極を形成してもよい。つまり、表示領域１０６に配置される複数の映像信号線１４２と、保持容量１２４の他端の電極と、端子領域１１４に配置される接続端子１１６とは、第１電極１４６として同一材料を用い、同一のパターニングによって同時に形成してもよい。

次いで、絶縁層１６４を形成する。絶縁層１６４は、表示領域１０６に形成された複数のトランジスタに接続された配線等による凹凸を平坦化するために設けられる。絶縁膜１６４としては、無機絶縁膜、有機絶縁膜を用いることができる。

次いで、第２電極１４８を形成する（図５ｂ）。第２電極１４８は、表示領域１０６において、複数の画素１０８毎に設けられる補助容量１２６の一端の電極を担い、端子領域１１４において、複数の接続端子１１６の各々の上に配置され、複数の接続端子１１６の各々と導通する。つまり、第２電極１４８と、表示領域１０６において、複数の画素１０８毎に設けられた補助容量１２６の一端の電極とを、同一材料を用い、同一のパターニングによって同時に形成する。

次いで、補助容量１２６の電極に挟持される絶縁層１６２、画素１０８毎に配置される画素電極１５６、バンク１６６、発光層１６０、共通電極１５８を、この順で形成する（図６）。

次いで、第１基板１０２の全面に保護層１７０を成膜する（図７）。保護層１７０は、水分の浸入を遮断できる絶縁膜が好ましい。絶縁膜として無機絶縁膜が用いられる。保護層１７０は、多層構造であってもよく、無機絶縁膜に有機絶縁膜が挟まれる構造としてもよい。

次いで、カラーフィルタ１７４及び遮光層１７６が形成された第２基板１０４を、シール材１１０（図示せず）を介して第１基板１０２と貼り合わせる（図８）。

次いで、保護層１７０の内、表示領域１０６の外に配置された領域を除去し、接続端子１１６上の第２電極１４８を露出させる（図９）。保護層１７０は、第２基板１０４をマスクとしたエッチングによって除去される。

次いで、複数の接続端子１１６に外部回路１５４を圧着して電気的に接続する（図１０）。外部回路１５４としては、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）等が接続される。外部回路１５４は、導電性接続部１５４ａを有し、導電性接続部１５４ａを介して接続端子１１６に接続される。

本実施形態に係る表示装置は、接続端子１１６の上部に第２電極１４８を更に形成し、第２電極１４８を介して接続端子１１６と外部回路１５４とを圧着することによって、外部回路１５４と第１基板１０２との間隔が広がる。これによって、外部回路１５４を圧着する際に圧着部にかけられる熱が、第１基板１０２へ伝導することを抑制することができる。これによって、外部回路１５４と第１基板１０２との熱膨張率の差に起因する圧着部の皺の発生を抑制することができる。これによって、当該皺に起因した端子領域１１４での接触抵抗の増大を抑制することができるため、信頼性の向上した表示装置を提供することができる。

尚、本実施形態においては、外部回路１５４と、第１基板１０２との間隔を広げるために、第２電極１４８（複数の画素１０８に含まれる容量の一端の電極）を用いたが、これに限られない。外部回路１５４と、第１基板１０２との間の層に配置される層であれば、当該間隔を広げることができるため、それを用いることができる。当該間隔を広げるための層としては、従来の製造工程において、何らかのパターニングが施される層であれば好ましい。そのような層を選択すれば、従来の表示装置の製造工程からパターニング工程が増加しないため、容易に本実施形態に係る表示装置１００を製造することができる。

＜変形例＞
図１１を参照し、第１実施形態に係る表示装置１００の変形例について説明する。図１１は、本変形例に係る表示装置１５０が有する接続端子１１６の構成を示す断面図である。尚、本変形例に係る表示装置１５０が有する画素１０８の構成については、第１実施形態に係る表示装置１００と同様であるため、図示は省略した。

本変形例に係る表示装置１５０は、第１実施形態に係る表示装置１００と比較すると、第２電極１４８の端部が、絶縁層１６２によって覆われ、絶縁層１６２がバンク１６４によって覆われていることを特徴としている。

表示領域１０６において補助容量１２６の一端を担う第２電極１４８は、複数の層構造を有していてもよい。複数の層の内、例えばアルミニウム（Ａｌ）や銀（Ａｇ）といった大気に触れると腐食しやすい金属が含まれる場合、その層が露出しないように、腐食しにくい２層の金属で挟持される層構造が用いられることがある。例えばアルミニウム（Ａｌ）が２層のモリブデン（Ｍｏ）で挟持された３層構造を有していてもよい。さらにその上部に腐食に強いＩＴＯやＩＺＯ等の透明電極が積層されていてもよい。しかしながら、そのような複数の層構造を有する第２電極１４８がパターニングされ、その端部においてＡｌが露出すると、端部を起点に腐食が進行してしまう。

本変形例によれば、上記のような構成を有することによって、第１電極１４６の端部を保護することができる。これによって、第１電極１４６を構成する層として、大気に触れて腐食しやすいＡｇやＡｌのような金属が含まれる場合においても、端部が保護され、端部を起点とした腐食を防止することができる。

尚、絶縁層１６２を覆うバンク１６４は、アレイ基板と対向基板とを貼り合わせた後に保護層１７０を除去する際に、絶縁層１６２を保護する目的で設けられている。

＜第２実施形態＞
図１２を参照し、本実施形態に係る表示装置２００の構成について詳細に説明する。図１２は、本実施形態に係る表示装置２００が有する端子領域１１４の構成を示す断面図である。尚、本実施形態に係る表示装置２００が有する画素１０８の構成については、第１実施形態に係る表示装置１００と同様であるため、図示は省略した。

本実施形態に係る表示装置２００は、第１実施形態に係る表示装置１００と比較すると、表示領域１０６において、複数の画素１０８毎に設けられた画素電極１５６を担い、端子領域１１４において、第２電極１４８の上に配置された第３電極１５０を更に備えている。換言すると、表示領域１０６に配置される複数の画素電極１５６と、端子領域１１４に配置される第３電極１５０とは、製造工程において同一材料を用いたパターニングによって同時に形成されてもよい。

本実施形態においては、第１基板１０２側から、接続端子１１６、第２電極１４８、第３電極１５０、導電性接続部１５４ａの順に積層されることによって、外部回路１５４が接続端子１１６に電気的に接続される。

このような構成を有することによって、外部回路１５４と第１基板１０２との間隔が更に広がるため、圧着時に圧着部にかけられる熱が、第１基板１０２へ伝導することを更に低減することができる。これによって、外部回路１５４と第１基板１０２との熱膨張率の差に起因した圧着部の皺を更に抑制することができる。これによって、当該皺に起因した端子領域１１４での接触抵抗の増大を更に抑制することができるため、更に信頼性の向上した表示装置を提供することができる。

ここで、第１実施形態で説明したように、画素電極１５６として、例えば銀（Ａｇ）のような大気に触れると腐食しやすい金属がＩＴＯ（酸化スズ添加酸化インジウム）等の透明導電層で挟持される層構造を有する場合、端子領域１１４における第３電極１５０についてはＡｇが含まれないように、Ａｇのみをパターニングしておくことが好ましい。つまり、端子領域１１４における第３電極１５０は、透明導電層のみから構成される２層構造としておく。これによって、端子領域１１４における第３電極１５０の端部が露出していても、そこを起点に腐食が進行することは無い。

＜第３実施形態＞
図１３を参照し、本実施形態に係る表示装置３００の構成について詳細に説明する。図１３は、本実施形態に係る表示装置３００が有する端子領域１１４の構成を示す断面図である。尚、本実施形態に係る表示装置３００が有する画素１０８の構成については、第１実施形態に係る表示装置１００と同様であるため、図示は省略した。

本実施形態に係る表示装置３００は、第２実施形態に係る表示装置２００と比較すると、第３電極１５０は、表面に凹凸形状を有し、外部回路１５４と複数の接続端子１１６は、異方性導電膜１７２を介して接続されることを特徴としている。

本実施形態においては、第１基板１０２側から、接続端子１１６、第２電極１４８、第３電極１５０、異方性導電膜１７２、導電性接続部１５４ａの順に積層されることによって、外部回路１５４が接続端子１１６に電気的に接続される。

このような構成を有することによって、異方性導電膜１７２が含有する導電ビーズ１７２ａの一部が当該凹凸部に埋め込まれ、第３電極１５０と導電ビーズ１７２ａとの接触面積が増加する。これによって、接続端子１１６と外部回路１５４との接触抵抗を低減することができるため、信頼性の向上した表示装置３００を提供することができる。

このような凹凸形状のパターンは、例えば、ハーフトーンマスクによるフォトリソグラフィ法を用いることにより形成することができる。ハーフトーンマスクは「半透過」の膜を利用し、中間露光を行う。１回の露光で「露光部分」、「中間露光部分」、及び「未露光部分」の３つの露光レベルを表現し、現像後に複数の種類の厚さの感光性フォトレジストを作ることができる。ここで、「中間露光部分」は、光が通過又は透過する量を調整することで複数の階調の露光を行うことができる。つまり、１回の露光で３つ以上の露光レベルを表現することができる。

凹凸形状の大きさとしては、異方性導電膜１７２が含有する導電ビーズ１７２ａの直径と同程度か、それよりも数割程度小さいことが好ましい。

尚、本実施形態においては、第３電極１５０の表面に凹凸形状を有するパターンを直接形成したが、これに限られない。第３電極１５０の下方に配置される第２電極１４８の表面に凹凸形状を有するパターンを形成してもよい。これによって、第２電極１４８の上方に配置される第３電極１５０は、その表面が凹凸形状を有し、上記のような作用及び効果を奏する。

＜第４実施形態＞
図１４を参照し、本実施形態に係る表示装置４００の構成について詳細に説明する。図１４は、本実施形態に係る表示装置４００が有する端子領域１１４の構成を示す断面図である尚、本実施形態に係る表示装置４００が有する画素１０８の構成については、第１実施形態に係る表示装置１００と同様であるため、図示は省略した。

本実施形態に係る表示装置４００は、第１実施形態に係る表示装置１００と比較すると、複数の接続端子１１６の下に、アイランド状に配置された第４電極１５２を更に備えている。

アイランド形状を有する複数の第４電極１５２が、複数の接続端子１１６の各々の下方に配置されてもよい。また、アイランド形状を有する単一の第４電極１５２が、複数の接続端子１１６に亘って、それらの下方に配置されてもよい。

本実施形態においては、第１基板１０２側から、接続端子１１６、第２電極１４８、第３電極１５０、異方性導電膜１７２、導電性接続部１５４ａの順に積層されることによって、外部回路１５４が接続端子１１６に電気的に接続される。

このような構成を有することによって、接続端子１１６及び外部回路１５４の圧着時に圧着部にかけられる熱が第４電極１５２の平面方向に拡散するため、第１基板１０２へ伝導することを抑制することができる。これによって、外部回路１５４と第１基板１０２との熱膨張率の差に起因した圧着部の皺を更に抑制することができる。これによって、当該皺に起因した端子領域１１４での接触抵抗の増大を更に抑制することができるため、更に信頼性の向上した表示装置を提供することができる。

第４電極１５２は、表示領域１０６において、複数のトランジスタに接続される走査信号線１４０を担ってもよい。換言すると、表示領域１０６に配置される複数の走査信号線１４０と、端子領域１１４に配置される接続端子１１６とは、製造工程において同一材料を用いたパターニングによって同時に形成されてもよい。

＜第５実施形態＞
図１５を参照し、本実施形態に係る表示装置５００の構成について詳細に説明する。図１５は、本実施形態に係る表示装置５００が有する端子領域１１４の構成を示す断面図である。尚、本実施形態に係る表示装置５００が有する画素１０８の構成については、第１実施形態に係る表示装置１００と同様であるため、図示は省略した。

本実施形態に係る表示装置５００は、第１実施形態に係る表示装置１００と比較すると、表示領域１０６において、複数のトランジスタ上に配置された平坦化層を担い、端子領域１１４において、接続端子１１６と第２電極１４８との間に配置された絶縁層１６４を更に備えている。

本実施形態においては、第１基板１０２側から、接続端子１１６、第２電極１４８、第３電極１５０、導電性接続部１５４ａの順に積層されることによって、外部回路１５４が接続端子１１６に電気的に接続される。

このような構成を有することによって、外部回路１５４と第１基板１０２との間隔が更に広がるため、圧着時に圧着部にかけられる熱が、第１基板１０２へ伝導することを更に低減することができる。これによって、外部回路１５４と第１基板１０２との熱膨張率の差に起因した圧着部の皺を更に抑制することができる。これによって、当該皺に起因した端子領域１１４での接触抵抗の増大を更に抑制することができるため、更に信頼性の向上した表示装置５００を提供することができる。

＜第６実施形態＞
図１６を参照し、本実施形態に係る表示装置６００の構成について詳細に説明する。図１６は、本実施形態に係る表示装置６００が有する端子領域１１４の構成を示す断面図である。尚、本実施形態に係る表示装置６００が有する画素１０８の構成については、第１実施形態に係る表示装置１００と同様であるため、図示は省略した。

本実施形態に係る表示装置６００は、第１実施形態に係る表示装置１００と比較すると、絶縁層１６４は、端子領域１１４において、表面に凹凸形状を有し、外部回路１５４と複数の接続端子１１６は、異方性導電膜１７２を介して接続されることを特徴としている。

本実施形態においては、第１基板１０２側から、接続端子１１６、第２電極１４８、第３電極１５０、異方性導電膜１７２、導電性接続部１５４ａの順に積層されることによって、外部回路１５４が接続端子１１６に電気的に接続される。

このような構成を有することによって、異方性導電膜１７２が含有する導電ビーズ１７２ａの一部が当該凹凸部に埋め込まれ、第３電極１５０と導電ビーズとの接触面積が増加する。これによって、第１電極１４６と外部回路１５４との接触抵抗を低減することができるため、信頼性の向上した表示装置を提供することができる。

以上、本発明の好ましい態様を第１実施形態乃至第６実施形態によって説明した。しかし、これらは単なる例示に過ぎず、本発明の技術的範囲はそれらには限定されない。当業者であれば、本発明の要旨を逸脱することなく、種々の変更が可能であろう。よって、それらの変更も当然に、本発明の技術的範囲に属すると解されるべきである。

１００：表示装置、１０２：第１基板、１０４：第２基板、１０６：表示領域、１０８：画素、１１０：シール材、１１２：半導体装置、１１４：端子領域、１１６：接続端子、１１８：画素回路、１２０：選択トランジスタ、１２２：駆動トランジスタ、１２４：保持容量、１２６：補助容量、１２８：発光素子、１３０：走査線駆動回路、１３２：映像線駆動回路、１３４：駆動電源回路、１３６：基準電源回路、１３８：制御装置、１４０：走査信号線、１４２：映像信号線、１４４：電源電位線、１４６：第１電極、１４８：第２電極、１５０：第３電極、１５２：第４電極、１５４：外部回路、１５４ａ：導電性接続部、１５６：画素電極、１５８：共通電極、１６０：発光層、１６２、１６４：絶縁層、１６６：バンク、１６８：活性層、１６９：ゲート絶縁層、１７０：保護層、１７２：異方性導電膜、１７４：カラーフィルタ、１７６：遮光層

Claims (18)

1. 可撓性を有し、各々がトランジスタ及び容量を含む複数の画素が配列された表示領域及び端子領域を有する基板と、
   前記端子領域において、複数の接続端子を担う第１電極と、
   前記表示領域において、前記複数の画素毎に設けられた容量の一端の電極を担い、前記端子領域において、前記複数の接続端子の各々の上に配置され、前記複数の接続端子の各々と導通する第２電極と、
   前記複数の接続端子と前記第２電極とが重畳する領域において、前記第２電極を介して前記複数の接続端子に電気的に接続された外部回路とを備えた表示装置。
2. 前記第１電極は、前記表示領域において、複数の前記トランジスタに接続される映像信号線を担うことを特徴とする請求項１に記載の表示装置。
3. 前記第２電極は、前記端子領域において、表面に凹凸形状を有し、
   前記外部回路と前記複数の接続端子は、異方性導電膜を介して接続されることを特徴とする請求項１に記載の表示装置。
4. 前記表示領域において、複数の前記トランジスタ上に配置された平坦化層を担い、前記端子領域において、前記接続端子と前記第２電極との間に配置された絶縁層を更に備えた請求項１に記載の表示装置。
5. 前記絶縁層は、前記端子領域において、表面に凹凸形状を有し、
   前記外部回路と前記複数の接続端子は、異方性導電膜を介して接続されることを特徴とする請求項４に記載の表示装置。
6. 前記表示領域において、前記複数の画素毎に設けられた画素電極を担い、前記端子領域において、前記第２電極の上に配置された第３電極を更に備えた請求項１に記載の表示装置。
7. 前記第３電極は、表面に凹凸形状を有し、
   前記外部回路と前記複数の接続端子は、異方性導電膜を介して接続されることを特徴とする請求項６に記載の表示装置。
8. 前記複数の接続端子の下に、アイランド状に配置された第４電極を更に備えた請求項１に記載の表示装置。
9. 前記第４電極は、前記表示領域において、複数の前記トランジスタに接続されるゲート線を担うことを特徴とする請求項８に記載の表示装置。
10. 可撓性を有し、各々がトランジスタ及び容量を含む複数の画素が配置される表示領域及び端子領域を有する基板に、
    前記端子領域において、複数の接続端子を担う第１電極を形成し、
    前記表示領域において、前記複数の画素毎に設けられる容量の一端の電極を担い、前記端子領域において、前記複数の接続端子の各々の上に配置され、前記複数の接続端子の各々と導通する第２電極を形成し、
    前記複数の接続端子に外部回路を圧着して電気的に接続することを含む表示装置の製造方法。
11. 前記第１電極を形成することは、前記表示領域において、複数の前記トランジスタに接続される映像信号線を同時に形成することである請求項１０に記載の表示装置の製造方法。
12. 前記第２電極の前記端子領域における表面に凹凸パターンを形成し、
    前記外部回路を圧着することは、異方性導電膜を介して圧着することを特徴とする請求項１０に記載の表示装置の製造方法。
13. 前記接続端子を形成した後、前記第２電極を形成する前に、
    前記表示領域において、複数の前記トランジスタ上に配置される平坦化層を担い、前記端子領域において、前記接続端子の上に配置される絶縁層を形成することを更に含む請求項１０に記載の表示装置の製造方法。
14. 前記絶縁層の前記端子領域における表面に凹凸パターンを形成し、
    前記外部回路を圧着することは、異方性導電膜を介して圧着することを特徴とする請求項１３に記載の表示装置の製造方法。
15. 前記第２電極を形成した後に、前記外部回路を圧着する前に、
    前記表示領域において、前記複数の画素毎に設けられる画素電極を担い、前記端子領域において、前記第２電極の上に第３電極を形成することを更に含む請求項１０に記載の表示装置の製造方法。
16. 前記第３電極の前記端子領域における表面に凹凸パターンを形成し、
    前記外部回路を圧着することは、異方性導電膜を介して圧着することを特徴とする請求項１５に記載の表示装置の製造方法。
17. 前記複数の接続端子を形成する前に、
    前記端子領域に、アイランド状に配置された第４電極を形成することを更に含む請求項１０に記載の表示装置の製造方法。
18. 前記第４電極を形成することは、前記表示領域において、複数の前記トランジスタに接続されるゲート線を同時に形成することである請求項１７に記載の表示装置の製造方法。
    

Images