JPH1091086A - 表示装置用アレイ基板及びその製造方法及び液晶表示装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 電極配線の接続パッド領域位置が異なる各種
品種に対して、容易に接続パッド領域位置が画定でき、
これにより低コスト化が実現される表示装置用アレイ基
板を提供する。 【解決手段】 絶縁基板101 上の表示領域551 と、第１
電極配線521 と、第１電極配線521 と絶縁層を介して交
差する第２電極配線511 と、第１電極配線521 の一端に
接続される接続パッド523 及び第１電極配線521 の他端
に接続される接続パッド521 と、第２電極配線511 の一
端に接続される接続パッド513 と、第１接続パッド523
、第２接続パッド525 及び第３接続パッド513 と表示
領域551 との間に配置され、第１電極配線521及び第２
電極配線511 とを電気的に接続するショート配線561 と
を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、平面表示装置等に
用いられる表示装置用アレイ基板及びその製造方法に関
し、また液晶表示装置に関する。

【０００２】

【従来の技術】近年、小型、軽量、低消費電力を志向し
て、液晶表示装置に代表されるフラットパネルディスプ
レイの開発が進められている。液晶表示装置は、絶縁基
板上に複数本の信号線及び走査線がマトリクス状に配線
され、各交点近傍にスイッチ素子を介して画素電極が配
置されて成るマトリクスアレイ基板と、絶縁基板上に透
明電極材料から成る対向電極が配置されて成る対向基板
と、これら基板間に狭持される液晶材料とを含む。信号
線や走査線は、それぞれ表示領域外に引き出され、外部
回路等との電気的接続を行うための接続パッドに接続さ
れる。

【０００３】

【発明が解決しようとする課題】ところで、近年では、
パーソナルコンピュータ等の外形寸法に対して大きな表
示領域を確保するため、液晶表示装置等に対して狭額縁
化、即ち有効表示領域に対して周辺の額縁領域を小さく
することが要求されている。このようなことから、信号
線あるいは走査線を、それぞれ片端辺側にのみ引き出
し、表示パネルの２辺側でのみ外部回路との接続を行う
ことが成されている。

【０００４】しかしながら、このような構成によれば、
表示パネルを駆動するための回路基板位置に制約を受け
るため、各種要求に対処するため、同一品種であるにも
拘わらず、例えば図５（ａ），（ｂ）及び図６（ａ），
（ｂ）に示す４通りのマトリクスアレイ基板(1001),(10
02),(1003),(1004) を用意する必要がある。尚、図中、
(1011)は表示領域、(1021)は信号線接続パッド領域、(1
023)は信号線斜め配線領域、(1031)は走査線接続パッド
領域、(1033)は走査線斜め配線領域を示している。

【０００５】図５（ａ）に示すマトリクスアレイ基板(1
001)と図６（ａ）に示すマトリクスアレイ基板(1003)、
あるいは図５（ｂ）に示すマトリクスアレイ基板(1002)
と図６（ｂ）に示すマトリクスアレイ基板(1004)とは、
その工夫により共通化することもできるが、図５（ａ）
に示すマトリクスアレイ基板(1001)と同図（ｂ）に示す
マトリクスアレイ基板(1002)、あるいは図５（ｂ）に示
すマトリクスアレイ基板(1003)と同図（ｂ）に示すマト
リクスアレイ基板(1004)等は共通化することができな
い。

【０００６】このため、同一品種であっても、異なるフ
ォトマスクの設計等が必要となり、低コスト化を実現す
ることができなかった。この発明は、上記した技術課題
に対処して成されたものであって、電極配線の接続パッ
ド領域が各種要求に対して容易に設定でき、これにより
低コスト化が実現される表示装置用アレイ基板及びその
製造方法、更に液晶表示装置を提供することを目的とし
ている。

【０００７】また、この発明は、表示領域内において絶
縁層を介して交差する電極配線間の静電気による短絡が
軽減される表示装置用アレイ基板及びその製造方法、更
に液晶表示装置を提供することを目的としている。

【０００８】

【課題を解決するための手段】請求項１記載の発明は、
絶縁基板上に配列される画素電極から成る表示領域と、
前記画素電極に電気的に接続され前記表示領域外に両端
がそれぞれ延在される互いに平行な第１電極配線と、前
記画素電極に電気的に接続され、前記第１電極配線と絶
縁層を介して交差して前記表示領域外に延在される互い
に平行な第２電極配線と、前記第１電極配線の一端に接
続される接続パッドから構成される第１接続パッド領域
及び前記第１電極配線の他端に接続される接続パッドか
ら構成される第２接続パッド領域と、前記第２電極配線
の一端に接続される接続パッドから構成される第３接続
パッド領域と、前記第１接続パッド領域、前記第２接続
パッド領域及び前記第３接続パッド領域と前記表示領域
との間に配置され、前記第１電極配線及び前記第２電極
配線とを電気的に接続するショート配線とを備えた表示
装置用アレイ基板であって、前記ショート配線は、前記
表示領域と前記第１接続パッドとの間、及び前記表示領
域と前記第２接続パッドとの間のそれぞれで前記第１電
極配線と電気的に接続され、前記第１及び前記第２接続
パッド領域の少なくとも一方が除去されて成ることを特
徴とした表示装置用アレイ基板にある。

【０００９】請求項２に記載される発明は、前記ショー
ト配線と前記第１及び前記第２電極配線は、抵抗体を介
して電気的に接続されていることを特徴とする請求項１
記載の表示装置用アレイ基板にある。

【００１０】請求項３に記載される発明は、前記ショー
ト配線と前記第１及び前記第２電極配線は、非線形素子
を介して電気的に接続されていることを特徴とする請求
項２記載の表示装置用アレイ基板にある。

【００１１】請求項４に記載される発明は、前記非線形
素子は、ゲート・ソース間が短絡された薄膜トランジス
タを含むことを特徴とする請求項３記載の表示装置用ア
レイ基板にある。

【００１２】請求項５に記載される発明は、絶縁基板上
に配列される画素電極から成る表示領域と、前記画素電
極に電気的に接続され前記表示領域外に両端がそれぞれ
延在される互いに平行な第１電極配線と、前記画素電極
に電気的に接続され、前記第１電極配線と絶縁層を介し
て交差して前記表示領域外に延在される互いに平行な第
２電極配線と、前記第１電極配線に電気的に接続され、
前記第１電極配線の一端側にのみ配置される接続パッド
から構成される第１接続パッド領域及び前記第２電極配
線の一端側に接続される接続パッドから構成される第２
接続パッド領域と、少なくとも前記表示領域と前記第１
接続パッド領域との間に配置され前記第１電極配線及び
前記第２電極配線とを電気的に接続するショート配線と
を備えた表示装置用アレイ基板において、前記ショート
配線は、前記第１電極配線の前記一端側で前記第１電極
配線と電気的に接続される第１配線部、前記第１配線部
と電気的に接続されると共に前記第２電極配線の前記一
端側または他端側で前記第２電極配線と電気的に接続さ
れる第２配線部、及び前記第２配線部に電気的に接続さ
れると共に前記第１電極配線の他端側で前記第１電極配
線と電気的に接続される第３配線部とを含むことを特徴
とする表示装置用アレイ基板にある。

【００１３】請求項６に記載される発明は、前記ショー
ト配線の前記第１及び第３配線部のそれぞれは抵抗体を
介して前記第１電極配線に電気的に接続され、前記第２
配線部は抵抗体を介して前記第２電極配線に電気的に接
続されていることを特徴とする請求項５記載の表示装置
用アレイ基板にある。

【００１４】請求項７に記載される発明は、前記抵抗体
は非線形素子であることを特徴とする請求項６記載の表
示装置用アレイ基板にある。請求項８に記載される発明
は、絶縁基板上に配列される画素電極から成る表示領域
と、前記画素電極に電気的に接続され前記表示領域外に
両端がそれぞれ延在される互いに平行な第１電極配線
と、前記画素電極に電気的に接続され、前記第１電極配
線と絶縁層を介して交差して前記表示領域外に延在され
る互いに平行な第２電極配線と、前記第１電極配線の一
端に接続される接続パッドから構成される第１接続パッ
ド領域及び前記第１電極配線の他端に接続される接続パ
ッドから構成される第２接続パッド領域と、前記第２電
極配線の一端に接続される接続パッドから構成される第
３接続パッド領域と、前記第１接続パッド、前記第２接
続パッド及び前記第３接続パッドと前記表示領域との間
に配置され、前記第１電極配線及び前記第２電極配線を
電気的に接続するショート配線とを備えた表示装置用ア
レイ基板の製造方法であって、前記ショート配線は、前
記表示領域と前記第１接続パッドとの間、前記表示領域
と前記第２接続パッドとの間、及び前記表示領域と前記
第３接続パッドとの間のそれぞれで前記第１電極配線と
電気的に接続され、前記第１および前記第２接続パッド
領域の少なくとも一方を除去する工程を含むことを特徴
とする表示装置用アレイ基板の製造方法にある。

【００１５】請求項９に記載される発明は、第１絶縁基
板上に配列される画素電極から成る表示領域と、前記画
素電極に電気的に接続され前記表示領域外に延在される
互いに平行な第１電極配線と、前記電極配線の一端に接
続される接続パッドから構成される第１接続パッド領域
と、前記画素電極に電気的に接続され前記第１電極配線
と絶縁層を介して交差し前記表示領域外に延在される互
いに平行な第２電極配線と、前記第２電極配線の一端に
接続される接続パッドから構成される第２接続パッド領
域とを備えた表示装置用アレイ基板と、第２絶縁基板上
に前記画素電極に対向する対向電極を備えた対向基板
と、前記表示装置用アレイ基板と前記対向電極との間に
配置される液晶層とを備えた液晶表示装置において、前
記表示装置用アレイ基板は、前記第１電極配線の他端に
接続される接続パッドから構成される第３接続パッド領
域を含み、且つ前記表示領域と前記第１接続パッド領
域、前記第２接続パッド領域及び前記第３接続パッド領
域との間に配置され、前記表示領域と前記第１接続パッ
ド領域との間、前記表示領域と前記第２接続パッド領域
との間、及び前記表示領域と前記第３接続パッド領域と
の間のそれぞれで前記第１電極配線及び前記第２電極配
線と電気的に接続されるショート配線とを含む表示装置
用アレイ基板原板から前記第２接続パッド領域が除去さ
れて成ることを特徴とする液晶表示装置にある。

【００１６】

【発明の実施の形態】以下、本発明の一実施例の液晶表
示装置について、図面を参照して詳細に説明する。図１
は、本発明の一実施例の液晶表示装置の概略斜視図であ
り、この液晶表示装置(1) は、アレイ基板(500) と対向
基板(800) とが液晶層（図示せず）を介して対向配置さ
れて成る液晶パネル(3) を含む。

【００１７】アレイ基板(500) の一端辺(501a)側に信号
線は引き出され、８個のＸ−ＴＡＢ(901-1),…,(901-8)
を介してアレイ基板(500) 裏面側に配置される回路基板
（図示せず）に電気的に接続されている。また、アレイ
基板(500) の一端辺(501a)と直交する他の一端辺(501b)
側に走査線は引き出され、２個のＹ−ＴＡＢ(903-1),(9
03-2) を介してアレイ基板(500) 裏面側に配置される回
路基板（図示せず）に電気的に接続されている。

【００１８】図２を参照して、この実施例のアレイ基板
(500) について更に詳細に説明する。このアレイ基板(5
00) は、０．７mm厚のガラスから成る絶縁基板(501) 上
に（８００×３）本の信号線(511) と、６００本の走査
線(521) とが互いに略直交するように配置されている。
これら信号線(511) や走査線(521) としては、Ａｌ、Ａ
ｌ合金、Ｍｏ−Ｗ合金等の低抵抗金属材料が好適に用い
られ、更にはＡｌとこのＡｌを被覆する金属層等の複数
の金属層の積層構造であってもかまわない。

【００１９】信号線(511) は、絶縁基板(501) の対向す
る２つの端辺(501a),(501c) 側に、シール材が配される
シール領域(601) を介して延在され、一端辺(501a)側は
信号線接続パッド(513) に導く斜め配線部(511a)を構成
する。走査線(521) も同様に、絶縁基板(501) の対向す
る２つの端辺(501b),(501d) 側に、シール領域(601)を
介して延在され、一端辺(501b)側は走査線接続パッド(5
23) に導く斜め配線部(521a)を構成する。

【００２０】シール領域(601) 内における信号線(511)
と走査線(521) との交点部分近傍には、走査線(511) に
ゲート電極が、信号線(521) にドレイン電極が接続され
たＴＦＴ(531) が配置されている。そして、各ＴＦＴ(5
31) のソース電極にＩＴＯから成る画素電極(541) が接
続され、これら画素電極(541) によって表示領域(551)
が形成される。このＴＦＴ(531) は、半導体層としてア
モルファスシリコン（ａ−Ｓｉ：Ｈ）薄膜が用いられて
成るもので、半導体層としてはポリシリコン（ｐ−Ｓ
ｉ）や化合物半導体等が用いられるものであってもかま
わない。

【００２１】複数の画素電極(541) がマトリクス状に配
置されて構成される表示領域(551)とシール領域(601)
との間には、シール領域(601) に沿って形成されるリン
グ状の第１導体リング(561) が配置されている。第１導
体リング(561) は、絶縁基板(501) の一端辺(501a)に沿
う第１配線部(561a)、一端辺(501b)に沿う第２配線部(5
61b)、一端辺(501c)に沿う第３配線部(561c)、一端辺(5
01d)に沿う第４配線部(561d)を含む。

【００２２】そして、信号線(511) の一端側は表示領域
(551) とシール領域(601) との間に配置される第１信号
線静電保護回路(563a)を介して第１導体リング(561) の
第１配線部(561a)と電気的に接続され、信号線(511) の
他端側は表示領域(551) とシール領域(601) との間に配
置される第２信号線静電保護回路(563b)を介して第１導
体リング(561) の第３配線部(561c)と電気的に接続され
る。即ち、信号線(511) は、その両端側のそれぞれで信
号線静電保護回路(563a),(563b) を介して第１導体リン
グ(561) に電気的に接続される。

【００２３】また、走査線(521) の一端側は表示領域(5
51) とシール領域(601) との間に配置される第１走査線
静電保護回路(565a)を介して第１導体リング(561) の第
２配線部(561b)と電気的に接続され、走査線(521) の他
端側は表示領域(551) とシール領域(601) との間に配置
される第４走査線静電保護回路(565b)を介して第１導体
リング(561) の第４配線部(561d)と電気的に接続されて
いる。即ち、走査線(521) も、その両端側のそれぞれで
走査線静電保護回路(565a),(565b) を介して第１導体リ
ング(561) に電気的に接続される。

【００２４】これら信号線静電保護回路(563a),(563b)
及び走査線静電保護回路(565a),(565b) は、ゲート・ソ
ース間が短絡された互いに並列接続される一対の２端子
ＴＦＴが、図示しないが複数個直列接続されて構成さ
れ、通常の動作状態における電圧では各配線(511),(52
1) と第１導体リング(561) とを導通しない程度の高抵
抗、即ち２００ＫΩ程度の抵抗を有している。この実施
例では、各信号線静電保護回路(563a),(563b) は実質的
に同一の特性を有し、また各走査線静電保護回路(565
a),(565b) も実質的に同一の特性を有している。そし
て、これら静電保護回路(563a),(563b),(565a),(565b)
を構成する２端子ＴＦＴは、表示領域(551) に配置され
るＴＦＴ(531) と同一工程にて形成される。

【００２５】このような静電保護回路(563a),(563b),(5
65a),(565b) により、製造途中に生じる静電気の影響に
より、一信号線(511) と一走査線(521) との間に高電位
差が生じた場合、信号線静電保護回路(563a),(563b) あ
るいは走査線静電保護回路(565a),(565b) を構成するＴ
ＦＴはオン状態となる。これにより、帯電された電荷を
第１導体リング(561) から隣接する信号線(511) や走査
線(521) に分散し、局所的に生じる電位差を緩和して、
絶縁破壊等の発生を防止する。静電保護回路(563a),(56
3b),(565a),(565b) は、この実施例の如く２端子ＴＦＴ
で構成しても良いし、ダイオードや所望の抵抗を有する
抵抗体で構成してもかまわない。

【００２６】上述した如く、装置の狭額縁化を達成する
べく、信号線(511) の一端側、走査線(521) の一端側に
のみ信号線接続パッド(513) 、走査線接続パッド(523)
を配置しているにも係わらず、リング状の第１導体リン
グ(561) に信号線(511) 及び走査線(521) を、それぞれ
の両端側で電気的に接続して信号線(511) 及び走査線(5
21) の開放端がない構成とすることにより、開放端側で
の局所的な静電気の集中を防ぎ、静電破壊を軽減するこ
とができた。

【００２７】また、第１導体リング(561) に信号線(51
1) 及び走査線(521) のそれぞれの両端側で電気的に接
続するので、個々の信号線静電保護回路(563a),(563b)
、走査線静電保護回路(565a),(565b) のオフ時の抵抗
を従来に比べて下げることができる。これにより、信号
線静電保護回路(563a),(563b) 、走査線静電保護回路(5
65a),(565b) を構成する２端子ＴＦＴサイズを低減でき
るので、一層の狭額縁化が達成できる。

【００２８】ところで、このようなアレイ基板(500)
は、図３に示されるアレイ基板原板(100) から切り取る
ことにより作成することができる。このアレイ基板原板
(100) は、ガラスから成る大判絶縁基板(101) 上にシー
ル材が配されるシール領域(601) を越えて延在される走
査線(521) 、この走査線(521) の一端側に配置される第
１走査線接続パッド(523) 、走査線(521) の他端側に配
置される第２走査線接続パッド(525) 、走査線(521) と
第１走査線接続パッド(523) とを接続する第１斜め配線
部(521a)、走査線(521) と第２走査線接続パッド(525)
とを接続する第２斜め配線部(521b)を備える。

【００２９】また、大判絶縁基板(101) 上にシール材が
配されるシール領域(601) を越えて延在され走査線(52
1) と略直交する信号線(511) 、この信号線(511) の一
端側に配置される第１信号線接続パッド(513) 、信号線
(511) の他端側に配置される第２信号線接続パッド(51
5) 、信号線(511) と第１信号線接続パッド(513) とを
接続する第１斜め配線部(511a)、信号線(511) と第２信
号線接続パッド(515) とを接続する第２斜め配線部(511
b)を備える。

【００３０】シール領域(601) の内側領域は上述したア
レイ基板(500) と同様であるので、ここでの説明は省略
する。そして、このアレイ基板原板(100) の第１信号線
接続パッド(513) 、第２信号線接続パッド(515) 、第１
走査線接続パッド(523) 及び第２走査線接続パッド(52
5) の外周部分には、リング状の第２導体リング(111)
が配置され、各接続パッド(513),(515),(523),(525) と
第２導体リング(111) とは第２信号線静電保護回路(121
a),(121b) 、また第２走査線静電保護回路(123a),(123
b) を介して電気的に接続されている。第２信号線静電
保護回路(121a),(121b) 及び第２走査線静電保護回路(1
23a),(123b) は、第１信号線静電保護回路(563a),(563
b) 及び第１走査線静電保護回路(565a),(565b) と同様
に、表示領域(551) 内のＴＦＴ(531) と同一工程で作製
されるゲート・ソース間が短絡された一対の２端子ＴＦ
Ｔにより構成され、配線の断線や短絡等の検査時の電圧
では各配線と第２導体リングとを導通しない程度の高抵
抗、即ち２００ＫΩ程度の抵抗を有している。そして、
第１信号線静電保護回路(563a),(563b) 及び第１走査線
静電保護回路(565a),(565b) と同様に、製造途中に生じ
る静電気の影響により、一信号線(511) と一走査線(52
1) との間に高電位差が生じた場合、第２信号線静電保
護回路(121a),(121b)あるいは第２走査線静電保護回路
(123a),(123b) を構成するＴＦＴはオン状態となる。こ
れにより、帯電された電荷を第２導体リング(111) から
隣接する信号線(511) や走査線(521) に分散し、局所的
に生じる電位差を緩和して、絶縁破壊等の発生を防止す
る。

【００３１】この実施例で、第１導体リング(561) と共
に第２導体リング(111) を設けたのは、基板(101) の外
周側に導体リングを配する方が静電気による影響を緩和
するのに効果的なためである。

【００３２】そして、例えば、上述したようなアレイ基
板原板(100) を作製し、各接続パッド(513),(515),(52
3),(525) に検査用プローブを当接し、配線(511),(521)
の断線、短絡あるいはＴＦＴ(531) の特性等の各種試
験を行う。

【００３３】しかる後、図１の液晶表示装置(1) に適合
した図２のアレイ基板(500) と成すため、図３に示す一
対の第１カットラインマーク(131a),(131b) に基づいて
図中シール領域(601) 上方に配置される信号線接続パッ
ド(515) 、第２信号線静電気保護回路(121b)及び対応す
る第２リング状導体(111) を基板と共に除去する。この
第１カットラインマーク(131a),(131b) は、信号線(51
1) 及び信号線接続パッド(515) 等との位置合わせが重
要であるため、信号線(511) と同一材料で構成し、信号
線(511) のパターニング時に同時にパターニングするこ
とが望ましい。しかも、第１カットラインマーク(131
a),(131b) をパターニングする際の露光は、信号線(51
1) をパターニングする際の露光と同時に液晶等を用い
たマスクで行うことで、製品毎にフォトマスクを作製す
ることが解消できる。

【００３４】そして、このカット位置は、この実施例の
如く、シール領域(601) と信号線(511) の斜め配線部(5
11b)との間の平行配線領域であることが、隣接する信号
線(511) 間での短絡を防止する上で望ましい。また、こ
のカット位置における信号線(511) 上には、少なくとも
絶縁膜等の保護膜が配置されている方が、カット時に隣
接する信号線(511) 間での短絡を軽減する。更に、信号
線(511) を、その低抵抗化と信頼性向上のため複数の金
属層の積層構造とする場合、カット位置に対応する領域
の信号線(511) は単層構造とすることが隣接する信号線
(511) 間での短絡を防止する上で望ましい。

【００３５】更に、図３に示す一対の第２カットライン
マーク(141a),(141b) に基づいて図中シール領域(601)
左側に配置される走査線接続パッド(525) 、第２走査線
静電気保護回路(123b)及び第２リング状導体(111) を基
板と共に除去する。この第２カットラインマーク(141
a),(141b) は、走査線(521) 及び走査線接続パッド(52
5) 等との位置合わせが重要であるため、走査線(521)
と同一材料で構成し、走査線(521) のパターニング時に
同時にパターニングすることが望ましい。しかも、液晶
等を用いたマスクで露光すれば、これも製品毎にフォト
マスクを作製することが解消できる。

【００３６】そして、このカット位置は、この実施例の
如く、シール領域(601) と走査線(521) の斜め配線部(5
21b)との間の平行配線領域であることが隣接する走査線
(521) 間での短絡を防止する上で望ましい。また、この
カット位置における走査線(521) 上には、少なくとも保
護膜が配置されている方が、カット時に隣接する走査線
(521) 間での短絡を軽減する。

【００３７】更に、走査線(521) を、その低抵抗化と信
頼性向上のため複数の金属層の積層構造とする場合、カ
ット位置に対応する領域の走査線(521) は単層構造とす
ることが隣接する走査線(521) 間での短絡を防止する上
で望ましい。

【００３８】しかる後、不要部分が切り離された基板の
端辺(101a),(101b) に沿う端面を面取りすることによ
り、図３中下側に残された信号線接続パッド(513) に接
続される第２信号線静電気保護回路(121a)及び第２リン
グ状導体(111) を除去し、同図右側に残された走査線接
続パッド(523) に接続される第２走査線静電気保護回路
(123a)及び第２リング状導体(111) を除去してアレイ基
板(500) を完成させる。ここでは、面取りにより残され
た第２信号線静電気保護回路(121a)、第２走査線静電気
保護回路(123a)及び第２リング状導体(111) を除去した
が、レーザ等の高エネルギー線を照射して除去するよう
にしてもかまわない。

【００３９】この実施例では、図１に示す液晶表示装置
(1) 用に用いられるアレイ基板(500) を作成する場合に
ついて説明したが、例えば図５（ｂ）に示すようなアレ
イ基板に対しては、図４の如くカットラインマーク(131
a),(131b),(151a),(151b) を配置し、それぞれ基板を除
去することにより、新たに設計し直す等の必要がなく、
しかもフォトマスクを新たに用意する必要などなく、こ
れにより安価に、しかも迅速に各種品種に適合する液晶
表示装置の提供が可能となる。

【００４０】また、第１導体リング(561) と信号線(51
1) とが、信号線(511) の給電側のみで電気的に接続さ
れる場合と、信号線(511) の開放端側でのみ接続される
場合とでは、その特性が若干相違するが、この実施例で
は図５（ｂ）に示すアレイ基板であっても、第１導体リ
ング(561) は信号線(511) 及び走査線(521) のそれぞれ
の両端側で電気的に接続されるので、図１に示す液晶表
示装置(1) 用に用いられるアレイ基板(500) と特性的に
異なることもなく、静電破壊も十分に軽減される。この
実施例では、その説明の都合上、大判の絶縁基板から一
アレイ基板を切り取る場合を説明したが、多数枚のアレ
イ基板を搾取する場合も同様である。

【００４１】

【発明の効果】本発明によれば、１種類の表示装置用ア
レイ基板原板より各種仕様に対応する表示装置用アレイ
基板を容易に得ることができ、これにより低コスト化を
達成することができる。

【００４２】また、本発明によれば、表示領域内におい
て絶縁層を介して交差する電極配線が、その両短側でシ
ョート配線に電気的に接続されるため、静電気による短
絡が軽減を十分に軽減することができる。

【図面の簡単な説明】

【図１】図１は、本発明の一実施例の液晶表示装置の概
略斜視図である。

【図２】図２は、図１におけるアレイ基板の概略斜視図
である。

【図３】図３は、図２におけるアレイ基板を得るための
アレイ基板原板の概略正面図である。

【図４】図４は、他のアレイ基板を得るためのアレイ基
板原板の概略正面図である。

【図５】図５は、接続パッド領域の仕様を説明するため
のアレイ基板の概略正面図である。

【図６】図６は、接続パッド領域の仕様を説明するため
のアレイ基板の概略正面図である。

【符号の説明】

(1) …液晶表示装置 (131a),(131b),(141a),(141b),(151a),(151b) …カット
ラインマーク (500),(1001),(1002),(1003),(1004) …アレイ基板 (511) …信号線 (513),(515) …信号線接続パッド (521) …走査線 (523),(525) …走査線接続パッド

Claims (9)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に配列される画素電極から成
   る表示領域と、 前記画素電極に電気的に接続され前記表示領域外に両端
   がそれぞれ延在される互いに平行な第１電極配線と、 前記画素電極に電気的に接続され、前記第１電極配線と
   絶縁層を介して交差して前記表示領域外に延在される互
   いに平行な第２電極配線と、 前記第１電極配線の一端に接続される接続パッドから構
   成される第１接続パッド領域及び前記第１電極配線の他
   端に接続される接続パッドから構成される第２接続パッ
   ド領域と、 前記第２電極配線の一端に接続される接続パッドから構
   成される第３接続パッド領域と、 前記第１接続パッド領域、前記第２接続パッド領域及び
   前記第３接続パッド領域と前記表示領域との間に配置さ
   れ、前記第１電極配線及び前記第２電極配線とを電気的
   に接続するショート配線とを備えた表示装置用アレイ基
   板であって、 前記ショート配線は、前記表示領域と前記第１接続パッ
   ドとの間、及び前記表示領域と前記第２接続パッドとの
   間のそれぞれで前記第１電極配線と電気的に接続され、 前記第１および前記第２接続パッド領域の少なくとも一
   方が除去されて成ることを特徴とした表示装置用アレイ
   基板。
2. 【請求項２】 前記ショート配線と前記第１及び前記第
   ２電極配線は、抵抗体を介して電気的に接続されている
   ことを特徴とする請求項１記載の表示装置用アレイ基
   板。
3. 【請求項３】 前記ショート配線と前記第１及び前記第
   ２電極配線は、非線形素子を介して電気的に接続されて
   いることを特徴とする請求項２記載の表示装置用アレイ
   基板。
4. 【請求項４】 前記非線形素子は、ゲート・ソース間が
   短絡された薄膜トランジスタを含むことを特徴とする請
   求項３記載の表示装置用アレイ基板。
5. 【請求項５】 絶縁基板上に配列される画素電極から成
   る表示領域と、 前記画素電極に電気的に接続され前記表示領域外に両端
   がそれぞれ延在される互いに平行な第１電極配線と、 前記画素電極に電気的に接続され、前記第１電極配線と
   絶縁層を介して交差して前記表示領域外に延在される互
   いに平行な第２電極配線と、 前記第１電極配線に電気的に接続され、前記第１電極配
   線の一端側にのみ配置される接続パッドから構成される
   第１接続パッド領域及び前記第２電極配線の一端側に接
   続される接続パッドから構成される第２接続パッド領域
   と、 少なくとも前記表示領域と前記第１接続パッド領域との
   間に配置され前記第１電極配線及び前記第２電極配線と
   を電気的に接続するショート配線とを備えた表示装置用
   アレイ基板において、 前記ショート配線は、前記第１電極配線の前記一端側で
   前記第１電極配線と電気的に接続される第１配線部、前
   記第１配線部と電気的に接続されると共に前記第２電極
   配線の前記一端側または他端側で前記第２電極配線と電
   気的に接続される第２配線部、及び前記第２配線部に電
   気的に接続されると共に前記第１電極配線の他端側で前
   記第１電極配線と電気的に接続される第３配線部とを含
   むことを特徴とする表示装置用アレイ基板。
6. 【請求項６】 前記ショート配線の前記第１及び第３配
   線部のそれぞれは抵抗体を介して前記第１電極配線に電
   気的に接続され、前記第２配線部は抵抗体を介して前記
   第２電極配線に電気的に接続されていることを特徴とす
   る請求項５記載の表示装置用アレイ基板。
7. 【請求項７】 前記抵抗体は非線形素子であることを特
   徴とする請求項６記載の表示装置用アレイ基板。
8. 【請求項８】 絶縁基板上に配列される画素電極から成
   る表示領域と、 前記画素電極に電気的に接続され前記表示領域外に両端
   がそれぞれ延在される互いに平行な第１電極配線と、 前記画素電極に電気的に接続され、前記第１電極配線と
   絶縁層を介して交差して前記表示領域外に延在される互
   いに平行な第２電極配線と、 前記第１電極配線の一端に接続される接続パッドから構
   成される第１接続パッド領域及び前記第１電極配線の他
   端に接続される接続パッドから構成される第２接続パッ
   ド領域と、 前記第２電極配線の一端に接続される接続パッドから構
   成される第３接続パッド領域と、 前記第１接続パッド、前記第２接続パッド及び前記第３
   接続パッドと前記表示領域との間に配置され、前記第１
   電極配線及び前記第２電極配線を電気的に接続するショ
   ート配線とを備えた表示装置用アレイ基板の製造方法で
   あって、 前記ショート配線は、前記表示領域と前記第１接続パッ
   ドとの間、前記表示領域と前記第２接続パッドとの間、
   及び前記表示領域と前記第３接続パッドとの間のそれぞ
   れで前記第１電極配線と電気的に接続され、 前記第１および前記第２接続パッド領域の少なくとも一
   方を除去する工程を含むことを特徴とする表示装置用ア
   レイ基板の製造方法。
9. 【請求項９】 第１絶縁基板上に配列される画素電極か
   ら成る表示領域と、前記画素電極に電気的に接続され前
   記表示領域外に延在される互いに平行な第１電極配線
   と、前記電極配線の一端に接続される接続パッドから構
   成される第１接続パッド領域と、前記画素電極に電気的
   に接続され前記第１電極配線と絶縁層を介して交差し前
   記表示領域外に延在される互いに平行な第２電極配線
   と、前記第２電極配線の一端に接続される接続パッドか
   ら構成される第２接続パッド領域とを備えた表示装置用
   アレイ基板と、 第２絶縁基板上に前記画素電極に対向する対向電極を備
   えた対向基板と、 前記表示装置用アレイ基板と前記対向電極との間に配置
   される液晶層とを備えた液晶表示装置において、 前記表示装置用アレイ基板は、前記第１電極配線の他端
   に接続される接続パッドから構成される第３接続パッド
   領域を含み、且つ前記表示領域と前記第１接続パッド領
   域、前記第２接続パッド領域及び前記第３接続パッド領
   域との間に配置され、前記表示領域と前記第１接続パッ
   ド領域との間、前記表示領域と前記第２接続パッド領域
   との間、及び前記表示領域と前記第３接続パッド領域と
   の間のそれぞれで前記第１電極配線及び前記第２電極配
   線と電気的に接続されるショート配線とを含む表示装置
   用アレイ基板原板から前記第２接続パッド領域が除去さ
   れて成ることを特徴とする液晶表示装置。