KR102233124B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102233124B1
KR102233124B1 KR1020140145340A KR20140145340A KR102233124B1 KR 102233124 B1 KR102233124 B1 KR 102233124B1 KR 1020140145340 A KR1020140145340 A KR 1020140145340A KR 20140145340 A KR20140145340 A KR 20140145340A KR 102233124 B1 KR102233124 B1 KR 102233124B1
Authority
KR
South Korea
Prior art keywords
electrode
line
drain
thin film
subpixel
Prior art date
Application number
KR1020140145340A
Other languages
English (en)
Other versions
KR20160049155A (ko
Inventor
김장일
고은별
박세용
이정욱
홍성희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140145340A priority Critical patent/KR102233124B1/ko
Priority to US14/812,392 priority patent/US10068539B2/en
Publication of KR20160049155A publication Critical patent/KR20160049155A/ko
Application granted granted Critical
Publication of KR102233124B1 publication Critical patent/KR102233124B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

본 발명은 개구율 및 투과율을 향상시킬 수 있는 표시 장치를 제공한다. 본 발명의 표시 장치는 제1기판; 상기 제1기판 상에 배치되고 서로 분리되어 있는 제1부화소 전극 및 제2부화소 전극을 포함하는 화소 전극; 상기 제1부화소 전극에 연결된 제1박막 트랜지스터; 상기 제2부화소 전극에 연결된 제2박막 트랜지스터; 상기 제 1 및 제2박막 트랜지스터 중 어느 하나에 연결된 제3박막 트랜지스터; 상기 제1 내지 제3박막 트랜지스터에 연결된 게이트 라인; 상기 게이트 라인과 교차 배열되고 상기 제1 및 제2박막 트랜지스터에 각각 연결된 데이터 라인; 및 적어도 일부가 상기 데이터 라인과 평행하게 이격 배치되고 상기 제3박막 트랜지스터에 연결된 스토리지 라인을 포함하고, 상기 제1 내지 제3박막 트랜지스터는 상기 게이트 라인으로부터 연장된 공통 게이트 전극을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 개구율 및 투과율을 향상시킬 수 있는 표시 장치에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD)는 현재 가장 널리 사용되고 있는 평판 표시 장치(flat panel display, FPD) 중 하나로서 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어진다. 액정 표시 장치는 두 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
이러한 액정 표시 장치는 전기장이 인가되지 않은 상태에서 액정 분자의 배열 상태나 전극의 배열 상태 등에 따라 트위스트 네마틱 모드(twisted nematic mode), 수직 배향 모드(vertically aligned mode), 프린지 필드 스위치(fringe field swich) 및 인플레인 스위칭 모드(in-plane switching)로 구분된다.
그 중 수직 배향 모드의 액정 표시 장치의 경우 측면 시인성을 정면 시인성에 가깝게 하기 위하여, 하나의 화소를 두 개의 부화소로 분할하고 두 개 부화소의 전압을 달리하는 방법이 지속적으로 연구되고 있었다.
본 발명은 박막 트랜지스터가 배치되는 비개구 영역의 면적을 감소시킴으로써 개구율 및 투과율을 향상시킬 수 있는 표시 장치를 제안하고자 한다.
본 발명의 표시 장치는 제1기판; 상기 제1기판 상에 배치되고, 서로 분리되어 있는 제1부화소 전극 및 제2부화소 전극을 포함하는 화소 전극; 상기 제1부화소 전극에 연결된 제1박막 트랜지스터; 상기 제2부화소 전극에 연결된 제2박막 트랜지스터; 상기 제2박막 트랜지스터에 연결된 제3박막 트랜지스터; 상기 제1 내지 제3박막 트랜지스터에 연결된 게이트 라인; 상기 게이트 라인과 교차 배열되고, 상기 제1 및 제2박막 트랜지스터에 각각 연결된 데이터 라인; 및 적어도 일부가 상기 데이터 라인과 평행하게 이격 배치되고, 상기 제3박막 트랜지스터에 연결된 스토리지 라인을 포함하고, 상기 제1 내지 제3박막 트랜지스터는 상기 게이트 라인으로부터 연장된 공통 게이트 전극을 포함한다.
상기 제1 및 제2박막 트랜지스터는 상기 데이터 라인으로부터 연장된 공통 소스 전극을 포함할 수 있다.
상기 제1박막 트랜지스터는 상기 제1부화소 전극에 연결된 제1드레인 전극을 포함할 수 있고, 상기 제2박막 트랜지스터는 제2부화소 전극에 연결된 제2드레인 전극을 포함할 수 있고, 상기 제3박막 트랜지스터는 상기 제1 및 제2드레인 전극 중 어느 하나에 인접하게 배치되고 상기 스토리지 라인에 연결된 제3드레인 전극을 포함할 수 있다.
상기 공통 소스 전극은 상기 제1 및 제2드레인 전극 사이에 배치될 수 있다.
상기 공통 소스 전극 및 상기 제1 내지 제3드레인 전극은 상기 공통 게이트 전극과 중첩될 수 있다.
상기 공통 소스 전극 및 상기 제1 내지 제3드레인 전극은 서로 평행하게 배치될 수 있다.
상기 제1 또는 제2드레인 전극에 인가된 전압 중 일부는 상기 제3드레인 전극으로 전달될 수 있다.
상기 스토리지 라인에 인가되는 전압을 조절하여 상기 제1 또는 제2드레인 전극으로부터 상기 제3드레인 전극으로 전달되는 전압을 조절할 수 있다.
상기 스토리지 라인은 상기 데이터 라인과 평행하게 이격되는 제1라인과 제2라인, 및 상기 제1라인과 상기 제2 라인을 연결하는 연결 라인을 포함할 수 있다.
상기 제1라인은 상기 제1부화소 전극을 가로질러 배치될 수 있고, 상기 제2라인은 상기 제2부화소 전극을 가로질러 배치될 수 있다.
상기 연결 라인은 상기 제1부화소 전극과 상기 제2부화소 전극 사이에 배치될 수 있다.
상기 연결 라인은 상기 제1부화소 전극 또는 상기 제2부화소 전극과 중첩될 수 있다.
상기 제1 및 상기 제2부화소 전극은 가로 줄기 전극, 세로 줄기 전극 및 상기 가로 줄기 전극과 상기 세로 줄기 전극으로부터 연장된 복수의 가지 전극을 포함할 수 있다.
상기 가지 전극은 상기 가로 줄기 전극과 상기 세로 줄기 전극으로부터 좌상 방향으로 연장된 제1가지 전극, 상기 가로 줄기 전극과 상기 세로 줄기 전극으로부터 우상 방향으로 연장된 제2가지 전극, 상기 가로 줄기 전극과 상기 세로 줄기 전극으로부터 좌하 방향으로 연장된 제3가지 전극 및 상기 가로 줄기 전극과 상기 세로 줄기 전극으로부터 우하 방향으로 연장된 제4가지 전극을 포함할 수 있다.
본 발명의 표시 장치는 상기 제1기판과 대향되게 배치된 제2기판; 상기 제2기판 상에 배치된 공통 전극; 및 상기 제1 및 제2기판 사이에 개재되는 액정층을 더 포함할 수 있다.
본 발명의 표시 장치는 상기 제1 또는 제2기판 상에 배치된 배향막을 더 포함할 수 있고, 상기 배향막 또는 상기 액정층은 광중합 물질을 포함할 수 있다.
본 발명의 표시장치는 박막 트랜지스터가 배치되는 비개구 영역의 면적이 감소됨으로써 개구율 및 투과율을 향상시키는 효과가 있다.
도 1은 본 발명의 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소에 대한 평면도이다.
도 3은 도 2의 Ι- Ι'선을 따라 잘라 도시한 단면도이다.
도 4는 도 2의 A영역을 확대 하여 도시한 평면도이다.
도 5는 도 2의 제1부화소 전극의 기본 구조를 도시한 도면이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 화소에 대한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 따라서, 몇몇 실시예에서, 잘 알려진 공정 단계들, 잘 알려진 소자 구조 및 잘 알려진 기술들은 본 발명이 모호하게 해석되는 것을 피하기 위하여 구체적으로 설명되지 않는다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)"또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않은 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1은 본 발명의 표시 장치의 블록도이다.
도 1을 참조하면, 본 발명의 표시 장치는 복수의 화소(PX)를 갖는 표시 패널(10), 외부로부터 수신된 영상신호(DATA)와 제어신호(CS)를 처리하여 각종 신호로 출력하는 제어부(20), 게이트 신호를 게이트 라인(GL1~GLn)에 공급하는 게이트 드라이버(30), 데이터 전압을 데이터 라인(DL1~DLm)에 공급하는 데이터 드라이버(40), 및 스토리지 전압을 스토리지 라인(SL1~SLn)에 공급하는 스토리지 드라이버(50)를 포함한다.
표시 패널(10)은 행 방향으로 게이트 신호를 전달하는 복수의 게이트 라인(GL1~GLn), 열 방향으로 데이터 전압을 전달하는 복수의 데이터 라인(DL1~DLm), 열 방향으로 스토리지 전압을 전달하는 복수의 스토리지 라인(SL1~SLn) 및 게이트 라인과 데이터 라인이 교차하는 영역에 매트릭스 방식으로 배열된 복수의 화소(PX)를 포함한다.
표시 패널(10)은 서로 분리되어 있는 제1기판, 제1기판과 대향하게 배치되는 제2기판 및 제1기판과 제2기판 사이에 개재된 액정층을 포함한다.
제어부(20)는 외부로부터 수신된 영상신호(DATA)에 기초하여 보정 영상신호(DATA')를 데이터 드라이버(40)에 출력한다. 또한, 제어부(20)는 외부로부터 수신된 제어신호(CS)에 기초하여 게이트 제어신호(GCS)를 게이트 드라이버(30)에 제공하고, 데이터 제어신호(DCS)를 데이터 드라이버(40)에 제공하고, 스토리지 제어신호(SCS)를 스토리지 드라이버(50)에 제공한다. 예컨대, 제어신호(CS)는 수직동기신호(Vsync), 수평동기신호(Hsync), 클럭신호(CLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호일 수 있고, 영상 신호(DATA)는 화소(PX)에서 출력되는 광의 계조를 나타내는 디지털 신호일 수 있다.
게이트 드라이버(30)는 제어부(20)로부터 게이트 제어신호(GCS)를 제공받아 게이트 신호를 생성하고, 게이트 신호를 복수의 게이트 라인(GL1~GLn)에 각각에 연결된 화소(PX)에 제공한다. 게이트 신호가 순차적으로 화소(PX)에 인가됨에 따라 데이터 전압이 화소(PX)에 순차적으로 제공될 수 있다.
데이터 드라이버(40)는 제어부(20)로부터 데이터 제어신호(DCS) 및 보정 영상신호(DATA')를 수신하고, 데이터 제어신호(DCS)에 응답하여 보정 영상신호(DATA')에 대응하는 데이터 전압을 복수의 데이터 라인(DL1~DLm) 각각에 연결된 화소(PX)에 제공한다.
스토리지 드라이버(50)는 제어부(20)로부터 스토리지 제어신호(SCS)를 제공받아 스토리지 전압을 생성하고, 스토리지 전압을 복수의 스토리지 라인(SL1~SLn)에 제공한다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 화소에 대한 평면도이고, 도 3은 도 2의 Ι- Ι'선을 따라 잘라 도시한 단면도이다.
제1기판(100)은 투명한 유리 또는 플라스틱 등으로 이루어질 수 있으며, 제1기판(100)은 평판 또는 소정의 곡률 반경(radius of curvature)을 갖는 곡면형일 수 있다.
게이트 라인(110)은 제1기판(100) 상에 가로방향으로 배치된다. 게이트 라인(110)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti)으로 이루어질 수 있으나, 이에 한정되지 않고 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조일 수 있다.
데이터 라인(120)은 게이트 라인(110)과 교차 배열되도록 세로방향으로 배치되며, 게이트 절연막(102)에 의해 게이트 라인(110)과 절연된다. 데이터 라인(120)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되지 않고 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조일 수 있다.
스토리지 라인(130)은 스토리지 전압(Vcst) 등의 정해진 전압이 인가되며, 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti)으로 이루어질 수 있다. 다만, 이에 한정되지 않고 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조일 수 있다.
스토리지 라인(130)은 데이터 라인(120)과 평행하게 이격되는 제1라인(132)과 제2라인(134) 및 제1라인(132)과 제2라인(134)을 연결하고 절곡된 형태를 갖는 연결 라인(136)을 포함하며, 제1라인(132)과 제2라인(134) 및 연결 라인(136)은 일체로 형성될 수 있다. 다만, 이에 한정되지 않고 스토리지 라인(130)은 제1부화소 전극(170a)과 제2부화소 전극(170b) 사이에서 게이트 라인(110)과 평행하게 이격되어 배치되도록 변형할 수 있다.
제1라인(132)은 제1부화소 전극(170a)을 가로질러 배치되고, 제2라인(134)은 제2부화소 전극(170b)을 가로 질러 배치된다. 바람직하게는, 제1라인(132)은 후술하는 제1부화소 전극(170a)의 세로 줄기 전극과 중첩될 수 있고, 제2라인(134)은 후술하는 제2부화소 전극(170b)의 세로 줄기 전극과 중첩될 수 있다.
연결 라인(136)은 제1부화소 전극(170a)과 제2부화소 전극(170b) 사이에 배치되고, 제1접촉 구멍(182)과 제2접촉 구멍(184)의 외곽에 배치될 수 있다. 연결 라인(136)은 제1부화소 전극(170a) 또는 제2부화소 전극(170b)과 중첩될 수 있다.
제1박막 트랜지스터(140)는 제1부화소 전극(170a)에 연결되며, 제2박막 트랜지스터(150)는 제2부화소 전극(170b)에 연결되며, 제3박막 트랜지스터(160)는 스토리지 라인(130)과 제2박막 트랜지스터(150)에 각각 연결된다.
제1 내지 제3박막 트랜지스터(140, 150, 160)는 게이트 라인(110)으로부터 연장된 공통 게이트 전극(112)을 포함하고, 제1 내지 제2박막 트랜지스터(140, 150)는 데이터 라인(120)으로부터 연장된 공통 소스 전극(122)을 더 포함한다.
또한, 제1박막 트랜지스터(140)는 제1부화소 전극(170a)에 연결된 제1드레인 전극(142)을 더 포함하고, 제2박막 트랜지스터(150)는 제2부화소 전극(170b)에 연결된 제2드레인 전극(152)을 더 포함하고, 제3박막 트랜지스터(160)는 제2드레인 전극(152)에 인접하게 배치되고 스토리지 라인(130)에 연결된 제3드레인 전극(162)을 더 포함한다.
공통 게이트 전극(112)은 공통 소스 전극(122) 및 제1 내지 제3드레인 전극(142, 152, 162)과 게이트 절연막(102)에 의해 절연되고, 게이트 절연막(102) 상에는 반도체층(104)이 배치된다.
제1 내지 제3박막 트랜지스터(140, 150, 160)에 관한 자세한 설명은 도 4를 참조하여 후술하기로 한다.
컬러 필터(106)는 공통 소스 전극(122) 및 제1내지 제3드레인 전극(142, 152, 162) 상에 배치된다. 컬러 필터(106)는 적색, 녹색 및 청색의 삼원색 등 기본색 중 하나를 표시할 수 있으나, 이에 한정되지 않고 청록색(cyan), 자홍색(magenta), 엘로우(yellow) 및 화이트(white) 중 어느 하나의 색을 표시할 수 있다. 다만, 이에 한정되지 않고 컬러 필터(106)는 제2기판(200) 상에 배치될 수 있다.
캡핑층(108)은 컬러 필터(106) 상에 배치된다. 캡핑층(108)은 질화 규소(SiNx), 산화 규소(SiOx) 또는 탄소 주입 산화 규소(SiOC) 등의 무기물 또는 유기물로 이루어질 수 있고, 컬러 필터(106)로부터 발생되는 오염 물질이 액정층(300)에 유입되는 것을 방지하는 역할을 한다.
화소 전극(170)은 캡핑층(108) 상에 배치되며, 투명한 도전 물질로 이루어 질 수 있다. 화소 전극(170)은 게이트 라인(110)을 중심으로 열 방향으로 이웃하고 서로 분리되어 있는 제1부화소 전극(170a)과 제2부화소 전극(170b)을 포함한다.
제1부화소 전극(170a)은 제1접촉 구멍(182)를 통해 제1드레인 전극(142)과 전기적으로 연결되어 데이터 전압을 인가받고, 제2부화소 전극(170b)은 제2접촉 구멍(184)을 통해 제2드레인 전극(152)과 전기적으로 연결되어 데이터 전압을 인가 받는다.
제1부화소 전극(170a) 및 제2부화소 전극(170b)에 관한 자세한 설명은 도 5를 참조하여 후술하기로 한다.
도시하지는 않았지만, 화소 전극(170)의 상에는 배향막이 더 배치될 수 있으며, 배향막은 수직 배향막 또는 광중합 물질이 포함된 광배향된 배향막일 수 있다. 광중합 물질은 반응성 모노머(reactive monomer) 또는 반응성 메조겐(reactive mesogen)일 수 있다.
제2기판(200)은 제1기판(100)과 대향되게 배치되며, 투명한 유리 또는 플라스틱 등으로 이루어질 수 있다. 제2기판(200)은 평판 또는 제1기판(100)에 대응하는 곡률 반경을 갖는 곡면형일 수 있다.
평탄화층(210) 및 공통 전극(220)은 제2기판(200) 상에 순차적으로 배치된다. 평탄화층(210)은 유기 물질로 이루어질 수 있으며, 공통 전극(220)은 투명한 도전 물질로 이루어질 수 있다.
도시하지는 않았지만, 평탄화층(210) 상에는 게이트 라인(110) 및 데이터 라인(120)을 따라 블랙 매트릭스(black matrix)가 배치될 수 있다. 블랙 매트릭스는 게이트 라인(110) 및 데이터 라인(120)에서 발생하는 빛샘을 방지할 수 있다. 다만, 이에 한정되지 않고 블랙 매트릭스는 제1기판(100)상에 배치될 수 있다.
도시하지는 않았지만, 공통 전극(220)의 상에는 배향막이 더 배치될 수 있다. 배향막은 수직 배향막 또는 광중합 물질이 포함된 광배향된 배향막일 수 있다. 광중합 물질은 반응성 모노머 또는 반응성 메조겐으로 이루어질 수 있다.
액정층(300)은 제1기판(100)과 제2기판(200) 사이에 개재된다. 액정층(300)은 광중합 물질을 포함할 수 있으며, 광중합 물질은 반응성 모노머 또는 반응성 메조겐으로 이루어질 수 있다.
도 4는 도 2의 A영역을 확대 하여 도시한 평면도이다. 이하 도 4를 참조하여 제1 내지 제3박막 트랜지스터(140, 150, 160)에 대하여 자세하게 설명하기로 한다.
제1박막 트랜지스터(140)는 공통 게이트 전극(112), 공통 소스 전극(122) 및 제1드레인 전극(142)을 포함한다.
제2박막 트랜지스터(150)는 공통 게이트 전극(112), 공통 소스 전극(122) 및 제2드레인 전극(152)을 포함한다.
제3박막 트랜지스터(160)는 공통 게이트 전극, 제2드레인 전극(152) 및 제3드레인 전극(162)을 포함한다.
제2드레인 전극(152)은 제2박막 트랜지스터(150)의 경우 공통 소스 전극(122)에서 데이터 전압을 전달받아 제2부화소 전극(170b)으로 데이터 전압을 전달하는 역할을 하지만, 제3박막 트랜지스터(160)의 경우 제3드레인 전극(162)으로 데이터 전압을 전달하는 역할을 한다.
공통 소스 전극(122)은 제1 및 제2드레인 전극(142, 152) 사이에 배치된다. 공통 소스 전극(122) 및 제1 내지 제3드레인 전극(142, 152, 162)은 적어도 일부가 공통 게이트 전극(112)과 중첩되며, 공통 소스 전극(122) 및 제1 내지 제3드레인 전극(142, 152, 162)은 평행하게 배치된다. 바람직하게는, 공통 소스 전극(122) 및 제1 내지 제3드레인 전극(142, 152, 162)은 바(bar) 형태를 갖고, 서로 평행하게 배치될 수 있다.
게이트 라인(110)에 게이트 신호가 인가되면, 데이터 라인(120)에 전달된 데이터 전압이 공통 소스 전극(122)으로부터 제1드레인 전극(142)과 제2드레인 전극(152)으로 각각 전달된다.
제1드레인 전극(142)에 전달된 데이터 전압은 제1접촉 구멍(182)을 통해 제1부화소 전극(170a)으로 전달되며, 제2드레인 전극(152)에 전달된 데이터 전압은 제2접촉 구멍(184)를 통해 제2부화소 전극(170b)으로 전달된다.
제1드레인 전극(142)에 전달된 데이터 전압은 전부 제1부화소 전극(170a)으로 전달되지만, 제2드레인 전극(152)에 전달된 데이터 전압은 일부가 제3드레인 전극(162)으로 전달되어 나머지 일부만이 제2부화소 전극(170b)으로 전달된다. 따라서 제1부화소 전극(170a)은 제2부화소 전극(170b) 보다 높은 데이터 전압이 인가된다.
이 때, 제3드레인 전극(162)은 스토리지 라인(130)과 연결되어 있으므로 스토리지 라인(130)에 인가되는 전압(Vcst)을 조절하여 제2드레인 전극(152)으로부터 제3드레인 전극(162)으로 전달되는 전압을 조절할 수 있다.
본 발명의 표시 장치는 공통 소스 전극(122) 및 제1 내지 제3드레인 전극(142, 152, 162)이 공통 게이트 전극(112)에 중첩되도록 배치됨으로써 제1 내지 제3박막 트랜지스터(140, 150, 160)의 면적을 줄일 수 있다. 따라서 제1부화소 전극(170a)과 제2부화소 전극(170b) 사이의 비개구 영역이 감소됨으로써 개구율 및 투과율이 향상되는 효과가 있다.
도 5는 도 2의 제1부화소 전극(170a)의 기본 구조를 도시한 도면이다. 이하 도 5를 참조하여 제1부화소 전극(170a)에 대하여 자세하게 설명하기로 한다.
도 5를 참조하면, 제1부화소 전극(170a)은 가로 줄기 전극(172), 세로 줄기 전극(174) 및 가로 줄기 전극(172)과 세로 줄기 전극(174)으로부터 연장된 복수의 가지 전극(176a, 176b, 176c, 176d)을 포함한다.
가로 줄기 전극(172)과 세로 줄기 전극(174)은 일자 형태이며, 가로 줄기 전극(172)과 세로 줄기 전극(174)이 합쳐져 십자 형태의 줄기 전극을 형성한다. 다만, 이에 한정되지 않고 가로 줄기 전극(172)과 세로 줄기 전극(174)은 제1부화소 전극(170a)의 일측에서 중앙으로 갈수록 간격이 넓어지는 형태로 변형될 수 있다.
제1가지 전극(176a)은 가로 줄기 전극(172)과 세로 줄기 전극(174)으로부터 좌상 방향으로 연장되며, 제2가지 전극(176b)은 가로 줄기 전극(172)과 세로 줄기 전극(174)으로부터 우상 방향으로 연장된다. 제3가지 전극(176c)은 가로 줄기 전극(172)과 세로 줄기 전극(174)으로부터 좌하 방향으로 연장되며, 제4가지 전극(176d)은 가로 줄기 전극(172)과 세로 줄기 전극(174)으로부터 우하 방향으로 연장된다.
제1 내지 제4가지 전극(176a, 176b, 176c, 176d)의 변은 전기장을 왜곡하여 액정 분자(302)의 경사 방향을 결정하는 전기장의 수평 성분을 만들고, 전기장의 수평 성분은 제1 내지 제4가지 전극(176a, 176b, 176c, 176d)의 변에 거의 수평하게 형성된다. 따라서 액정 분자(302)는 제1부화소 전극(170a)의 네 개의 부영역(Da 내지 Dd)에서 네 개의 서로 다른 방향으로 배열된다.
제2부화소 전극(170b)은 제1부화소 전극(170a)과 동일하게 형성될 수 있으므로 제2부화소 전극(170b)에 관한 자세한 설명은 생략하기로 한다. 다만, 제2부화소 전극(170b)은 제1부화소 전극(170a)과 상이한 크기로 형성될 수 있으며, 본 발명의 권리범위는 제1부화소 전극(170a) 및 제2부화소 전극(170b)의 크기에 의해 제한되지 않는다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 화소에 대한 평면도이다.
도6을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치는 도 2의 표시 장치와 비교하여 제3박막 트랜지스터(160)를 제외하고는 동일하므로 중복되는 구성에 대한 자세한 설명은 명세서의 간결함을 위하여 생략하기로 한다.
제3박막 트랜지스터(160)는 공통 게이트 전극, 제1드레인 전극(142) 및 제1드레인 전극(142)에 인접하게 배치되고 스토리지 라인(130)에 연결된 제3드레인 전극(162)을 포함한다.
제1드레인 전극(142)은 제1박막 트랜지스터(140)의 경우 공통 소스 전극(122)에서 데이터 전압을 전달받아 제1부화소 전극(170a)으로 데이터 전압을 전달하는 역할을 하지만, 제3박막 트랜지스터(160)의 경우 제3드레인 전극(162)으로 데이터 전압을 전달하는 역할을 한다.
게이트 라인(110)에 게이트 신호가 인가되면, 데이터 라인(120)에 전달된 데이터 전압이 공통 소스 전극(122)으로부터 제1드레인 전극(142)과 제2드레인 전극(152)으로 각각 전달된다.
제1드레인 전극(142)에 전달된 데이터 전압은 제1접촉 구멍(182)을 통해 제1부화소 전극(170a)으로 전달되며, 제2드레인 전극(152)에 전달된 데이터 전압은 제2접촉 구멍(184)를 통해 제2부화소 전극(170b)으로 전달된다.
제1드레인 전극(142)에 전달된 데이터 전압은 일부가 제3드레인 전극(162)으로 전달되어 나머지 일부만이 제1부화소 전극(170a)으로 전달되지만, 제2드레인 전극(152)에 전달된 데이터 전압은 전부 제2부화소 전극(170b)으로 전달된다. 따라서 제1부화소 전극(170a)은 제2부화소 전극(170b) 보다 낮은 데이터 전압이 인가된다.
이 때, 제3드레인 전극(162)은 스토리지 라인(130)과 연결되어 있으므로 스토리지 라인(130)에 인가되는 전압(Vcst)을 조절하여 제1드레인 전극(142)으로부터 제3드레인 전극(162)으로 전달되는 전압을 조절할 수 있다.
이상에서 설명된 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명의 보호범위는 본 발명 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등예를 포함할 수 있다.
100: 제1기판
110: 게이트 라인
120: 데이터 라인
130: 스토리지 라인
140: 제1박막 트랜지스터
150: 제2박막 트랜지스터
160: 제3박막 트랜지스터
170: 화소 전극
200: 제2기판
210: 평탄화층
220: 공통 전극
300: 액정층

Claims (21)

  1. 제1기판;
    상기 제1기판 상에 배치되고 서로 분리되어 있는 제1부화소 전극 및 제2부화소 전극을 포함하는 화소 전극;
    상기 제1부화소 전극에 연결되며, 제1 드레인 전극을 포함하는 제1박막 트랜지스터;
    상기 제2부화소 전극에 연결되며, 제 2 드레인 전극을 포함하는 제2박막 트랜지스터;
    상기 제 1 및 제2박막 트랜지스터 중 어느 하나에 연결되며, 제 3 드레인 전극을 포함하는 제3박막 트랜지스터;
    상기 제1 내지 제3박막 트랜지스터에 연결된 게이트 라인;
    상기 게이트 라인과 교차 배열되고 상기 제1 및 제2박막 트랜지스터에 각각 연결된 데이터 라인; 및
    적어도 일부가 상기 데이터 라인과 평행하게 이격 배치되고 상기 제3박막 트랜지스터에 연결된 스토리지 라인을 포함하고,
    상기 제1 내지 제3박막 트랜지스터는 상기 게이트 라인으로부터 연장된 공통 게이트 전극을 더 포함하며,
    상기 제1, 제2 및 제3 드레인 전극은 서로 평행하며,
    상기 제1, 제2 및 제3 드레인 전극은 상기 게이트 라인에 평행한 방향으로 상기 공통 게이트 전극의 폭 전체를 중첩하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 및 제2박막 트랜지스터는 상기 데이터 라인으로부터 연장된 공통 소스 전극을 포함하는 표시 장치.
  3. 제2항에 있어서,
    상기 제1부화소 전극은 상기 제1드레인 전극에 연결되며,
    상기 제2부화소 전극은 상기 제2드레인 전극에 연결되며,
    상기 제3박막 트랜지스터는 상기 제1 및 제2드레인 전극 중 어느 하나에 인접하게 배치되며,
    상기 스토리지 라인은 상기 제3드레인 전극에 연결된 표시 장치.
  4. 제3항에 있어서,
    상기 공통 소스 전극은 상기 제1 및 제2드레인 전극 사이에 배치된 표시 장치.
  5. 제3항에 있어서,
    상기 공통 소스 전극은 상기 공통 게이트 전극과 중첩된 표시 장치.
  6. 제3항에 있어서,
    상기 공통 소스 전극 및 상기 제1 내지 제3드레인 전극은 서로 평행하게 배치된 표시 장치.
  7. 제2항에 있어서,
    상기 제1 또는 제2드레인 전극에 인가된 전압 중 일부는 상기 제3드레인 전극으로 전달되는 표시 장치.
  8. 제7항에 있어서,
    상기 스토리지 라인에 인가되는 전압을 조절하여 상기 제1 또는 제2드레인 전극으로부터 상기 제3드레인 전극으로 전달되는 전압을 조절하는 표시 장치.
  9. 제1항에 있어서,
    상기 스토리지 라인은 상기 데이터 라인과 평행하게 이격되는 제1라인과 제2라인, 및 상기 제1라인과 상기 제2 라인을 연결하는 연결 라인을 포함하는 표시 장치.
  10. 제9항에 있어서,
    상기 제1라인은 상기 제1부화소 전극을 가로질러 배치되고,
    상기 제2라인은 상기 제2부화소 전극을 가로질러 배치되는 표시 장치.
  11. 제9항에 있어서,
    상기 연결 라인은 상기 제1부화소 전극과 상기 제2부화소 전극 사이에 배치되는 표시 장치.
  12. 제11항에 있어서,
    상기 연결 라인은 상기 제1부화소 전극 또는 상기 제2부화소 전극과 중첩되는 표시 장치.
  13. 제1항에 있어서,
    상기 제1 및 상기 제2부화소 전극은 가로 줄기 전극, 세로 줄기 전극 및 상기 가로 줄기 전극과 상기 세로 줄기 전극으로부터 연장된 복수의 가지 전극을 포함하는 표시 장치.
  14. 제13항에 있어서,
    상기 가지 전극은 상기 가로 줄기 전극과 상기 세로 줄기 전극으로부터 좌상 방향으로 연장된 제1가지 전극, 상기 가로 줄기 전극과 상기 세로 줄기 전극으로부터 우상 방향으로 연장된 제2가지 전극, 상기 가로 줄기 전극과 상기 세로 줄기 전극으로부터 좌하 방향으로 연장된 제3가지 전극 및 상기 가로 줄기 전극과 상기 세로 줄기 전극으로부터 우하 방향으로 연장된 제4가지 전극을 포함하는 표시 장치.
  15. 제1항에 있어서,
    상기 제1기판과 대향되게 배치된 제2기판;
    상기 제2기판 상에 배치된 공통 전극; 및
    상기 제1 및 제2기판 사이에 개재되는 액정층을 더 포함하는 표시 장치.
  16. 제15항에 있어서,
    상기 제1 또는 제2기판 상에 배치된 배향막을 더 포함하고,
    상기 배향막 또는 상기 액정층은 광중합 물질을 포함하는 표시 장치.
  17. 제2항에 있어서,
    상기 제1 드레인 전극, 상기 제2 드레인 전극, 상기 제3 드레인 전극 및 상기 공통 소스 전극은 상기 게이트 라인으로부터의 상기 공통 게이트 전극의 연장 방향을 따라 상기 공통 게이트 전극 상에 배치된 표시 장치.
  18. 제7항에 있어서,
    상기 제1 내지 제3 드레인 전극들 및 공통 소스 전극은 상기 공통 게이트 전극의 연장 방향을 따라 상기 제3 드레인 전극, 상기 제2 드레인 전극, 상기 공통 소스 전극 및 상기 제1 드레인 전극 순서로 배열된 표시 장치.
  19. 제7항에 있어서,
    상기 제1 내지 제3 드레인 전극들 및 공통 소스 전극은 상기 공통 게이트 전극의 연장 방향을 따라 상기 제2 드레인 전극, 상기 공통 소스 전극, 상기 제1 드레인 전극 및 상기 제3 드레인 전극 순서로 배열된 표시 장치.
  20. 제2항에 있어서,
    상기 제1 내지 제3 드레인 전극 및 상기 공통 소스 전극은 상기 공통 게이트 전극을 수직으로 교차하는 표시 장치.
  21. 제2항에 있어서,
    상기 공통 게이트 전극은 제1 내지 제3 드레인 전극 및 상기 공통 소스 전극에 의해 정의된 복수의 영역들을 포함하는 표시 장치.
KR1020140145340A 2014-10-24 2014-10-24 표시 장치 KR102233124B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140145340A KR102233124B1 (ko) 2014-10-24 2014-10-24 표시 장치
US14/812,392 US10068539B2 (en) 2014-10-24 2015-07-29 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140145340A KR102233124B1 (ko) 2014-10-24 2014-10-24 표시 장치

Publications (2)

Publication Number Publication Date
KR20160049155A KR20160049155A (ko) 2016-05-09
KR102233124B1 true KR102233124B1 (ko) 2021-03-30

Family

ID=55792453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140145340A KR102233124B1 (ko) 2014-10-24 2014-10-24 표시 장치

Country Status (2)

Country Link
US (1) US10068539B2 (ko)
KR (1) KR102233124B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102367963B1 (ko) * 2017-07-13 2022-02-25 삼성디스플레이 주식회사 액정 표시 장치
KR102547345B1 (ko) * 2018-06-27 2023-06-23 삼성디스플레이 주식회사 표시 장치
CN113376912B (zh) * 2021-08-12 2021-12-17 惠科股份有限公司 阵列基板及显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
KR101350875B1 (ko) * 2007-05-03 2014-01-16 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101427582B1 (ko) * 2007-12-12 2014-08-08 삼성디스플레이 주식회사 표시판 및 이를 포함하는 액정 표시 장치
KR101538320B1 (ko) * 2008-04-23 2015-07-23 삼성디스플레이 주식회사 표시 장치
JP2011180548A (ja) 2010-03-04 2011-09-15 Sony Corp 表示装置および電子機器
KR101793176B1 (ko) 2010-08-05 2017-11-03 삼성디스플레이 주식회사 표시 장치
KR20120126223A (ko) 2011-05-11 2012-11-21 삼성디스플레이 주식회사 표시 기판
KR101931775B1 (ko) * 2011-10-14 2019-03-14 삼성디스플레이 주식회사 표시 장치
US8952878B2 (en) * 2011-10-14 2015-02-10 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20160049155A (ko) 2016-05-09
US20160118005A1 (en) 2016-04-28
US10068539B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
US8570264B2 (en) Liquid crystal display apparatus with wide viewing angle
JP5376774B2 (ja) 液晶表示装置
KR102116898B1 (ko) 표시 장치
US9551905B2 (en) Display device
KR102241765B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
US20160104722A1 (en) Display device
KR102233518B1 (ko) 표시 장치
KR102233124B1 (ko) 표시 장치
US10522573B2 (en) Display device
US10281784B1 (en) Liquid crystal display device
JP7037268B2 (ja) 表示装置
US9671653B2 (en) Display device
KR102367320B1 (ko) 표시 장치 및 이의 제조 방법
KR102250379B1 (ko) 표시 장치
KR20160028579A (ko) 표시 장치
KR20160086525A (ko) 액정 표시 장치
KR102098161B1 (ko) 액정표시장치용 어레이 기판
US9804451B2 (en) Liquid crystal display
KR20160067301A (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR102099963B1 (ko) 표시 장치
US10317744B2 (en) Display device
KR20160046003A (ko) 표시 기판 및 이를 포함하는 표시 패널
KR20170000029A (ko) 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant