KR20160067301A - 박막 트랜지스터 표시판 및 액정 표시 장치 - Google Patents

박막 트랜지스터 표시판 및 액정 표시 장치 Download PDF

Info

Publication number
KR20160067301A
KR20160067301A KR1020140172360A KR20140172360A KR20160067301A KR 20160067301 A KR20160067301 A KR 20160067301A KR 1020140172360 A KR1020140172360 A KR 1020140172360A KR 20140172360 A KR20140172360 A KR 20140172360A KR 20160067301 A KR20160067301 A KR 20160067301A
Authority
KR
South Korea
Prior art keywords
pixel electrode
sub
electrode
vertical
horizontal
Prior art date
Application number
KR1020140172360A
Other languages
English (en)
Other versions
KR102245195B1 (ko
Inventor
안규수
이희환
김경호
박기범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140172360A priority Critical patent/KR102245195B1/ko
Priority to US14/663,277 priority patent/US9874789B2/en
Publication of KR20160067301A publication Critical patent/KR20160067301A/ko
Application granted granted Critical
Publication of KR102245195B1 publication Critical patent/KR102245195B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133753—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle
    • G02F1/133757—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers with different alignment orientations or pretilt angles on a same surface, e.g. for grey scale or improved viewing angle with different alignment orientations
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명에 따른 박막 트랜지스터 제1 기판; 상기 제1 기판 위에 형성된 게이트선; 상기 게이트선 위에 형성되어 있는 게이트 절연막; 상기 게이트 절연막 위에 형성되어 있는 반도체 층; 상기 반도체 층 위에 형성되어 있는 데이터선, 드레인 전극; 상기 데이터선과 상기 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 노출시키는 접촉 구멍을 가지는 보호막, 및 상기 접촉 구멍을 통해 상기 드레인 전극과 전기적으로 연결되어 있으며, 열 방향으로 인접하여 위치하는 제1 화소 전극과 제2 화소 전극을 포함하고, 상기 제1 화소 전극은 세로 줄기부, 가로 줄기부 및 복수의 미세 가지부를 포함하는 제1 부화소 전극과 제2 부화소 전극을 포함하고, 상기 제2 화소 전극은 세로 줄기부, 가로 줄기부 및 복수의 미세 가지부를 포함하는 제3 부화소 전극과 제4 부화소 전극을 포함하고, 열 방향으로 인접하여 위치하고 있는 상기 제2 부화소 전극의 미세 가지부와 상기 제3 부화소 전극의 미세 가지부가 이루는 각이 45도 이상 135도 이하이다.

Description

박막 트랜지스터 표시판 및 액정 표시 장치{THIN FILM TRANSISTOR SUBSTRATE AND LIQUID CRYSTAL DISPLAY}
본 발명은 박막 트랜지스터 표시판, 및 이를 이용한 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시부과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 텔레비전 수신기의 표시 장치로 사용되면서, 화면의 크기가 커지고 있다. 이처럼 액정 표시 장치의 크기가 커짐에 따라, 시청자가 화면의 중앙부를 보는 경우와 화면의 좌우 양단을 보는 경우에 따라 시각차가 커지는 문제가 발생 된다.
이러한 시각차를 보상하기 위하여, 표시 장치를 오목형 또는 볼록형으로 굴곡시켜 곡면형으로 형성할 수 있다. 표시 장치는 시청자 기준으로, 가로 길이보다 세로 길이가 길고, 세로 방향으로 굴곡된 포트레이트(portrait) 타입일 수 있고, 가로 길이보다 세로 길이가 짧고, 가로 방향으로 굴곡된 랜드스케이프(landscape) 타입일 수도 있다.
그러나, 액정 표시 장치를 굴곡시켜 곡면형으로 형성하는 경우, 두 개의 기판 중 특히 곡면 안쪽에 위치하는 기판에 전단 응력이 가해진다. 따라서 상 하판 기판의 미스얼라인(mis-align)에 의한 텍스쳐가 발생하고, 특히, 단위 화소 전극이 열 방향으로 인접하는 인접부에서 텍스쳐가 발생하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 화소 전극이 가로로 위치하도록 하여, 커브형 패널 구현시 발생하던 텍스쳐를 개선한 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 제1 기판; 상기 제1 기판 위에 형성되면서, 열 방향으로 인접하여 위치하는 제1 화소 전극과 제2 화소 전극을 포함하고, 상기 제1 화소 전극은 세로 줄기부, 가로 줄기부 및 복수의 미세 가지부를 포함하는 제1 부화소 전극과 제2 부화소 전극을 포함하고, 상기 제2 화소 전극은 세로 줄기부, 가로 줄기부 및 복수의 미세 가지부를 포함하는 제3 부화소 전극과 제4 부화소 전극을 포함하고, 열 방향으로 인접하여 위치하고 있는 상기 제2 부화소 전극의 미세 가지부와 상기 제3 부화소 전극의 미세 가지부가 이루는 각이 45도 이상 135도 이하이다.
상기 제1 기판 위에 형성된 게이트선; 상기 게이트선 위에 형성되어 있는 게이트 절연막; 상기 게이트 절연막 위에 형성되어 있는 반도체 층; 상기 반도체 층 위에 형성되어 있는 데이터선, 드레인 전극; 및 상기 데이터선과 상기 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 노출시키는 접촉 구멍을 가지는 보호막을 포함하고, 상기 제1 화소 전극은 상기 게이트선을 기준으로 상부에는 제1 부화소 전극이 위치하고, 상기 게이트선을 기준으로 하부에는 제2 부화소 전극이 위치하고, 상기 제2 화소 전극은 상기 게이트선을 기준으로 상부에는 제3 부화소 전극이 위치하고, 상기 게이트선을 기준으로 하부에는 제4 부화소 전극이 위치할 수 있다.
상기 제1 부화소 전극, 제2 부화소 전극, 제3 부화소 전극 및 제4 부화소 전극은 각각 가로 방향으로 진행하는 제1 가로 줄기부 및 제2 가로 줄기부, 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함할 수 있다.
상기 제1 부화소 전극, 제2 부화소 전극, 제3 부화소 전극 및 제4 부화소 전극 각각의 상기 제1 가로 줄기부의 일끝에 제1 가로 줄기부와 직교하는 제1 세로 줄기부가 형성되어 있고, 상기 제2 가로 줄기부의 일끝에 제2 가로 줄기부와 직교하는 제2 세로 줄기부가 형성되어 있으며, 상기 제1 세로 줄기부와 상기 제2 세로 줄기부의 형성위치가 서로 반대일 수 있다.
상기 제2 부화소 전극의 제2 세로 줄기부와 상기 제3 부화소 전극의 제1 세로 줄기부는 동일한 방향에 위치할 수 있다.
상기 제3 부화소 전극의 제2 세로 줄기부와 상기 제4 부화소 전극의 제1 세로 줄기부가 동일한 방향에 위치할 수 있다.
상기 제3 부화소 전극의 제2 세로 줄기부와 상기 제4 부화소 전극의 제1 세로 줄기부가 서로 반대 방향에 위치할 수 있다.
상기 제1 가로 줄기부에서 뻗은 미세 가지부의 일부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 일부는 서로 연결될 수 있다.
상기 복수의 미세 가지부는 상기 제1 세로 줄기부 및 제2 세로 줄기부에서 멀어지는 방향으로 뻗을 수 있다.
상기 복수의 미세 가지부의 끝단 일부가 연결될 수 있다.
상기 복수의 미세 가지부의 끝단 전부가 연결될 수 있다.
상기 제1 화소 전극과 제2 화소 전극 사이의 간격은 2 내지 10㎚일 수 있다.
상기 제2 부화소 전극의 미세 가지부와 상기 제3 부화소 전극의 미세 가지부가 어긋난 형태일 수 있다.
본 발명의 실시예에 따른 액정 표시 장치는 제1 기판;
상기 제1 기판 위에 형성되면서, 열 방향으로 인접하여 위치하는 제1 화소 전극과 제2 화소 전극을 포함하고;
상기 제1 기판과 대응하는 제2 기판; 상기 제2 기판 위의 공통 전극; 및 상기 제1 기판 및 상기 제2 기판 사이에 형성된 액정층을 포함하고, 상기 제1 화소 전극은 세로 줄기부, 가로 줄기부 및 복수의 미세 가지부를 포함하는 제1 부화소 전극과 제2 부화소 전극을 포함하고, 상기 제2 화소 전극은 세로 줄기부, 가로 줄기부 및 복수의 미세 가지부를 포함하는 제3 부화소 전극과 제4 부화소 전극을 포함하고, 열 방향으로 인접하여 위치하고 있는 상기 제2 부화소 전극의 미세 가지부와 상기 제3 부화소 전극의 미세 가지부가 이루는 각이 45도 이상 135도 이하이다.
상기 제1 부화소 전극, 제2 부화소 전극, 제3 부화소 전극 및 제4 부화소 전극은 각각 가로 방향으로 진행하는 제1 가로 줄기부 및 제2 가로 줄기부, 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함할 수 있다.
상기 제1 부화소 전극, 제2 부화소 전극, 제3 부화소 전극 및 제4 부화소 전극 각각의 상기 제1 가로 줄기부의 일끝에 제1 가로 줄기부와 직교하는 제1 세로 줄기부가 형성되어 있고, 상기 제2 가로 줄기부의 일끝에 제2 가로 줄기부와 직교하는 제2 세로 줄기부가 형성되어 있으며, 상기 제1 세로 줄기부와 상기 제2 세로 줄기부의 형성위치가 서로 반대일 수 있다.
상기 제2 부화소 전극의 제2 세로 줄기부와 상기 제3 부화소 전극의 제1 세로 줄기부가 동일한 방향에 위치할 수 있다.
상기 제3 부화소 전극의 제2 세로 줄기부와 상기 제4 부화소 전극의 제1 세로 줄기부가 동일한 방향에 위치할 수 있다.
상기 제3 부화소 전극의 제2 세로 줄기부와 상기 제4 부화소 전극의 제1 세로 줄기부가 서로 반대 방향에 위치할 수 있다.
상기 복수의 미세 가지부는 상기 제1 세로 줄기부 및 제2 세로 줄기부에서 멀어지는 방향으로 뻗을 수 있다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
이상과 같은 본 발명에 따르면 다음과 같은 효과가 있다.
본 발명은 열 방향으로 서로 인접한 제1 화소 전극의 미세 가지부와 제2 화소 전극의 미세 가지부가 이루는 각을 45도 이상 135도 이하로 형성함으로써 제1 화소 전극과 제2 화소 전극의 인접부에서 투과율, 측면 시인성 및 텍스쳐 불량을 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 복수의 화소를 포함하는 박막 트랜지스터 표시판의 개략도이다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 3은 도 2의 박막 트랜지스터 표시판을 Ⅲ-Ⅲ선을 따라 잘라 도시한 단면도이다.
도 4 는 도 1의 A 영역의 화소 전극을 나타내는 도면이다.
도 5a 내지 도 5h는 도 1의 A 영역의 화소 전극을 나타내는 도면이다.
도 6 및 도 7은 B 영역의 화소 전극을 나타내는 도면이다.
도 8은 본 발명의 비교예에 따른 액정 표시 장치의 화소 전극을 나타내는 도면이다.
도 9는 본 발명의 비교예 및 실시예에 따른 화소 전극의 인접부에서 액정 분자의 방위각(Local phi angle)을 나타내는 시뮬레이션 도면이다.
도 10은 본 발명의 비교예 및 실시예에 따른 화소 전극의 인접부에서 투과율, 시인성 및 텍스쳐를 비교하는 도면이다.
도 11은 본 발명의 일 실시예에 따른 액정 표시 장치의 단면도이다.
도 12 내지 도 16은 본 발명의 실시예에 따른 액정 표시 장치의 화소에 대한 등가 회로도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1 내지 도 3을 참고하여 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판에 대하여 설명한다. 도 1은 본 발명의 일 실시예에 따른 복수의 화소를 포함하는 박막 트랜지스터 표시판의 개략도이다.
먼저 도 1을 참조하면, 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 복수의 화소(PX)를 포함한다.
복수의 화소(PX)는 크게 박막 트랜지스터 형성 영역(TA)과 표시 영역(DA)을 포함한다. 표시 영역(DA)에는 화소 전극이 형성되며, 표시 영역(DA)에 위치하는 액정 분자를 통하여 화상을 표시한다. 복수의 화소(PX)는 각각 빨강(Red), 녹색(Green), 또는 파랑(Blue) 중 어느 하나를 표시할 수 있다.
박막 트랜지스터 형성 영역(TA)은 표시 영역(DA)의 화소 전극에 인가할 전압을 전달하는 박막 트랜지스터 소자 및 배선이 형성되어 있다.
제1 화소 영역(PX1)과 제2 화소 영역(PX2)은 열 방향으로 인접하여 위치하고 있으며, 각각 제1 화소 전극과 제2 화소 전극을 포함한다.
제1 화소 전극은 박막 트랜지스터 형성 영역(TA)을 기준으로 박막 트랜지스터 형성 영역(TA) 위에는 제1 부화소 전극(191a)이 배치되어 있고, 박막 트랜지스터 형성 영역(TA) 아래에는 제2 부화소 전극(191b)이 배치되어 있다.
또한, 제2 화소 전극은 박막 트랜지스터 형성 영역(TA)을 기준으로 박막 트랜지스터 형성 영역(TA) 위에는 제3 부화소 전극(191c)이 배치되어 있고, 박막 트랜지스터 형성 영역(TA) 아래에는 제4 부화소 전극(191d)이 배치되어 있다,
그럼, 도 2 및 도 3을 참고하여 본 발명의 일 실시예에 따른 한 화소의 상세 구조를 설명한다.
도 2는 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 3은 도 2의 박막 트랜지스터 표시판을 Ⅲ-Ⅲ선을 따라 잘라 도시한 단면도이다.
투명한 유리 또는 플라스틱 등으로 만들어진 제1 기판(110) 위에 게이트선(121)과 유지 전극선(131, 132)을 포함하는 게이트 도전체가 형성되어 있다.
게이트선(121)은 게이트 전극 및 다른 층 또는 외부 구동 회로와의 접촉을 위한 넓은 끝 부분(도시하지 않음)을 포함한다. 게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
게이트선(121)은 하나의 화소 영역을 가로로 가로지른다. 게이트선(121) 상부의 영역은 고계조를 표시하는 제1 부화소 영역이, 게이트선(121) 하부의 영역은 저계조를 표시하는 제2 부화소 영역이 된다.
유지 전극선(131, 132)은 게이트선(121)과 동일 물질로 이루어지며, 게이트선(121)과 동시 공정으로 형성될 수 있다.
게이트선(121) 상부의 유지 전극선(131)은 제1 부화소 영역을 사각형으로 둘러싸는 형태를 가질 수 있다. 사각형으로 이루어진 유지 전극선(131)에서 가장 상부에 위치한 변은 하나의 화소 영역을 벗어나 가로로 연장되어 다른 층 또는 외부 구동 회로와 연결될 수 있다.
게이트선(121) 하부의 유지 전극선(132)은 제2 부화소 영역에 디지털 숫자 5와 유사한 모양으로 형성될 수 있다. 즉, 유지 전극선(132)은 복수의 가로부 및 이를 가장자리에서 연결하는 복수의 세로부를 포함하여, 세로부는 가로부의 한쪽 끝만 연결한다. 즉, 제1 가로부와 제2 가로부가 세로부에 의해 왼쪽에서 연결되었으면, 제2 가로부와 제3 가로부는 세로부에 의해 오른쪽에서 연결된다. 유지 전극선(132)의 가장 하단에 위치하는 제3 가로부는 하나의 화소 영역을 벗어나 가로로 연장되어 다른 층 또는 외부 구동 회로와 연결될 수 있다. 유지 전극선(132)의 제3 가로부는, 아래에 위치하는 또 다른 화소 영역의 유지 전극선(131)의 상단 가로부와 동일하다. 즉, 하나의 화소 영역에서 가로로 연장되어 다른 층 또는 외부 구동 회로와 연결된 가로부는 하나이다.
그러나 이러한 유지 전극선(131, 132)의 모양은 다양하게 변경 및 적용 가능하다.
게이트 도전체 위에는 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 제1 반도체(154a), 제2 반도체(154b) 및 제3 반도체(154c)가 형성되어 있다.
반도체(154a, 154b, 154c) 위에는 복수의 저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c)가 형성되어 있다.
저항성 접촉 부재(163a, 165a, 163b, 165b, 163c, 165c) 및 게이트 절연막(140) 위에는 데이터선(171) 및 분압 기준 전압선(172)을 포함하는 데이터 도전체가 형성되어 있다. 데이터 도전체 및 그 아래에 위치되어 있는 반도체 및 저항성 접촉 부재는 하나의 마스크를 이용하여 동시에 형성될 수 있다.
데이터선(171)은 하나의 화소 영역을 따라 세로 방향으로 진행하며, 제1 소스 전극(173a) 및 제2 소스 전극(173b)를 포함한다.
또한 데이터 도전체는 분압 기준 전압선(172)을 포함하여, 분압 기준 전압선(172)은 제3 드레인 전극(175c)을 포함한다.
분압 기준 전압선(172)은 다수의 가로부 및 이를 연결하는 세로부를 포함하며, 디지털 숫자 5와 유사한 모양으로 형성된다. 즉, 분압 기준 전압선(172)은 복수의 가로부 및 이를 연결하는 복수의 세로부를 포함하여, 세로부는 나란한 가로부의 한쪽 끝만 연결한다. 즉, 제1 가로부와 제2 가로부가 세로부에 의해 왼쪽에서 연결된 경우, 제2 가로부와 제3 가로부는 세로부에 의해 오른쪽에서 연결된다.
분압 기준 전압선(172)은 제1 부화소 영역 및 제2 부화소 영역 각각에서 디지털 숫자 5와 유사한 형상을 나타낸다. 제2 부화소 영역의 길이가 제1 부화소 영역의 길이보다 긴 경우, 제2 부화소 영역의 분압 기준 전압선(172)의 길이 또한 길어진다.
그러나, 분압 기준 전압선(172)은 추후 형성되는 화소 전극의 방향에 따라, 상술한 모양이 좌우로 반전된 모양으로 형성될 수도 있다. 즉, 분압 기준 전압선(172)은 제1 부화소 영역 및 제2 부화소 영역에서 좌우로 반전된 디지컬 숫자 5와 같은 형상을 가질 수 있다.
제1 부화소 영역에 위치한 분압 기준 전압선(172)에서, 가장 아래쪽에 위치한 가로부의 일부는 아래 방향으로 갈라져, 제3 드레인 전극(175c)이 된다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 섬형 반도체(154a)와 함께 하나의 제1 박막 트랜지스터(thin film transistor, TFT)(Qa)를 이루며, 박막 트랜지스터의 채널(channel)은 제1 소스 전극(173a)과 제1 드레인 전극(175a) 사이의 반도체(154a)에 형성된다. 유사하게, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)는 제2 섬형 반도체(154b)와 함께 하나의 제2 박막 트랜지스터(Qb)를 이루며, 채널은 제2 소스 전극(173b)과 제2 드레인 전극(175b) 사이의 반도체(154b)에 형성되고, 제3 게이트 전극(124c), 제3 소스 전극(173c) 및 제3 드레인 전극(175c)는 제3 섬형 반도체(154c)와 함께 하나의 제3 박막 트랜지스터(Qc)를 이루며, 채널은 제3 소스 전극(173c)과 제3 드레인 전극(175c) 사이의 반도체(154c)에 형성된다.
제2 드레인 전극(175b)은 제3 소스 전극(173c)과 연결되어 있으며, 넓게 확장된 확장부를 포함한다.
데이터 도전체 및 노출된 반도체(154a, 154b, 154c) 부분 위에는 제1 보호막(180p)이 형성되어 있다. 제1 보호막(180p)은 질화규소 또는 산화규소 등의 무기 절연막을 포함할 수 있다. 제1 보호막(180p)은 제2 보호막(180q)이 색필터인경우, 색필터(230)의 안료가 노출된 반도체(154a, 154b, 154c) 부분으로 유입되는 것을 방지할 수 있다.
제1 보호막(180n) 위에는 제2 보호막(180q)이 배치되어 있다. 제2 보호막(180q)은 생략 가능하다. 제2 보호막(180q)은 색필터일 수 있다. 제2 보호막(180q)이 색필터인 경우, 제2 보호막(180q)은 기본색(primary color) 중 하나를 고유하게 표시할 수 있으며, 기본색의 예로는 적색, 녹색, 청색 등 삼원색 또는 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 도시하지는 않았지만, 색필터는 기본색 외에 기본색의 혼합색 또는 백색(white)을 표시하는 색필터를 더 포함할 수 있다.
제1 보호막(180p) 및 제2 보호막(180q)에는 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)을 드러내는 제1 접촉 구멍(contact hole)(185a) 및 제2 접촉 구멍(185b)이 형성되어 있다.
제2 보호막(180q) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있다. 각 화소 전극(191)은 게이트선(121)을 사이에 두고 서로 분리되어, 게이트선(121)을 중심으로 열 방향으로 이웃하는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함한다. 화소 전극(191)은 ITO 및 IZO 등의 투명 물질로 이루어 질 수 있다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수도 있다.
제2 보호막(180q) 위에는 화소 전극(191)과 동일한 물질로 이루어진 차폐 전극(273)이 화소 전극과 동일 층에 형성될 수 있다. 화소 전극(191) 및 차폐 전극(273)은 동일 공정으로 동시에 형성될 수 있다.
차폐 전극(273)은 하나의 화소 영역의 가장자리 데이터선과 중첩하는 세로부 및 이웃하는 세로부를 연결하는 하나 이상의 가로부(275)로 이루어져 있다. 차폐 전극의 가로부(275)는 중간에 확장부를 가질 수 있다.
차폐 전극(273)에는 공통 전극(미도시)와 동일한 전압이 인가된다. 따라서, 차폐 전극(273)과 공통 전극 사이에는 전계가 생기지 않고, 그 사이에 위치하는 액정층은 배향되지 않는다. 따라서 차폐 전극과 공통 전극의 사이의 액정은 black 상태가 된다. 상기와 같이 액정이 black을 띄는 경우, 액정 스스로 블랙 매트릭스의 기능을 할 수 있다. 따라서 본 발명의 일 실시예에 박막 트랜지스터 표시판을 포함하는 액정 표시 장치는, 통상적으로 상부 표시판에 위치하는 블랙 매트릭스를 제거할 수도 있다. 즉, 차폐 전극과 공통 전극 사이의 액정이 블랙 매트릭스의 기능을 수행한다.
화소 전극(191)은 게이트선(121)을 사이에 두고 서로 분리되어, 게이트선(121)을 중심으로 열 방향으로 이웃하는 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함한다.
제1 부화소 전극(191a)은 가로 방향으로 진행하는 가로 줄기부 및 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함한다. 이때, 제1 부화소 전극(191a)에는 두 개의 가로 줄기부(193a, 193b)와 두 개의 세로 줄기부(192a, 192b)가 존재하며, 각 가로 줄기부의 미세 가지부(194)는 그 진행 방향이 서로 상이하다.
제1 가로 줄기부(193a)의 일끝에 제1 가로 줄기부(193a)와 직교하는 제1 세로 줄기부(192a)가 배치되어 있고, 제1 가로 줄기부(193a)로부터 뻗어나온 미세 가지부(194)는 제1 세로 줄기부(192a)와 멀어지는 방향으로 비스듬하게 뻗어있다.
또한, 제2 가로 줄기부(193b)의 일끝에 제2 가로 줄기부(193b)와 직교하는 제2 세로 줄기부(192b)가 배치되어 있고, 제2 가로 줄기부(193b)로부터 뻗어나온 미세 가지부(194)는 제2 세로 줄기부(192b)와 멀어지는 방향으로 비스듬하게 뻗어있다.
이때, 제1 세로 줄기부(192a)와 상기 제2 세로 줄기부(192b)는 서로 반대에 위치하고 있다. 즉, 제1 세로 줄기부(192a)가 제1 가로 줄기부(193a)의 왼쪽 끝에 위치하면, 제2 세로 줄기부(192b)는 제2 가로 줄기부(193b)의 오른쪽 끝에 위치한다. 그러나 상기 방향은 예시적인 것으로, 제1 세로 줄기부(192a)가 제1 가로 줄기부(193a)의 오른쪽 끝에 위치할 수 있고, 제2 세로 줄기부(192b)가 제2 가로 줄기부(193b)의 왼쪽 끝에 위치할 수 있다.
이때, 제1 세로 줄기부(192a)로부터 멀어지는 방향으로 비스듬하게 뻗어있는 미세 가지부(194)와 제2 세로 줄기부(192b)로부터 멀어지는 방향으로 뻗어있는 미세 가지부(194)의 진행 방향은 서로 상이하다.
제2 부화소 전극(191b)의 형상도 제1 부화소 전극(191a)과 동일하다. 즉, 제2 부화소 전극(191b)은 가로 방향으로 진행하는 두 개의 가로 줄기부(193a, 193b), 두 개의 세로 줄기부(192a, 192b) 및 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부(194)를 포함한다.
이때, 제2 부화소 전극(191b)의 제1 세로 줄기부(192a)로부터 멀어지는 방향으로 비스듬하게 뻗어있는 미세 가지부(194)와 제2 부화소 전극(191b)의 제2 세로 줄기부(192b)로부터 멀어지는 방향으로 뻗어있는 미세 가지부(194)의 진행 방향은 서로 상이하다. 각 가로 줄기부, 각 세로 줄기부 및 미세 가지부에 대한 내용은 제1 부화소 전극(191a)에서 설명한 내용과 동일하다. 동일한 내용에 대한 구체적인 설명은 생략한다.
그러면 도 4 내지 도 6을 참고하여 본 발명의 다양한 실시예에 따른 액정 표시 장치의 화소 전극을 설명한다.
도 4 는 도 1의 A 영역의 화소 전극을 나타내는 도면이다.
도 4를 참조하면, 제1 화소 전극의 제2 부화소 전극(191b)과 제2 화소 전극의 제3 부화소 전극(191c)은 열 방향으로 인접하여 위치하고 있다.
제2 부화소 전극(191b)은 제2 가로 줄기부(193b), 제2 세로 줄기부(192b) 및 제2 가로 줄기부(193b)와 제2 세로 줄기부(192b)로부터 멀어지는 방향으로 비스듬하게 뻗어있는 미세 가지부(194)를 포함한다.
제3 부화소 전극(191c)은 제1 가로 줄기부(193a), 제1 세로 줄기부(192a) 및 제1 가로 줄기부(193a), 제1 세로 줄기부(192a)로부터 멀어지는 방향으로 비스듬하게 뻗어있는 미세 가지부(194)를 포함한다.
이때, 열 방향으로 인접하여 위치하고 있는 제2 부화소 전극(191b)의 미세 가지부(194)와 제3 부화소 전극(191c)의 미세 가지부(194)가 이루는 각(θ)은 45도 이상 135도 이하로 이루어진다.
보다 구체적으로, 제2 부화소 전극(191b)의 제2 세로 줄기부(192b)와 제3 부화소 전극(191c)의 제1 세로 줄기부(192a)는 동일한 방향에 위치하고 있으며, 제2 부화소 전극(191b)의 제2 세로 줄기부(192b)로부터 멀어지는 방향으로 뻗어 있는 미세 가지부(194)와 제3 부화소 전극(191c)의 제1 세로 줄기부(192a)로부터 멀어지는 방향으로 뻗어 있는 미세 가지부(194)가 이루는 각(θ)은 45도 이상 135도 이하로 형성된다.
즉, 제2 부화소 전극(191b)과 제3 부화소 전극(191c)이 인접하고 있는 인접부에서 제2 부화소 전극(191b)의 미세 가지부(194)를 따라 제2 세로 줄기부(192b)로 향하는 벡터의 수평 성분과 인접부에서 제3 부화소 전극(191c)의 미세 가지부(194)를 따라 제1 세로 줄기부(192a)로 향하는 벡터의 수평 성분은 동일한 방향이고, 각각의 벡터가 이루는 각도의 합(θ)은 45도 이상 135도 이하로 형성된다.
도 5a 내지 도 5h는 도 1의 A 영역의 화소 전극을 나타내는 도면으로서, 미세 가지부 끝단이 연결되어 있는 구조를 제외하고는 전술한 도 4에 따른 화소 전극과 동일하다. 따라서 동일한 구성에 대해서는 동일한 도면 부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략한다.
도 5a 내지 도 5h를 참조하면, 화소 전극의 미세 가지부(194)의 끝단은 일부 또는 전부가 연결되어 형성될 수 있다. 화소 전극의 미세 가지부(194)의 끝단이 연결된 부분은 도트로 표시하였다.
본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 화소 전극의 미세 가지부(194) 끝단 일부 또는 전부를 연결함으로써 미세 가지부(194) 끝단에 위치하는 액정의 상하 방향의 거동을 최소화할 수 있어 측면 시인성을 개선할 수 있다.
도 6 및 도 7은 B 영역의 화소 전극을 나타내는 도면이다.
도 6 및 도 7을 참조하면 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판은 열 방향으로 인접하여 위치하고 있는 제1 화소 영역(PX1)과 제2 화소 영역(PX2)을 포함한다.
제1 화소 영역(PX1)에는 제1 화소 전극을 포함하고, 제2 화소 영역(PX2)에는 제2 화소 전극을 포함한다.
제1 화소 전극은 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하고, 제2 화소 전극은 제3 부화소 전극(191c)과 제4 부화소 전극(191d)을 포함한다.
이때, 제1 화소 전극의 제2 부화소 전극(191b)과 제2 화소 전극의 제3 부화소 전극(191c)은 도 4를 참고하여 전술한 내용과 동일하므로 반복 설명은 생략하고, 차이점에 대해서 설명하기로 한다.
제2 부화소 전극(191b)의 미세 가지부(194)와 제3 부화소 전극(191c)의 미세 가지부(194)는 어긋난 형태로 형성될 수 있고, 제2 부화소 전극(191b)과 제3 부화소 전극(191c) 사이의 간격(h)은 2 내지 10㎚로 형성될 수 있다.
제2 화소 전극은 박막 트랜지스터 형성 영역(TA)을 기준으로, 박막 트랜지스터 형성 영역(TA) 위에는 제3 부화소 전극(191c)이 위치하고 있고, 박막 트랜지스터 형성 영역(TA) 아래에는 제4 부화소 전극(191d)이 위치하고 있다.
이때, 도 6에서와 같이, 제3 부화소 전극(191c)의 제2 세로 줄기부(192b)와 제4 부화소 전극(191d)의 제1 세로 줄기부(192a)가 서로 반대 방향에 위치할 수 있다.
보다 구체적으로, 제3 부화소 전극(191c)의 제2 세로 줄기부(192b)는 제3 부화소 전극(191c)의 제2 가로 줄기부(193b)의 왼쪽 끝에 위치할 수 있고, 제4 부화소 전극(191d)의 제1 세로 줄기부(192a)는 제4 부화소 전극(191d)의 제1 가로 줄기부(193a)의 오른쪽 끝에 위치할 수 있다. 즉, 제3 부화소 전극(191c)의 제2 가로 줄기부(193b)로부터 멀어지는 방향으로 비스듬하게 뻗어있는 미세 가지부(194)와 제4 부화소 전극(191d)의 제1 가로 줄기부(193a)로부터 멀어지는 방향으로 뻗어있는 미세 가지부(194)의 진행 방향은 서로 상이하다.
그러나 상기 방향은 예시적인 것으로, 제3 부화소 전극(191c)의 제2 세로 줄기부(192b)가 제3 부화소 전극(191c)의 제2 가로 줄기부(193b)의 오른쪽 끝에 위치할 수 있고, 제4 부화소 전극(191d)의 제1 세로 줄기부(192a)는 제4 부화소 전극(191d)의 제1 가로 줄기부(193a)의 왼쪽 끝에 위치할 수 있다.
이와 달리, 도 7에서와 같이, 제3 부화소 전극(191c)의 제2 세로 줄기부(192b)와 제4 부화소 전극(191d)의 제1 세로 줄기부(192a)가 동일한 방향에 위치할 수 있다.
보다 구체적으로, 제3 부화소 전극(191c)의 제2 세로 줄기부(192b)는 제3 부화소 전극(191c)의 제2 가로 줄기부(193b)의 왼쪽 끝에 위치할 수 있고, 제4 부화소 전극(191d)의 제1 세로 줄기부(192a)는 제4 부화소 전극(191d)의 제1 가로 줄기부(193a)의 왼쪽 끝에 위치할 수 있다. 즉, 제3 부화소 전극(191c)의 제2 가로 줄기부(193b)로부터 멀어지는 방향으로 비스듬하게 뻗어있는 미세 가지부(194)와 제4 부화소 전극(191d)의 제1 가로 줄기부(193a)로부터 멀어지는 방향으로 뻗어있는 미세 가지부(194)는 동일한 방향으로 진행한다.
그러나 상기 방향은 예시적인 것으로, 제3 부화소 전극(191c)의 제2 세로 줄기부(192b)가 제3 부화소 전극(191c)의 제2 가로 줄기부(193b)의 오른쪽 끝에 위치할 수 있고, 제4 부화소 전극(191d)의 제1 세로 줄기부(192a)는 제4 부화소 전극(191d)의 제1 가로 줄기부(193a)의 오른쪽 끝에 위치할 수 있다.
그러면 도 8을 참고하여 본 발명의 비교예에 따른 액정 표시 장치에 대하여 설명한다.
도 8은 본 발명의 비교예에 따른 액정 표시 장치의 화소 전극을 도시한 것으로, 도 4에 따른 본 발명의 실시예에 따른 화소 전극과 비교하여 설명한다. 도 4와 비교하여 동일한 구성에 대해서는 동일한 도면부호를 부여하였고, 동일한 구성에 대한 반복 설명은 생략하기로 한다.
도 8을 참조하면, 본 발명의 비교예에 따른 액정 표시 장치의 화소 전극은 제1 화소 전극과 제2 화소 전극을 포함하고, 제1 화소 전극의 제2 부화소 전극(191b)과 제2 화소 전극의 제3 부화소 전극(191c)은 열 방향으로 인접하여 위치하고 있다.
제2 부화소 전극(191b)은 제2 가로 줄기부(193b), 제2 세로 줄기부(192b) 및 제2 가로 줄기부(193b)와 제2 세로 줄기부(192b)로부터 멀어지는 방향으로 비스듬하게 뻗어있는 미세 가지부(194)를 포함한다.
제3 부화소 전극(191c)은 제1 가로 줄기부(193a), 제1 세로 줄기부(192a) 및 제1 가로 줄기부(193a), 제1 세로 줄기부(192a)로부터 멀어지는 방향으로 비스듬하게 뻗어있는 미세 가지부(194)를 포함한다.
이때, 열 방향으로 인접하여 위치하고 있는 제2 부화소 전극(191b)의 미세 가지부(194)와 제3 화소 전극(191c)의 미세 가지부(194)가 이루는 각(θ)은 180도로 이루어진다.
보다 구체적으로, 제2 부화소 전극(191b)의 제2 세로 줄기부(192b)와 제3 부화소 전극(191c)의 제1 세로 줄기부(192a)는 서로 반대 방향에 위치하고 있으며, 제2 부화소 전극(191b)의 제2 세로 줄기부(192b)로부터 멀어지는 방향으로 뻗어 있는 미세 가지부(194)와 제3 부화소 전극(191c)의 제1 세로 줄기부(192a)로부터 멀어지는 방향으로 뻗어 있는 미세 가지부(194)가 이루는 각(θ)은 180도로 형성된다.
즉, 제2 부화소 전극(191b)과 제3 부화소 전극(191c)이 인접하고 있는 인접부에서 제2 부화소 전극(191b)의 미세 가지부(194)를 따라 제2 세로 줄기부(192b)로 향하는 벡터의 수평 성분과 인접부에서 제3 부화소 전극(191c)의 미세 가지부(194)를 따라 제1 세로 줄기부(192a)로 향하는 벡터의 수평 성분은 서로 반대 방향이다.
이러한 본 발명의 비교예에 따른 화소 구조에서는 열 방향으로 인접하고 있는 제2 부화소 전극(191b)과 제3 부화소 전극(191c)에 의해 역방향의 전기장이 형성되고, 제2 부화소 전극(191b)과 제3 부화소 전극(191c)이 인접하고 있는 인접부에서의 액정 분자(300)는 상하 방향으로 배열되어 투과율과 좌우 방향의 시인성이 저하되고, 인접부에서의 텍스쳐가 발생하는 문제가 있다.
다시 도 4를 참조하면, 열 방향으로 인접하여 위치하고 있는 제2 부화소 전극(191b)의 미세 가지부(194)와 제3 부화소 전극(191c)의 미세 가지부(194)가 이루는 각(θ)이 45도 이상 135도 이하로 형성됨으로써, 제1 화소 전극과 제2 화소 전극의 인접부에서 세로 방향의 액정 분자(300) 배열을 최소화 할 수 있고, 이로 인하여 투과율, 좌우 방향의 시인성 및 텍스쳐 불량을 개선할 수 있다.
도 9는 본 발명의 비교예 및 실시예에 따른 화소 전극의 인접부에서 액정 분자의 방위각(Local phi angle)을 나타내는 시뮬레이션 도면이고, 도 10은 본 발명의 비교예 및 실시예에 따른 화소 전극의 인접부에서 투과율, 시인성 및 텍스쳐를 비교하는 도면이다.
먼저 도 9를 참조하면, 본 발명의 실험예 및 실시예에 따른 화소 전극의 인접부에서 액정 분자의 방위각(Local phi angle)을 알 수 있다. 여기서 액정 분자의 방위각(Local phi angle)이란 화소 전극의 인접부(수평 방향의 X축)로부터 액정 분자가 이루는 각도이다.
본 발명의 비교예보다 실시예가 2 부화소 전극(191b, Low pixel)과 제3 부화소 전극(191c, High pixel)의 인접부에서 액정 분자의 방위각(Local phi angle)이 더 작다는 것을 알 수 있다. 즉, 본 발명의 비교예보다 실시예가 열 방향으로 인접하여 위치하고 있는 화소 전극의 인접부에서 세로 방향의 액정 분자 배열을 최소화 할 수 있음을 알 수 있다.
도 10을 참조하면, 본 발명의 비교예보다 실시예가 제1 화소 전극의 제2 부화소 전극(191b)과 제2 화소 전극의 제3 부화소 전극(191c)의 인접부에서 투과율과 측면 시인성이 개선되며, 텍스쳐 불량이 낮아짐을 확인할 수 있다.
그러면, 이하 도 11을 참고하여 본 발명의 박막 트랜지스터 표시판을 포함하는 액정 표시 장치에 대하여 설명한다. 도 11은 본 발명의 일 실시예에 따른 액정 표시 장치의 단면도이다.
도 11을 참고하면, 본 발명의 실시예에 따른 액정 표시 장치의 하부 표시판(100)은 상술한 박막 트랜지스터 표시판에 대한 내용과 동일하다. 동일한 구성요소에 대한 구체적인 설명은 생략한다.
이제 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
제2 기판(210) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 하부 표시판(100)의 제2 보호막(180q)이 색필터인 경우, 상부 표시판(200)의 색필터(230)는 생략될 수 있다. 또한, 상부 표시판(200)의 차광 부재(220) 역시 하부 표시판(100)에 형성될 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
액정층(3)은 액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자(300)는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있다.
데이터 전압이 인가된 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 상부 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자(300)의 방향을 결정한다. 이와 같이 결정된 액정 분자(300)의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
이하에서는 다양한 방식으로 본 발명의 실시예에 따른 액정 표시 장치의 신호선 및 화소의 배치와 그 구동 방법에 대하여 설명한다.
도 12 내지 도 16은 본 발명의 실시예에 따른 액정 표시 장치의 화소에 대한 등가 회로도이다.
먼저, 도 12의 실시예를 살펴본다.
도 12를 참조하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 게이트선(121), 데이터선(171), 그리고 기준 전압을 전달하는 기준 전압선(178) 등의 신호선과 이에 연결된 화소(PX)를 포함한다.
각 화소(PX)는 제1 및 제2 부화소(PXa, PXb)를 포함한다. 제1 부화소(PXa)는 제1 스위칭 소자(Qa) 및 제1 액정 축전기(Clca)를 포함하고, 제2 부화소(PXb)는 제2 및 제3 스위칭 소자(Qa, Qb, Qc), 그리고 제2 액정 축전기(Clca, Clcb)를 포함한다. 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 각각 게이트선(121) 및 데이터선(171)에 연결되어 있으며, 제3 스위칭 소자(Qc)는 제2 스위칭 소자(Qb)의 출력 단자 및 기준 전압선(178)에 연결되어 있다. 제1 스위칭 소자(Qa)의 출력 단자는 제1 액정 축전기(Clca)에 연결되어 있고, 제2 스위칭 소자(Qb)의 출력 단자는 제2 액정 축전기(Clcb) 및 제3 스위칭 소자(Qc)의 입력 단자에 연결되어 있다. 제3 스위칭 소자(Qc)의 제어 단자는 게이트선(121)과 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcb)와 연결되어 있으며, 출력 단자는 기준 전압선(178)에 연결되어 있다.
도 12에 도시한 화소(PX)의 동작에 대해 설명하면, 먼저 게이트선(121)에 게이트 온 전압(Von)이 인가되면 이에 연결된 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb), 그리고 제3 스위칭 소자(Qc)가 턴 온 된다. 이에 따라 데이터선(171)에 인가된 데이터 전압은 턴 온 된 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)를 통해 각각 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)에 인가되어 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)는 데이터 전압 및 공통 전압(Vcom)의 차이만큼 충전된다. 이 때, 제1 액정 축전기(Clca) 및 제2 액정 축전기(Clcb)에는 제1 및 제2 스위칭 소자(Qa, Qb)를 통해 동일한 데이터 전압이 전달되나 제2 액정 축전기(Clcb)의 충전 전압은 제3 스위칭 소자(Qc)를 통해 분압이 된다. 따라서, 제2 액정 축전기(Clcb)의 충전 전압은 제1 액정 축전기(Clca)의 충전 전압보다 작아지므로 두 부화소(PXa, PXb)의 휘도가 달라질 수 있다. 따라서, 제1 액정 축전기(Clca)에 충전되는 전압과 제2 액정 축전기(Clcb)의 충전되는 전압을 적절히 조절하면 측면에서 바라보는 영상이 정면에서 바라보는 영상에 최대한 가깝게 되도록 할 수 있고, 이에 따라 측면 시인성을 개선할 수 있다.
이하에서는 도 13의 실시예를 살펴본다.
본 발명의 실시예에 의한 액정 표시 장치는 복수의 게이트선(GL)과 복수의 데이터선(DL), 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결되어 있는 복수의 화소(PX)를 포함한다. 각 화소(PX)는 한 쌍의 제1 및 제2 부화소(PXa, PXb)를 포함하고, 제1 부화소(PXa)에는 제1 부화소 전극이 형성되고, 제2 부화소(PXb)에는 제2 부화소 전극이 형성된다.
본 발명의 실시예에 의한 액정 표시 장치는 게이트선(GL) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Q), 스위칭 소자(Q)와 연결되어 제1 부화소(PXa)에 형성되는 제1 액정 축전기(Clca)와 제1 유지 축전기(Csta), 스위칭 소자(Q)와 연결되어 제2 부화소(PXb)에 형성되는 제2 액정 축전기(Clcb)와 제2 유지 축전기(Cstb), 및 스위칭 소자(Q) 및 제2 액정 축전기(Clcb) 사이에 형성되는 보조 축전기(Cas)를 더 포함한다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 제1 액정 축전기(Clca), 제1 유지 축전기(Csta), 보조 축전기(Cas)와 연결되어 있다.
보조 축전기(Cas)의 일측 단자는 스위칭 소자(Q)의 출력 단자에 연결되고, 타측 단자는 제2 액정 축전기(Clcb) 및 제2 유지 축전기(Cstb)에 연결된다.
보조 축전기(Cas)에 의해 제2 액정 축전기(Clcb)의 충전 전압이 제1 액정 축전기(Clca)의 충전 전압보다 낮게 하여 액정 표시 장치의 측면 시인성을 향상시킬 수 있다.
이하에서는 도 14의 실시예를 살펴본다.
본 발명의 실시예에 의한 액정 표시 장치는 복수의 게이트선(GLn, GLn+1), 복수의 데이터선(DL), 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결되어 있는 복수의 화소(PX)를 포함한다. 각 화소(PX)는 한 쌍의 제1 및 제2 부화소(PXa, PXb)를 포함하고, 제1 부화소(PXa)에는 제1 부화소 전극이 형성되고, 제2 부화소(PXb)에는 제2 부화소 전극이 형성된다.
본 발명의 실시예에 의한 액정 표시 장치는 게이트선(GLn) 및 데이터선(DL)에 연결되어 있는 제1 스위칭 소자(Qa)와 제2 스위칭 소자(Qb), 제1 스위칭 소자(Qa)와 연결되어 제1 부화소(PX)에 형성되는 제1 액정 축전기(Clca)와 제1 유지 축전기(Csta), 제2 스위칭 소자(Qb)와 연결되어 제2 부화소에 형성되는 제2 액정 축전기(Clcb)와 제2 유지 축전기(Cstb), 제2 스위칭 소자(Qb)와 연결되고 다음 단의 게이트선(GLn+1)에 의해 스위칭되는 제3 스위칭 소자(Qc), 및 제3 스위칭 소자(Qc)와 연결되어 있는 보조 축전기(Cas)를 더 포함한다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GLn)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 각각 제1 액정 축전기(Clca) 및 제1 유지 축전기(Csta), 제2 액정 축전기(Clcb) 및 제2 유지 축전기(Cstb)와 각각 연결되어 있다.
제3 스위칭 소자(Qc) 역시 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 제어 단자는 다음 단의 게이트선(GLn+1)과 연결되어 있고, 입력 단자는 제2 액정 축전기(Clcb)와 연결되어 있으며, 출력 단자는 보조 축전기(Cas)와 연결되어 있다.
보조 축전기(Cas)의 일측 단자는 제3 스위칭 소자(Qc)의 출력 단자에 연결되고, 타측 단자는 유지 전극선(SL) 에 연결된다.
본 발명의 실시예에 의한 액정 표시 장치의 동작을 살펴보면, 게이트선(GLn)에 게이트 온 전압이 인가되면 이에 연결된 제1 스위칭 소자 및 제2 스위칭 소자(Qa, Qb)가 턴 온 되고, 데이터선(171)의 데이터 전압이 제1 및 제2 부화소 전극에 인가된다.
이어, 게이트선(GLn)에 게이트 오프 전압이 인가되고, 다음 단의 게이트선(GLn+1)에 게이트 온 전압이 인가되면 제1 및 제2 스위칭 소자(Qa, Qb)는 턴 오프되고 제3 스위칭 소자(Qc)는 턴 온된다. 이에 따라 제2 스위칭 소자(Qb)의 출력 단자와 연결된 제2 부화소 전극의 전하가 보조 축전기(Cas)로 흘러 들어 제2 액정 축전기(Clcb)의 전압이 하강한다.
이와 같이 제1 및 제2 액정 축전기(Clca, Clcb)의 충전 전압을 다르게 하여 액정 표시 장치의 측면 시인성을 향상시킬 수 있다.
이하에서는 도 15의 실시예를 살펴본다.
본 발명의 실시예에 의한 액정 표시 장치는 복수의 게이트선(GL), 복수의 데이터선(DL1, DL2), 복수의 유지 전극선(SL)을 포함하는 신호선과 이에 연결되어 있는 복수의 화소(PX)를 포함한다. 각 화소(PX)는 한 쌍의 제1 및 제2 액정 축전기(Clca, Clab)와 제1 및 제2 유지 축전기(Csta, Cstb)를 포함한다.
각 부화소는 하나의 액정 축전기와 유지 축전기를 포함하며, 추가적으로 하나의 박막 트랜지스터(Q)를 포함한다. 하나의 화소에 속하는 두 부화소의 박막 트랜지스터(Q)는 동일한 게이트선(GL)에 연결되어 있지만, 서로 다른 데이터선(DL1, DL2)에 연결되어 있다. 서로 다른 데이터선(DL1, DL2)은 서로 다른 레벨의 데이터 전압을 동시에 인가하여 두 부화소의 제1 및 제2 액정 축전기(Clca, Clcb)가 서로 다른 충전 전압을 가지도록 한다. 그 결과 액정 표시 장치의 측면 시인성을 향상시킬 수 있다.
이하에서는 도 16의 실시예를 살펴본다.
본 발명의 일 실시예에 따른 액정 표시 장치는 도 16에 도시된 바와 같이 게이트선(GL), 데이터선(DL), 제1 전원선(SL1), 제2 전원선(SL2), 게이트선(GL) 및 데이터선(DL)에 연결되는 제1 스위칭 소자(Qa), 제2 스위칭 소자(Qb)를 포함한다.
본 발명의 일 실시예에 따른 액정 표시 장치는 제1 스위칭 소자(Qa)에 연결되는 보조 승압 축전기(Csa) 및 제1 액정 축전기(Clca), 제2 스위칭 소자(Qb)에 연결되는 보조 감압 축전기(Csb) 및 제2 액정 축전기(Clcb)를 더 포함한다.
제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 박막 트랜지스터 등의 삼단자 소자로 이루어진다. 제1 스위칭 소자(Qa) 및 제2 스위칭 소자(Qb)는 동일한 게이트선(GL) 및 동일한 데이터선(DL)에 연결되어 동일한 타이밍에 턴 온되어 동일한 데이터 신호를 출력한다.
제1 전원선(SL1) 및 제2 전원선(SL2)에는 일정한 주기를 가지고 스윙하는 형태의 전압이 인가된다. 제1 전원선(SL1)에는 일정 주기(예를 들면, 1H) 동안 제1 저전압이 인가되고, 그 다음 일정 주기 동안 제1 고전압이 인가된다. 제2 전원선(SL2)에는 일정 주기 동안 제2 고전압이 인가되고, 그 다음 일정 주기 동안 제2 저전압이 인가된다. 이때, 제1 주기와 제2 주기는 한 프레임 동안 복수 회 반복되어 제1 전원선(SL1)과 제2 전원선(SL2)에는 스윙하는 형태의 전압이 인가되는 것이다. 이때, 제1 저전압과 제2 저전압은 동일하고 제1 고전압과 제2 고전압도 동일할 수 있다.
보조 승압 축전기(Csa)는 제1 스위칭 소자(Qa) 및 제1 전원선(SL1)에 연결되고, 보조 감압 축전기(Csb)는 제2 스위칭 소자(Qb) 및 제2 전원선(SL2)에 연결된다.
보조 승압 축전기(Csa)가 제1 스위칭 소자(Qa)와 연결된 부분의 단자(이하, '제1 단자'라 함)의 전압(Va)은 제1 전원선(SL1)에 제1 저전압이 인가되면 낮아지고, 제1 고전압이 인가되면 높아진다. 그 후 제1 전원선(SL1)의 전압이 스윙함에 따라서 제1 단자의 전압(Va)도 스윙하게 된다.
또한, 보조 감압 축전기(Csb)가 제1 스위칭 소자(Qb)와 연결된 부분의 단자(이하, '제2 단자'라 함)의 전압(Vb)은 제2 전원선(SL2)에 제2 고전압이 인가되면 높아지고, 제2 저전압이 인가되면 낮아진다. 그 후 제2 전원선(SL2)의 전압이 스윙함에 따라서 제2 단자의 전압(Vb)도 스윙하게 된다.
이와 같이 두 부화소에 동일한 데이터 전압이 인가되더라도 제1 및 제2 전원선(SL1, SL2)에서 스윙하는 전압의 크기에 따라서 두 부화소의 화소 전극의 전압(Va, Vb)가 변화되므로 이를 통하여 두 부화소의 투과율을 다르게 하고 측면 시인성을 향상시킬 수 있다.
도 13 내지 도 16의 실시예에서는 기준 전압선이 사용되지 않지만, 데이터선에 평행한 어떠한 선을 사용하여 화소의 표시 영역의 중앙을 세로로 가로지르도록 형성하여 표시 품질을 향상시킨다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지로 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 하부 표시판 110: 제1 기판
121: 게이트선 124: 게이트 전극
131, 132: 유지 전극선 140: 게이트 절연막
154: 반도체 171: 데이터선
172: 분압 기준 전압선 173: 소스 전극
175: 드레인 전극 180: 보호막
185: 접촉 구멍 191: 화소 전극
191a: 제1 부화소 전극 191b: 제2 부화소 전극
191c: 제3 부화소 전극 191d: 제4 부화소 전극
192a: 제1 세로 줄기부 192b: 제2 세로 줄기부
193a: 제1 가로 줄기부 193b: 제2 가로 줄기부
194: 미세 가지부 200: 상부 표시판
210: 제2 기판 220: 차광 부재
230: 색필터 270: 공통 전극
273: 차폐 전극 3: 액정층
300: 액정 분자 PX: 복수의 화소
PX1: 제1 화소 영역 PX2: 제2 화소 영역
TA: 박막 트랜지스터 형성 영역 DA: 표시 영역

Claims (20)

  1. 제1 기판;
    상기 제1 기판 위에 형성되면서, 열 방향으로 인접하여 위치하는 제1 화소 전극과 제2 화소 전극을 포함하고,
    상기 제1 화소 전극은 세로 줄기부, 가로 줄기부 및 복수의 미세 가지부를 포함하는 제1 부화소 전극과 제2 부화소 전극을 포함하고,
    상기 제2 화소 전극은 세로 줄기부, 가로 줄기부 및 복수의 미세 가지부를 포함하는 제3 부화소 전극과 제4 부화소 전극을 포함하고,
    열 방향으로 인접하여 위치하고 있는 상기 제2 부화소 전극의 미세 가지부와 상기 제3 부화소 전극의 미세 가지부가 이루는 각이 45도 이상 135도 이하인 박막 트랜지스터 표시판.
  2. 제1항에서,
    상기 제1 기판 위에 형성된 게이트선;
    상기 게이트선 위에 형성되어 있는 게이트 절연막;
    상기 게이트 절연막 위에 형성되어 있는 반도체 층;
    상기 반도체 층 위에 형성되어 있는 데이터선, 드레인 전극; 및
    상기 데이터선과 상기 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 노출시키는 접촉 구멍을 가지는 보호막을 포함하고,
    상기 제1 화소 전극은 상기 게이트선을 기준으로 상부에는 제1 부화소 전극이 위치하고, 상기 게이트선을 기준으로 하부에는 제2 부화소 전극이 위치하고,
    상기 제2 화소 전극은 상기 게이트선을 기준으로 상부에는 제3 부화소 전극이 위치하고, 상기 게이트선을 기준으로 하부에는 제4 부화소 전극이 위치하는 박막 트랜지스터 표시판.
  3. 제1항에서,
    상기 제1 부화소 전극, 제2 부화소 전극, 제3 부화소 전극 및 제4 부화소 전극은 각각 가로 방향으로 진행하는 제1 가로 줄기부 및 제2 가로 줄기부, 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함하는 박막 트랜지스터 표시판.
  4. 제3항에서,
    상기 제1 부화소 전극, 제2 부화소 전극, 제3 부화소 전극 및 제4 부화소 전극 각각의 상기 제1 가로 줄기부의 일끝에 제1 가로 줄기부와 직교하는 제1 세로 줄기부가 형성되어 있고,
    상기 제2 가로 줄기부의 일끝에 제2 가로 줄기부와 직교하는 제2 세로 줄기부가 형성되어 있으며,
    상기 제1 세로 줄기부와 상기 제2 세로 줄기부의 형성위치가 서로 반대인 박막 트랜지스터 표시판.
  5. 제4항에서,
    상기 제2 부화소 전극의 제2 세로 줄기부와 상기 제3 부화소 전극의 제1 세로 줄기부는 동일한 방향에 위치하는 박막 트랜지스터 표시판.
  6. 제5항에서,
    상기 제3 부화소 전극의 제2 세로 줄기부와 상기 제4 부화소 전극의 제1 세로 줄기부가 동일한 방향에 위치하는 박막 트랜지스터 표시판.
  7. 제5항에서,
    상기 제3 부화소 전극의 제2 세로 줄기부와 상기 제4 부화소 전극의 제1 세로 줄기부가 서로 반대 방향에 위치하는 박막 트랜지스터 표시판.
  8. 제3항에서,
    상기 제1 가로 줄기부에서 뻗은 미세 가지부의 일부와 상기 제2 가로 줄기부에서 뻗은 미세 가지부의 일부는 서로 연결되어 있는 박막 트랜지스터 표시판.
  9. 제3항에서,
    상기 복수의 미세 가지부는 상기 제1 세로 줄기부 및 제2 세로 줄기부에서 멀어지는 방향으로 뻗어 있는 박막 트랜지스터 표시판.
  10. 제3항에서,
    상기 복수의 미세 가지부의 끝단 일부가 연결되어 있는 박막 트랜지스터 표시판.
  11. 제3항에서,
    상기 복수의 미세 가지부의 끝단 전부가 연결되어 있는 박막 트랜지스터 표시판.
  12. 제1항에서,
    상기 제1 화소 전극과 제2 화소 전극 사이의 간격은 2 내지 10㎚인 박막 트랜지스터 표시판.
  13. 제1항에서,
    상기 제2 부화소 전극의 미세 가지부와 상기 제3 부화소 전극의 미세 가지부가 어긋난 형태로 이루어진 박막 트랜지스터 표시판.
  14. 제1 기판;
    상기 제1 기판 위에 형성되면서, 열 방향으로 인접하여 위치하는 제1 화소 전극과 제2 화소 전극을 포함하고;
    상기 제1 기판과 대응하는 제2 기판;
    상기 제2 기판 위의 공통 전극; 및
    상기 제1 기판 및 상기 제2 기판 사이에 형성된 액정층을 포함하고,
    상기 제1 화소 전극은 세로 줄기부, 가로 줄기부 및 복수의 미세 가지부를 포함하는 제1 부화소 전극과 제2 부화소 전극을 포함하고,
    상기 제2 화소 전극은 세로 줄기부, 가로 줄기부 및 복수의 미세 가지부를 포함하는 제3 부화소 전극과 제4 부화소 전극을 포함하고,
    열 방향으로 인접하여 위치하고 있는 상기 제2 부화소 전극의 미세 가지부와 상기 제3 부화소 전극의 미세 가지부가 이루는 각이 45도 이상 135도 이하인 액정 표시 장치.
  15. 제14항에서,
    상기 제1 부화소 전극, 제2 부화소 전극, 제3 부화소 전극 및 제4 부화소 전극은 각각 가로 방향으로 진행하는 제1 가로 줄기부 및 제2 가로 줄기부, 각 가로 줄기부의 양쪽에서 대각선 방향으로 뻗은 복수의 미세 가지부를 포함하는 액정 표시 장치.
  16. 제15항에서,
    상기 제1 부화소 전극, 제2 부화소 전극, 제3 부화소 전극 및 제4 부화소 전극 각각의 상기 제1 가로 줄기부의 일끝에 제1 가로 줄기부와 직교하는 제1 세로 줄기부가 형성되어 있고,
    상기 제2 가로 줄기부의 일끝에 제2 가로 줄기부와 직교하는 제2 세로 줄기부가 형성되어 있으며,
    상기 제1 세로 줄기부와 상기 제2 세로 줄기부의 형성위치가 서로 반대인 액정 표시 장치.
  17. 제16항에서,
    상기 제2 부화소 전극의 제2 세로 줄기부와 상기 제3 부화소 전극의 제1 세로 줄기부가 동일한 방향에 위치하는 액정 표시 장치.
  18. 제17항에서,
    상기 제3 부화소 전극의 제2 세로 줄기부와 상기 제4 부화소 전극의 제1 세로 줄기부가 동일한 방향에 위치하는 액정 표시 장치.
  19. 제17항에서,
    상기 제3 부화소 전극의 제2 세로 줄기부와 상기 제4 부화소 전극의 제1 세로 줄기부가 서로 반대 방향에 위치하는 액정 표시 장치.
  20. 제15항에서,
    상기 복수의 미세 가지부는 상기 제1 세로 줄기부 및 제2 세로 줄기부에서 멀어지는 방향으로 뻗어 있는 액정 표시 장치.
KR1020140172360A 2014-12-03 2014-12-03 박막 트랜지스터 표시판 및 액정 표시 장치 KR102245195B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140172360A KR102245195B1 (ko) 2014-12-03 2014-12-03 박막 트랜지스터 표시판 및 액정 표시 장치
US14/663,277 US9874789B2 (en) 2014-12-03 2015-03-19 Thin film transistor display panel and liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140172360A KR102245195B1 (ko) 2014-12-03 2014-12-03 박막 트랜지스터 표시판 및 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20160067301A true KR20160067301A (ko) 2016-06-14
KR102245195B1 KR102245195B1 (ko) 2021-04-27

Family

ID=56094220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140172360A KR102245195B1 (ko) 2014-12-03 2014-12-03 박막 트랜지스터 표시판 및 액정 표시 장치

Country Status (2)

Country Link
US (1) US9874789B2 (ko)
KR (1) KR102245195B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107238990A (zh) * 2017-08-01 2017-10-10 惠科股份有限公司 一种阵列基板以及一种显示装置
CN110176397B (zh) * 2019-04-18 2021-03-02 京东方科技集团股份有限公司 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082405A (ko) * 2002-04-15 2003-10-22 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 장치용 기판 및 이를 구비한 액정 표시 장치
KR20090013373A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 표시 장치
US20120075562A1 (en) * 2010-09-29 2012-03-29 Chao-Wei Yeh Liquid crystal display panel
KR20130125638A (ko) * 2012-05-09 2013-11-19 삼성디스플레이 주식회사 액정 표시 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101549962B1 (ko) 2008-11-28 2015-09-04 삼성디스플레이 주식회사 액정 표시 장치
KR101629347B1 (ko) * 2008-12-23 2016-06-13 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
US8865274B2 (en) * 2010-04-02 2014-10-21 Samsung Display Co., Ltd. Liquid crystal display device, alignment film, and methods for manufacturing the same
WO2011145672A1 (ja) * 2010-05-20 2011-11-24 シャープ株式会社 液晶表示装置
KR20130021214A (ko) * 2011-08-22 2013-03-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20130034360A (ko) 2011-09-28 2013-04-05 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030082405A (ko) * 2002-04-15 2003-10-22 후지쯔 디스플레이 테크놀로지스 코포레이션 액정 표시 장치용 기판 및 이를 구비한 액정 표시 장치
KR20090013373A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 표시 장치
US20120075562A1 (en) * 2010-09-29 2012-03-29 Chao-Wei Yeh Liquid crystal display panel
KR20130125638A (ko) * 2012-05-09 2013-11-19 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
KR102245195B1 (ko) 2021-04-27
US9874789B2 (en) 2018-01-23
US20160161806A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
US20180011379A1 (en) Liquid crystal display device
KR101991371B1 (ko) 액정 표시 장치
KR101695474B1 (ko) 액정 표시 장치
KR102127761B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR102331197B1 (ko) 액정 표시 장치
KR20160043232A (ko) 표시 장치
KR102248214B1 (ko) 표시 장치
US9817281B2 (en) Liquid crystal display
US9691798B2 (en) Display device
KR102248213B1 (ko) 표시 장치
KR102296300B1 (ko) 액정 표시 장치
KR20100066044A (ko) 액정 표시 장치
KR102245100B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR102392672B1 (ko) 액정 표시 장치
KR102408920B1 (ko) 액정 표시 장치
KR102299951B1 (ko) 액정 표시 장치
US10229935B2 (en) Curved display device having plurality of subpixel electrodes formed in plurality of columns
US20160299388A1 (en) Display device
KR102245195B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR20160089008A (ko) 액정 표시 장치
KR20150071772A (ko) 표시 장치
KR20200043582A (ko) 액정 표시 장치
KR20160090947A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant