CN106531747A - 一种显示面板 - Google Patents
一种显示面板 Download PDFInfo
- Publication number
- CN106531747A CN106531747A CN201611128788.XA CN201611128788A CN106531747A CN 106531747 A CN106531747 A CN 106531747A CN 201611128788 A CN201611128788 A CN 201611128788A CN 106531747 A CN106531747 A CN 106531747A
- Authority
- CN
- China
- Prior art keywords
- transistor
- source
- display floater
- pixel
- phase inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Liquid Crystal (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
Abstract
本发明关于一种显示面板，该显示面板包括多个像素、多条栅极走线及多个反相器。该多个像素均具有第一晶体管，该第一晶体管用以控制对应像素的打开或关闭；该多条栅极走线分别提供栅极信号至对应的像素；多个反相器一一对应于该多个像素，每一个反相器的输入端电连接至与该反相器一一对应的该像素对应的该栅极走线，该反相器的输出端分别电连接至与该反相器一一对应的该像素的该第一晶体管的栅极。本发明的显示面板通过反相器的设置可大幅改善远端栅极信号的延时，当输入源极信号进行充电时，对应像素的错充现象会大幅度的减少，从而提高了显示面板的显示质量。
Description
技术领域
本发明涉及一种显示面板，尤其涉及一种低信号延时的显示面板。
背景技术
当前，在液晶面板的源驱动器(Source Driver)中，因为RC负载在距离该源驱动器较远的一端会产生栅极信号延时，进而造成对像素电容的错误充电。而这种错充现象将会导致液晶面板的显示质量下降。
发明内容
为改善上述由于栅极信号延时而造成的错充现象，本发明提供一种显示面板。
上述的显示面板包括：
多个像素，该多个像素均具有第一晶体管，该第一晶体管用以控制对应像素的打开或关闭；
多条栅极走线，该多条栅极走线分别提供栅极信号至对应的像素；以及
多个反相器，一一对应于该多个像素，每一个反相器的输入端电连接至与该反相器一一对应的该像素对应的该栅极走线，该反相器的输出端分别电连接至与该反相器一一对应的该像素的该第一晶体管的栅极。
作为可选的技术方案，该反相器包括第二晶体管、第三晶体管，该第二晶体管的栅极与该第三晶体管的栅极电连接后作为该反相器的该输入端，该第二晶体管的源漏极的其中之一电连接至第一电源，该第三晶体管的源漏极的其中之一电连接至第二电源，该第二晶体管的源漏极的其中之另一与该第三晶体管的源漏极的其中之另一电连接后作为该反相器的该输出端，其中，该第二晶体管、该第三晶体管的导电类型不同，该第一电源、该第二电源的电位不同。
作为可选的技术方案，该第二晶体管为P型晶体管，该第三晶体管为N型晶体管。
作为可选的技术方案，该第一电源为低电平，该第二电源为高电平。
作为可选的技术方案，该显示面板还包括源极控制信号及接收该源极控制信号的多条源极走线，该多条源极走线电连接至该对应的像素的该第一晶体管的源极，并且该多条源极走线根据该源极控制信号决定是否提供源极信号至该对应的像素。
作为可选的技术方案，该显示面板还具有提供该第一电源的第一电源线及提供该第二电源的第二电源线。
作为可选的技术方案，该显示面板还具有反射层，该第一电源线及该第二电源线设置于该反射层下。
作为可选的技术方案，每一条该第一电源线提供相邻两列像素的该第一电源，每一条该第二电源线提供相邻两列像素的该第二电源。
作为可选的技术方案，该第二晶体管堆叠于该第三晶体管的上方。
作为可选的技术方案，该第二晶体管有源层的材质为铟镓锌氧化物，该第三晶体管有源层的材质为多晶硅。
相比于现有技术，本发明的显示面板通过反相器的设置可大幅改善远端栅极信号的延时，当输入源极信号进行充电时，对应像素的错充现象会大幅度的减少，从而提高了显示面板的显示质量。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1为本发明显示面板的一实施例的示意图；
图2为图1中显示面板与现有技术显示面板的远端栅极信号的对比示意图；
图3为本发明显示面板的另一实施例的示意图；
图4为本发明反相器的一实施例的剖面图。
具体实施方式
图1为本发明显示面板的示意图。请参照图1，显示面板100包括多个像素110、多条栅极走线120及多个反相器130。多个像素110均具有第一晶体管111，每一个第一晶体管111用以控制对应像素110的打开或关闭。多条栅极走线120分别提供栅极信号至对应的像素110。多个反相器130一一对应于多个像素110，每一个反相器130的输入端电连接至一一对应的像素110对应的栅极走线120，其输出端分别电连接至一一对应的像素110的第一晶体管111的栅极。即每一个像素110对应连接一个反相器130，该个反相器130连接于与该个反相器130对应的栅极走线120及第一晶体管111的栅极之间。
如此，通过该些反相器130的作用，可大幅改善远端栅极信号的延时，其中，远端栅极信号为远离源驱动器的栅极信号。图2为本发明显示面板与现有技术显示面板的远端栅极信号的对比示意图。请参照图2，现有技术中的远端栅极信号(如虚线所示)的下降时间较长，当输入源极信号进行充电时，对应的像素110会在下降时间的时间段内发生错充的现象，从而导致像素的显示质量下降；而本发明的远端栅极信号(如实线所示)由于反相器130的作用，下降时间较短，当输入源极信号进行充电时，对应的像素110的错充现象会大幅度的减少，提高了显示面板100的显示质量。
为进一步地减少错充现象，并且增加像素110的充电时间，显示面板100还可通过源极控制信号来控制源极信号，从而实现源极信号与栅极信号更好的匹配。在本实施例中，如图1所示，显示面板100还包括源极控制信号及接收源极控制信号的多条源极走线140，多条源极走线140电连接至对应的像素110的第一晶体管111的源极，并且多条源极走线140根据源极控制信号决定是否提供源极信号至对应的像素140。如此，显示面板100通过源极控制信号来控制源极信号，从而可选择在栅极信号的有效的致能时间内进行充电，进而减少错充的同时，并增加有效的充电时间。
在本发明中，反相器130的实现方式多种多样，可如图1中的反相器130，反相器130由单一反相元件直接构成，也可如图3所示的本发明显示面板的另一实施例的反相器230，反相器230由两个晶体管构成。请参照图3，显示面板200与显示面板100的差异在于反相器230的构成不同，反相器230包括第二晶体管231、第三晶体管232，第二晶体管231的栅极与第三晶体管232的栅极电连接后作为反相器230的输入端，第二晶体管231的源漏极的其中之一电连接至第一电源，第三晶体管232的源漏极的其中之一电连接至第二电源，第二晶体管231的源漏极的其中之另一与第三晶体管232的源漏极的其中之另一电连接后作为反相器230的输出端，其中，第二晶体管231、第三晶体管232的导电类型不同，例如，第二晶体管231为P型晶体管，第三晶体管232为N型晶体管；第一电源、第二电源的电位不同，例如，第一电源为低电平(VSS)，第二电源为高电平(VDD)。
在本实施例中，显示面板200还具有提供第一电源的第一电源线251及提供第二电源的第二电源线252。若显示面板200为反射式显示面板或者为半穿反显示面板，即显示面板200还具有反射层，则第一电源线251、第二电源线252可设置于反射层下，以提高显示面板200的开口率。
如图3所示，显示面板200还可通过共用第一电源线251、第二电源线252的方式来减少电源走线的数量以进一步提高显示面板200的开口率，即每一条第一电源线251提供相邻两列像素110的第一电源，每一条第二电源线252提供相邻两列像素110的第二电源。
在本实施例中，第二晶体管231与第三晶体管232处于同一层，为减小第二晶体管231与第三晶体管232所占的空间，在其他实施例中，第二晶体管231可堆叠于第三晶体管232的上方，如此设置可减少一个晶体管的空间。例如如图4所示的本发明反相器的一实施例。请参照图4，反相器具有依次堆叠的缓冲层310、第二晶体管有源层320、栅极绝缘层330、栅极340、无机绝缘层350、第三晶体管有源层360、蚀刻阻挡层370、源漏极380、平坦层390，其中，缓冲层310为单层或者多层结构，材质为氧化硅或者氮化硅。第二晶体管有源层320为多晶硅，在本实施例中，第二晶体管有源层320为P型的多晶硅(Poly)，即第二晶体管有源层320与栅极340及左侧的源漏极380构成第二晶体管(P型晶体管)。第三晶体管有源层360的材质为铟镓锌氧化物(IGZO)，即第三晶体管有源层360与栅极340及两个源漏极380构成第三晶体管(N型晶体管)。如此，第二晶体管与第三晶体管共用栅极340，通过左侧的源漏极380相连，可在第二晶体管与第三晶体管堆叠的同时实现反相器的功能，从而减小第二晶体管与第三晶体管所占的空间，有利于大幅提高面板的开口率，尤其适用于透射型的显示面板。
综上所述，本发明的显示面板通过反相器的设置可大幅改善远端栅极信号的延时，当输入源极信号进行充电时，对应的像素的错充现象会大幅度的减少，从而提高显示面板的显示质量。进一步地，配合源极控制信号，减少错充的同时可增加充电的时间。并且通过将走线设置于反射层之下的方式或者将第二晶体管、第三晶体管堆叠的方式，大幅提高显示面板的开口率。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (10)
1.一种显示面板，其特征在于，该显示面板包括：
多个像素，该多个像素均具有第一晶体管，该第一晶体管用以控制对应像素的打开或关闭；
多条栅极走线，该多条栅极走线分别提供栅极信号至对应的像素；以及
多个反相器，一一对应于该多个像素，每一个反相器的输入端电连接至与该反相器一一对应的该像素对应的该栅极走线，该反相器的输出端分别电连接至与该反相器一一对应的该像素的该第一晶体管的栅极。
2.如权利要求1所述的显示面板，其特征在于，该反相器包括第二晶体管、第三晶体管，该第二晶体管的栅极与该第三晶体管的栅极电连接后作为该反相器的该输入端，该第二晶体管的源漏极的其中之一电连接至第一电源，该第三晶体管的源漏极的其中之一电连接至第二电源，该第二晶体管的源漏极的其中之另一与该第三晶体管的源漏极的其中之另一电连接后作为该反相器的该输出端，其中，该第二晶体管、该第三晶体管的导电类型不同，该第一电源、该第二电源的电位不同。
3.如权利要求2所述的显示面板，其特征在于，该第二晶体管为P型晶体管，该第三晶体管为N型晶体管。
4.如权利要求2所述的显示面板，其特征在于，该第一电源为低电平，该第二电源为高电平。
5.如权利要求2所述的显示面板，其特征在于，该显示面板还包括源极控制信号及接收该源极控制信号的多条源极走线，该多条源极走线电连接至该对应的像素的该第一晶体管的源极，并且该多条源极走线根据该源极控制信号决定是否提供源极信号至该对应的像素。
6.如权利要求2所述的显示面板，其特征在于，该显示面板还具有提供该第一电源的第一电源线及提供该第二电源的第二电源线。
7.如权利要求6所述的显示面板，其特征在于，该显示面板还具有反射层，该第一电源线及该第二电源线设置于该反射层下。
8.如权利要求6所述的显示面板，其特征在于，每一条该第一电源线提供相邻两列像素的该第一电源，每一条该第二电源线提供相邻两列像素的该第二电源。
9.如权利要求2所述的显示面板，其特征在于，该第二晶体管堆叠于该第三晶体管的上方。
10.如权利要求9所述的显示面板，其特征在于，该第二晶体管有源层的材质为铟镓锌氧化物，该第三晶体管有源层的材质为多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611128788.XA CN106531747A (zh) | 2016-12-09 | 2016-12-09 | 一种显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611128788.XA CN106531747A (zh) | 2016-12-09 | 2016-12-09 | 一种显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106531747A true CN106531747A (zh) | 2017-03-22 |
Family
ID=58342888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611128788.XA Pending CN106531747A (zh) | 2016-12-09 | 2016-12-09 | 一种显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106531747A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019114494A1 (zh) * | 2017-12-12 | 2019-06-20 | 京东方科技集团股份有限公司 | 像素结构及其驱动方法、显示面板、显示装置 |
-
2016
- 2016-12-09 CN CN201611128788.XA patent/CN106531747A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019114494A1 (zh) * | 2017-12-12 | 2019-06-20 | 京东方科技集团股份有限公司 | 像素结构及其驱动方法、显示面板、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102081529B1 (ko) | 반도체 회로 및 그 구동 방법, 및 기억 장치, 레지스터 회로, 표시 장치 및 전자 기기 | |
| US10096622B2 (en) | Displays with silicon and semiconducting oxide thin-film transistors | |
| CN104979346B (zh) | 低速开关应用的mosfet开关电路 | |
| US7709891B2 (en) | Component arrangement including a power semiconductor component having a drift control zone | |
| CN108231904A (zh) | 薄膜晶体管及其驱动方法、显示装置和晶体管电路 | |
| CN104571720B (zh) | 一种阵列基板、内嵌式触摸面板和显示装置 | |
| CN100353394C (zh) | 显示器的像素电路 | |
| CN106356381B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| KR102373307B1 (ko) | 프로그래머블 로직 디바이스 및 반도체 장치 | |
| CN102544110B (zh) | 具有寄生电容补正结构的薄膜晶体管及用该薄膜晶体管的液晶显示器 | |
| CN106233368B (zh) | 显示装置 | |
| TW201947669A (zh) | 半導體裝置 | |
| WO2016201824A1 (zh) | 阵列基板和显示装置 | |
| TW201117381A (en) | Thin film transistor and organic light emitting display device using the same | |
| CN103579309B (zh) | 在沟槽中包括电介质结构的半导体器件 | |
| CN109192120A (zh) | 一种显示面板及显示装置 | |
| CN106873273A (zh) | 阵列基板及其分区驱动方法、显示模组和显示装置 | |
| TWI646837B (zh) | 抗干擾顯示面板和抗干擾線路 | |
| WO2014173011A1 (zh) | 移位寄存器单元、移位寄存器和显示装置 | |
| TW201316491A (zh) | 電晶體電路佈局結構 | |
| US11594556B2 (en) | Thin film transistor substrate, shift register and display device | |
| CN106531747A (zh) | 一种显示面板 | |
| CN209401289U (zh) | 驱动单元、栅极驱动电路、阵列基板及显示装置 | |
| CN209014875U (zh) | 一种阵列基板及显示装置 | |
| CN103365015B (zh) | 一种阵列基板及液晶显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170322 |