JPH04368992A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH04368992A
JPH04368992A JP3145096A JP14509691A JPH04368992A JP H04368992 A JPH04368992 A JP H04368992A JP 3145096 A JP3145096 A JP 3145096A JP 14509691 A JP14509691 A JP 14509691A JP H04368992 A JPH04368992 A JP H04368992A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
signal
signal holding
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3145096A
Other languages
English (en)
Other versions
JP3604403B2 (ja
Inventor
Masaya Fujita
昌也 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14509691A priority Critical patent/JP3604403B2/ja
Publication of JPH04368992A publication Critical patent/JPH04368992A/ja
Application granted granted Critical
Publication of JP3604403B2 publication Critical patent/JP3604403B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置に係り、
詳しくは、フラットパネルディスプレイの分野に用いて
好適な、薄膜トランジスタ(TFT:ThinFilm
 Transistor)によるアクティブマトリクス
型の液晶表示装置に関する。近年、通常の陰極線管(C
RT:Cathode Ray Tube)を用いた表
示装置と比較して極めて薄型で、低消費電力であること
から今後の表示装置の主流となるべく液晶表示装置(L
CD:Liquid Crystal Display
)が数多く開発されている。
【0002】現在、多数市場に出ている液晶表示装置は
、大別して、アクティブマトリクス型と単純マトリクス
型との2種類の液晶表示装置が一般的であり、中でも3
端子素子である薄膜トランジスタを用いたアクティブマ
トリクス型の液晶表示装置はCRTに匹敵する高画質が
得られることから特に注目されている。アクティブマト
リクス型の液晶表示装置は、複数の画素となるセルをそ
れぞれ単独に駆動するのと同様の動作をさせることがで
き、表示容量の増大に伴って表示するライン数が増加し
ても、単純マトリクス型のように駆動のデューティ比が
低下してコントラストの低下や視野角の減少をきたす等
の問題が生じないという利点があり、きめ細かい中間調
の制御が可能であることから薄型のフラットパネルディ
スプレイとして用途を拡げつつある。
【0003】しかし、アクティブマトリクス型の液晶表
示装置では、データドライバがアナログ回路主体の回路
構成となるため、データドライバ部分をLSI化した場
合にチップサイズが大きなものとなり、また、デジタル
回路と比較して製造歩留りも低いため、液晶表示装置全
体としてコストが高くなる。そこで、データドライバの
低コスト化を図ったアクティブマトリクス型の液晶表示
装置が要求される。
【0004】
【従来の技術】従来のこの種の液晶表示装置としては、
例えば、図6,7に示すようなものがあり、図6は従来
例の全体構成を示すブロック図、図7は図6の要部構成
を示す概略回路図である。以下、説明を容易にするため
に、4×4の画素を有するモノクロの液晶表示装置を例
に採り、その構成を説明する。
【0005】図6に示す液晶表示装置1は、大別して、
インターフェース回路2、制御回路3、データドライバ
用のシフトレジスタ4、ゲートドライバ用のシフトレジ
スタ5、データドライバ6、ゲートドライバ7、液晶表
示パネル8から構成されており、データドライバ6は、
図6に示すように、第1信号保持回路9、第2信号保持
回路10からなり、第1信号保持回路9は第1アナログ
スイッチS11〜S14、第1信号保持回路用キャパシ
タC11〜C14、バッファアンプA11〜A14から
、第2信号保持回路10は第2アナログスイッチS21
〜S24、第2信号保持回路用キャパシタC21〜C2
4、バッファアンプA21〜A24から構成され、ゲー
トドライバ6はバッファアンプAY1〜AY2から構成
されている。
【0006】液晶表示パネル8は、4×4のマトリクス
構造のパネルであり、各画素毎にスイッチング素子とし
ての薄膜トランジスタQ、及び液晶を有している。イン
ターフェース回路2は、外部から入力される、水平同期
信号HS、垂直同期信号VS、画像信号VD、及びクロ
ック信号CLKを取り込むものである。制御回路3は、
インターフェース回路2によって取り込まれた各種信号
を液晶表示パネル8を駆動するための信号に変換する回
路であり、具体的には、スタートパルスSP1 、及び
シフトクロックCK1 をデータドライバ用のシフトレ
ジスタ4に、スタートパルスSP2 、及びシフトクロ
ックCK2 をゲートドライバ用のシフトレジスタ5に
、出力パルスOP、及び信号Sをデータドライバ6に、
それぞれ出力するものである。
【0007】シフトレジスタ4は、スタートパルスSP
1 、シフトクロックCK1 に基づいてデータドライ
バ6内の信号保持回路9,10への制御信号D1 〜D
4 を生成して出力するものであり、シフトレジスタ5
は、スタートパルスSP2 、シフトクロックCK2 
に基づいてゲートドライバ7への制御信号G1 〜G4
を生成して出力するものである。
【0008】データドライバ6は、液晶表示パネル2の
各画素に書き込みを行うべく、液晶にアナログ信号X1
 〜X4 を出力するものであり、ゲートドライバ7は
、薄膜トランジスタQのゲートにゲート信号Y1 〜Y
4 を出力し、薄膜トランジスタQのオン・オフ動作を
制御するものである。以上の構成において、作用を説明
する。
【0009】まず、画像表示のための信号として、水平
同期信号HS、垂直同期信号VS、画像信号VD、及び
、クロック信号CLKが、例えば、パソコン等の画像信
号出力装置からインターフェース回路2を介して制御回
路3に入力され、これら水平同期信号HS、垂直同期信
号VS、画像信号VD、クロック信号CLKが、制御回
路3によって液晶表示パネル8の駆動のための信号に変
換される。
【0010】図8に示すように、水平同期信号HS間の
画像信号が1ライン分の信号であり、これを液晶表示パ
ネル2の1ライン分に表示するため、直列信号として与
えられる画像信号VDがデータドライバ6の第1保持回
路9に制御信号D1 〜D4 のタイミングでサンプル
ホールドされる。すなわち、制御信号D1 〜D4 は
スタートパルスSP1 によりトリガされ、クロックC
K1 のタイミングでシフトレジスタSR1 からの制
御信号D1 〜D4 が第1アナログスイッチS11〜
S14をオンすることにより、制御回路3からの信号S
が第1信号保持回路用キャパシタC11〜C14に保持
されてサンプルホールドが完了する。
【0011】そして、第1信号保持回路9へのサンプル
ホールドが完了した後、制御回路3からの出力パルスO
Pによって第2アナログスイッチS21〜S24がオン
し、第1信号保持回路用キャパシタC11〜C14に保
持された信号が一斉に第2信号保持回路10に転送され
て、第1信号保持回路9は次のラインの画像信号の保持
のために明け渡される。
【0012】第2信号保持回路10に転送されたアナロ
グ信号X1 〜X4 は、データドライバ6からせデー
タラインDLに出力される。このとき、図7に示すよう
に、データラインDLは分布抵抗r1 、及び分布容量
c1 を有するため、アナログ信号X1 〜X4は容量
c1 を充電しながら薄膜トランジスタQに到達する。
【0013】一方、薄膜トランジスタQのゲートに印加
されるゲート信号Y1 〜Y4 は、シフトレジスタ5
からの制御信号G1 〜G4 をレベル変換して生成さ
れ、制御信号G1 〜G4 は制御回路3からのスター
トパルスSP2 によって起動されるシフトレジスタ5
に、シフトクロックCK2 が与えられることにより生
成される。そして、ゲート信号Y1 〜Y4 によって
薄膜トランジスタがオンし、データラインDLのアナロ
グ信号X1 〜X4 が液晶に書き込まれる。
【0014】このとき、図7に示すように、ゲートライ
ンGLも前述のデータラインDLと同様に、分布抵抗r
2 、及び分布容量c2 を有するため、ゲート信号Y
1 〜Y4 は容量c2 を充電しながら薄膜トランジ
スタQのゲートに到達する。したがって、薄膜トランジ
スタQのゲートに到達するまで、ある程度の時間を要す
ることとなる。
【0015】以上の信号電圧が順次書き込まれる動作が
全ての画素に対して行われることにより、1画面(1フ
レーム)の書き込みが終了し、次の垂直同期信号VSの
待ち状態となる。
【0016】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の液晶表示装置にあっては、データドライバ6
は、2つの信号保持回路、すなわち、第1信号保持回路
9、及び第2信号保持回路10からなるという構成とな
っていたため、以下に述べるような問題点があった。
【0017】すなわち、前述の従来例の説明は、説明を
容易にするために、4×4の画素を有するモノクロの液
晶表示装置を例に採って説明したが、実際の液晶表示装
置は、水平(X)方向に640、垂直(Y)方向に40
0〜480程度に分割された画素を持ち、さらに、カラ
ー表示のためにはR(red),G(green),B
(Blue)の3プレーン分の画素を備えたものが一般
的である。
【0018】したがって、液晶表示パネルを駆動するド
ライバの規模は、この画素数に比例して増えるため、液
晶表示装置が高精細になればなるほどドライバの規模が
大きくなり、液晶表示装置全体に占めるドライバの価格
比が大きくなる。ドライバの中でも、特にデータドライ
バは、バッファアンプと容量値の大きなキャパシタとを
含むアナログ回路が主体の回路であるため、LSI化し
た場合には、例えば、データドライバを120回路作り
つけたLSIの場合、チップ面積は10mm×10mm
程度にもなってしまうというように、チップサイズが大
きくなってしまうという問題点があった。
【0019】また、アナログ回路はデジタル回路と比較
して製造歩留りも低いため、一般に、データドライバは
非常に高価格となり、液晶表示装置全体としてコストが
高くなるという問題点があった。[目的]そこで本発明
は、データドライバを小型・低コスト化することで、安
価な液晶表示装置を提供することを目的としている。
【0020】
【課題を解決するための手段】本発明による液晶表示装
置は上記目的達成のため、その原理説明図を図1に示す
ように、互いに直交する複数のゲートラインGL、及び
データラインDLの交点に対応するセルをマトリクス状
に複数配置してなる液晶表示パネル8と、該ゲートライ
ンGLを介して所定の電圧を該液晶表示パネル8の各セ
ルに印加し、所定の書き込みラインを選択するゲートド
ライバ7と、該データラインDL毎に第1スイッチS1
1〜S14、及び第2スイッチS21〜S24に挟まれ
て設けた1つの信号保持用キャパシタC11〜C14を
有し、該データラインDLを介して該液晶表示パネル8
の各セルに所定の電圧を印加するデータドライバ6とを
備え、前記データドライバ6は前記第1スイッチS11
〜S14の開閉を制御して前記信号保持用キャパシタC
11〜C14に所定信号を保持し、外部からの所定の制
御信号OP1 〜OP4 に基づいて開閉が制御される
前記第2スイッチS21〜S24により、該信号保持用
キャパシタC11〜C14に保持された所定信号が前記
データラインDLの有する分布容量を信号保持手段とし
て該液晶表示パネル8の各セルに印加されるように構成
している。
【0021】
【作用】本発明では、データラインの有する分布容量を
信号保持手段として信号保持用キャパシタに保持された
所定信号が液晶表示パネルの各セルに印加され、データ
ライン毎に1つの信号保持用キャパシタが対応するよう
にデータドライバが構成される。
【0022】すなわち、データの書き込み時間を確保し
つつ、データドライバが小型化・低コスト化され、液晶
表示装置のコストの低減化が図られる。
【0023】
【実施例】以下、本発明を図面に基づいて説明する。図
2〜4は本発明に係る液晶表示装置の実施例1を示す図
であり、図2は本実施例の全体構成を示すブロック図、
図3は図2の要部構成を示す概略回路図、図4は本実施
例の動作例を説明するためのタイムチャートである。
【0024】まず、構成を説明する。なお、図2,3に
おいて、図6,7に示した従来例に付された番号と同一
番号は同一部分を示す。本実施例の液晶表示装置1は、
大別して、インターフェース回路2、制御回路3、デー
タドライバ用のシフトレジスタ4、ゲートドライバ用の
シフトレジスタ5、データドライバ6、ゲートドライバ
7、液晶表示パネル8から構成されており、データドラ
イバ6は、図3に示すように、第1スイッチであるアナ
ログスイッチS11〜S14、第2スイッチであるアナ
ログスイッチS21〜S24、信号保持回路用キャパシ
タC11〜C14、及びバッファアンプA11〜A14
からなる信号保持回路11から構成されている。
【0025】制御回路3は、インターフェース回路2に
よって取り込まれた各種信号を液晶表示パネル8の駆動
のための信号に変換する回路であり、具体的には、スタ
ートパルスSP1 、及びシフトクロックCK1 をデ
ータドライバ用のシフトレジスタ4に、スタートパルス
SP2 、及びシフトクロックCK2 をゲートドライ
バ用のシフトレジスタ5に、信号S、及び制御信号OP
1 〜OP4 をデータドライバ6にそれぞれ出力する
ものである。
【0026】シフトレジスタ5は、スタートパルスSP
2 、シフトクロックCK2 に基づいてゲートドライ
バ7への制御信号G1 〜G4 を生成して出力するも
のである。ゲートドライバ7は、薄膜トランジスタQの
ゲートにゲート信号Y1 〜Y4 を出力し、薄膜トラ
ンジスタQのオン・オフ動作を制御するものであり、ゲ
ートドライバ7は、薄膜トランジスタQのゲートにゲー
ト信号Y1 〜Y4 を出力し、薄膜トランジスタQの
オン・オフ動作を制御するものである。
【0027】なお、アナログスイッチS21〜S24は
、データラインDLに予め存在する分布容量に信号電圧
を充電する期間を決定するためのものである。次に、作
用を説明する。まず、従来例と同様に、例えば、パソコ
ン等の画像信号出力装置からインターフェース回路2を
介して、水平同期信号HS、垂直同期信号VS、画像信
号VD、クロック信号CLKが制御回路3に入力され、
制御回路3により、これら各種信号が液晶表示パネル8
の駆動のための信号に変換され、スタートパルスSP1
 ,SP2 、シフトクロックCK1 ,CK2 、信
号S、制御信号OP1 〜OP4 として出力される。
【0028】そして、シフトレジスタ4では制御信号D
1〜D4がスタートパルスSP1 によりトリガされて
クロックCK1 のタイミングでシフトレジスタ4から
の制御信号D1〜D4がアナログスイッチS11〜S1
4をオンすることにより、制御回路3からの信号Sが信
号保持回路用キャパシタC11〜C14に保持される。 通常、本実施例のようにデータドライバ6が1組の信号
保持回路11だけで構成されている場合、従来例のよう
に1走査ライン毎に一斉にゲート信号を駆動すると、セ
ルへの書き込み時間が大幅に不足する。
【0029】そこで、本実施例では、データラインDL
に予め存在する分布容量を用いてアナログスイッチS2
1〜S24により、信号電圧を充電する期間が決められ
るように構成されている。すなわち、制御信号OP1 
〜OP4 により、1つのデータラインDL上において
、所定の薄膜トランジスタQが1個だけオンし、他の薄
膜トランジスタQが全てオフ状態とすることで、データ
ラインDLに存在する分布容量が信号保持用のキャパシ
タとして用いられる。
【0030】一般に、データラインDLの分布容量の合
計値は200pF程度、液晶の等価容量CLは1pF程
度の大きさであるため、分布容量からの電荷を液晶容量
に充電した場合の誤差は非常に小さく、実使用に際して
なんら問題とならない。図5は本発明に係る液晶表示装
置の実施例2を示す図であり、図5は本実施例の動作例
を説明するためのタイムチャートである。
【0031】なお、図5において、図4に示した実施例
1に付された番号と同一番号は同一部分を示す。本実施
例では、実施例1において動作原理上、データラインX
1 の充電時間が1番短くなってしまうのを補償するた
め、ゲート信号G1 〜G4 の位相を早めて充電時間
を長くするものである。
【0032】この場合、信号保持回路11への信号の充
電のためのアナログスイッチS24がオンとなる前に、
ゲート信号がオフとなって、液晶容量CLが正しい信号
電圧に充電できるため、制御信号OP4 で駆動される
データラインX4 のためのアナログスイッチS24は
オンのままでよい。このように本実施例では、データラ
インの有する分布容量を信号保持手段として信号保持用
キャパシタに保持された所定信号を液晶表示パネルの各
セルに印加でき、データドライバの構成を、データライ
ン毎に1つの信号保持用キャパシタが対応するだけの簡
略化した構成とすることができる。
【0033】したがって、従来例と比較して、データド
ライバを小型・低コスト化でき、液晶表示装置の低コス
ト化を図ることができる。なお、上記実施例は第2スイ
ッチであるアナログスイッチS21〜S24の後に、す
ぐデータラインDLを接続しているが、これに限らず、
バッファアンプを介してデータラインDLに接続しても
よい。この場合、アナログスイッチS21〜S24の後
に、バッファアンプを挿入することで、アナログスイッ
チS21〜S24のオン抵抗の影響によりデータライン
DLの分布容量への書き込み時間が延びるのを防止でき
る。
【0034】
【発明の効果】本発明では、データラインの有する分布
容量を信号保持手段として信号保持用キャパシタに保持
された所定信号を液晶表示パネルの各セルに印加でき、
データドライバの構成を、データライン毎に1つの信号
保持用キャパシタが対応するだけの簡略化したものとす
ることができる。
【0035】したがって、データの書き込み時間を確保
しつつ、データドライバを小型化・低コスト化でき、液
晶表示装置のコストの低減化を図ることができる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置の原理説明図である。
【図2】実施例1の全体構成を示すブロック図である。
【図3】図2の要部構成を示す概略回路図である。
【図4】実施例1の動作例を説明するためのタイムチャ
ートである。
【図5】実施例2の動作例を説明するためのタイムチャ
ートである。
【図6】従来例の全体構成を示すブロック図である。
【図7】図6の要部構成を示す概略回路図である。
【図8】従来例の動作例を説明するためのタイムチャー
トである。
【符号の説明】
1  液晶表示装置 2  インターフェース回路 3  制御回路 4  シフトレジスタ 5  シフトレジスタ 6  データドライバ 7  ゲートドライバ 8  液晶表示パネル 9  第1信号保持回路 10  第2信号保持回路 11    信号保持回路 DL    データライン GL    ゲートライン

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  互いに直交する複数のゲートライン、
    及びデータラインの交点に対応するセルをマトリクス状
    に複数配置してなる液晶表示パネルと、該ゲートライン
    を介して所定の電圧を該液晶表示パネルの各セルに印加
    し、所定の書き込みラインを選択するゲートドライバと
    、該データライン毎に第1スイッチ、及び第2スイッチ
    に挟まれて設けた1つの信号保持用キャパシタを有し、
    該データラインを介して該液晶表示パネルの各セルに所
    定の電圧を印加するデータドライバと、を備え、前記デ
    ータドライバは前記第1スイッチの開閉を制御して前記
    信号保持用キャパシタに所定信号を保持し、外部からの
    所定の制御信号に基づいて開閉が制御される前記第2ス
    イッチにより、該信号保持用キャパシタに保持された所
    定信号が前記データラインの有する分布容量を信号保持
    手段として該液晶表示パネルの各セルに印加されること
    を特徴とする液晶表示装置。
JP14509691A 1991-06-18 1991-06-18 液晶表示装置 Expired - Lifetime JP3604403B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14509691A JP3604403B2 (ja) 1991-06-18 1991-06-18 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14509691A JP3604403B2 (ja) 1991-06-18 1991-06-18 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH04368992A true JPH04368992A (ja) 1992-12-21
JP3604403B2 JP3604403B2 (ja) 2004-12-22

Family

ID=15377285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14509691A Expired - Lifetime JP3604403B2 (ja) 1991-06-18 1991-06-18 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3604403B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018416B2 (en) 2006-09-22 2011-09-13 Innocom Technology (Shenzhen) Co., Ltd. Driving circuit with output control circuit and liquid crystal display using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8018416B2 (en) 2006-09-22 2011-09-13 Innocom Technology (Shenzhen) Co., Ltd. Driving circuit with output control circuit and liquid crystal display using same

Also Published As

Publication number Publication date
JP3604403B2 (ja) 2004-12-22

Similar Documents

Publication Publication Date Title
US6392629B1 (en) Drive circuit for liquid-crystal displays and liquid-crystal display including drive circuits
US6504522B2 (en) Active-matrix-type image display device
EP2357642B1 (en) Scanning signal line driving circuit and shift register
US7508479B2 (en) Liquid crystal display
US6670941B2 (en) Slow rate controlled ramp and its use in liquid crystal displays
US20080136983A1 (en) Pixel structure of display device and method for driving the same
US6661401B1 (en) Circuit for driving a liquid crystal display and method for driving the same circuit
JPH1185111A (ja) 液晶表示素子
US4736137A (en) Matrix display device
US4803480A (en) Liquid crystal display apparatus
US7250888B2 (en) Systems and methods for providing driving voltages to a display panel
US20060220692A1 (en) Sample-hold circuit and semiconductor device
US20200394976A1 (en) Scanning signal line drive circuit and display device provided with same
KR100648141B1 (ko) 표시 장치 및 상기 표시 장치의 구동 방법
JPH08137443A (ja) 画像表示装置
US20100001985A1 (en) Dot-matrix display charging control method and system
TW559776B (en) Digital light valve addressing methods and apparatus and light valves incorporating same
US5963188A (en) Gate driving circuit for liquid crystal display
TWI682219B (zh) 液晶顯示控制裝置
JPH04368992A (ja) 液晶表示装置
JPH0675204A (ja) アクティブマトリクス型液晶表示装置
JP2003114657A (ja) アクティブマトリクス型表示装置、そのスイッチ部駆動回路、及びその走査線駆動回路、並びにその駆動方法
JPH04289893A (ja) 液晶表示装置
JPH05313605A (ja) 多階調アクティブマトリックス液晶駆動回路
JPH06266314A (ja) 表示装置の駆動回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040909

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071008

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 7