CN104658498A - 移位寄存器与栅极驱动电路 - Google Patents

Abstract

本发明提供了一种移位寄存器和栅极驱动电路。该栅极驱动电路包括该移位寄存器，该移位寄存器包括多个级联连接的移位寄存单元，每个移位寄存单元包括一个输出端和一个与该输出端连接的输出稳定单元。该输出稳定单元包括两个开关元件，该两个开关元件的控制端均与本级移位寄存单元的输出端连接，该两个开关元件的一通路端分别接收一起始信号或者前级移位寄存单元的输出信号与一结束信号或者后级移位寄存单元的输出信号，该两个开关元件的另一通路端均接收一参考电压。本发明的移位寄存器和栅极驱动电路输出稳定。

Description

移位寄存器与栅极驱动电路

技术领域

本发明涉及显示技术，特别涉及一种适用于显示装置的移位寄存器与采用该移位寄存器的栅极驱动电路。

背景技术

平面显示装置如液晶显示装置(Liquid Crystal Display，LCD)具备轻薄、节能、无辐射等诸多优点，因此被广泛应用于高清数字电视、电脑、个人数字助理(PDA)、移动电话、数码相机等电子设备中。

以薄膜晶体管(Thin Film Transistor，TFT)液晶显示装置为例，其包括：液晶显示面板和驱动电路，其中，液晶显示面板包括多条扫描线与多条数据线，且相邻的两条扫描线与相邻的两条数据线交叉形成一个像素单元，每个像素单元至少包括一个薄膜晶体管，而驱动电路包括：栅极驱动电路(gate drive circuit)和源极驱动电路(source drive circuit)。随着生产者对液晶显示装置的低成本化追求以及制造工艺的提高，使原本设置于液晶显示面板以外的驱动电路集成芯片被设置于液晶显示面板的玻璃基板上成为了可能，例如，将栅极驱动电路集成于阵列基板(Gate in array，GIA)上从而简化液晶显示装置的制造过程，并降低生产成本。

栅极驱动电路的多个输出信号作为扫描信号用于在每一显示帧内依次提供给多条扫描线，当扫描信号为高电平时打开与对应扫描线连接的薄膜晶体管，而在该显示帧的大部分时间里，该扫描信号保持低电平，然而由于栅极驱动电路中移位寄存单元内晶体管中的寄生电容的存在，当其接收的时钟信号在进行高低电平跳变时，一些关键节点会被耦合，如此易造成输出信号在处于低电平状态时变得不稳定。目前为了解决输出不稳定的问题，通常是在每个移位寄存单元内通过一个晶体管充电或者借助一个额外电容耦合以稳定输出。请参考图1，图1为现有技术中一种栅极驱动电路的移位寄存器的一移位寄存单元的电路结构示意图。如图1所示，为了解决当开关元件M2所接收的时钟信号CLK2在进行高低电平跳变时，容易引起节点Q的耦合而造成输出信号不稳定的问题，通过增加电容C2，而借助电容C2的耦合作用，使节点QB处于高电位而打开开关元件M4、M5，从而使低电平电压信号VGL通过开关元件M4、M5提供给节点Q和输出端Outn，以实现对节点Q和输出端Outn的输出信号的稳定。然而，开关元件M4、M5若一直处于打开状态，则容易出现电压偏移的现象而使充电能力变差，那么用于稳定输出信号的开关元件M4、M5所起的稳定作用就会变差，长时间工作之后的栅极驱动电路就会存在功能失常的风险。

发明内容

本发明的目的在于提供一种移位寄存器及包括该移位寄存器的栅极驱动电路，该移位寄存器用以解决现有技术中栅极驱动电路的移位寄存器输出不稳定且易功能失常的问题。

具体地，本发明的实施例提供的一种移位寄存器，该移位寄存器包括多个级联连接的移位寄存单元，每个移位寄存单元包括一个输出端和一个与该输出端连接的输出稳定单元。该输出端用于提供输出信号，该输出稳定单元包括第一开关元件与第二开关元件。该第一开关元件包括第一控制端、第一通路端和第二通路端，该第一控制端连接该输出端，当该第一开关元件所在的移位寄存单元位于该移位寄存器的第一级时，该第一通路端用于接收该移位寄存器的一起始信号，当该第一开关元件所在的移位寄存单元位于第一级移位寄存单元的后级时，该第一通路端用于接收该移位寄存单元的前级移位寄存单元的输出信号，该第二通路端用于接收一参考电压。该第二开关元件包括第二控制端、第三通路端和第四通路端，该第二控制端连接该输出端，当该第二开关元件所在的移位寄存单元位于该移位寄存器的最后一级时，该第三通路端用于接收该移位寄存器的一结束信号，当该第二开关元件所在的移位寄存单元位于最后一级移位寄存单元的前级时，该第三通路端用于接收该移位寄存单元的后级移位寄存单元的输出信号，该第四通路端用于接收该参考电压。

在本发明的较佳实施例中，当第一开关元件所在的移位寄存单元位于第一级移位寄存单元的后级时，当第二开关元件所在的移位寄存单元位于最后一级移位寄存单元的前级时，第一开关元件的第一通路端用于接收移位寄存单元的前第一级移位寄存单元的输出信号，第二开关元件的第三通路端用于接收移位寄存单元的后第一级移位寄存单元的输出信号。

在本发明的较佳实施例中，当第一开关元件所在的移位寄存单元位于第一级移位寄存单元的后级时，当第二开关元件所在的移位寄存单元位于最后一级移位寄存单元的前级时，第一开关元件的第一通路端用于接收移位寄存单元的前第二级移位寄存单元的输出信号，第二开关元件的第三通路端用于接收移位寄存单元的后第二级移位寄存单元的输出信号，且移位寄存器的第一级、第二级移位寄存单元的第一开关元件的第一通路端均用于接收该起始信号，最后一级、倒数第二级移位寄存单元的第二开关元件的第三通路端用于接收该结束信号。

在本发明的较佳实施例中，参考电压为低电平电压信号。

在本发明的较佳实施例中，移位寄存单元进一步包括第一时钟信号接收端、第二时钟信号接收端、第三时钟信号接收端、第四时钟信号接收端、第一输入端、第二输入端、参考电压端以及：

第三开关元件，第三开关元件包括第三控制端、第五通路端和第六通路端，第三控制端连接第一时钟信号接收端，第五通路端连接该第一输入端，第六通路端连接移位寄存单元的一节点；

第四开关元件，第四开关元件包括第四控制端、第七通路端和第八通路端，第四控制端连接节点，第七通路端连接第二时钟信号接收端，第八通路端连接该级移位寄存单元的输出端；

第五开关元件，第五开关元件包括第五控制端、第九通路端和第十通路端，第五控制端连接第三时钟信号接收端，第九通路端连接第二输入端，第十通路端连接节点；

第六开关元件，第六开关元件包括第六控制端、第十一通路端和第十二通路端，第六控制端连接第四时钟信号接收端，第十一通路端连接参考电压端，第十二通路端连接该级移位寄存单元的输出端；

第七开关元件，第七开关元件包括第七控制端、第十三通路端和第十四通路端，第七控制端和第十三通路端连接第二时钟信号接收端，第十四通路端连接移位寄存单元的另一节点；

第八开关元件，第八开关元件包括第八控制端、第十五通路端和第十六通路端，第八控制端连接节点，第十五通路端连接另一节点，第十六通路端连接参考电压端；

第九开关元件，第九开关元件包括第九控制端、第十七通路端和第十八通路端，第九控制端连接另一节点，第十七通路端连接节点，第十八通路端连接参考电压端；

第十开关元件，第十开关元件包括第十控制端、第十九通路端和第二十通路端，第十控制端连接第四时钟信号接收端，第十九通路端连接另一节点，第二十通路端连接参考电压端；以及

第十一开关元件，第十一开关元件包括第十一控制端、第二十一通路端和第二十二通路端，第十一控制端连接另一节点，第二十一通路端连接参考电压端，第二十二通路端连接该级移位寄存单元的输出端；

其中，第一、第二、第三、第四时钟信号接收端分别用于接收四个时钟信号，第一输入端接收一第一输入信号，第二输入端接收一第二输入信号，参考电压端接收参考电压。

在本发明的较佳实施例中，该移位寄存器的第一级移位寄存单元的第一输入信号为起始信号，第一级移位寄存单元的后级移位寄存单元的第一输入信号为后级移位寄存单元的前第一级移位寄存单元的输出端提供的输出信号；移位寄存器的最后一级移位寄存单元的第二输入信号为结束信号，最后一级移位寄存单元的前级移位寄存单元的第二输入信号为前级移位寄存单元的后第一级移位寄存单元的输出端提供的输出信号。

在本发明的较佳实施例中，该移位寄存器包括四个级联连接的移位寄存单元，其中，第一级移位寄存单元的第一时钟信号接收端接收该四个时钟信号中的第一时钟信号，第二时钟信号接收端接收该四个时钟信号中的第二时钟信号，第三时钟信号接收端接收该四个时钟信号中的第三时钟信号，第四时钟信号接收端接收该四个时钟信号中的第四时钟信号；

第二级移位寄存单元的第一时钟信号接收端接收该第二时钟信号，第二时钟信号接收端接收该第三时钟信号，第三时钟信号接收端接收该第四时钟信号，第四时钟信号接收端接收该第一时钟信号；

第三级移位寄存单元的第一时钟信号接收端接收该第三时钟信号，第二时钟信号接收端接收该第四时钟信号，第三时钟信号接收端接收该第一时钟信号，第四时钟信号接收端接收该第二时钟信号；以及

第四级移位寄存单元的第一时钟信号接收端接收该第四时钟信号，第二时钟信号接收端接收该第一时钟信号，第三时钟信号接收端接收该第二时钟信号，第四时钟信号接收端接收该第三时钟信号。

在本发明的较佳实施例中，该四个时钟信号的周期相同且占空比均为四分之一，且该四个时钟信号的依次从第一时钟信号至第四时钟信号延迟四分之一周期，相邻两个时钟信号的高电平时间不重叠。

在本发明的较佳实施例中，该四个时钟信号的周期相同且占空比均为二分之一，且该四个时钟信号依次从第一时钟信号至第四时钟信号延迟四分之一周期，相邻两个时钟信号的高电平时间重叠四分之一周期。

本发明的实施例中还提供一种包括上述移位寄存器的栅极驱动电路，其中，该移位寄存器所接收的参考电压为栅极低电压信号。

由于本发明所提供的栅极驱动电路的移位寄存单元增加了输出稳定单元，该输出稳定单元的作用是当本级输出为高时，可以对前后级输出起到拉低的作用，本级输出产生噪声时，也会对前后级起到拉低的作用，所以当多个移位寄存单元多级级联连接时，会对栅极驱动电路的输出起到稳定的作用，且该输出稳定单元的电路结构简单。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1为现有技术中一种栅极驱动电路的移位寄存器的一移位寄存单元的电路结构示意图。

图2为本发明的一实施例所提供的一种栅极驱动电路的电路结构示意图。

图3为图1所示的栅极驱动电路的相关信号的波形示意图。

图4为本发明一具体实施例所提供的一种栅极驱动电路的结构示意图。

图5为图4所示的栅极驱动电路的移位寄存器的一移位寄存单元的电路结构示意图。

图6为图4所示的栅极驱动电路的移位寄存器的第一级移位寄存单元的相关信号的波形示意图。

图7为图4所示的栅极驱动电路的移位寄存器的相关信号的波形示意图。

图8为本发明的另一具体实施例所提供的一种栅极驱动电路的移位寄存器的一移位寄存单元的电路结构示意图。

图9为本发明的该另一具体实施例所提供的的栅极驱动电路的移位寄存器的第一级移位寄存单元的相关信号的波形示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的移位寄存器与栅极驱动电路其具体实施方式、方法、步骤、结构、特征及功效，详细说明如下。

有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例详细说明中将可清楚的呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图仅是提供参考与说明之用，并非用来对本发明加以限制。

请参考图2，图2为本发明的一实施例所提供的一种栅极驱动电路的电路结构示意图。该栅极驱动电路用于为一平面显示装置的多条扫描线提供扫描信号，该栅极驱动电路包括一移位寄存器11。该移位寄存器11包括n个结构相同且级联连接的移位寄存单元R1、R2、……、Rn，其中，n为自然数。以该移位寄存器11中第m级移位寄存单元Rm为例，m为自然数且1≦m≦n，该第m级移位寄存单元Rm包括输入端In、参考电压端Ref、前级稳定信号输出端Outa、后级稳定信号输出端Outb、输出端Out以及输出稳定单元111。该输入端In用于接收一输入信号。该参考电压端Ref用于接收一参考电压VGL，该参考电压VGL为一低电平电压信号，如栅极低电压信号。该输出端Out用于提供一输出信号，该输出信号即为提供给扫描线的扫描信号。

该输出稳定单元111包括第一开关元件M1和第二开关元件M2。该第一开关元件M1包括第一控制端、第一通路端和第二通路端，该第一控制端连接该输出端Out，该第一通路端连接该前级稳定信号输出端Outa以接收该移位寄存单元Rm的前级移位寄存单元的输出信号，该第二通路端连接该参考电压端Ref以接收该参考电压VGL。该第二开关元件M2包括第二控制端、第三通路端和第四通路端，该第二控制端连接该输出端Out，该第三通路端连接该后级稳定信号输出端Outb以接收该移位寄存单元Rm的后级移位寄存单元的输出信号，该第四通路端连接该参考电压端Ref以接收该参考电压VGL。其中，需要说明的是，该前级移位寄存单元可以是前第一级移位寄存单元Rm-1或者前第二级移位寄存单元Rm-2或者其他排在该移位寄存单元Rm之前的移位寄存单元；该后级移位寄存单元可以是后第一级移位寄存单元Rm+1或者后第二级移位寄存单元Rm+2或者其他排在该移位寄存单元Rm之后的移位寄存单元，其他前后级移位寄存单元以此类推。

如图2所示，在本实施方式中，该第一开关元件M1的第一通路端用于接收该移位寄存单元Rm的前第一级移位寄存单元Rm-1的输出信号，该第二开关元件M2的第三通路端用于接收该移位寄存单元Rm的后第一级移位寄存单元Rm+1的输出信号。

当m等于1时，该移位寄存单元R1的输入端In接收一起始信号STV1作为其输入信号，该移位寄存单元R1的输出稳定单元111的第一开关元件M1的第一通路端用于接收该起始信号STV1。

当m等于n时，该移位寄存单元Rn的输出稳定单元111的第二开关元件M2的第三通路端用于接收一结束信号STV2。

一般而言，该起始信号STV1与该结束信号STV2与该多个移位寄存单元R1、R2、……、Rn的输出信号的脉宽相同，并且除了特定时间为高电平之外，其它时间均保持为低电平状态。所谓特定时间，对于起始信号STV1而言，即为提示该移位寄存器11开始提供输出信号的时间；而对于结束信号STV2而言，即为提示该移位寄存器11完成提供输出信号的时间。

请参考图3，图3为图1所示的栅极驱动电路的相关信号的波形示意图。该起始信号STV1、每级移位寄存单元的输出信号Out1、Out2、……、Outn以及该结束信号STV2保持高电平的时间均为ts，且当起始信号STV1由高电平跳变到低电平时，第一级移位寄存单元R1的输出信号Out1由低电平跳变到高电平，并保持ts。当第一级移位寄存单元R1的输出信号Out1由高电平跳变到低电平时，第二级移位寄存单元R2的输出信号Out2由低电平跳变到高电平，并保持ts，以此类推，直到结束信号STV2。该栅极驱动电路的多个输出信号Out1、Out2、……、Outn作为扫描信号用于在每一显示帧内提供给多条扫描线，而从图3也可以看出，每一级移位寄存单元的输出信号在大部分时间里都保持低电平。

仍以第m级移位寄存单元Rm为例进行说明，当该第m级移位寄存单元Rm的输出信号Outm为高电平时，该第m级移位寄存单元Rm的输出稳定单元111的第一开关元件M1和第二开关元件M2打开，参考电压VGL经由该第一开关元件M1和第二开关元件M2分别提供给该第m级移位寄存单元Rm的前第一级移位寄存单元Rm-1和后第一级移位寄存单元Rm+1的输出端Out，由于该参考电压VGL为低电平电压信号，因此可对前第一级移位寄存单元Rm-1和后第一级移位寄存单元Rm+1的输出信号起到拉低作用。而当该第m级移位寄存单元Rm的输出产生噪声时，同样也会对其前后级移位寄存单元的输出信号起到拉低作用。因此，对于所有的移位寄存单元而言，其输出信号均可因对应的移位寄存单元的高电平输出而被参考电压VGL拉低以维持低电平的稳定状态，从而使该栅极驱动电路的移位寄存器11通过采用该输出稳定单元111而维持输出稳定以发挥正常功能。

请参考图4，图4为本发明一具体实施例所提供的一种栅极驱动电路的结构示意图。以n等于4为例，该移位寄存器21包括4个级联连接的移位寄存单元R1、R2、R3、R4。每一移位寄存单元结构相同，且包括第一输入端In1、第二输入端In2、第一时钟信号接收端CK1、第二时钟信号接收端CK2、第三时钟信号接收端CK3、第四时钟信号接收端CK4、参考电压端Ref、前级稳定信号输出端Outa、后级稳定信号输出端Outb以及输出端Out。该第一输入端In1接收一第一输入信号，该第一输入信号可以为一起始信号STV1(若该输入端In所在的移位寄存单元位于移位寄存器21的第一级)或者前第一级移位寄存单元的输出端Out提供的输出信号。该第二输入端In2接收一第二输入信号，该第二输入信号可以为一结束信号STV2(若该输入端In所在的移位寄存单元位于移位寄存器21的最后一级)或者后第一级移位寄存单元的输出端Out提供的输出信号。该参考电压端Ref用于接收一参考电压VGL，该参考电压VGL为一低电平电压信号，如栅极低电压信号。输出端Out用于提供输出信号，该输出信号即为提供给扫描线的扫描信号。

每一移位寄存单元的前级稳定信号输出端Outa连接该移位寄存单元的前第一级用于接收该移位寄存单元Rm的前第一级移位寄存单元的输出端Out，后级稳定信号输出端Outb连接该移位寄存单元的后第一级移位寄存单元的输出端Out。其中，对于第一级移位寄存单元R1而言，其前级稳定信号输出端Outa可连接其第一输入端In1以接收起始信号STV1；对于最后一级移位寄存单元R4而言，其后级稳定信号输出端Outb可连接其第二输入端In2以接收结束信号STV2。

在本实施例中，每一移位寄存单元中的前级稳定信号输出端Outa与本级移位寄存单元中的第一输入端In1所接收的信号相同，而后级稳定信号输出端Outb与本级移位寄存单元中的第二输入端In2所接收的信号相同，因此，在每一移位寄存单元中，前级稳定信号输出端Outa与第一输入端In1可以为同一端口或者相互连接，而后级稳定信号输出端Outb与第二输入端In2可以为同一端口或者相互连接。

该移位寄存器21接收第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3以及第四时钟信号CLK4。其中，该第一级移位寄存单元R1的第一时钟信号接收端CK1接收第一时钟信号CLK1，第二时钟信号接收端CK2接收第二时钟信号CLK2，第三时钟信号接收端CK3接收第三时钟信号CLK3，以及第四时钟信号接收端CK4接收第四时钟信号CLK4。

该第二级移位寄存单元R2的第一时钟信号接收端CK1接收第二时钟信号CLK2，第二时钟信号接收端CK2接收第三时钟信号CLK3，第三时钟信号接收端CK3接收第四时钟信号CLK4，以及第四时钟信号接收端CK4接收第一时钟信号CLK1。

该第三级移位寄存单元R3的第一时钟信号接收端CK1接收第三时钟信号CLK3，第二时钟信号接收端CK2接收第四时钟信号CLK4，第三时钟信号接收端CK3接收第一时钟信号CLK1，以及第四时钟信号接收端CK4接收第二时钟信号CLK2。

该第四级移位寄存单元R4的第一时钟信号接收端CK1接收第四时钟信号CLK4，第二时钟信号接收端CK2接收第一时钟信号CLK1，第三时钟信号接收端CK3接收第二时钟信号CLK2，以及第四时钟信号接收端CK4接收第三时钟信号CLK3。

请参考图5，图5为图4所示的栅极驱动电路的移位寄存器的一移位寄存单元的电路结构示意图。该移位寄存单元进一步包括输出稳定单元211、第三开关元件M3、第四开关元件M4、第五开关元件M5、第六开关元件M6、第七开关元件M7、第八开关元件M8、第九开关元件M9、第十开关元件M10、第十一开关元件M11和电容C1。

该输出稳定单元211包括第一开关元件M1和第二开关元件M2。该第一开关元件M1包括第一控制端(未标示)、第一通路端(未标示)和第二通路端(未标示)，该第一控制端连接该移位寄存单元的输出端Out，该第一通路端连接该移位寄存单元的前级稳定信号输出端Outa，该第二通路端连接该移位寄存单元的参考电压端Ref。

该第二开关元件M2包括第二控制端(未标示)、第三通路端(未标示)和第四通路端(未标示)，该第二控制端连接该移位寄存单元的输出端Out，该第三通路端连接该移位寄存单元的后级稳定信号输出端Outb，该第四通路端连接该移位寄存单元的参考电压端Ref。

该第三开关元件M3包括第三控制端(未标示)、第五通路端(未标示)和第六通路端(未标示)，该第三控制端连接该移位寄存单元的第一时钟信号接收端CK1，该第五通路端连接该移位寄存单元的第一输入端In1，该第六通路端连接该移位寄存单元的一节点Q。

该第四开关元件M4包括第四控制端(未标示)、第七通路端(未标示)和第八通路端(未标示)，该第四控制端连接该节点Q，该第七通路端连接该移位寄存单元的第二时钟信号接收端CK2，该第八通路端连接该移位寄存单元的输出端Out。

该第五开关元件M5包括第五控制端(未标示)、第九通路端(未标示)和第十通路端(未标示)，该第五控制端连接该移位寄存单元的第三时钟信号接收端，该第九通路端连接该移位寄存单元的第二输入端In2，该第十通路端连接该节点Q。

该第六开关元件M6包括第六控制端(未标示)、第十一通路端(未标示)和第十二通路端(未标示)，该第六控制端连接该移位寄存单元的第四时钟信号接收端CK4，该第十一通路端连接该移位寄存单元的参考电压端Ref，该第十二通路端连接该移位寄存单元的输出端Out。

该第七开关元件M7包括第七控制端(未标示)、第十三通路端(未标示)和第十四通路端(未标示)，该第七控制端和第十三通路端连接该移位寄存单元的第二时钟信号接收端CK2，该第十四通路端连接该移位寄存单元的另一节点QB。

该第八开关元件M8包括第八控制端(未标示)、第十五通路端(未标示)和第十六通路端(未标示)，该第八控制端连接该节点Q，该第十五通路端连接该另一节点QB，该第十六通路端连接该移位寄存单元的参考电压端Ref。

该第九开关元件M9包括第九控制端(未标示)、第十七通路端(未标示)和第十八通路端(未标示)，该第九控制端连接该另一节点QB，该第十七通路端连接该节点Q，该第十八通路端连接该移位寄存单元的参考电压端Ref。

该第十开关元件M10包括第十控制端(未标示)、第十九通路端(未标示)和第二十通路端(未标示)，该第十控制端连接该移位寄存单元的第四时钟信号接收端CK4，该第十九通路端连接该另一节点QB，该第二十通路端连接该移位寄存单元的参考电压端Ref。

该第十一开关元件M11包括第十一控制端(未标示)、第二十一通路端(未标示)和第二十二通路端(未标示)，该第十一控制端连接该另一节点QB，该第二十一通路端连接该移位寄存单元的参考电压端Ref，该第二十二通路端连接该移位寄存单元的输出端Out。

该电容C1连接在该节点Q与该移位寄存单元的输出端Out之间。

上述开关元件M1-M11均为薄膜晶体管结构。

请一并参考图4至图6，其中，图6为图4所示的栅极驱动电路的移位寄存器的第一级移位寄存单元R1的相关信号的波形示意图。该移位寄存单元R1的第一输入端In1接收起始信号STV1，第二输入端In2接收第二级移位寄存单元R2的输出信号Out2，第一时钟信号接收端CK1接收第一时钟信号CLK1，第二时钟信号接收端CK2接收第二时钟信号CLK2，第三时钟信号接收端CK3接收第三时钟信号CLK3，第四时钟信号接收端CK4接收第四时钟信号CLK4，参考电压端Ref接收参考电压VGL，该参考电压VGL为一低电平电压信号，输出端Out提供输出信号Out1。其中，第一至第四时钟信号CLK1-CLK4的周期相同且占空比均为四分之一，且该第一至第四时钟信号CLK1-CLK4依次从第一时钟信号CLK1至第四时钟信号CLK4延迟四分之一周期，相邻两个时钟信号的高电平时间不重叠。

在t1时刻，起始信号STV1与第一时钟信号CLK1均由低电平跳变到高电平，此时，第三开关元件M3导通，此时节点Q被预充电，第八开关元件M8导通，进而将节点QB的电压拉低到参考电压VGL的低电平。

在t2时刻，第一时钟信号CLK1由高电平跳变到低电平，第二时钟信号CLK2由低电平跳变到高电平，此时，由于节点Q在t1时刻被预充电至高电位，所以第四开关元件M4导通，同时由于电容C1的自举作用，使第四开关元件M4打开得更加充分，输出端Out被充电到高电平使输出信号G1变为高电平电压。当输出端Out为高电平时，第一开关元件M1和第二开关元件M2导通，参考电压VGL经由第一开关元件M1和第二开关元件M2分别将起始信号STV1和第二级移位寄存单元R2的输出信号G2的电压拉低。

在t3时刻，第二时钟信号CLK2由高电平跳变到低电平，第三时钟信号CLK3由低电平跳变到高电平，此时，由于节点Q仍为高电位，导致第四开关元件M4处于导通状态，处于低电平的第二时钟信号CLK2将输出信号G1的电压拉低到低电平，同时由于电容C1的自举作用，节点Q的电位被拉低，但由于第三时钟信号CLK3由低电平跳变到高电平，且第二级移位寄存单元R2的输出信号G2也跳变到高电平，第五开关元件M5导通，节点Q维持和t1时刻相当的电位。

在t4时刻，第三时钟信号CLK3由高电平跳变到低电平，第四时钟信号CLK4由低电平跳变到高电平，由于电容C1的自举作用，节点Q维持t3时刻的高电平，此时，第十开关元件M10与第六开关元件M6导通，节点QB和输出信号G1的电位都会被参考电压VGL拉低。

在t5时刻，进入第二个时钟周期，在此后的时间里，第二时钟信号CLK2在跳变到高电平的过程中，第七开关元件M7都会打开，节点QB会被预充电，而因节点QB充电，第九开关元件M9和第十一开关元件M11被打开，第二时钟信号CLK2跳变时对节点Q和输出端Out造成的耦合电压就被参考电压VGL拉低。

其他移位寄存单元的工作原理与移位寄存单元R1相似，并可由上述移位寄存单元R1的工作原理的描述一一推之，在此不再赘述，该移位寄存器21的移位寄存单元R1-R4的相关信号的波形示意图如图7所示。且如图7所示，起始信号STV1与结束信号STV2与该四个移位寄存单元R1、R2、R3、R4的输出信号Out1、Out2、Out3、Out4的脉宽相同，并且除了特定时间为高电平之外，其它时间均保持为低电平状态。

由此可知，当每一移位寄存单元的输出信号为高电平时，该移位寄存单元的输出稳定单元211的第一开关元件M1和第二开关元件M2打开，参考电压VGL经由该第一开关元件M1和第二开关元件M2分别提供给该第移位寄存单元的前第一级移位寄存单元和后第一级移位寄存单元的输出端Out，由于该参考电压VGL为低电平电压信号，因此可对前第一级移位寄存单元和后第一级移位寄存单元的输出信号起到拉低作用。进一步地，由于移位寄存单元的第九开关元件M9和第十一开关元件M11出现电压偏移时，会使该移位寄存单元的输出产生噪声，而该移位寄存单元的输出稳定单元211同样也会对其前后级移位寄存单元的输出信号起到拉低作用。因此，对于所有的移位寄存单元而言，其输出信号均可因对应的移位寄存单元的高电平输出而被参考电压VGL拉低以维持低电平的稳定状态，从而使该栅极驱动电路的移位寄存器21通过采用该输出稳定单元211而维持输出稳定以发挥正常功能。

请参考图8，图8为本发明的另一具体实施例所提供的一种栅极驱动电路的移位寄存器的一移位寄存单元的电路结构示意图。如图8所示，与图4所示的栅极驱动电路相比，不同之处主要在于，该移位寄存单元的输出稳定单元311的第一开关元件M1的第一通路端经由该移位寄存单元的前级稳定信号输出端Outa连接该移位寄存单元的前第二级移位寄存单元的输出端以接收其输出信号Outn-2；第二开关元件M2的第三通路端经由该移位寄存单元的后级稳定信号输出端Outb连接该移位寄存单元的后第二级移位寄存单元的输出端以接收其输出信号Out+2。

需要说明的是，在本实施例中，该栅极驱动电路的移位寄存器的第一级、第二级移位寄存单元的前级稳定信号输出端Outa均与该第一级移位寄存单元的第一输入端In1连接以接收起始信号STV1，最后一级、倒数第二级移位寄存单元的后级稳定信号输出端Outb均与该最后一级移位寄存单元的第二输入端In2连接以接收结束信号STV2。

此外，请参考图9，图9为本发明的该另一具体实施例所提供的的栅极驱动电路的移位寄存器的第一级移位寄存单元R1的相关信号的波形示意图。与图4所示的栅极驱动电路相比，不同之处还在于，该移位寄存器所接收的第一至第四时钟信号CLK1-CLK4的占空比为二分之一，且该第一至第四时钟信号CLK1-CLK4依次从第一时钟信号CLK1至第四时钟信号CLK4延迟四分之一周期，相邻两个时钟信号的高电平时间重叠四分之一周期。

本发明所提供的栅极驱动电路中的移位寄存器的移位寄存单元输出稳定单元的第一开关元件M1的第一通路端与第二开关元件M2的第三通路端所连接的并不限于该移位寄存单元的前第一级移位寄存单元的输出端、后第一级移位寄存单元的输出端和前第二级移位寄存单元的输出端、后第二级移位寄存单元的输出端，也可以是前第一级移位寄存单元的输出端和后第二级移位寄存单元的输出端或者前第二级移位寄存单元的输出端和后第一级移位寄存单元的输出端，只要前后级移位寄存单元对应连接的输出端的高电平没有重复交叠即可，具体连接方式可根据实际情况而定。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种移位寄存器，其特征在于，该移位寄存器包括多个级联连接的移位寄存单元，每个移位寄存单元包括一个输出端和一个与该输出端连接的输出稳定单元，该输出端用于提供输出信号，该输出稳定单元包括：

第一开关元件，该第一开关元件包括第一控制端、第一通路端和第二通路端，该第一控制端连接该输出端，当该第一开关元件所在的移位寄存单元位于该移位寄存器的第一级时，该第一通路端用于接收该移位寄存器的一起始信号，当该第一开关元件所在的移位寄存单元位于第一级移位寄存单元的后级时，该第一通路端用于接收该移位寄存单元的前级移位寄存单元的输出信号，该第二通路端用于接收一参考电压；以及

第二开关元件，该第二开关元件包括第二控制端、第三通路端和第四通路端，该第二控制端连接该输出端，当该第二开关元件所在的移位寄存单元位于该移位寄存器的最后一级时，该第三通路端用于接收该移位寄存器的一结束信号，当该第二开关元件所在的移位寄存单元位于最后一级移位寄存单元的前级时，该第三通路端用于接收该移位寄存单元的后级移位寄存单元的输出信号，该第四通路端用于接收该参考电压。

2.如权利要求1所述的移位寄存器，其特征在于，当该第一开关元件所在的移位寄存单元位于第一级移位寄存单元的后级时，当该第二开关元件所在的移位寄存单元位于最后一级移位寄存单元的前级时，该第一开关元件的第一通路端用于接收该移位寄存单元的前第一级移位寄存单元的输出信号，该第二开关元件的第三通路端用于接收该移位寄存单元的后第一级移位寄存单元的输出信号。

3.如权利要求1所述的移位寄存器，其特征在于，当该第一开关元件所在的移位寄存单元位于第一级移位寄存单元的后级时，当该第二开关元件所在的移位寄存单元位于最后一级移位寄存单元的前级时，该第一开关元件的第一通路端用于接收该移位寄存单元的前第二级移位寄存单元的输出信号，该第二开关元件的第三通路端用于接收该移位寄存单元的后第二级移位寄存单元的输出信号，且该移位寄存器的第一级、第二级移位寄存单元的第一开关元件的第一通路端均用于接收该起始信号，最后一级、倒数第二级移位寄存单元的第二开关元件的第三通路端用于接收该结束信号。

4.如权利要求1所述的移位寄存器，其特征在于，该参考电压为低电平电压信号。

5.如权利要求1所述的移位寄存器，其特征在于，该移位寄存单元进一步包括第一时钟信号接收端、第二时钟信号接收端、第三时钟信号接收端、第四时钟信号接收端、第一输入端、第二输入端、参考电压端以及：

第三开关元件，该第三开关元件包括第三控制端、第五通路端和第六通路端，该第三控制端连接该第一时钟信号接收端，该第五通路端连接该第一输入端，该第六通路端连接该移位寄存单元的一节点；

第四开关元件，该第四开关元件包括第四控制端、第七通路端和第八通路端，该第四控制端连接该节点，该第七通路端连接该第二时钟信号接收端，该第八通路端连接该级移位寄存单元的输出端；

第五开关元件，该第五开关元件包括第五控制端、第九通路端和第十通路端，该第五控制端连接该第三时钟信号接收端，该第九通路端连接该第二输入端，该第十通路端连接该节点；

第六开关元件，该第六开关元件包括第六控制端、第十一通路端和第十二通路端，该第六控制端连接该第四时钟信号接收端，该第十一通路端连接该参考电压端，该第十二通路端连接该级移位寄存单元的输出端；

第七开关元件，该第七开关元件包括第七控制端、第十三通路端和第十四通路端，该第七控制端和该第十三通路端连接该第二时钟信号接收端，该第十四通路端连接该移位寄存单元的另一节点；

第八开关元件，该第八开关元件包括第八控制端、第十五通路端和第十六通路端，该第八控制端连接该节点，该第十五通路端连接该另一节点，该第十六通路端连接该参考电压端；

第九开关元件，该第九开关元件包括第九控制端、第十七通路端和第十八通路端，该第九控制端连接该另一节点，该第十七通路端连接该节点，该第十八通路端连接该参考电压端；

第十开关元件，该第十开关元件包括第十控制端、第十九通路端和第二十通路端，该第十控制端连接该第四时钟信号接收端，该第十九通路端连接该另一节点，该第二十通路端连接该参考电压端；以及

第十一开关元件，该第十一开关元件包括第十一控制端、第二十一通路端和第二十二通路端，该第十一控制端连接该另一节点，该第二十一通路端连接该参考电压端，该第二十二通路端连接该级移位寄存单元的输出端；

其中，该第一、第二、第三、第四时钟信号接收端分别用于接收四个时钟信号，该第一输入端接收一第一输入信号，该第二输入端接收一第二输入信号，该参考电压端接收该参考电压。

6.如权利要求5所述的移位寄存器，其特征在于，该移位寄存器的第一级移位寄存单元的第一输入信号为该起始信号，该第一级移位寄存单元的后级移位寄存单元的第一输入信号为该后级移位寄存单元的前第一级移位寄存单元的输出端提供的输出信号；该移位寄存器的最后一级移位寄存单元的第二输入信号为该结束信号，该最后一级移位寄存单元的前级移位寄存单元的第二输入信号为该前级移位寄存单元的后第一级移位寄存单元的输出端提供的输出信号。

7.如权利要求6所述的移位寄存器，其特征在于，该移位寄存器包括四个级联连接的移位寄存单元，其中，第一级移位寄存单元的第一时钟信号接收端接收该四个时钟信号中的第一时钟信号，第二时钟信号接收端接收该四个时钟信号中的第二时钟信号，第三时钟信号接收端接收该四个时钟信号中的第三时钟信号，第四时钟信号接收端接收该四个时钟信号中的第四时钟信号；

第二级移位寄存单元的第一时钟信号接收端接收该第二时钟信号，第二时钟信号接收端接收该第三时钟信号，第三时钟信号接收端接收该第四时钟信号，第四时钟信号接收端接收该第一时钟信号；

第三级移位寄存单元的第一时钟信号接收端接收该第三时钟信号，第二时钟信号接收端接收该第四时钟信号，第三时钟信号接收端接收该第一时钟信号，第四时钟信号接收端接收该第二时钟信号；以及

第四级移位寄存单元的第一时钟信号接收端接收该第四时钟信号，第二时钟信号接收端接收该第一时钟信号，第三时钟信号接收端接收该第二时钟信号，第四时钟信号接收端接收该第三时钟信号。

8.如权利要求7所述的移位寄存器，其特征在于，该四个时钟信号的周期相同且占空比均为四分之一，且该四个时钟信号的依次从第一时钟信号至第四时钟信号延迟四分之一周期，相邻两个时钟信号的高电平时间不重叠。

9.如权利要求7所述的移位寄存器，其特征在于，该四个时钟信号的周期相同且占空比均为二分之一，且该四个时钟信号依次从第一时钟信号至第四时钟信号延迟四分之一周期，相邻两个时钟信号的高电平时间重叠四分之一周期。

10.一种栅极驱动电路，其特征在于，该栅极驱动电路包括如权利要求1至9中任一项所述的移位寄存器，其中，该移位寄存器所接收的参考电压为栅极低电压信号。