CN106898292A - 扫描驱动电路及其驱动方法、阵列基板和显示装置 - Google Patents

Abstract

本发明公开了一种扫描驱动电路及其驱动方法、阵列基板和显示装置，属于显示领域。该扫描驱动电路包括m级输出端、m级输入单元、m级复位单元和q个移位寄存单元，q为小于整数m的正整数；其中，对于大于1且小于m+1的任意整数i，第i级的输入单元的第一端连接第i‑1级的输出端；对于大于0且小于m的任意整数j，第j级的复位单元的第一端连接第j+1级的输出端；任一移位寄存单元分别连接具有相同的级序号组合的k个输入单元的第二端、k个复位单元的第二端和k个输出端，相同的级序号组合中的级序号具有相同的奇偶性，k为大于1的整数。本发明可以在现有GOA单元结构的基础上进一步减少栅极驱动器所需的晶体管数量，有利于简化栅极驱动器的结构。

Description

扫描驱动电路及其驱动方法、阵列基板和显示装置

技术领域

本发明涉及显示领域，特别涉及一种扫描驱动电路及其驱动方法、阵列基板和显示装置。

背景技术

阵列基板行驱动(Gate driver On Array，GOA)技术相较于传统工艺而言，不仅能省去承载栅极驱动器的电路板、实现显示面板两边对称的设计，还能省去显示面板边缘上芯片绑定区域和例如扇出区的布线区域，有利于窄边框设计的实现。同时，由于GOA技术可以省去行方向上的芯片绑定工艺，对整体的产能、良率提升也有很大的帮助。在现有的GOA设计中，结构相同的若干级GOA单元各自连接一条行扫描线，基于GOA单元之间的级联关系，能够在外部信号的驱动下使扫描信号在若干条行扫描线上逐行地输出。

随着显示技术的快速发展，市场对显示产品的美观程度提出了更高的要求，这使得进一步窄化边框成为了众多显示产品的重要需求。而随着GOA单元内部电路结构的不断精简，每个GOA单元中薄膜晶体管(Thin Film Transistor，TFT)的数量已经很难在满足应用需求的前提下进一步减少，这使得每个GOA单元所占据的空间很难被进一步压缩，在边框的进一步窄化上出现了瓶颈。

发明内容

本发明提供一种扫描驱动电路及其驱动方法、阵列基板和显示装置，可以在现有GOA单元结构的基础上进一步减少栅极驱动器所需的晶体管数量。

第一方面，本发明提供了一种扫描驱动电路，包括m级输出端、m级输入单元、m级复位单元和q个移位寄存单元，所述q为小于整数m的正整数；其中，

对于大于1且小于m+1的任意整数i，第i级的所述输入单元的第一端连接第i-1级的所述输出端；对于大于0且小于m的任意整数j，第j级的所述复位单元的第一端连接第j+1级的所述输出端；

任一所述移位寄存单元分别连接具有相同的级序号组合的k个输入单元的第二端、k个复位单元的第二端和k个输出端，所述相同的级序号组合中的级序号具有相同的奇偶性，所述k为大于1的整数；

所述输入单元被配置为在第一端接收到扫描信号时将第二端所连接的移位寄存单元切换至充电态；

所述移位寄存单元被配置为从被切换至充电态之后的首个时钟信号的翻转时刻开始向所连接的k个输出端中由外部控制信号指示的输出端输出扫描信号；

所述复位单元被配置为在第一端接收到扫描信号时使第二端所连接的移位寄存单元停止扫描信号的输出。

在一种可能的实现方式中，所述外部控制信号由k条控制信号线提供，所述移位寄存单元包括输出模块和k个晶体管；其中，

所述输出模块被配置为从所述移位寄存单元被切换至充电态之后的首个时钟翻转时刻开始，向所述k个晶体管的第一极输出扫描信号；

所述k个晶体管的栅极各自连接所述k条控制信号线中的一条；

所述k个晶体管的第二极各自连接所述k个输出端中的一个；

其中，所述第一极和第二极分别是源极和漏极中的一个。

在一种可能的实现方式中，所述输出模块包括第一晶体管和第一电容，所述输入单元包括第二晶体管；其中，

所述第一晶体管的栅极连接第一节点，第二极连接所述k个晶体管的第一极；所述第一节点连接所述k个输入单元的第二端；

所述时钟信号包括由第一时钟信号线提供的正相时钟信号，和由第二时钟信号线提供的反相时钟信号；在所述级序号组合中的级序号均为奇数的所述移位寄存单元中，所述第一晶体管的第一极连接所述第一时钟信号线；在所述级序号组合中的级序号均为偶数的所述移位寄存单元中，所述第一晶体管的第一极连接所述第二时钟信号线；

所述第一电容的第一端连接所述第一节点，第二端连接所述k个晶体管的第一极；

所述第二晶体管的栅极连接所述输入单元的第一端，第一极连接第一电平电压线或者所述输入单元的第一端，第二极连接所述输入单元的第二端。

在一种可能的实现方式中，所述输出模块还包括第三晶体管和第四晶体管，所述复位单元包括第五晶体管；其中，

所述第三晶体管的栅极连接所述k个复位单元的第二端，第一极连接所述第一节点，第二极连接第二电平电压线；

所述第四晶体管的栅极连接所述k个复位单元的第二端，第一极连接所述k个晶体管的第一极，第二极连接第二电平电压线；

所述第五晶体管的栅极和第一极均连接所述复位单元的第一端，第二极连接所述复位单元的第二端。

在一种可能的实现方式中，所述输出模块还包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十一晶体管；其中，

所述第六晶体管的栅极连接第二节点，第一极连接所述第一节点，第二极连接第二电平电压线；

所述第七晶体管的栅极连接所述第二节点，第一极连接所述k个晶体管的第一极，第二极连接第二电平电压线；

所述第八晶体管的栅极连接第三节点，第二极连接所述第二节点；在所述级序号组合中的级序号均为奇数的所述移位寄存单元中，所述第八晶体管的第一极连接所述第二时钟信号线；在所述级序号组合中的级序号均为偶数的所述移位寄存单元中，所述第八晶体管的第一极连接所述第一时钟信号线；

所述第九晶体管的栅极连接所述第一节点，第一极连接所述第二节点，第二极连接第二电平电压线；

所述第十晶体管的栅极和第一极连接所述第八晶体管的第一极，第二极连接所述第三节点；

所述第十一晶体管的栅极连接所述第一节点，第一极连接所述第三节点，第二极连接第二电平电压线。

在一种可能的实现方式中，所述输出模块还包括第十二晶体管，

在所述级序号组合中的级序号均为奇数的所述移位寄存单元中，第十二晶体管的栅极连接所述第二时钟信号线；在所述级序号组合中的级序号均为偶数的所述移位寄存单元中，第十二晶体管的栅极连接所述第一时钟信号线；

所述第十二晶体管的第一极连接所述k个晶体管的第一极，所述第十二晶体管的第二极连接第二电平电压线。

在一种可能的实现方式中，所述输出模块还包括第十三晶体管，

所述第一节点与所述k个输入单元的第二端之间进一步藉由所述第十三晶体管连接，所述第十三晶体管的第一极连接所述k个输入单元的第二端，所述第十三晶体管的第二极连接所述第一节点；

在所述级序号组合中的级序号均为奇数的所述移位寄存单元中，第十三晶体管的栅极连接所述第二时钟信号线；在所述级序号组合中的级序号均为偶数的所述移位寄存单元中，第十三晶体管的栅极连接所述第一时钟信号线。

第二方面，本发明还提供了上述任意一种扫描驱动电路的驱动方法，包括：

向所述扫描驱动电路施加所述外部控制信号，以在第p级的所述输入单元将所连接的移位寄存单元切换至充电态时，使该移位寄存单元从被切换至充电态之后的首个时钟信号的翻转时刻开始向第p级的所述输出端输出扫描信号；

其中，所述p为大于0且小于m+1的任意整数。

第三方面，本发明还提供了一种阵列基板，包括上述任意一种的扫描驱动电路。

第四方面，本发明还提供了一种显示装置，包括上述任意一种的阵列基板。

由上述技术方案可知，基于移位寄存单元分别与多级输入单元、多级复位单元和多级输出端的连接，本发明可使一个移位寄存单元在多级之间复用，从而可以在保持信号输入输出关系的情况下简化电路结构，在现有GOA单元结构的基础上进一步减少栅极驱动器所需的晶体管数量，有利于简化栅极驱动器的结构、缩小栅极驱动器的设置空间，突破现有技术在边框窄化上的瓶颈。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，这些附图的合理变型也都涵盖在本发明的保护范围中。

图1是本发明一个实施例提供的扫描驱动电路的结构框图；

图2是本发明一个对比示例提供的扫描驱动电路的结构框图；

图3是本发明一个实施例提供的部分扫描驱动电路的结构框图；

图4是本发明一个实施例提供的部分扫描驱动电路的结构框图；

图5是本发明一个实施例提供的扫描驱动电路中复用组的电路结构图；

图6是本发明一个实施例提供的扫描驱动电路中复用组的电路时序图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

图1至图3示出了有关本发明一个实施例中的扫描驱动电路的几种电路结构。在本发明实施例中，扫描驱动电路包括m级输出端、m级输入单元、m级复位单元和q个移位寄存单元，其中m是大于1正整数，q是小于m的正整数，具体取值可以根据实际应用需求确定。

在一个概括性示例中，扫描驱动电路具有如下所述的电路结构：

输入单元与输出端之间具有如下连接关系：对于大于1且小于m+1的任意整数i，第i级的输入单元的第一端连接第i-1级的输出端。

复位单元与输出端之间具有如下连接关系：对于大于0且小于m的任意整数j，第j级的复位单元的第一端连接第j+1级的输出端。

q个移位寄存单元中的每一个都具有如下的连接关系：与k个输入单元的第二端中的每一个、k个复位单元的第二端中的每一个和k个输出端中的每一个分别相连(k为大于1的整数)。而且，k个输入单元、k个复位单元和k个输出端均具有相同的级序号组合，该相同的级序号组合中的所有级序号具有相同的奇偶性。

在各单元的功能上，输入单元被配置为在第一端接收到扫描信号时将第二端所连接的移位寄存单元切换至充电态；移位寄存单元被配置为从被切换至充电态之后的首个时钟信号的翻转时刻开始向所连接的k个输出端中由外部控制信号指示的输出端输出扫描信号；复位单元被配置为在第一端接收到扫描信号时使第二端所连接的移位寄存单元停止扫描信号的输出。

在一个具体示例中，上述扫描驱动电路具有如图1所示的结构。为叙述方便，本文以大写字母“A”和数字的组合表示某一级的输入单元(比如“A3”表示第3级的输入单元)，以大写字母“B”和数字的组合表示某一级的复位单元(比如“Bn”表示第n级的复位单元)，以大写字母“C”和数字的组合表示某一级的输出端(比如“Cn+1”表示第n+1级的输出端)，以大写字母“G”和数字的组合表示某一级的扫描信号(比如“G0”表示起始扫描信号，“G2”表示第2级输出端所输出的扫描信号)。为图示清晰，附图中以同一扫描信号的标识表示相互连接的两个节点(比如图1中C1连线G1、G1连线A2表示第一级的输出端C1连接第2级的输入单元A2的第一端)。

参见图1，本示例中的扫描驱动电路包括移位寄存单元SR_odd、移位寄存单元SR_even以及4级的输出端、输入单元和复位单元，其中移位寄存单元SR_odd分别连接2个输入单元的第二端、2个复位单元的第二端和2个输出端(级序号组合均为{1,3}，其中的级序号均为奇数)，移位寄存单元SR_even分别连接2个输入单元的第二端、2个复位单元的第二端和2个输出端(级序号组合均为{2,4}，其中的级序号均为偶数)。可以看出，本示例中m＝4，q＝2，k＝2。

如图1所示，第2级的输入单元A2的第一端连接第1级的输出端C1，第3级的输入单元A3的第一端连接第2级的输出端C2，第4级的输入单元A4的第一端连接第3级的输出端C3，即均具有上述“第i级的输入单元的第一端连接第i-1级的输出端”(1<i<m+1)的连接关系。

如图1所示，第1级的复位单元B1的第一端连接第2级的输出端C2，第2级的复位单元B2的第一端连接第3级的输出端C3，第3级的复位单元B3的第一端连接第4级的输出端C4，即均具有上述“第j级的复位单元的第一端连接第j+1级的输出端”(0<j<m)的连接关系。

基于上述各单元的功能，参照图1，本示例的扫描驱动电路的工作原理如下：

在第一级的输入单元A1于第一端接收到起始扫描信号G0时，将第二端所连接的移位寄存单元SR_odd切换至充电态。在适当的外部控制信号的配合下，移位寄存单元SR_odd能够在此后第一次的时钟信号的翻转时刻开始向所连接的输出端C1输出扫描信号G1(即此时输出端C1是移位寄存单元SR_odd所连接的所有输出端中由外部控制信号指示的输出端)。同时，由于输出端C1输出的扫描信号G1会连接至第二输入单元A2的第一端，因此第二输入单元A2会将第二端所连接的移位寄存单元SR_even切换至充电态。

在此后的第二次的时钟信号的翻转时刻，移位寄存单元SR_even能够在适当的外部控制信号的配合下开始向所连接的输出端C2输出扫描信号G2(即此时输出端C2是移位寄存单元SR_even所连接的所有输出端中由外部控制信号指示的输出端)。同时，由于输出端C2输出的扫描信号G2会连接至输入单元A3的第一端和复位单元B1的第一端，因此复位单元B1会停止第二端所连接的移位寄存单元SR_odd输出扫描信号G1，而输入单元A3会将第二端所连接的移位寄存单元SR_odd切换至充电态，即此时移位寄存单元SR_odd处于充电态但不输出扫描信号。

在此后的第三次的时钟信号的翻转时刻，移位寄存单元SR_odd能够在适当的外部控制信号的配合下开始向所连接的输出端C3输出扫描信号G3(即此时输出端C3是移位寄存单元SR_odd所连接的所有输出端中由外部控制信号指示的输出端)。同时，由于输出端C3输出的扫描信号G3会连接至输入单元A4的第一端和复位单元B2的第一端，因此复位单元B2会停止第二端所连接的移位寄存单元SR_even输出扫描信号G2，而输入单元A4会将第二端所连接的移位寄存单元SR_even切换至充电态，即此时移位寄存单元SR_even处于充电态但不输出扫描信号。

在此后的第四次的时钟信号的翻转时刻，移位寄存单元SR_even能够在适当的外部控制信号的配合下开始向所连接的输出端C4输出扫描信号G4(即此时输出端C4是移位寄存单元SR_even所连接的所有输出端中由外部控制信号指示的输出端)。同时，由于输出端C4输出的扫描信号G4会连接至复位单元B3的第一端，因此复位单元B3会停止第二端所连接的移位寄存单元SR_odd输出扫描信号G3，并且可以理解的是移位寄存单元SR_odd在下一次切换至充电态之前都不会输出扫描信号。

例如在此后的第四次的时钟信号的翻转时刻开始，从扫描驱动电路的外部向复位端B4输入扫描信号，从而复位单元B4会停止第二端所连接的移位寄存单元SR_even输出扫描信号G4，可以理解的是移位寄存单元SR_even在下一次切换至充电态之前都不会输出扫描信号。

基于上述工作原理可知，本示例的扫描驱动电路能够在上述外部信号的配合下实现扫描信号在第1至4级输出端处的逐级输出。第1级的输入单元A1的第一端形成扫描驱动电路的输入端，第4级的复位单元B4的第一端形成扫描驱动电路的复位端，第1至4级的输出端形成扫描驱动电路的4个输出端。

在上述工作原理中需要说明的是，上述“时钟信号的翻转时刻”指的是连接到移位寄存单元的时钟信号的上升沿和/或下降沿所在的时刻；能够看出其控制了扫描信号逐级输出的时序，因此在实施时可以根据所需要实现的时序来配置时钟信号。例如，可以将正向时钟信号与反相时钟信号的组合作为连接到移位寄存单元的时钟信号，其电平翻转的时刻作为上述时钟信号的翻转时刻，并且可以不仅限于此。

在上述工作原理中还需要说明的是，上述“外部控制信号”指的是连接到移位寄存单元的外部信号，其可以控制移位寄存单元向所连接的输出端中的哪一个输出扫描信号。外部控制信号可由例如时序控制器的电路结构配合时钟信号一起输入到扫描驱动电路中，也可由外部电路接口接入到扫描驱动电路中，并且可以不仅限于此。

在上述工作原理中还需要说明的是，上述“充电态”指的是移位寄存单元的一种工作状态，被切换至充电态的移位寄存单元会在首次时钟信号的翻转时刻开始输出扫描信号。在一种实现方式下，移位寄存单元在停止输出扫描信号之后会自发地从充电态中恢复；在另一种实现方式下，复位单元会在第一端接收到扫描信号且所连接的移位寄存单元没有被任何一个输入单元切换至充电态时使所连接的移位寄存单元从充电态中恢复。由此，可以减少由于移位寄存单元维持在充电态的时间过长而引起的误输出或信号噪声。

参见图2，在一个对比示例中，扫描驱动电路在图1所示的结构的基础上将2个移位单元替换为4级的移位单元SR_1、SR_2、SR_3、SR_4，且每个移位单元分别连接与其具有相同级序号的1个输入单元、1个复位单元和1个输出端；本示例中的输入单元被配置为在第一端接收到扫描信号时将第二端所连接的移位单元切换至充电态，移位单元被配置为从被切换至充电态之后的首个时钟信号的翻转时刻开始向所连接的输出端输出扫描信号，复位单元被配置为在第一端接收到扫描信号时使第二端所连接的移位单元停止扫描信号的输出。

容易推知，本示例中的扫描驱动电路可以在同样的外部信号下实现与图1所示的扫描驱动电路相同的信号输出。而对比图1与图2所示的电路结构和工作原理可知，图1所示的扫描驱动电路中移位寄存单元SR_odd实现了移位单元SR_1和移位单元SR_3的功能，而移位寄存单元SR_even实现了移位单元SR_2和移位单元SR_4的功能，即图1所示的扫描驱动电路通过电路结构复用实现了扫描驱动电路内部结构的简化。

在又一具体示例中，扫描驱动电路除了包括图1所示的电路结构之外，还包括若干组如图3所示的电路结构。比如，n＝5，9，13，…，4x+1(x为正整数)的图3的电路结构可以与图1所示的电路结构组成具有4x+4级的输出端的扫描驱动电路，并且仅包含2x+2个移位寄存单元。其中，每一组如图3所示的电路结构都可以按照与图1所示的电路结构相同的工作原理输出实现4级扫描信号的逐级输出。

在又一具体示例中，扫描驱动电路可以包括如图4所示的电路结构。参见图4，相比于图3所示的电路结构，图4所示的移位寄存单元SR_even分别连接3个输入单元的第二端、3个复位单元的第二端和3个输出端(级序号组合均为{n+1,n+3,n+5}，其中的级序号均为奇数或均为偶数)。容易理解的是，该移位寄存单元SR_even在功能上相当于3级移位单元的组合，具有与图1所示的移位寄存单元SR_even类似的工作原理。

为描述方便，下文将例如图4所示的移位寄存单元SR_even及分别与其连接的3个输入单元的第二端、3个复位单元的第二端和3个输出端的电路结构称为复用组，其所对应的级序号组合可以是1～m范围内任意数量的奇数的组合，或者2～m范围内任意数量的偶数的组合。比如，图1所示的扫描驱动电路级序号组合为{1,3}的复用组和级序号组合为{2,4}的复用组；图3所示的扫描驱动电路包括级序号组合为{n,n+2}的复用组和级序号组合为{n+1,n+3}的复用组；图4所示的扫描驱动电路包括级序号组合为{n,n+2}的复用组和级序号组合为{n+1,n+3,n+5}的复用组。

基于上述示例可以理解的是，为了实现第1级至第m级的扫描信号的逐级输出，可以将{1,2,3,...,m}拆分为若干组由奇数组成的级序号组合和若干组由偶数组成的级序号组合(比如将{1,2,3,...,10}拆分为{1,5,9}、{3,7}、{2,8}和{4,6,10})，从而由与每个级序号组合对应的复用组组成扫描驱动电路。而且，还可以拆分出来若干个单独的级序号，由如图2所示的移位单元及其连接的输入单元、复位单元和输出端来形成扫描驱动电路中与这些级序号对应的部分电路结构(比如将所对应级序号为n+4的输入单元、复位单元和输出端和移位单元设置到如图3所示的电路结构中，以接收第n+3级的扫描信号并输出第n+4级的扫描信号)。在至少拆分出一个级序号组合时，可以得到如上述概括性示例所述的扫描驱动电路的结构。

可以看出的是，基于移位寄存单元分别与多级输入单元、多级复位单元和多级输出端的连接，本发明实施例可使一个移位寄存单元在多级之间复用，从而可以在保持信号输入输出关系的情况下简化电路结构，在现有GOA单元结构的基础上进一步减少栅极驱动器所需的晶体管数量，有利于简化栅极驱动器的结构、缩小栅极驱动器的设置空间，突破现有技术在边框窄化上的瓶颈。

图5是本发明一个实施例提供的复用组的电路结构图，其以图3和图4中级序号组合为{n,n+2}的复用组的电路结构作为示例展示了复用组的可选电路结构。需要说明的是，图5中示出的晶体管示例性地均为N型晶体管，即可以通过相同的制作工艺形成以降低制造成本。根据晶体管具体类型的不同，可以设置其源极和漏极分别所具有的连接关系，以与流过晶体管的电流的方向相匹配；在晶体管具有源极与漏极对称的结构时，源极和漏极可以视为不作特别区分的两个电极。下文中，以第一极和第二极分别指代源极和漏极中的一个。

参见图5，在本实施例的复用组中：

上述外部控制信号由第一控制信号线Ra和第二控制信号线Rb来提供，控制信号线的数量为k＝2；而上述移位寄存单元SR_odd包括输出模块MR和用于控制输出模块MR连接到哪个输出端的晶体管Ta和Tb(以下简称“控制晶体管”)，控制晶体管的数量同样为k＝2。其中，该输出模块MR连接k个控制晶体管的第一极，被配置为从移位寄存单元被切换至充电态之后的首个时钟翻转时刻开始向所连接的控制晶体管的第一极输出扫描信号；k个控制晶体管的栅极各自连接k条控制信号线中的一条，k个控制晶体管的第二极各自连接k个输出端中的一个，形成如图5中所示的电路连接关系。容易理解的是，对于k>2的复用组来说，控制信号线和控制晶体管的设置数量仍与k保持一致。

基于这一部分的电路结构，在k条控制信号线中仅有一条输出栅极开启电压时，其所连接的控制晶体管即可打开并将输出模块MR连接至对应的输出端处，即实现了向外部控制信号指示的输出端输出扫描信号。而为了实现如图1所示的扫描驱动电路的工作过程，上述概括性示例中的扫描驱动电路的驱动方法可以包括：向扫描驱动电路施加外部控制信号，以在第p级的输入单元将所连接的移位寄存单元切换至充电态时，使该移位寄存单元从被切换至充电态之后的首个时钟信号的翻转时刻开始向第p级的输出端输出扫描信号；其中，p为大于0且小于m+1的任意整数。比如，上述图1所示的扫描驱动电路的工作原理就分别涉及了p＝1、p＝2、p＝3和p＝4的情形，并且向扫描驱动电路施加外部控制信号的波形示例将会在后文给出。

在本实施例中，上述输出模块MR包括第一晶体管T1和第一电容C1，其中，第一晶体管T1的栅极连接第一节点PU，第一极连接第一时钟信号线CK1，第二极连接k个控制晶体管的第一极；第一节点PU(间接地)连接k个输入单元的第二端；第一电容C1的第一端连接第一节点PU，第二端连接k个控制晶体管的第一极。基于此，输出模块MR能够实现上述从移位寄存单元被切换至充电态之后的首个时钟翻转时刻开始向所连接的控制晶体管的第一极输出扫描信号的功能，具体实现方式将在后文的工作原理中详述。

需要说明的是，上文中的时钟信号在本实施例中具体包括由第一时钟信号线CK1提供的正相时钟信号，和由第二时钟信号线CK2提供的反相时钟信号，并且级序号组合中均为奇数的复用组与级序号组合中均为偶数的复用组在时钟信号的连接方式上具有差别。本实施例中以级序号组合中均为奇数作为示例进行描述，例如在级序号组合中均为奇数的复用组中上述第一晶体管T1的第一极连接第一时钟信号线CK1，而在级序号组合中均为偶数的复用组中上述第一晶体管T1的第一极连接第二时钟信号线CK2。

在本实施例中，每一个输入单元——输入单元An和输入单元An+2各自包括一个第二晶体管T2。每个输入单元中，第二晶体管T2的栅极连接输入单元的第一端，第一极连接输入单元的第一端，第二极连接输入单元的第二端。基于此，输入单元能够实现上述在第一端接收到扫描信号时将第二端所连接的移位寄存单元切换至充电态的功能，具体实现方式将在后文的工作原理中详述。在其他实现方式中，上述第二晶体管T2的第一极可以不连接输入单元的第一端而连接未在附图中示出的第一电平电压线(例如是加载高电平电压的信号线)，并且可以不仅限于此。

在本实施例中，上述输出模块MR还包括第三晶体管T3和第四晶体管T4，每一个复位单元——复位单元Bn和复位单元Bn+2各自包括一个第五晶体管T5。其中，第三晶体管T3的栅极连接k个复位单元的第二端，第一极第一节点PU，第二极连接第二电平电压线Vss(例如是加载低电平电压的信号线)；第四晶体管T4的栅极连接k个复位单元的第二端，第一极连接k个控制晶体管的第一极，第二极连接第二电平电压线Vss；第五晶体管T5的栅极和第一极均连接复位单元的第一端，第二极连接复位单元的第二端。基于此，复位单元可以实现上述在第一端接收到扫描信号时使第二端所连接的移位寄存单元停止扫描信号的输出的功能，具体实现方式将在后文的工作原理中详述。

本实施例中，上述输出模块MR还包括第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10和第十一晶体管T11，其中：第六晶体管T6的栅极连接第二节点PD，第一极连接第一节点PU，第二极连接第二电平电压线Vss；第七晶体管T7的栅极连接第二节点PD，第一极连接k个控制晶体管的第一极，第二极连接第二电平电压线Vss。第八晶体管T8的栅极连接第三节点PC，第二极连接第二节点PD。在级序号组合中均为奇数的复用组中，第八晶体管T8的第一极连接第二时钟信号线CK2；在级序号组合中均为偶数的复用组中，第八晶体管T8的第一极连接第一时钟信号线CK1。第九晶体管T9的栅极连接第一节点PU，第一极连接第二节点PD，第二极连接第二电平电压线Vss；第十晶体管T10的栅极和第一极连接第八晶体管T8的第一极，第二极连接第三节点PC；第十一晶体管T11的栅极连接第一节点PU，第一极连接第三节点PC，第二极连接第二电平电压线Vss。基于此，上述输出模块MR可以在不输出扫描信号时工作在更加稳定的状态上，具体原理将在后文的工作原理中详述。

本实施例中，上述输出模块MR还包括第十二晶体管T12，在级序号组合中均为奇数的复用组中，第十二晶体管T12的栅极连接第二时钟信号线CK2；在级序号组合中均为偶数的复用组中，第十二晶体管T12的栅极连接第一时钟信号线CK1。第十二晶体管T12的第一极连接k个控制晶体管的第一极，第十二晶体管T12的第二极连接第二电平电压线Vss。基于此，第十二晶体管T12可以辅助进行停止扫描信号输出时的信号复位，有利于提升复位速度和电路的工作稳定性，其具体原理将在后文的工作原理中详述。

本实施例中，上述输出模块MR还包括第十三晶体管T13。上述第一节点PU与k个输入单元的第二端之间进一步藉由第十三晶体管T13连接，第十三晶体管T13的第一极连接k个输入单元的第二端，第十三晶体管T13的第二极连接第一节点PU。在级序号组合中均为奇数的复用组中，第十三晶体管T13的栅极连接第二时钟信号线CK2；在级序号组合中均为偶数的复用组中，第十三晶体管T13的栅极连接第一时钟信号线CK1。基于此，第十三晶体管T13可以辅助进行充电态的切换和复原，有利于提升充电速度、复原速度和电路的工作稳定性，其具体原理将在后文的工作原理中详述。

对应于图5所示的复用组的电路结构，图6是本发明实施例提供的扫描驱动电路中复用组的电路时序图。参见图5和图6，该复用组的工作原理如下所述：

第一阶段①之前：复用组所涉及的扫描信号均保持为低电平，因此第二晶体管T2、第五晶体管T5、第三晶体管T3、第四晶体管T4均保持关闭。第一时钟信号线CK1和第二时钟信号线CK2上的时钟信号周期性相互翻转，这使得其所连接的所有输出模块MR中的第十晶体管T10周期性打开，使得第三节点PC处被周期性置为高电平，继而第八晶体管T8打开，使得第二节点PD处也被置为高电平。在第二节点PD处的高电平作用下，第六晶体管T6和第七晶体管T7的打开会使得第一节点PU处和k个控制晶体管的第一极处保持为低电平。第九晶体管T9和第十一晶体管T11保持关闭，不对第二节点PD和第三节点PC进行电位的下拉；第一晶体管T1保持关闭，不对k个控制晶体管的第一极处进行电位的上拉。此外，时钟信号会使第十二晶体管T12和第十三晶体管T13周期性打开，帮助保持k个输入单元的第二端处、第一节点PU处，以及k个控制晶体管的第一极处保持为低电平。而且，第一控制信号线Ra和第二控制信号线Rb上也加载着周期性翻转的信号，使得两个控制晶体管Ta和Tb交替打开；而由于k个控制晶体管的第一极处保持为低电平，因此输出端Cn处和输出端Cn+2处的电位也会被周期性下拉，从而可以保持输出信号的稳定。

第一阶段①中：扫描信号Gn-1转为高电平(即开始输出)，第二时钟信号线CK2上为高电平，第一时钟信号线CK1上为低电平，从而输入单元An中的第二晶体管T2打开，并且第十三晶体管T13打开，使得第一节点PU处被上拉至高电平。由此，第一晶体管T1、第九晶体管T9、第十一晶体管T11打开，第二节点PD处和第三节点PC处被置为低电平，停止对第一节点PU处和k个控制晶体管的第一极处的电位下拉。由于第十二晶体管T12打开且第一晶体管T1打开，k个控制晶体管的第一极处在第一时钟信号线CK1和第二电平电压线Vss的共同作用下保持为低电平。而在此阶段内，第一电容C1的第一端为高电平、第二端为低电平，即在此阶段内完成了电容两端的充电(即切换至充电态)。

第二阶段②中：扫描信号Gn-1转为低电平(即停止输出)，第二时钟信号线CK2上为低电平，第一时钟信号线CK1上为高电平，第十二晶体管T12和第十三晶体管T13关闭。而在第一电容C1的电荷保持作用下，第一节点PU处会随着第一时钟信号线CK1上由低电平转为高电平的变化跳变至一电位更高的高电平上。这使得第一晶体管T1完全打开，快速完成k个控制晶体管的第一极处的电位上拉。此时第一控制信号线Ra上为高电平而控制晶体管Ta打开，因而输出端Cn处会输出高电平，即扫描信号Gn开始输出。

第三阶段③中：扫描信号Gn+1转为高电平(即开始输出)，第二时钟信号线CK2上为高电平，第一时钟信号线CK1上为低电平，而且第一控制信号线Ra上为高电平而控制晶体管Ta打开。扫描信号Gn+1的高电平作用下，输入单元An+2中的第二晶体管T2和复位单元Bn中的第五晶体管T5打开，使得第三晶体管T3对第一节点PU处进行电位下拉，第二晶体管T2和第十三晶体管T13对第一节点PU处进行电位上拉。这里，通过设置第二晶体管T2、第三晶体管T3和第十三晶体管T13之间的器件参数关系，可使此阶段内的第一节点PU处为高电平。此时，第一晶体管T1、第四晶体管T4和第十二晶体管T12打开，使得控制晶体管Ta的第一极和第二极在第一时钟信号线CK1和第二电平电压线Vss的共同作用下被下拉为低电平，即扫描信号Gn停止输出。而在此阶段内，第一电容C1的第一端为高电平、第二端为低电平，即在此阶段内完成了电容两端的充电(即切换至充电态)。

在一种实现方式中，设第二晶体管T2、第三晶体管T3和第十三晶体管T13的源漏等效电阻分别为R2、R3和R13，扫描信号的高电平电压为Vgh，第二电平电压线Vss上的低电平电压为Vgl，第一节点PU处的电压为V1，那么有：

(Vgh-Vgl)/(R2+R3+13)＝(Vgh-V1)/(R2+R13)

如果第一节点PU处为高电平等价于V1>0，那么由结合两式可以推得：

R3*Vgh+(R2+R13)*Vgl>0

由于一般晶体管的沟道宽长比越大，源漏等效电阻就越小，因此通过相应的设置能够使得第二晶体管T2、第三晶体管T3和第十三晶体管T13满足上式，满足第一节点PU处在第三阶段③中须为高电平的需求。

第四阶段④中：扫描信号Gn+1转为低电平(即停止输出)，第二时钟信号线CK2上为低电平，第一时钟信号线CK1上为高电平，第十二晶体管T12和第十三晶体管T13关闭。而在第一电容C1的电荷保持作用下，第一节点PU处会随着第一时钟信号线CK1上由低电平转为高电平的变化跳变至一电位更高的高电平上。这使得第一晶体管T1完全打开，快速完成k个控制晶体管的第一极处的电位上拉。此时第二控制信号线Rb上为高电平而控制晶体管Tb打开，因而输出端Cn+2处会输出高电平，即扫描信号Gn+2开始输出。

第五阶段⑤中：扫描信号Gn+3转为高电平(即开始输出)，第二时钟信号线CK2上为高电平，第一时钟信号线CK1上为低电平，而且第二控制信号线Rb上为高电平而控制晶体管Tb打开。扫描信号Gn+3的高电平作用下，复位单元Bn+2中的第五晶体管T5打开，使得第三晶体管T3对第一节点PU处进行电位下拉，第四晶体管T4对k个控制晶体管的第一极处进行电位下拉。由于此时没有第二晶体管T2实现对第一节点PU处电位的上拉，因此第一节点PU处会被置为低电平。从而，第九晶体管T9停止对第二节点PD处的电位下拉，第十一晶体管T11停止对第三节点PC处的电位下拉。在第二时钟信号线CK2上的高电平作用下，第十晶体管T10打开而第三节点PC处被置为高电平，第八晶体管T8打开而第二节点PD处被置为高电平。在第二节点PD处的高电平作用下，第六晶体管T6和第七晶体管T7的打开会使得第一节点PU处和k个控制晶体管的第一极处被置为低电平。从而，控制晶体管Tb的第一极和第二极在第一时钟信号线CK1和第二电平电压线Vss的共同作用下被下拉为低电平。此后，复位组将会持续性地处于上述第一阶段①之前的工作状态，直到下一个周期的第一阶段①开始。

从上述工作原理中可以看出，输入单元、复位单元、移位寄存单元都实现了各自的功能，基于图5所示的复位组示例，可以得到其他级序号组合的复位组的电路结构。在此基础之上，其可以在与时钟信号和外部控制信号的配合下实现上述扫描驱动电路的功能，并显然可以比现有结构具有更少的晶体管数量。

在上述工作原理中需要说明的是，移位寄存单元所包含的晶体管并不都是实现其功能所必要的，例如第十三晶体管T13和第十二晶体管T12在不设置的情况下仍然可以实现图6所示的电路时序，但是其设置有助于优化移位寄存单元的信号输出特性。而且，上述移位寄存单元中的所包含的元件并不需要全部都设置在扫描驱动电路中，比如两个控制晶体管Ta和Tb可以设置在栅极驱动器与行扫描线之间的任意位置上。另外，如图5所示的输出模块MR可以作为与奇数的级序号对应的上述移位单元来使用，将第一时钟信号线CK1与第二时钟信号线CK2交换之后的输出模块MR可以作为与偶数的级序号对应的上述移位单元来使用，并且可以不仅限于此。

此外，由于控制晶体管Ta和Tb的设置在一定程度上将输出模块的信号输出端与行扫描线之间分隔开，因此例如第四晶体管T4、第七晶体管T7、第十二晶体管T12等元件所发挥的降噪功能将在一定程度上被削弱。由此，可以针对每一级的输出端设置复位晶体管(第一极连接某一级的输出端、第二极连接第二电平电压线、栅极连接同一级序号的复位单元的第二端、同一级序号的移位寄存单元中的第二节点、或者不影响扫描信号输出的时钟信号)。而且，在复位晶体管与上述第四晶体管T4、第七晶体管T7、第十二晶体管T12中的至少一个的功能一定程度重复的情况下，可以依照应用需求仅保留其中一种，或者将两种功能实现方式相互组合以实现更优的信号输出特性。比如对于图5所示的复用组，可以将第四晶体管T4、第七晶体管T7、第十二晶体管T12中任意一个或多个的第一极改接至控制晶体管Ta的第二端或者控制晶体管Tb的第二端，也可以将第四晶体管T4、第七晶体管T7、第十二晶体管T12中任意一个或多个的数量设置为两个，以将两个晶体管的第一极分别唯一地连接至控制晶体管Ta的第二端和控制晶体管Tb的第二端，以实现更优的噪声消除。

基于同样的发明构思，本发明实施例还提供了一种阵列基板，该阵列基板包括上述任意一种的扫描驱动电路。基于扫描驱动电路所具有所占空间小的特点，阵列基板上的GOA区域可以设计的更小，有助于实现更窄的显示边框。

基于同样的发明构思，本发明实施例还提供了一种显示装置，该显示装置包括任一种阵列基板。本发明实施例中的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。基于扫描驱动电路所具有的所占空间小的特点，显示装置可以具有更窄的显示边框。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种扫描驱动电路，其特征在于，包括m级输出端、m级输入单元、m级复位单元和q个移位寄存单元，所述q为小于整数m的正整数；其中，

对于大于1且小于m+1的任意整数i，第i级的所述输入单元的第一端连接第i-1级的所述输出端；对于大于0且小于m的任意整数j，第j级的所述复位单元的第一端连接第j+1级的所述输出端；

任一所述移位寄存单元分别连接具有相同的级序号组合的k个输入单元的第二端、k个复位单元的第二端和k个输出端，所述相同的级序号组合中的级序号具有相同的奇偶性，所述k为大于1的整数；

所述输入单元被配置为在第一端接收到扫描信号时将第二端所连接的移位寄存单元切换至充电态；

所述移位寄存单元被配置为从被切换至充电态之后的首个时钟信号的翻转时刻开始向所连接的k个输出端中由外部控制信号指示的输出端输出扫描信号；

所述复位单元被配置为在第一端接收到扫描信号时使第二端所连接的移位寄存单元停止扫描信号的输出。

2.根据权利要求1所述的扫描驱动电路，其特征在于，所述外部控制信号由k条控制信号线提供，所述移位寄存单元包括输出模块和k个晶体管；其中，所述输出模块被配置为从所述移位寄存单元被切换至充电态之后的首个时钟翻转时刻开始，向所述k个晶体管的第一极输出扫描信号；

所述k个晶体管的栅极各自连接所述k条控制信号线中的一条；

所述k个晶体管的第二极各自连接所述k个输出端中的一个；

其中，所述第一极和第二极分别是源极和漏极中的一个。

3.根据权利要求2所述的扫描驱动电路，其特征在于，所述输出模块包括第一晶体管和第一电容，所述输入单元包括第二晶体管；其中，

所述第一晶体管的栅极连接第一节点，第二极连接所述k个晶体管的第一极；所述第一节点连接所述k个输入单元的第二端；

所述时钟信号包括由第一时钟信号线提供的正相时钟信号，和由第二时钟信号线提供的反相时钟信号；在所述级序号组合中的级序号均为奇数的所述移位寄存单元中，所述第一晶体管的第一极连接所述第一时钟信号线；在所述级序号组合中的级序号均为偶数的所述移位寄存单元中，所述第一晶体管的第一极连接所述第二时钟信号线；

所述第一电容的第一端连接所述第一节点，第二端连接所述k个晶体管的第一极；

所述第二晶体管的栅极连接所述输入单元的第一端，第一极连接第一电平电压线或者所述输入单元的第一端，第二极连接所述输入单元的第二端。

4.根据权利要求3所述的扫描驱动电路，其特征在于，所述输出模块还包括第三晶体管和第四晶体管，所述复位单元包括第五晶体管；其中，

所述第三晶体管的栅极连接所述k个复位单元的第二端，第一极连接所述第一节点，第二极连接第二电平电压线；

所述第四晶体管的栅极连接所述k个复位单元的第二端，第一极连接所述k个晶体管的第一极，第二极连接第二电平电压线；

所述第五晶体管的栅极和第一极均连接所述复位单元的第一端，第二极连接所述复位单元的第二端。

5.根据权利要求4所述的扫描驱动电路，其特征在于，所述输出模块还包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十一晶体管；其中，

所述第六晶体管的栅极连接第二节点，第一极连接所述第一节点，第二极连接第二电平电压线；

所述第七晶体管的栅极连接所述第二节点，第一极连接所述k个晶体管的第一极，第二极连接第二电平电压线；

所述第八晶体管的栅极连接第三节点，第二极连接所述第二节点；在所述级序号组合中的级序号均为奇数的所述移位寄存单元中，所述第八晶体管的第一极连接所述第二时钟信号线；在所述级序号组合中的级序号均为偶数的所述移位寄存单元中，所述第八晶体管的第一极连接所述第一时钟信号线；

所述第九晶体管的栅极连接所述第一节点，第一极连接所述第二节点，第二极连接第二电平电压线；

所述第十晶体管的栅极和第一极连接所述第八晶体管的第一极，第二极连接所述第三节点；

所述第十一晶体管的栅极连接所述第一节点，第一极连接所述第三节点，第二极连接第二电平电压线。

6.根据权利要求3至5中任一项所述的扫描驱动电路，其特征在于，所述输出模块还包括第十二晶体管，

在所述级序号组合中的级序号均为奇数的所述移位寄存单元中，第十二晶体管的栅极连接所述第二时钟信号线；在所述级序号组合中的级序号均为偶数的所述移位寄存单元中，第十二晶体管的栅极连接所述第一时钟信号线；

所述第十二晶体管的第一极连接所述k个晶体管的第一极，所述第十二晶体管的第二极连接第二电平电压线。

7.根据权利要求3至5中任一项所述的扫描驱动电路，其特征在于，所述输出模块还包括第十三晶体管，

所述第一节点与所述k个输入单元的第二端之间进一步藉由所述第十三晶体管连接，所述第十三晶体管的第一极连接所述k个输入单元的第二端，所述第十三晶体管的第二极连接所述第一节点；

在所述级序号组合中的级序号均为奇数的所述移位寄存单元中，第十三晶体管的栅极连接所述第二时钟信号线；在所述级序号组合中的级序号均为偶数的所述移位寄存单元中，第十三晶体管的栅极连接所述第一时钟信号线。

8.一种如权利要求1至7中任一项所述的扫描驱动电路的驱动方法，其特征在于，包括：

向所述扫描驱动电路施加所述外部控制信号，以在第p级的所述输入单元将所连接的移位寄存单元切换至充电态时，使该移位寄存单元从被切换至充电态之后的首个时钟信号的翻转时刻开始向第p级的所述输出端输出扫描信号；

其中，所述p为大于0且小于m+1的任意整数。

9.一种阵列基板，其特征在于，包括如权利要求1至7中任一项所述的扫描驱动电路。

10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。