JPH112837A - アクティブマトリクス型液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 液晶分子の分子軸方向を能動素子基板と水平
な面内で回転させて表示を行うことにより広視野角を可
能とするＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎ
ｇ）型の広視野角液晶表示装置において、高開口率化し
て表示品質の優れた明るい液晶表示装置を提供する。 【解決手段】 画素１行に対して２本づつ割り当てられ
たゲート線と画素２列に対して１本づつ割り当てられた
データ線と、共通電極に接続する共通線を持ち、２本の
ゲート線のうちの一方のゲート線により選択される薄膜
トランジスタ（ＴＦＴ）を介して駆動される第１群の画
素と、他方のゲート線により選択される薄膜トランジス
タ（ＴＦＴ）を介して駆動される第２群の画素を有する
画素アレイ配置を行い、さらに第１群の画素と第２群の
画素が共通電極の一部を共有するように構成する。

Description

【発明の詳細な説明】

【発明の属する技術分野】本発明は、液晶表示装置に関
し、特にＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎ
ｇ）モードのアクティブマトリクス型液晶表示装置に関
する。

【０００１】

【従来の技術】従来の一般的なアクティブマトリクス型
液晶表示装置の構成を図８を用いて説明する。従来のア
クティブマトリクス型液晶表示装置では、マトリクス状
に配置された画素に対して、その行および列と同数のゲ
ート線およびデータ線を用いて駆動される。たとえば水
平方向にＲＧＢそれぞれ６４０画素、垂直方向に４８０
画素を有するＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ
Ａｒｒａｙ）方式のカラー表示のアクティブマトリクス
液晶表示装置では、画素の選択信号用として４８０本の
ゲート線８０１、各画素に保持する信号電圧の伝送用と
して６４０×３本のデータ線８０２が必要となる。さら
にそれぞれのゲート線８０１とデータ線８０２の交点に
薄膜トランジスタ（ＴＦＴ）８０４が設けられ、それを
介して画素８０３が接続される。それらゲート線８０１
およびデータ線８０２を駆動するためには同数の走査線
ドライバー８０５および信号線ドライバー８０６が必要
となる。多階調を表示する場合、デジタル駆動が一般的
であるが、その場合には信号線ドライバ８０６は６ｂｉ
ｔ分解能であれば極性反転駆動も考えあわせると１２８
レベルの電圧を出力する必要があるため、単にゲート線
に順次に選択パルスを出力するのみの走査線ドライバ８
０５に比べてかなり高価であり、コストがかさむ問題を
有していた。

【０００２】また、液晶表示装置は携帯の用途も多く、
低消費電力化が求められ、液晶表示装置の消費電力に関
しても、ゲート線のいずれか１本のみにパルスを送出す
る走査線ドライバーに比べて、数が多く、かつ並列に動
作する信号線ドライバーの消費電力は桁ちがいに大き
く、これらデータ線や信号ドライバーの消費電力を小さ
くする必要があった。

【０００３】これらコストおよび消費電力の問題を解決
する案として、特開平３−３８６８９、特開平５−２６
５０４５、特開平６−１４８６８０で開示されたアクテ
ィブマトリクス型液晶表示装置があり、その内容を図９
を用いて説明する（以下、従来例１または倍速駆動法と
呼ぶ）。図９（ａ）は４列２行分の画素配置を示した平
面図であり、（ｂ）はその駆動方法を説明する図であ
る。たとえば前述したＶＧＡ方式のカラー液晶表示を行
うものでは４８０行×１９２０列の画素を表示するの
に、走査方向の１表示ラインに対して２本づつ割り当て
られた９６０本のゲート線９０１，９０２および９６０
本のデータ線９０３，９０４を持ち、各データ線９０３
の左側に配置され、上側に配置される一方のゲート線９
０１に接続された第１の薄膜トランジスタを介して駆動
される画素９０５と、データ線の右に配置され、下側に
配置される他方のゲート線９０１に接続された第２の薄
膜トランジスタを介して駆動される画素９０６により構
成される。

【０００４】図９（ｂ）はこれら画素の駆動方法を説明
する図で、水平走査期間９１５を２分し、第１の走査期
間９１６と第２の走査期間９１７に分け、第１の走査期
間９１６でデータ線９０３の片側に配置された一方の画
素９０５を駆動し、第２の走査期間９１７で他方の画素
９０６を駆動するように従来の２倍の速度で走査線およ
びデータ線を駆動するものである。また、画素への書き
込みの順序についてはたとえば以下のように行う。デー
タ線９０３に接続された画素については、ゲート線の順
により、画素９０５→９０６→９０７→９０８の順に書
き込みを行い、データ線９０４に接続された画素につい
ても同様に、画素９０９→９１０→９１２→９１１の順
に書き込みを行う。

【０００５】上述のごとく、従来例１の画素アレイ構成
および駆動方法によればデータ線の数と信号ドライバー
の数を半減でき、コストおよび消費電力を削減できるこ
とが言われていた。

【０００６】しかし、従来例１の駆動方法では以下の問
題点がある。前述の通り、第１の走査期間９１６におい
て第１の画素９０５に、第２の走査期間９１７において
第２の画素９０６，９１０に信号が書き込まれるが、こ
の時、第１の画素９０５は第２の画素９０６，９１０の
書き込み時に、画素９０５と画素９０６の間の寄生容量
Ｃ１および画素９０５と画素９１０の間の寄生容量Ｃ２
により変動をうける。画素の全体容量をＣｔｏｔ、デー
タ信号の振幅をＶＤとすると、変動電圧Ｖｐｐ９１８は Ｖｐｐ＝（Ｃ１−Ｃ２）／Ｃｔｏｔ＊ＶＤ となる。画素９０５と画素９０６の間にはデータ線があ
るが、画素９０５と画素９１０の間には電位線がないた
め、一般にＣ２はＣ１より非常に大きく、画素９０５と
９０６の間隔および画素９０５と画素９１０の間隔を１
０μｍ程度とすると、Ｖｐｐ〜３００ｍＶ程度となる。

【０００７】よって第１の画素９０５と第２の画素９０
６，９１０は一般に３００ｍＶ程度の電圧差があり、中
間調などを表示した場合、画素の輝度が一定ではなく、
表示品位が劣化する問題を有した。また、これらの表示
品位の劣化を防ぐには、画素間隔を広げる必要があり、
光透過領域が減る問題を有した。

【０００８】さて、上記例では説明を省略したが、これ
らの駆動方法の提案は、対向した基板間に電界を印加
し、配向した液晶分子の分子軸の方向（以下、ディレク
タと呼ぶ）を基板に対して垂直方向に回転させて表示を
行うＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードの
液晶表示装置に関するものである。それに対して広視野
角が可能な液晶表示装置として、基板面に対して平行な
方向に電界を印加し、液晶分子を基板面に平行な面内で
回転させて表示を行うＩＰＳ（Ｉｎ ＰｌａｎｅＳｗｉ
ｔｃｈｉｎｇ）モードなどがある。ＩＰＳモードの液晶
表示装置は、視点を動かしても基本的に液晶分子の短軸
方向のみ見ており、液晶表示装置の視野角依存性が少な
く、ＴＮモードの液晶表示装置に比較して、広視野角を
達成することができる。このためＴＶモニターの様に複
数人ないしは多方向からみる用途など大画面の広い視野
角を必要とする分野にはＩＰＳモードが使用されると思
われる。

【０００９】そのようなＩＰＳモードの液晶表示装置と
しては、特開平７−３６０５８号公報（以下、従来例
２）に開示されている液晶表示装置などが知られてい
る。図１０は従来例２の液晶表示装置を説明する図であ
り、（ａ）はその平面図であり、（ｂ）はそのＴＦＴ部
の断面図であり、（ｃ）はそのデータ線まわりの断面図
である。従来例２の液晶表示装置は図１０に示されてい
るように、ゲート線１００１とデータ線１００２と、共
通線１００３と共通電極１００５と、画素電極１００４
と薄膜トランジスタ１００６（Ｔｈｉｎ Ｆｉｌｍ Ｔ
ｒａｎｓｉｓｔｏｒ、以下ＴＦＴと呼ぶ）とを備えてい
る。このうちＴＦＴはＴＦＴ側ガラス基板１０１１上に
設けられたゲート電極１００７と、該ゲート電極を覆う
ようにして設けられたゲート絶縁膜１０１２と、このゲ
ート絶縁膜上に形成されたドレイン電極１００８および
ソース電極１００９ならびにａ−Ｓｉ層１０１０と、そ
れらをすべて覆うようにして設けられたパッシベーショ
ン膜１０１３とを備えている。この構造は、ゲート電極
の上部にソースおよびドレイン電極がある構造（ボトム
ゲート構造）であるために、一般には逆スタガ構造と呼
ばれている。またゲート線１００１はＴＦＴのゲート電
極１００７に対して、データ線１００２はドレイン電極
１００８に対して、画素電極１００４はソース電極１０
０９に対して、共通線１００３は共通電極１００５に対
してそれぞれ電気的に接続されている。また、パッシベ
ーション膜１０１３上には、液晶分子を液晶動作モード
に適した配列や傾き（プレチルト）に制御するための配
向膜１０１４が設けられており、ＴＦＴ側ガラス基板１
０１１から配向膜１０１４までの構成要素にてＴＦＴ基
板１０１９を形成している。さらにこのＴＦＴ基板１０
１９と、液晶分子が封止された液晶層１０２１と、およ
び色層１０１６やブラックマトリクス層１０１７、配向
膜１０１５を有するカラーフィルター基板１０２０（以
下、ＣＦ基板と呼ぶ）とで一つの液晶表示装置を形成し
ている。

【００１０】このような特徴を有する従来例２において
は、ＴＮモードに比べ、広視野角化が可能であるが、画
素内に画素電極１００４と共通電極１００５からなる電
極対を設ける必要があるため、ＴＮモードに比べて光の
透過領域１０２２が少なく、液晶表示装置の透過率が小
さい。そのため、明るく表示品位に優れた液晶表示装置
を得るためにはバックライト輝度をあげる必要があり、
ＴＮモードに比べて消費電力が大きくなる。

【００１１】一方、論文“Ｅｌｅｃｔｒｉｃ Ｆｉｅｌ
ｄ Ａｎａｌｙｓｉｓ ｉｎ ＴＦＴ−ＬＣＤｓ ｗｉ
ｔｈ Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ Ｍｏｄ
ｅｏｆ Ｎｅｍａｔｉｃ ＬＣｓ”（Ｅｕｒｏｄｉｓｐ
ｌａｙ '９６ Ｄｉｇｅｓｔ ５．１ Ｐ．４９，以
下、従来例３）にはＩＰＳモードの液晶表示装置におけ
る、データ線の漏れ電界による液晶にかかる電界の乱れ
のメカニズムが述べられている。図１１はデータ線の漏
れ電界１１１６による液晶にかかる電界１１１５の乱れ
を説明する図である。たとえばデータ線１１１４には正
極性の１２Ｖの信号電圧がかかっており、画素１１０１
には負極性の２Ｖの電圧がかかっており、共通電極１１
０２には基準電圧７Ｖがかかっているとする。データ線
１１１４の漏れ電界１１１６は図１１のように表示部内
部に侵入して、液晶分子を乱してから共通電極１１０２
に終端する。このため、液晶分子が乱れた領域はＣＦ基
板１１１２上に設けたブラックマトリクス層１１０９の
幅を広くして、必要なレベルまで遮光を行う必要があ
る。よって、ＴＮモードに比べて、ますます光透過領域
は小さくなる。

【００１２】次に、従来例１で説明した倍速駆動法と、
従来例２、３で説明したＩＰＳモードを単純に組み合わ
せてＬＣＤを構成した場合を仮想した例を以下に説明す
る。図１２はそのような液晶表示装置を説明する図であ
り、（ａ）はその４列２行分の画素の平面図であり、
（ｂ）はその断面図である。データ線１２０３に画素１
２２２，１２２３が接続され、ゲート線１２０１により
画素１２２２が、ゲート線１２０２により画素１２２３
が選択される。データ線１２０３に隣接して共通電極１
２０６を配置し、データ線のない側に第１の画素の画素
電極１２２５および第２の画素の画素電極１２２６を配
置する。これらの駆動方法については従来例１と同じで
あるため、説明を省略する。

【００１３】この場合、画素電極１２２５，１２２６の
間にデータ線のない分だけ、従来例３のような漏れ電界
の影響を考えなくてすみ、画素電極１２２５と隣の画素
電極１２２６の間隔を狭めて光の透過領域を広げること
が可能である。また、データ線の数が半減するため、低
消費電力化が可能となり、また低いコスト化が可能とな
ると思われる。

【００１４】しかし、倍速駆動方法を単純にＩＰＳモー
ドの液晶表示装置に適用した場合においても、従来例１
の問題点として指摘した通り、第１の画素１２２５が第
２の画素１２２６の書き込み時に容量結合により変動し
ないように、画素１２２５と１２２６の間の間隔を十分
にとることが必要となる。

【００１５】さらに本画素構成において、たとえば画素
１２２６を正極性の１２Ｖ、画素１２２５を負極性の２
Ｖ、共通電極１１０６を基準電位の７Ｖとすると、図１
２のような液晶を駆動する電界１２１９を乱す不必要な
電界１２２０が生じ、データ線周りの漏れ電界と同様に
表示領域内の液晶分子を乱すために、画素電極１２２
５，１２２６上に大きな遮光領域をＣＦ基板１２１７上
のブラックマトリクス１２１４により形成する必要があ
る。このように従来例１の駆動方法をＩＰＳ液晶表示装
置に適用する場合にも、その画素構成や画素への書き込
み信号の極性などを十分に考慮しないと、表示品位を劣
化させる問題を有した。

【００１６】

【発明が解決しようとする課題】以上で説明したよう
に、従来例１の倍速駆動方法では、隣合う画素同士の間
隔を十分に広げ、画素同士の寄生容量を小さくして表示
品位の劣化を防ぐ必要があり、そのため光透過領域が減
る問題を有した。また、この倍速駆動方法を基板面に対
して平行な電界を用いたＩＰＳ液晶に適用した場合も、
その画素構成や画素への書き込み信号の極性などを十分
に考慮しないと、表示品位が劣化し、光透過領域が減る
問題を有した。

【００１７】よって、本発明の目的は、従来例１のよう
な倍速駆動方法をＩＰＳモードに適用して、広視野角・
低消費電力・低コストで、さらに光透過領域が広く、表
示品位に優れた明るい液晶表示装置を提供することにあ
る。

【００１８】

【課題を解決するための手段】本発明によれば第１のア
クティブマトリクス型液晶表示として、能動素子基板と
対向基板と、前記両基板間に挟まれた液晶層を備えてお
り、前記能動素子基板表面に画素電極と共通電極からな
るマトリクス状に配置された画素と、ゲート、ドレイン
およびソース電極を有する薄膜トランジスタを有し、前
記液晶層に封止されている液晶分子の分子軸方向を前記
能動素子基板と水平な面内で回転させて表示を行うアク
ティブマトリクス型液晶表示装置において、前記能動素
子基板は、マトリクス状に配置された前記画素の１行に
対して２本づつ割り当てられたゲート線と、前記画素の
２列に対して１本づつ割り当てられたデータ線と、共通
電極に基準電位を供給する共通線を持ち、前記２本のゲ
ート線のうちの一方の走査線により選択される薄膜トラ
ンジスタ（ＴＦＴ）を介して駆動される第１群の画素
と、もう一方のゲート線により選択される薄膜トランジ
スタ（ＴＦＴ）を介して駆動される第２群の画素を有す
ることを特徴とするアクティブマトリクス型液晶表示装
置が得られる。

【００１９】また、本発明によれば第２のアクティブマ
トリクス型液晶表示装置として、前記第１の液晶表示装
置において、前記第１群の画素と前記第２群の画素の間
には、両画素で共有する共通電極を有することを特徴と
するアクティブマトリクス型液晶表示装置が得られる。

【００２０】また、本発明によれば第３のアクティブマ
トリクス型液晶表示装置として、前記第２の液晶表示装
置において、前記第１群の画素と第２群の画素の間に共
有した前記共通電極は、前記共通線を兼ねることを特徴
とするアクティブマトリクス型液晶表示装置が得られ
る。

【００２１】また、本発明によれば、第４のアクティブ
マトリクス型液晶表示装置として、前記第１の液晶表示
装置において、前記第１群の画素と第２群の画素の間に
は一方にはデータ線が他方には前記共通線が配置される
ことを特徴とするアクティブマトリクス型液晶表示装置
が得られる。

【００２２】また、本発明によれば、第５のアクティブ
マトリクス型液晶表示装置として、前記第４の液晶表示
装置において、前記画素電極および前記共通電極は走査
線に平行な長辺とデータ線に平行な短辺を持つ長方形型
のパターンにより形成されていることを特徴とするアク
ティブマトリクス型液晶表示装置が得られる。

【００２３】また、本発明によれば、第６のアクティブ
マトリクス型液晶表示装置として、前記第２または第４
の液晶表示装置において、前記対向基板面内において、
前記第１群の画素と前記第２群の画素が共有する共通電
極または共通線に対向する領域には遮光パターンが存在
しないことを特徴とするアクティブマトリクス型液晶表
示装置が得られる。

【００２４】また、本発明によれば第７のアクティブマ
トリクス型液晶表示装置として、前記第１の液晶表示装
置において、前記画素の駆動方法は、各走査線の走査期
間を第１の走査期間および第２の走査期間に分け、第１
の走査期間では前記第１の画素が駆動され、第２の走査
期間では前記第２の画素が駆動され、前記第１群の画素
と、その隣に配置された前記第１の画素とは異なるデー
タ線に接続された前記第２群の画素は、その極性が互い
に同極性であることを特徴とするアクティブマトリクス
型液晶表示装置が得られる。

【００２５】

【発明の実施の形態】次に本発明の実施の形態を図面を
参照して順次に詳細に説明する。 （第１の実施の形態）図１は本発明の第１の実施形態に
よるアクティブマトリクス液晶表示装置について説明す
る図であり、（ａ）はその４列２行分の画素アレイ配置
を示す平面図であり、（ｂ）はその画素部拡大図であ
る。本発明の第１の実施形態のアクティブマトリクス型
液晶表示装置では、能動素子基板（以下、ＴＦＴ基板）
と対向基板（以下、ＣＦ基板）とこれらに挟まれた液晶
層により構成されている。ＴＦＴ基板上には画素電極が
６４０×３×４８０のマトリクス上に配置され、９６０
本のゲート線１０１を走査方向の１表示ラインに対して
２本づつ割り当て、３２０×３本のデータ線１０３、お
よびゲート線１０１と平行に配置された４８０本の共通
線１０５を備えている。データ線１０３の左右にはゲー
ト線１０１により選択されデータ線１０３の信号を書き
込む画素１１１および他方のゲート線１０２により選択
され、データ線１０３の信号を書き込む画素１１２が配
置されている。画素１１１，１１２はそれぞれ１つの画
素電極１１８および２つの共通電極１１６，１１７をも
ち、一方の共通電極１１６はデータ線１０３に隣接して
配置され、他方の共通電極１１７は画素１１１と隣のデ
ータ線１０４に接続された画素１１３の間に配置され
て、画素１１１と１１３で共通電極１１７を共有してい
る。画素電極１１８はこれら共通電極１１６，１１７の
中央に配置されている。画素電極１１８はＴＦＴ１０６
のソース電極１０９に接続され、共通電極１１６，１１
７はゲート線１０１と平行に配置された共通線１０５に
接続されており、ゲート線１０１に供給される選択信号
とデータ線１０３に供給されるデータ信号とで選択され
た画素において、基板表面と実質的に水平な面内で電界
を生じさせ、この電界１１５にしたがって液晶分子１１
４を基板表面と水平な面内で回転させて表示を行ってい
る。

【００２６】次に本発明の第１の実施の形態による画素
の層構造を図２を用いて説明する。図２は第１の実施形
態の層構造を示す図であり、（ａ）はＴＦＴ部の断面
図、（ｂ）はデータ線周りの断面図である。本発明の画
素の層構造は、ＴＦＴガラス基板１２１上に設けられた
ボトムゲート構造の逆スタガ型ＴＦＴのゲート層を用い
て共通電極１１６・共通線１０５およびゲート線１０２
が形成されており、ドレイン層を用いてデータ線１０４
と画素電極１１８，１１９が形成されており、それらを
覆うようにＴＦＴを保護するためにパッシベーション膜
１２３が形成されている。さらにパッシベーション膜１
２３上には液晶分子を配向させるための配向膜１２４が
備えられ、ＴＦＴ側ガラス基板１２１から配向膜１２４
までの構成要素にてＴＦＴ基板１２９が形成されてい
る。一方、カラーフィルター基板１３０はＣＦ側ガラス
基板１２８と、非表示部を遮光するブラックマトリクス
層１２７（以下、ＢＭ層）と、ＲＧＢ３原色を持つ顔料
や染料の入った樹脂である色層１２６と液晶を配向させ
るための配向膜１２５にて構成されている。

【００２７】ＢＭ層１２７はゲート線１０２およびデー
タ線１０４周りの非表示領域には設けられているが、第
１の画素と第２の画素が共有した共通電極１１７上には
ＢＭ層は設けられていない。

【００２８】第１の実施形態による駆動方法は図３のよ
うに行う。図３において（ａ）は画素の駆動順序をのべ
た図であり、（ｂ）は各ラインや画素の信号を示した図
である。

【００２９】各走査ラインの走査期間１４２を第１の走
査期間１４３と第２の走査期間１４４に分け、第１の走
査期間１４３でデータ線１０３の片側に配置された一方
の画素１１１を駆動し、第２の走査期間１４４で他方の
画素１１２を駆動する。また、画素への書き込みについ
てはたとえば以下のように行う。データ線１０３に接続
された画素については、画素１１１→１１２→１３２→
１３３の順に書き込みを行い、データ線１０４に接続さ
れた画素については、画素１３４→１１３→１３５→１
３６の順に書き込みを行う。

【００３０】これらの画素に対する信号の極性として、
たとえば画素ごとに極性を反転させるドット反転方式
と、共通電極を共有する２画素の極性を一対として、ド
ット反転を行う２Ｈ１Ｖドット反転方式がある。

【００３１】図４はドット反転方式を適用した場合を説
明する図であり、（ａ）は各画素に対する書き込み方式
を示し、（ｂ）は画素アレイの平面図であり、（ｃ）は
その断面図である。ドット方式では各画素ごとに極性を
反転して駆動を行う。図４（ｂ）、（ｃ）に示すとお
り、一方の画素１１３の画素電極１１９には正極性の１
２Ｖがかかっており、他方の画素１１１の画素電極１１
８に負極性の２Ｖがかかっている。また共通電極１１
６，１１７には基準電位７Ｖがかかっている。このよう
なドット反転駆動の場合、画素電極１１８，１１９と共
通電極１１６，１１７でつくられる液晶分子１１４にか
かる平行電界１１５のほかに、画素電極１１８と画素電
極１１９の間に漏れ電界１４５が生じ、表示部内の液晶
分子を乱すために表示品位が劣化する。このため、従来
例１の駆動方法をＩＰＳモードに適用する場合には、従
来のドット反転駆動を適用することはできない。

【００３２】図５は共通電極を共有する２画素の極性を
一対としてドット反転を行う２Ｈ１Ｖドット反転方式を
適用した場合を説明する図であり、（ａ）は各画素に対
する書き込み方式を示し、（ｂ）は画素アレイの平面図
であり、（ｃ）はその断面図である。２Ｈ１Ｖドット反
転方式では図５（ａ）のように、共通電極を共有した画
素１１１，１１３を画素対とみなし、画素対ごとに極性
を反転して駆動を行う。図５（ｂ）、（ｃ）に示すとお
り、一方の画素１１３の画素電極１１９には正極性の１
２Ｖがかかっており、他方の画素１１１の画素電極１１
８にも正極性の１２Ｖがかかっている。また共通電極１
１６，１１７には基準電位７Ｖがかかっている。このよ
うな２Ｈ１Ｖドット反転駆動の場合は、前述したような
画素電極１１９と画素電極１１８の間に漏れ電界は生じ
ず、したがって液晶分子を乱すことはないため、表示品
位が劣化しない。よって、本実施形態では画素へ書き込
む信号の極性としては、共通電極を共有する２画素の極
性を一対として、ドット反転を行う２Ｈ１Ｖドット反転
方式を適用した。

【００３３】ここで、以上に説明した第１の実施形態の
特徴は、以下の点にある。

【００３４】データ数を半減できる倍速駆動方法をＩＰ
Ｓモードに適用したことにより、低消費電力化が可能と
なり、またコストを削減することが可能となる。

【００３５】また、画素１１１と画素１１３の間には、
画素電極ではなく、これらの画素が共有する共通電極１
１７を配置したことにより、画素１１１と画素１１３の
持つ画素電極の間隔を十分とることができ画素間寄生容
量が低減でき、倍速駆動方法で問題となった表示品位の
劣化を防ぐことができる。

【００３６】画素１１１と画素１１３の間に設けられ
た、これらの共有する共通電極１１７上にはＢＭ層を配
置する必要がないため、光の透過する表示領域の面積が
従来に比べて大きく増加する。これにより光透過率の高
い明るい表示品質の優れた液晶表示装置が提供できる。

【００３７】さらに、画素への書き込みの仕方として、
共通電極を共有する２画素の極性を一対として、ドット
反転を行う２Ｈ１Ｖドット反転方式を適用したことによ
り、画素電極間の漏れ電界が生じず、表示品位の優れた
液晶表示装置を提供できる。 （第２の実施の形態）図６を用いて本発明の第２の実施
形態について説明する。図６は第２の実施形態を示す図
であり、（ａ）は画素の平面図であり、（ｂ）はその断
面図である。

【００３８】図６（ａ）に示すように、ＴＦＴ基板上に
は画素電極が６４０×３×４８０のマトリクス上に配置
され、９６０本のゲート線６０１を走査方向の１表示ラ
インに対して２本づつ割り当て、３２０×３本のデータ
線６０２、およびデータ線６０２と平行に配置された３
２０本の共通線６０３を備えている。データ線６０２の
左右にはゲート線６０１により選択されデータ線６０２
の信号を書き込む画素６０６および他方のゲート線６２
０により選択され、データ線６０２の信号を書き込む画
素６０７が配置されている。画素６０６，６０７はそれ
ぞれ１つの画素電極６０４および１つの共通電極６０５
をもち、さらに共通電極を兼ねた共通線６０３を共有し
ている。

【００３９】次に本発明の第２の実施形態の画素の層構
造を図６（ｂ）を用いて説明する。ボトムゲート構造を
持つ逆スタガ型のＴＦＴのゲート層を用いてゲート線６
０１が形成されており、ドレイン層を用いてデータ線６
０２と画素電極６０４、および共通線６０３および共通
電極６０５，６０３が形成されており、それらを覆うよ
うにパッシベーション膜６１０が形成されている。

【００４０】画素アレイへの信号の書き込み順序・極性
は第１の実施形態と同様なので説明を省略する。

【００４１】ここで本実施形態の特徴は、第１の実施形
態に比べて画素６０６と画素６０７の間に設けられた共
通電極が共通線６０３を兼ねているために、第１の実施
形態に比べてさらに光が透過する面積が向上する点にあ
る。

【００４２】また、共通電極と画素電極が同層にあるた
め、両電極が液晶層に与える電界の対称性が向上し、た
とえば焼き付きやムラ・シミなどの発生の少ない表示品
位に優れた液晶表示装置が得られる。 （第３の実施の形態）次に、本発明の第３の実施形態に
ついて説明する。なお、本実施形態の画素アレイ配置は
第２の実施形態と同じなので説明を省略する。図７は第
３の実施形態を示す図であり、（ａ）は画素の平面図で
あり、（ｂ）はその断面図である。第２の実施形態と同
様に画素７０６と７０７の間には共通線７０３が配置さ
れている。また画素電極７０４および共通線７０３に接
続された共通電極７０５はその長辺がゲート線７０１に
平行に配置されている。

【００４３】層構造、および画素アレイへの信号の書き
込みの順序・極性は第２の実施形態と同様なので説明を
省略する。

【００４４】ここで本実施形態の特徴は、データ線７０
２と共通線７０３および共通電極７０５が同層で配置さ
れているにもかかわらず、第２の実施形態に比べて隣接
部分の面積が少ないために、新たなメタル層を設けてプ
ロセス数を増加することなく、データ線と共通電極・共
通電極線の間のショートの不良率を低減できることにあ
る。

【００４５】

【発明の効果】以上説明したように、本発明の第１の効
果は、液晶分子の分子軸方向を能動素子基板と水平な面
内で回転させて表示を行うことにより広視野角を可能と
したＩＰＳ型の広視野角液晶表示装置において、消費電
力の少ない、低コストの液晶表示装置が提供できる点に
ある。

【００４６】その理由は、画素１行に対して２本づつ割
り当てられた走査線と画素２列に対して１本づつ割り当
てられたデータ線と、共通電極に接続する共通線を持
ち、２本の走査線のうちの一方の走査線にゲート電極
が、データ線にドレイン電極が接続された薄膜トランジ
スタ（ＴＦＴ）を介して駆動される第１の画素と、他方
の走査線にゲート電極が、データ線にドレイン電極が接
続された薄膜トランジスタ（ＴＦＴ）を介して駆動され
る第２の画素を有する画素アレイ配置を行い、さらに第
１の画素と第２の画素は共通電極の一部を共有するため
である。さらに共通電極が共通線を兼ねる場合は、一層
高開口率化ができる。

【００４７】また、本発明の第２の効果は、倍速駆動を
適用したＩＰＳ型液晶表示装置において、表示品位の優
れた液晶表示装置を提供できることにある。

【００４８】その理由は共通電極を共有する２画素の極
性を一対として、ドット反転を行う２Ｈ１Ｖドット反転
方式を適用したことにより、画素間に生じる漏れ電界を
低減したことによる。

【００４９】また、本発明の第３の効果は、倍速駆動を
可能にしたＩＰＳ型の広視野角液晶表示装置において、
高開口率を保ちつつデータ線・共通線ショートが減り、
歩留まりが向上することである。

【００５０】これはデータ線と共通線が同層の場合に、
共通電極の長辺方向をゲート線と平行に配置することに
より共通電極とデータ線の隣接する部分の面積を少なく
する構造をとることで得られる。

【図面の簡単な説明】

【図１】本発明のアクティブマトリクス型液晶表示装置
の一部を示す図であり、（ａ）は４列２行の画素アレイ
の平面図であり、（ｂ）は一部の拡大図である。

【図２】本発明のアクティブマトリクス型液晶表示装置
の一部を示す図であり、（ａ）はそのＴＦＴ部の断面図
（図１（ｂ）のＡ−Ａ′断面図）であり、（ｂ）はデー
タ線周りの断面図（図１（ｂ）のＢ−Ｂ′断面図）であ
る。

【図３】本発明のアクティブマトリクス型液晶表示装置
の駆動方式を示す図であり、（ａ）はその書き込み順序
を示す図であり、（ｂ）は各信号を示す図である。

【図４】本発明のアクティブマトリクス型液晶表示装置
の一部を示す図であり、（ａ）は画素信号の極性を示す
図であり、（ｂ）は画素の平面図であり、（ｃ）はその
データ線周りの断面図である。

【図５】（ａ）は画素信号の極性を示す図であり、
（ｂ）は画素の平面図であり、（ｃ）はそのデータ線周
りの断面図である。

【図６】本発明のアクティブマトリクス型液晶表示装置
の一部を示す図であり、（ａ）は画素の平面図であり、
（ｂ）はそのデータ線周りの断面図である。

【図７】本発明のアクティブマトリクス型液晶表示装置
の一部を示す図であり、（ａ）は画素の平面図であり、
（ｂ）はそのデータ線周りの断面図である。

【図８】従来のアクティブマトリクス型液晶表示装置の
一部を示す図である。

【図９】従来のアクティブマトリクス型液晶表示装置の
駆動方式を示す図であり、（ａ）はその書き込み順序を
示す図であり、（ｂ）は各信号を示す図である。

【図１０】従来のアクティブマトリクス型液晶表示装置
の一部を示す図であり、（ａ）はその画素の平面図であ
り、（ｂ）はそのＴＦＴ部の断面図であり、（ｃ）はそ
のデータ線周りの断面図である。

【図１１】従来のアクティブマトリクス型液晶表示装置
の画素部のデータ線周りの断面図である。

【図１２】従来のアクティブマトリクス型液晶表示装置
の一部を表す図であり、（ａ）は４列２行の画素アレイ
の平面図であり、（ｂ）はそのデータ線周りの断面図で
ある。

【符号の説明】

１０１，１０２ ゲート線 １０３，１０４ データ線 １０５ 共通電極線 １０６ 薄膜トランジスタ １０７ ゲート電極 １０８ ドレイン電極 １０９ ソース電極 １１０ 光透過領域 １１１，１１２，１１３ 画素 １１４ 液晶分子 １１５ 電界の方向 １１６ 共通電極 １１７ 画素１１１と画素１１３が共有した共通電極 １１８ 画素１１１の画素電極 １１９ 画素１１３の画素電極 １２０ ａ−Ｓｉ層 １２１ ＴＦＴガラス基板 １２２ ゲート絶縁膜 １２３ パッシベーション膜 １２４ 配向膜（ＴＦＴ側） １２５ 配向膜（ＣＦ側） １２６ 色層 １２７ ブラックマトリクス層 １２８ ＣＦガラス基板 １２９ ＴＦＴ基板 １３０ ＣＦ基板 １３１ 液晶層 １３２〜１３６ 画素 １３７ ゲート線１０１の信号 １３８ ゲート線１０２の信号 １３９ データ線１０３の信号 １４０ 画素１１１の電圧 １４１ 画素１１２の電圧 １４２ 走査期間 １４３ 第１の走査期間 １４４ 第２の走査期間 １４５ もれ電界 ６０１ ゲート線 ６０２ データ線 ６０３ 共通電極線 ６０４ 画素電極 ６０５ 共通電極 ６０６，６０７ 画素 ６０８ ＴＦＴガラス基板 ６０９ ゲート絶縁膜 ６１０ パッシベーション膜 ６１１ 配向膜（ＴＦＴ側） ６１２ 配向膜（ＣＦ側） ６１３ 色層 ６１４ ブラックマトリクス層 ６１５ ＣＦガラス基板 ６１６ ＴＦＴ基板 ６１７ ＣＦ基板 ６１８ 液晶層 ６１９ 画素６０６と画素６０７が共有した共通電極 ６２０ 光透過領域 ７０１ ゲート線 ７０２ データ線 ７０３ 共通電極線 ７０４ 画素電極 ７０５ 共通電極 ７０６，７０７ 画素 ７０８ ＴＦＴガラス基板 ７０９ ゲート絶縁膜 ７１０ パッシベーション膜 ７１１ 配向膜（ＴＦＴ側） ７１２ 配向膜（ＣＦ側） ７１３ 色層 ７１４ ブラックマトリクス層 ７１５ ＣＦガラス基板 ７１６ ＴＦＴ基板 ７１７ ＣＦ基板 ７１８ 液晶層 ７１９ 画素７０６と画素７０７が共有した共通電極 ７２０ 光透過領域 ８０１ ゲート線 ８０２ データ線 ８０３ 画素電極 ８０４ 薄膜トランジスタ ８０５ 走査ドライバー ８０６ 信号ドライバー ８０７ 表示部 ９０１，９０２ ゲート線 ９０３，９０４ データ線 ９０５〜９１２ 画素 Ｃ１ 画素９０５と画素９０６の間の画素容量 Ｃ２ 画素９０５と画素９１０の間の画素容量 ９１５ 走査期間 ９１６ 第１の走査期間 ９１７ 第２の走査期間 ９１８ 画素電圧のシフト ９１９ ゲート線９０１の信号 ９２０ ゲート線９０２の信号 ９２１ データ線９０３の信号 ９２２ 画素９０５の電圧 ９２３ 画素９０６の電圧 １００１ ゲート線 １００２ データ線 １００３ 共通電極線 １００４ 画素電極 １００５ 共通電極 １００６ 薄膜トランジスタ １００７ ゲート電極 １００８ ドレイン電極 １００９ ソース電極 １０１０ ａ−Ｓｉ層 １０１１ ＴＦＴガラス基板 １０１２ ゲート絶縁膜 １０１３ パッシベーション膜 １０１４ 配向膜（ＴＦＴ側） １０１５ 配向膜（ＣＦ側） １０１６ 色層 １０１７ ブラックマトリクス層 １０１８ ＣＦガラス基板 １０１９ ＴＦＴ基板 １０２０ ＣＦ基板 １０２１ 液晶層 １０２２ 光透過領域 １１０１ 画素電極 １１０２ 共通電極 １１０３ ＴＦＴガラス基板 １１０４ ゲート絶縁膜 １１０５ パッシベーション膜 １１０６ 配向膜（ＴＦＴ側） １１０７ 配向膜（ＣＦ側） １１０８ 色層 １１０９ ブラックマトリクス層 １１１０ ＣＦガラス基板 １１１１ ＴＦＴ基板 １１１２ ＣＦ基板 １１１３ 液晶層 １１１４ データ線 １１１５ 液晶にかかる電界 １１１６ データ線からの漏れ電界 １２０１，１２０２ ゲート線 １２０３，１２０４ データ線 １２０５ 共通電極線 １２０６ 共通電極 １２０７ 薄膜トランジスタ １２０８ ＴＦＴガラス基板 １２０９ ゲート絶縁膜 １２１０ バッシベーション膜 １２１１ 配向膜（ＴＦＴ側） １２１２ 配向膜（ＣＦ側） １２１３ 色層 １２１４ ブラックマトリクス層 １２１５ ＣＦガラス基板 １２１６ ＴＦＴ基板 １２１７ ＣＦ基板 １２１８ 液晶層 １２１９ 液晶にかかる電界 １２２０ もれ電界 １２２１ 光透過領域 １２２２〜１２２４ 画素 １２２５ 画素１２２２の画素電極 １２２６ 画素１２２４の画素電極

Claims (7)

【特許請求の範囲】
1. 【請求項１】 能動素子基板と、対向基板と、前記両基
   板間に挟まれた液晶層を備えており、前記能動素子基板
   表面にマトリクス状に配設された画素電極と共通電極か
   らなる画素と、ゲート、ドレインおよびソース電極を有
   する薄膜トランジスタとを有し、前記液晶層の液晶分子
   の分子軸方向を前記能動素子基板と水平な面内で回転さ
   せて表示を行うアクティブマトリクス型液晶表示装置に
   おいて、前記能動素子基板は、マトリクス状に配設され
   た前記画素の１行に対して２本づつ割り当てられたゲー
   ト線と、前記画素の２列に対して１本づつ割り当てられ
   たデータ線と、共通電極に基準電位を供給する共通線を
   持ち、前記画素の１行に対して２本づつ割り当てられた
   ２本のゲート線のうちの一方のゲート線により選択され
   る薄膜トランジスタを介して駆動される第１群の画素
   と、もう一方のゲート線により選択される薄膜トランジ
   スタを介して駆動される第２群の画素を有することを特
   徴とするアクティブマトリクス型液晶表示装置。
2. 【請求項２】 異なるデータ線に接続される隣接する２
   画素間に前記両画素で共用する共通電極を配設すること
   を特徴とする請求項１記載のアクティブマトリクス型液
   晶表示装置。
3. 【請求項３】 前記異なるデータ線に接続される隣接す
   る２画素が共用する共通電極は、前記データ線と平行な
   方向に連通し、共通電極に基準電位を供給する共通線の
   一部を兼ねることを特徴とする請求項２記載のアクティ
   ブマトリクス型液晶表示装置。
4. 【請求項４】 異なるデータ線に接続される隣接する２
   画素間には、前記両画素の共通電極に基準電位を供給す
   る共通線が配設されることを特徴とする請求項１記載の
   アクティブマトリクス型液晶表示装置。
5. 【請求項５】 前記画素を構成する画素電極および前記
   共通電極はゲート線に平行な方向に形成されることを特
   徴とする請求項４記載のアクティブマトリクス型液晶表
   示装置。
6. 【請求項６】 前記対向基板面内において、前記異なる
   データ線に接続される隣接する２画素が共用する共通電
   極または共通線に対向する領域には遮光パターンを形成
   しないことを特徴とする請求項２または４記載のアクテ
   ィブマトリクス型液晶表示装置。
7. 【請求項７】 前記異なるデータ線に接続される隣接す
   る２画素が互いに同極性であることを特徴とする請求項
   １記載のアクティブマトリクス型液晶表示装置。