KR100237132B1 - 액티브 매트릭스 액정 표시 장치 - Google Patents

액티브 매트릭스 액정 표시 장치 Download PDF

Info

Publication number
KR100237132B1
KR100237132B1 KR1019940010625A KR19940010625A KR100237132B1 KR 100237132 B1 KR100237132 B1 KR 100237132B1 KR 1019940010625 A KR1019940010625 A KR 1019940010625A KR 19940010625 A KR19940010625 A KR 19940010625A KR 100237132 B1 KR100237132 B1 KR 100237132B1
Authority
KR
South Korea
Prior art keywords
thin film
electrode
line
compensation
film transistors
Prior art date
Application number
KR1019940010625A
Other languages
English (en)
Inventor
오사마 스께가와
히로후미 이하라
Original Assignee
가네꼬 히사시
닛본 덴기 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시키가이샤 filed Critical 가네꼬 히사시
Application granted granted Critical
Publication of KR100237132B1 publication Critical patent/KR100237132B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

복수의 박막 트랜지스터, 드레인 선 및 도전재료로 된 표시 전극을 구비하는 액티브 매트릭스 액정 표시 장치에 있어서, 도전재료의 보상선은 드레인 선 보다 넓으며, 표시 전극과 박막 트랜지스터 각각을 위한 보상선 사이에 소정의 간격을 두고, 박막 트랜지스터 각각을 위한 표시 전극과 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 보상선 간에 소정의 간격을 두고, 표시 전극과 동시에 드레인선 상에 형성된다. 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터는 문제가 되는 박막 트랜지스터를 위한 표시 전극보다 문제가 되는 박막 트랜지스터를 위한 표시 전극에 좀 더 가깝다. 보상선은 드레인 선과 문제가 되는 박막 트랜지스터를 위한 표시 전극간의 용량과, 문제가 되는 박막 트랜지스터를 위한 표시 전극과 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 드레인 선간의 용량의 불균일성을 보상한다.

Description

액티브 매트릭스 액정 표시 장치
제1도는 종래의 액티브 매트릭스 액정 표시 장치의 개략 평면도.
제2도는 제1도의 선(E-E)을 따라 절취한 개략 수직 단면도.
제3도는 제1도에 예시된 액티브 매트릭스 액정 표시 장치의 등가회로.
제4도는 본 발명의 제1실시예에 따른 액티브 매트릭스 표시 장치의 개략 평면도.
제5도는 제4도의 선(A-A)을 따라 절취한 개략 수직 단면도.
제6도는 제4도의 선(B-B)을 따라 절취한 수직 단면도.
제7도는 본 발명의 제2실시예에 따른 액티브 매트릭스 표시 장치의 개략 평면도.
제8도는 본 발명의 제3실시예에 따른 액티브 매트릭스 표시 장치의 개략 평면도.
제9도는 제8도의 선(D-D)을 따라 절취한 개략 수직 단면도.
* 도면의 주요부분에 대한 부호의 설명
11,20 : 유리 기판 12 : 게이트 전국
12' : 게이트 층 13 : 게이트 선 또는 버스
14 : 게이트 절연막 15 : 비정질 실리콘 층
16s : 소스 층 16d : 드레인 층
17s : 소스 전극 17d : 드레인 전극
18 : 드레인 선 또는 버스 18a : 제1보상선
18a' : 제2보상선 19 : 표시 전극
19a : 보상선 21 : 대향 전극
30 : 절연막
본 발명은 액정 표시 장치에 관한 것으로, 구체적으로는 액티브 매트릭스 액정 표시 장치에 관한 것이다.
이하에 서술되는 바와 같이, 종래의 액티브 매트릭스 액정 표시 장치 유형은 액정 패널을 구비한다. 액정 패널은 절연막과 드레인 전극과 소스 전극을 각각 구비한 복수의 박막 트랜지스터를 구비한다.
각각의 드레인 선은 제1도전재료로 만들어진다. 상기 드레인 선은 절연막상에 형성되어 박막 트랜지스터의 드레인 전극 각각에 접속되어 있다.
각각의 표시 전극은 상기 제1도전재료와는 다른 제2도전재료로 만들어진다. 상기 표시 전극은 절연막 상에 형성되어 박막 트랜지스터의 소스 전극 각각에 접속되어 있다.
상기 표시 전극이 드레인 선과는 다른 재료이므로, 표시 전극과 드레인 선은 다른 패터닝 단계에서 형성된다. 그 결과, 드레인 선과 표시 전극 간에 위치조정상의 에러(positioning errors)가 필연적으로 발생한다. 이는 결국, 드레인 선과 박막 트랜지스터들 중 하나의 박막 트랜지스터를 위한 표시 전극 간의 용량과, 문제가 되는 각각의 박막 트랜지스터를 위한 표시 전극과 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 드레인 선 간의 용량이 균일하지 못하게 한다. 상기 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터는 문제가 되는 박막 트랜지스터를 위한 드레인 선보다 문제가 되는 박막 트랜지스터를 위한 표시 전극에 더 가깝다.
용량의 불균일성으로 인해 표시 장치의 화질이 저하되므로, 용량의 불균일성을 보상할 필요가 있다.
일본 실용 공개 8586/1993호에는, 각각 제2도전재료로 된 보조선을 구비하는 다른 표시 장치가 개시되어 있다. 보조선은 표시 전극과 동시에 드레인 선 상에 형성된다. 그러나, 각각의 보조선은 각각의 드레인 선과 동일한 형태 또는 폭을 가지기 때문에, 드레인 선과 문제가 되는 박막 트랜지스터를 위한 표시 전극간의 용량과, 문제가 되는 박막 트랜지스터를 위한 표시 전극과 문제가 되는 박막 트랜지스터를 위한 표시 전극에 인접한 박막 트랜지스터들 중 인접한 하나의 트랜지스터를 위한 드레인 선간의 용량의 불균일성을 보상하기는 어렵다.
그러므로 본 발명의 목적은 드레인 선과 박막 트랜지스터들 중 특정한 하나의 박막 트랜지스터를 위한 표시 전극 간의 용량과, 박막 트랜지스터들 중 특정한 하나의 박막 트랜지스터를 위한 표시 전극과 박막 트랜지스터들 중 특정한 하나의 박막 트랜지스터를 위한 드레인 선보다 박막 트랜지스터들 중 특정한 하나의 박막 트랜지스터를 위한 표시 전극에 더 가까운 박막 트랜지스터들 중 인접한 하나의 트랜지스터를 위한 다른 드레인 선 간의 용량의 불균일성을 보상할 수 있는 액티브매트릭스 액정 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 고화질을 제공하는 상기 서술한 것과 같은 액티브 매트릭스 액정 표시 장치를 제공하는 것이다.
본 발명의 다른 목적은 설명이 진행됨에 따라 명확해질 것이다.
본 발명의 한 특징에 따르면, 유리 기판과 매트릭스 형태로 상기 유리 기판상에 형성된 복수의 박막 트랜지스터를 포함하는 액티브 매트릭스 액정 표시 장치가 제공되는데, 상기 박막 트랜지스터 각각은 반도체 막, 게이트 전극. 게이트 전극과 반도체 막사이에 삽입된 게이트 절연막, 상기 반도체 막과 접촉하여 형성된 제1전극, 상기 제1전극과는 떨어져 반도체 막에 형성된 제2전극, 게이트 전극과 접촉하여 행 방향으로 정렬된 제1버스 선, 상기 제1전극과 접촉하여 열 방향으로 정렬된 제2버스 선, 제2버스 선과는 별도로 제2버스 선을 따라 제2전극과 접촉하여 형성된 표시 전극, 및 제2버스 선 및 표시 전극 중의 하나와 직접 접촉하여 형성되며, 제2버스 선 및 상기 표시 전극 중 하나로부터 제2버스 선 및 표시 전극 중 나머지 하나를 향해 돌출하는 부위를 갖는 보상 도전층을 구비하는 데, 이것에 의해 상기 보상 도전막의 상기 부위와 상기 제2버스 선 및 상기 표시 전극 중 상기 나머지 하나 간의 간격이 일정하게 유지된다.
본 발명의 다른 특징에 따르면, 액정 패널을 구비하는 액티브 매트릭스 액정표시 장치가 제공되는데, 상기 액티브 매트릭스 액정 표시 장치는 절연막, 드레인 전극과 소스 전극을 각각 구비하고 절연막 상에 형성되는 복수의 박막 트랜지스터, 제1도전재료로 만들어지고 소정의 제1폭을 가지며, 상기 절연막 상에 형성되어 박막 트랜지스터의 드레인 전극에 각각 접속된 드레인 선, 제1도전재료와는 다른 제2도전재료로 만들어지고 절연막 상에 형성되어 박막 트랜지스터의 소스 전극에 각각 접속된 표시 전극, 및 제2도전재료로 만들어지고 소정의 제1폭보다 넓은 소정의 제2폭을 갖는 보상선을 구비하며, 상기 보상선은 박막 트랜지스터 각각을 위한 보상선의 주변부 모두가 절연막 상에 형성된 채로 표시 전극과 박막 트랜지스터 각각을 위한 보상선 간에 그리고 박막 트랜지스터들 중 하나의 박막 트랜지스터를 위한 보상선간에 소정의 간격을 둔 채로 표시 전극과 동시에 드레인 선 상에 드레인 선과 직접 접촉하여 형성된다. 박막 트랜지스터들 중 인접한 박막 트랜지스터는 문제가 되는 박막 트랜지스터의 드레인 선 보다 문제가 되는 박막 트랜지스터를 위한 표시 전극에 더 가깝다. 상기 보상선은 드레인 선과 박막 트랜지스터 각각을 위한 표시 전극간의 용량과, 문제가 되는 박막 트랜지스터를 위한 표시 전극과 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 드레인 선 간의 용량의 불균일성을 보상한다.
본 발명의 또 다른 특징에 따르면, 액정 패널을 구비하는 액티브 매트릭스 액정 표시 장치가 제공되는데, 상기 액티브 매트릭스 액정 표시 장치는 절연막, 드레인 전극과 소스 전극을 가지고 상기 절연막 상에 형성되는 복수의 박막 트랜지스터, 제1도전재료로 만들어지며 절연막 상에 형성되어 박막 트랜지스터의 드레인 전극에 각각 접속되는 드레인 선, 제1도전재료로 만들어지며 드레인 선과 박막 드랜지스터 각각을 위한 제1보상선 간에 소정의 간격을 두고 드레인 선과 동시에 절연막상에 형성되는 제1보상선, 제1도전재료로 만들어지며 박막 트랜지스터 각각을 위한 제2보상선이 박막 트랜지스터 각각을 위한 제1보상선 보다 박막 트랜지스터 각각을 위한 드레인 선으로부터 더 멀리 위치되고 박막 트랜지스터들 중 하나의 박막 트랜지스터를 우한 제2보상선과 문제가 되는 박막 트랜지스터를 위한 드레인선보다 문제가 되는 박막 트랜지스터를 위한 제2보상선에 더 가까운 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 드레인 선 간에 소정의 간격을 두고 드레인 선 및 제1보상선과 동시에 절연막 상에 형성되는 제2보상선 및, 제1도전성 재료와는 다른 제2도전재료로 만들어지는 표시 전극을 구비한다. 표시 전극은 절연막 상에 형성되어 박막 트랜지스터의 소스 전극에 접속된다. 각각의 박막 트랜지스터를 위한 표시 전극이 각각의 박막 트랜지스터를 위한 제1및 제2보상선사이에 위치될 수 있도록 절연막 상에 형성된다. 박막 트랜지스터 각각을 위한 표시전극은, 박막 트랜지스터 각각을 위한 표시 전극의 주변부 모두가 박막 트랜지스터 각각을 위한 제1및 제2보상선의 내측 주변부 상에 놓일 수 있도록 박막 트랜지스터 각각을 위한 제1및 제2보상선 상에 더 형성된다. 제1및 제2보상선은, 드레인 선과 박막 트랜지스터 각각을 위한 표시 전극간의 용량과, 문제가 되는 박막 트랜지스터를 위한 표시 전극과 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 드레인 선 간의 용량의 불균일성을 보상한다.
본 발명을 좀 더 잘 이해할 수 있도록 제1도 내지 제3도를 참조하여 종래의 액정 표시 장치가 설명될 것이다. 이 액정 표시 장치는 명세서의 서두에 서술된 종래의 표시 장치와 동일하다. 이 액정 표시 장치는 박막 트랜지스터의 매트릭스를 포함하는 액정 패널을 구비한다. 이 매트릭스는 유리 기판(11) 상에 정렬된다. 각각의 박막 트랜지스터는 게이트 전극(12), 소스 전극(17s) 및 드레인 전극(17d)을 갖는다. 박막 트랜지스터의 게이트 전극(12)은 유리 기판 (11)상에 형성된다. 게이트선 또는 버스(13)도 역시 유리 기판(11) 상에 형성되어 게이트 전극(12)에 접속된다.
게이트 절연막(14)은 게이트 전극(12), 게이트 선(13) 및 유리 기판(11)의 나머지 표면 상에 형성된다. 표시 전극(19)은 게이트 절연막(14) 상에 형성되어 박막 트랜지스터의 소스 전극(17s)에 각각 접속된다. 표시 전극(19)은 접지에 접속된다. 각각의 표시 전극(19)은 예를 들면, 인듐 주석 산화물 같은 투명한 도전재료로 만들어져 화소 또는 도트의 역할을 한다. 드레인 선 또는 버스(18)는 게이트 절연막(14)상에 형성되어 박막 트랜지스터의 드레인 전극(17d)에 각각 접속된다.각각의 드레인 선(18)은 예를 들면, 알루미늄 또는 크롬과같은 재료로 만들어진다.
표시 장치에서, 박막 트랜지스터는 소정의 드레인 선(18)에 구동 신호를 공급함으로써 선택적으로 동작한다. 그 결과, 소정의 전압이 표시 전극(19)에 인가되어 화소를 표시한다. 이 때, 드레인 선(19)에는 표시용 주사 주파수와 같은 주파수를 갖는 교번하거나 반전하는 전압 신호가 공급된다. 이 주사 주파수는 VGS 표시에 대해서는 전형적으로 40kHz이다. 당해 기술 분야에 공지되어 있는 바와 같이, 표시 장치가 표시하는 데 있어서 깜빡거림이 적기 때문에 드레인 선(18)의 구동에는 도트-인버트 구동방법이 효과적이다. 도트-인버트 구동방법에서, 드레인 선들 중 특정한 하나의 드레인 선(18)과 드레인 선의 인접한 드레인 선(18) 각각에 양극 및 음극 전압이 순간적으로 공급된다. 이 인접한 드레인 선은 특정한 드레인 선에 인접한다. 다음 순간에, 양극 및 음극 전압이 특정한 드레인선(18) 및 인접한 드레인선(18)에 각각 공급된다.
표시 장치에서, 표시 전극(19)과 드레인 선(18)은 명세서의 서두에 서술된 바대로 다른 패터닝 단계에서 형성된다. 그 이유는 표시 전극(19)이 드레인 선(18)과는 재료가 다르기 때문이다. 결국, 드레인 선(18)과 표시 전극(19)간에 위치조정 상의 에러가 필연적으로 발생한다. 다시 말해, 간격들(L1과L2)(제1도에서) 간에 차이가 발생하는데, 여기서 L1은 드레인 선(18)과 각각의 박막 트랜지스터를 위한 표시전극(19) 간의 간격을 나타내며, L2는 문제가 되는 박막 트랜지스터를 위한 표시 전극(19)과 문제가 되는 박막 트랜지스터를 위한 표시 전극(18)에 인접한 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 드레인 선(18) 간의 간격을 나타낸다. 그 결과, 간격들(L1과L2)에 의해 정해진 용량들이 불균일하게 된다. 당해 기술 분야에 공지된 바와 같이, 용량이 균일하게 않게 되면, 도트-인버트 구동 방법을 사용하여 표시 장치가 구동될 때 표시 장치의 화질이 저하되게 된다.
지금부터 제4도 내지 제6도를 참조하여, 본 발명의 제1실시예에 따른 액티브 매트릭스 액정 표시 장치를 설명한다. 이 표시장치는 동일한 참조번호로써 표시된 유사한 부분을 포함한다. 액티브 매트릭스 액정 표시 장치는 유리 기판(11)을 구비한 액정 패널(40)(제6도)을 포함한다. 게이트 층(12'), 게이트 전극(12) 및 게이트 선(13)은 유리 기판(11) 상에 형성된다. 게이트 절연막(14)은 게이트 층(12'), 게이트 전극(12), 게이트 선(13), 및 유리 기판(11)의 나머지 표면 상에 형성된다. 비정질 실리콘 층(15)은 게이트 층(12') 위에 배치된 게이트 절연막(14)의 일부분 상에 형성된다. 소스 층(16s)과 드레인 층(16d)은 비정질 실리콘 층(15) 상에 형성된다. 예를 들어, 크롬으로 된 소스 및 드레인 전극(17s와 17d)이 소스 및 드레인 층(16s과 16d) 상에 각각 형성된다. 소스 및 드레인 전극(17s와 17d) 각각은 예를 들면, 140㎚의 두께를 갖는다.
드레인 선(18)은 게이트 절연막(14) 상에 형성된다. 각각의 드레인 선(18)은 예를 들면, 크롬 또는 알루미늄과 같은 제1도전 재료 유형이며 소정의 제1폭을 갖는다.
표시 전극(19)은 게이트 절연막(14) 상에 형성된다. 각각의 펴시 전극(19)은 제1도전재료와는 다른 제2도전재료로 된 투명한 도전막이다. 제2도전재료는 예를 들면 인듐 주석 산화물이다.
각각의 보상선(19a)(제4도와 제6도)은 제2도전재료로 만들어지며, 소정의 제1폭보다 넓은 소정의 제2폭을 갖는다. 이 보상선(19a)은 표시 전극(19)과 동시에 드레인 선(18) 상에 형성되는 데, 각각의 박막 트랜지스터를 위한 보상선(19a)의 주변부 모두가 게이트 절연막(14) 상에 형성되며, 표시 전극(19)과 각각의 박막 트랜지스터를 위한 보상선(19a) 간에 그리고 박막 트랜지스터들 중 하나의 박막 트랜지스터를 위한 표시 전극(19)과 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 보상선(19a)간에 소정 간격들(L0)을 두고 있다. 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터는 문제가 되는 박막 트랜지스터를 위한 드레인 선(18)보다 문제가 되는 박막 트랜지스터를 우한 표시 전극(19)에 더 가깝다. 보상선(19a)의 각 주변부는 예를 들면, 제6도에 도시된 바와 같이 2㎛만큼 떨어져 게이트 절연막(14)상에 형성된다.
보상선(19a)은 드레인 선(18)과 박막 트랜지스터 각각을 위한 표시 전극(19)간의 용량과, 박막 트랜지스터들 중 하나의 박막 트랜지스터를 위한 표시 전극(19)과 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 드레인 선(18) 간의 용량의 불균일성을 보상한다.
제6도에서, 절연막(30)은 보상선(19a)과 드레인 선(18) 상에 선택적으로 형성된다. 액정 패널은 좀 더 낮은 표면 상에 투명 대향 전극(21)이 형성되어 있는 다른 유리 기판(20)을 구비한다. 표시 전극(19)과 투명 대향 전극(21)간에 그리고 절연막(30)과 투명 대향 전극(21)간에 액정(22)이 채워진다.
제7도를 참조하여, 설명은 본 발명의 제2실시예에 따른 액티브 매트릭스 액정 표시 장치를 설명한다. 이 표시 장치는 보상선(19a)이 드레인 선(18)의 전 표면상에 형성되어 있다는 것을 제외하고는 제4도의 표시 장치와 유사한다. 이 보상선(19a)은 제4도의 표시 장치에서는 드레인 선(18)의 한정된 표면 상에 형성되어 있다. 드레인 선(18)의 한정된 표면은 제4도의 표시 장치의 표시 전극(19)에 대응한다.
제8도와 제9도를 참조하여, 본 발명의 제3실시예에 따른 액티브 매트릭스 액정 표시 장치에 대해 설명한다. 표시 장치는 동일한 참조번호로써 표시된 유사한 부분을 구비한다.
드레인 선(18)은 게이트 절연막(14) 상에 형성되어 박막 트랜지스터의 드레인 전극(17d)에 각각 접속되어 있다. 각각의 드레인 선(18)은 제1도전재료로 만들어진다.
각각의 제1보상선(18a)은 제1도전재료로 만들어진다. 이 보상선(18a)은, 드레인 선(18)과 각각의 박막 트랜지스터를 위한 제1보상선(18a) 간에 소정의 간격(L0)을 두고 드레인 선(18)과 동시에 게이트 절연막(14) 상에 형성된다.
각각의 제12 보상선(18a')은 제1도전재료로 만들어진다. 이 제2보상선(18a')은 드레인 선(18) 및 제1보상선(18a)과 동시에 게이트 절연막(14) 상에 형성되는 데, 각각의 박막 트랜지스터를 위한 제2보상선(18a')은 각각의 박막 트랜지스터를 위한 제1보상선(18a)보다 각각의 트랜지스터를 위한 드레인 선(18)으로 부터 더 멀리 위치되어 있으며, 박막 트랜지스터들 중 하나의 박막 트랜지스터를 위한 제2보상선(18a')과 박막 트랜지스터들 주 인접한 하나의 박막 트랜지스터를 위한 드레인 선(18) 간에 소정의 간격(L0)을 갖는다. 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터는 문제가 되는 박막 트랜지스터를 위한 드레인 선(18)보다 문제가 되는 박막 트랜지스터를 위한 제2보상선(18a')에 더 가깝다.
각각의 표시 전극(19)은 제2도전재료로 만드러 진다. 이 표시 전극(19)은 각각의 박막 트랜지스터를 위한 표시 전극(19)이 제1및 제2보상선(18a과 18a')사이에 배치되도록 게이트 절연막(14) 상에 형성된다. 각각의 박막 트랜지스터를 위한 표시 전극(19)은, 각각의 박막 트랜지스터를 위한 표시 전극(19)의 주변부 모두가 각각의 박막 트랜지스터를 위한 제1및 제2보상선(18a와 18a') 내측 주변부 상에 놓일 수 있도록 각각의 박막 트랜지스터를 위한 제1및 제2보상선(18a와 18a') 상에 더 형성된다.
상기 제1및 제2보상선(18a와 18a')은 드레인 선(18)과 문제가 되는 각각의 박막 트랜지스터를 위한 표시 전극(19) 간의 용량과, 박막 트랜지스터들 중 하나의 박막 트랜지스터를 위한 표시 전극(19)과 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 드레인 선(18) 간의 용량의 불균일성을 보상한다.

Claims (10)

  1. 유리 기판과 매트릭스 형태로 상기 유리 기판 상에 형성된 복수의 박막 트랜지스터를 포함하는 액티브 매트릭스 액정 표시 장치(active matrix liquid crystal display device)에 있어서, 상기 박막 트랜지스터 각각은, 반도체 막, 게이트 전극, 상기 게이트 전극과 상기 반도체 막 사이에 삽입된 게이트 절연막, 상기 반도체 막과 접촉하여 형성된 제1전극, 상기 제1전극과 떨어져 상기 반도체 막에 형성된 제2전극, 상기 게이트 전극과 접촉하여 행 방향으로 정렬된 제1버스 선, 상기 제1전극과 접촉하여 열 방향으로 정렬된 제2버스 선, 상지 제2버스 선과 떨어져 상기 제2버스 선을 따라 상기 제2전극과 접촉하여 형성된 표시 전극, 및 상기 제2버스 선 및 상기 표시 전극 중 하나와 직접 접촉하여 형성되고 상기 제2버스 선 및 상기 표시 전극 중 나머지 하나와 동일 패터닝 단계에서 형성되며, 상기 제2버스 선 및 상기 표시 전극 중 상기 하나로부터 상기 제2버스 선 및 상기 표시 전극 중 상기 나머지 하나를 향해 돌출하는 부위를 갖는 보상 도전막을 구비함으로써, 상기 보상 도전막의 상기 돌출하는 부위와 상기 제2버스 선 및 상기 표시 전극 중 상기 나머지 하나 간의 간격을 일정하게 유지시키는 액티브 매트릭스 액정 표시 장치.
  2. 제1항에 있어서, 상기 보상 도전막은 이에 직접 접촉되어 있는 상기 제2버스 선 상에 형성되며, 상기 표시 전극의 재료와 동일한 재료 만들어지는 액티브 매트릭스 액정 표시 장치.
  3. 유리 기판과 매트릭스 형태로 상기 유리 기판 상에 형성된 복수의 박막 트랜지스터를 포함한 액티브 매트릭스 액정 표시 장치에 있어서, 상기 박막 트랜지스터 각각은, 반도체 막, 게이트 전극, 상기 게이트 전극과 상기 반도체 막 사이에 삽입된 게이트 절연막, 상기 반도체 막과 접촉하여 형성된 제1전극, 상기 제1전극과 떨어져 상기 반도체 막에 형성된 제2전극, 상기 게이트 전극과 접촉하여 행 방향으로 정렬된 제1버스 선, 상기 제1전극과 접촉하여 열 방향으로 정렬된 제2버스 선, 상기 제2버스 선과 떨어져 상기 제2버스 선을 따라 상기 제2전극과 접촉하여 형성된 표시 전극, 및 상기 제2버스 선 및 상기 표시 전극 중 하나와 직접 접촉하여 형성되며, 상기 제2버스 선 및 상기 표시 전극 중 상기 하나로부터 상기 제2버스 선 및 상기 표시 전극 중 나머지 하나를 향해 돌출하는 부위를 갖는 보상 도전막을 구비함으로써, 상기 보상 도전막의 상기 돌출하는 부위와 상기 제2버스 선 및 상기 표시 전극중 상기 나머지 하나 간의 간격을 일정하게 유지시키고, 상기 보상 도전막은 이에 접촉하는 상기 표시 전극밑에 형성되며, 상기 제2버스 선의 재료와 동일한 재료로 만들어지는 액티브 매트릭스 액정 표시 장치.
  4. 제1항에 있어서, 상기 보상 도전막은 이에 직접 접촉하는 상기 제2버스 선위로 상기 제2버스 선을따라 형성되어, 상기 제2버스선이 상기 보상 도전막에 의해 둘러싸이는 액티브 매트릭스 액정 표시 장치.
  5. 액정 패널을 포함하는 액티브 매트릭스 액정 표시 장치에 있어서, 절연막; 드레인 전극과 소스 전극을 각각 구비하며, 상기 절연막 상에 형성된 복수의 박막 트랜지스터; 제1도전재료로 만들어지고 소정의 제1폭을 가지며, 상기 절연막 상에 형성되어 상기 박막 트랜지스터의 드레인 전극에 각각 접속된 드레인선; 상기 제1도전재료와는 다른 제2도전재료로 만들어지고, 상기 절연막 상에 형성되어 상기 박막 트랜지스터의 소스 전극에 각각 접속된 표시 전극; 및 제2도전재료로 만들어지고 상기 소정의 제1폭보다 넓은 소정의 제2폭을 갖는 보상선을 구비하며, 상기 보상선은 상기 박막 트랜지스터 각각에 대한 상기 보상선의 양 주변부가 상기 절연막 상에 형성되며, 표시 전극과 상기 박막 트랜지스터들 각각을 위한 보상선 간에 그리고 상기 박막 트랜지스터들 중 하나의 박막 트랜지스터를 위한 표시 전극과 상기 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 보상선 간에 선정된 간격을 두고, 상기 드레인 선 상에 상기 드레인 선과 직접 접촉하여 상기 표시 전극과 동일 패터닝 단계에서 형성되며, 상기 박막 트랜지스터들 중 상기 인접한 하나의 박막 트랜지스터는 상기 박막 트랜지스터들 중 상기 하나의 박막 트랜지스터를 위한 드레인 선보다 상기 박막 트랜지스터들 중 상기 하나의 박막 트랜지스터를 위한 표시 전극에 보다 더 가까우며, 상기 보상선은 드레인 선과 상기 박막 트랜지스터 각각을 위한 표시 전극간의 용량과, 상기 박막 트랜지스터들 중 상기 하나의 박막 트랜지스터를 위한 표시 전극과 상기 박막 트랜지스터들 중 상기 인접한 하나의 박막 트랜지스터를 위한 드레인 선간의 용량의 불균일성을 보상하는 액티브 매트릭스 액정 표시 장치.
  6. 제5항에 있어서, 상기 표시 전극들 각각은 투명 도전막인 액티브 매트릭스 액정 표시 장치.
  7. 제5항에 있어서, 상기 제1도전재료는 알루미늄과 크롬을 포함하는 그룹으로부터 선택된 재료이며, 상기 제2도전재료는 인듐 주석 산화물인 액티브 매트릭스 액정 표시 장치.
  8. 액정 패널을 구비하는 액티브 매트릭스 액정 표시 장치에 있어서, 절연막; 상기 절연막 상에 형성되며, 드레인 전극과 소스 전극을 각각 구비한 복수의 박막 트랜지스터; 제1도전재료로 만들어지며, 상기 절연막 상에 형성되어 상기 박막 트랜지스터의 드레인 전극에 각각 접속된 드레인 선; 상기 제1도전재료로 만들어지며, 드레인 선과 상기 박막 트랜지스터 각각을 위한 제1보상선 간에 소정의 간격을 두고 상기 드레인 선과 동시에 상기 절연막상에 형성되는 제1보상선 ; 상기 제1도전재료로 만들어지며, 상기 드레인 선 및 상기 제1보상선과 동시에 상기 절연막 상에 형성되는 제2보상선으로서, 박막 트랜지스터 각각을 위한 상기 제2보상선이 상기 박막 트랜지스터 각각을 위한 제1보상선 보다 박막 트랜지스터 각각을 위한 드레인 선으로부터 더 멀리 위치되고, 상기 박막 트랜지스터들 중 하나의 박막 트랜지스터를 위한 제2보상선과 상기 박막 트랜지스터들 중 인접한 하나의 박막 트랜지스터를 위한 드레인 선 사이에 소정의 간격을 두는 제2보상선 - 상기 박막 트랜지스터들 중 상기 인접한 하나의 박막 트랜지스터는 상기 박막 트랜지스터들 중 상기 하나의 박막 트랜지스터를 위한 드레인 선보다 상기 박막 트랜지스터들 중 상기 하나의 박막 트랜지스터를 위한 제2보상선에 더 가까움 - ; 및 상기 제1도전재료와는 다른 제2도전재료로 만들어지며, 상기 절연막 상에 형성되어 상기 박막 트랜지스터들의 상기 소스 전극과 상기 드레인 전극에 각각 접속된 표시 전극 - 상기 박막 트랜지스터 각각을 위한 표시 전극은 상기 박막 트랜지스터 각각을 위한 표시 전극이 상기 박막 트랜지스터 각각을 위한 제1및 제2보상선 사이에 배치되도록 상기 절연막 상에 형성되며, 상기 박막 트랜지스터 각각을 위한 표시 전극은 그의 주변부 모두가 상기 박막 트랜지스터 각각을 위한 제1및 제2보상선의 내측 주변부 상에 놓일 수 있도록 상기 박막 트랜지스터 각각을 위한 제1및 제2보상선 상에 더 형성됨-,을 구비하며, 상기 제1및 제2보상선은 드레인 선과 상기 박막 트랜지스터 각각을 위한 표시 전극 간의 용량과, 상기 박막 트랜지스터들 중 상기 하나의 박막 트랜지스터를 위한 표시 전극과 상기 박막 트랜지스터들 중 상기 인접한 하나의 박막 트랜지스터를 위한 드레인 선 간의 용량의 불균일성을 보상하는 액티브 매트릭스 액정 표시장치.
  9. 제8항에 있어서, 상기 표시 전극들 각각은 투명 도전막인 액티브 매트릭스 액정 표시 장치.
  10. 제8항에 있어서, 상기 제1도전재료는 알루미늄과 크롬을 포함하는 그룹으로부터 선택된 재료이며, 상기 제2도전재료는 인듐 주석 산화물인 액티브 매트릭스 액정 표시 장치.
KR1019940010625A 1993-05-15 1994-05-14 액티브 매트릭스 액정 표시 장치 KR100237132B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-136774 1993-05-15
JP13677493 1993-05-15

Publications (1)

Publication Number Publication Date
KR100237132B1 true KR100237132B1 (ko) 2000-01-15

Family

ID=15183207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010625A KR100237132B1 (ko) 1993-05-15 1994-05-14 액티브 매트릭스 액정 표시 장치

Country Status (3)

Country Link
US (1) US5502583A (ko)
KR (1) KR100237132B1 (ko)
TW (1) TW464775B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08201853A (ja) * 1994-11-24 1996-08-09 Toshiba Electron Eng Corp 電極基板および平面表示装置
JPH09281508A (ja) * 1996-04-12 1997-10-31 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその作製方法
JP3125766B2 (ja) * 1998-09-25 2001-01-22 日本電気株式会社 液晶表示装置及びその製造方法
KR100308161B1 (ko) * 1999-05-07 2001-09-26 구본준, 론 위라하디락사 멀티도메인 액정표시소자
GB0119653D0 (en) * 2001-08-11 2001-10-03 Koninl Philips Electronics Nv Active matrix display device
TWI240135B (en) * 2003-06-05 2005-09-21 Au Optronics Corp Method of stabilizing parasitic capacitance in an LCD device
KR101017192B1 (ko) * 2004-06-28 2011-02-25 엘지디스플레이 주식회사 액정표시장치
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판
JP4837942B2 (ja) * 2005-05-25 2011-12-14 シャープ株式会社 液晶表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6234130A (ja) * 1985-08-08 1987-02-14 Ricoh Co Ltd 透明導電膜付き基板
JP2574837B2 (ja) * 1988-01-13 1997-01-22 株式会社日立製作所 薄膜トランジスタマトリクスとその製造方法
US5187601A (en) * 1988-03-07 1993-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for making a high contrast liquid crystal display including laser scribing opaque and transparent conductive strips simultaneously
JPH04107531A (ja) * 1990-08-29 1992-04-09 Casio Comput Co Ltd 液晶表示素子の電極形成方法
US5287206A (en) * 1990-11-30 1994-02-15 Sharp Kabushiki Kaisha Active matrix display device
JPH058586A (ja) * 1991-07-01 1993-01-19 Dainippon Printing Co Ltd 開封型封筒

Also Published As

Publication number Publication date
TW464775B (en) 2001-11-21
US5502583A (en) 1996-03-26

Similar Documents

Publication Publication Date Title
KR101443380B1 (ko) 액정표시장치
EP0603420B1 (en) Liquid crystal display
KR100477130B1 (ko) 평면구동방식액정표시장치의박막트랜지스터기판및제조방법
US5835168A (en) Active matrix liquid crystal having capacitance electrodes connected to pixel electrodes
KR970004606B1 (ko) 액티브 매트릭스 액정표시장치
US6882375B2 (en) Thin film transistor array substrate for liquid crystal display
US5745194A (en) Active matrix LCD apparatus with compensating capacitor having a particular feature
US20020003588A1 (en) Active matrix type liquid crystal display apparatus
US5604358A (en) Device of thin film transistor liquid crystal display
KR100675626B1 (ko) 액정표시소자
JP2693513B2 (ja) アクティブマトリクス型液晶表示素子
JP4115649B2 (ja) アクティブマトリクス型液晶表示装置
KR100237132B1 (ko) 액티브 매트릭스 액정 표시 장치
KR0162109B1 (ko) 액티브 매트릭스형 액정 표시 디바이스
US8264630B2 (en) Active matrix substrate and liquid crystal display device
US6567135B1 (en) Liquid crystal display device and method for fabricating the same
US6927752B2 (en) Plane display element
JP2551377B2 (ja) 液晶ディスプレイ装置
KR20000040730A (ko) 액정표시장치의 축적캐패시터 구조 및 그 제조방법
KR0182053B1 (ko) 액정 표시 장치
KR20060051838A (ko) 액정 디스플레이 장치
KR100616443B1 (ko) 박막 트랜지스터 액정표시소자의 박막 트랜지스터 어레이 기판
KR19990052286A (ko) 액정 표시 장치
US5994155A (en) Method of fabricating a thin film transistor liquid crystal display
JPH05251700A (ja) 薄膜電界効果型トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 15

EXPY Expiration of term