CN100510918C - 像素结构及其液晶显示面板 - Google Patents

Abstract

一种像素结构，其包括基板、第一金属层、第一介电层、半导体层、第二金属层以及像素电极。第一金属层包括栅极以及扫描线并设置于基板上。第一介电层覆盖第一金属层。半导体层设置于栅极上方的第一介电层上。第二金属层包括源极、漏极与数据线，且源极、漏极部分设置于半导体层上，数据线与源极电连接。像素电极与漏极电连接。其中，漏极具有主体部与突出扫描线外的延伸部，主体部具有第一长度，延伸部与扫描线的交界处具有第二长度，且第一长度除以第二长度是预定比值。此像素结构的栅极漏极寄生电容不会变动。本发明另提出一种应用此像素结构的液晶显示面板。

Description

像素结构及其液晶显示面板

技术领域

本发明涉及一种像素结构及其显示面板，且特别是涉及一种栅极漏极间寄生电容(Cgd)不变动的像素结构与应用此像素结构的液晶显示面板。

背景技术

随着视频技术的迅速发展，平面显示器(Flat Display Panel，FDP)已成为人们获得图像信息的重要介面。其中，由于液晶显示器(LiquidCrystal Display，LCD)具备优异的显示性能与成熟的制造技术，故大部分的移动电话、数字相机以及笔记本计算机等的显示屏幕皆使用液晶显示面板(LCD Panel)。

一般而言，液晶显示面板中所具有的薄膜晶体管阵列基板，其制造过程通常包括多次的光刻及蚀刻步骤，意即通过曝光的动作，将光刻掩膜上的图案转移至已形成于基板上的光刻胶层，并通过显影的步骤以图案化光刻胶层。接着，再利用图案化光刻胶层作为蚀刻掩膜，对光刻胶层下方的膜层进行蚀刻，进而形成薄膜晶体管的栅极、半导体层、源极、漏极、像素电极以及保护层等构件。

图1为一种公知像素结构的示意图。请参照图1，此像素结构100适于由扫描线110与数据线120而驱动，且像素结构100包括薄膜晶体管130与像素电极140。薄膜晶体管130是通过接触窗开口150而与像素电极140电连接。其中，此薄膜晶体管130包括栅极130a、半导体层130b、源极130c、漏极130d。而栅极130a与扫描线110是第一金属层(Metal 1)，源极130c、漏极130d与数据线120是第二金属层(Metal 2)。值得注意的是，栅极130a(Metal 1)以及源极130c与漏极130d(Metal 2)之间具有一层介电层(图中未表示)，而使得栅极130a与源极130c、漏极130d之间分别产生栅极源极间寄生电容(以下称为Cgs)以与栅极漏极间寄生电容(以下称作Cgd)。

承上述，利用光刻蚀刻方式制造上述第一金属层与第二金属层的元件时，若发生曝光偏移，将使薄膜晶体管130的Cgs、Cgd产生变动。

图2A为未发生曝光偏移的像素结构以及其像素电压的示意图。图2B为发生曝光偏移的像素结构以及其像素电压的示意图。请先参照图2A，在像素结构100A中，源极130c是位于栅极130a上方，而漏极130d是部分位于栅极130a上方。请再参照图2B，其是产生曝光偏移的情形，亦即，源极130c’、漏极130d’相对于栅极130a’向下方移动，而使得像素结构100B的源极130c’与栅极130a’之间的重合面积减少，且漏极130d’与栅极130a’之间的重合面积增加。

承上述，由于图2B中的漏极130d’与栅极130a’之间的重合面积增加，所以像素结构100B的Cgd将会大于像素结构100A的Cgd。并根据以下的公式(1)，较大的Cgd将会使馈通电压(以下称△Vp)(Feed through voltage)降低。

${\mathrm{\ΔV}}_p=\frac{C_{\mathrm{gd}}}{C_{\mathrm{gd}}+C_{\mathrm{st}}+C_{\mathrm{LC}}}{\mathrm{\ΔV}}_g\·\·\·\·\·\·\·\·\·\left(1\right)$

由此可知，虽然对输入相同的栅极信号与源极信号，但是由于上述的曝光偏移所导致的Cgd的变动，使得图2A与图2B中所产生馈通电压△V_A、△V_B会不同。因此，像素结构100B的辉度B(像素电压)将会低于像素结构100A的辉度A。因此，在液晶显示面板(图中未表示)上的各个像素将产生不同的显示辉度，而降低了液晶显示面板的显示质量。

发明内容

有鉴于此，本发明之目的是提供一种像素结构，以解决产生曝光偏移时所引起的栅极漏极间寄生电容(Cgd)变动的问题。

本发明之另一目的是提供一种液晶显示面板，其利用上述像素结构，而提高液晶显示面板的显示质量。

为达上述或是其它目的，本发明提出一种像素结构，其包括基板、第一金属层、第一介电层、半导体层、第二金属层以及像素电极。第一金属层设置于基板上，且第一金属层包括栅极与扫描线，此扫描线与栅极电连接。第一介电层设置于基板上且覆盖第一金属层。半导体层设置于栅极上方的第一介电层上。第二金属层包括源极、漏极与数据线。源极与漏极部分设置于半导体层上。数据线与源极电连接。像素电极与漏极电连接。其中，漏极具有部分位于半导体层上的主体部以及自主体部突出扫描线外的延伸部，主体部具有第一长度，延伸部与扫描线的交界处是第二长度，且第一长度除以第二长度是预定比值。上述预定比值为(ε_SEt_GI+ε_GIt_SE)/(ε_GIt_SE)，ε_SE为半导体层的介电常数，t_GI为第一介电层的厚度，ε_GI为第一介电层的介电常数，t_SE为半导体层的厚度。

在本发明之一实施例中，上述预定比值为4。

在本发明之一实施例中，上述栅极为扫描线本身。

在本发明之一实施例中，上述半导体层包括沟道层与欧姆接触层，沟道层位于栅极上方的第一介电层上，欧姆接触层位于沟道层上。

在本发明之一实施例中，上述像素结构，还包括第二介电层，设置于基板上且覆盖第二金属层。

在本发明之一实施例中，上述第二介电层具有开口暴露部分漏极，使位于第二介电层上的像素电极通过开口而电连接漏极。

为达上述或是其它目的，本发明再提出一种液晶显示面板，包括薄膜晶体管阵列基板、彩色滤光基板以及液晶层。薄膜晶体管阵列基板具有多个像素结构，其中每一个像素结构包括基板、第一金属层、第一介电层、半导体层、第二金属层以及像素电极。第一金属层设置于基板上，且第一金属层包括栅极与扫描线，此扫描线与栅极电连接。第一介电层设置于基板上，且覆盖第一金属层。半导体层，设置于栅极上方的第一介电层上。第二金属层包括源极、漏极与数据线。源极与漏极部分设置于半导体层上。数据线与源极电连接。像素电极与漏极电连接。彩色滤光基板设置于薄膜晶体管阵列基板的对向。液晶层设置于薄膜晶体管阵列基板以及彩色滤光基板之间。其中，漏极具有部分位于半导体层上的主体部以及自主体部突出扫描线外的延伸部，主体部具有第一长度，而延伸部与扫描线的交界处是第二长度，且第一长度除以第二长度是预定比值。上述预定比值为(ε_SEt_GI+ε_GIt_SE)/(ε_GIt_SE)，ε_SE为半导体层的介电常数，t_GI为第一介电层的厚度，ε_GI为第一介电层的介电常数，t_SE为半导体层的厚度。

在本发明之一实施例中，上述预定比值为4。

在本发明之一实施例中，上述栅极为扫描线本身。

在本发明之一实施例中，上述半导体层包括沟道层与欧姆接触层，沟道层位于栅极上方的第一介电层上，欧姆接触层位于沟道层上。

在本发明之一实施例中，上述像素结构，还包括第二介电层，设置于基板上且覆盖第二金属层。

在本发明之一实施例中，上述第二介电层具有开口暴露部分漏极，使位于第二介电层上的像素电极通过开口而电连接漏极。

本发明中的像素结构，由于其漏极具有部分位于半导体层上的主体部以及自主体部突出扫描线外的延伸部，并且主体部具有第一长度，延伸部与扫描线的交界处是第二长度。特别是第一长度除以第二长度是预定比值。所以，即使在制造像素结构的过程中产生曝光偏移，也不会使栅极漏极间寄生电容(Cgd)产生变动，进而能使每个像素结构产生相同的辉度。利用此像素结构的液晶显示面板也将具有良好的显示质量。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为一种公知像素结构的示意图。

图2A为未发生曝光偏移的像素结构A以及其像素电压的示意图。

图2B为发生曝光偏移的像素结构B以及其像素电压的示意图。

图3为本发明较佳实施例中一种像素结构的示意图。

图4为图3的像素结构的局部放大示意图。

图4A为图4中沿A-A’线的剖面示意图。

图5为图4中的像素结构产生曝光偏移时的示意图。

图6为本发明较佳实施例之一种液晶显示面板的示意图。

主要元件标记说明

100、200：像素结构

110、224：扫描线

120、256：数据线

130：薄膜晶体管

130a、130a’、222：栅极

130b、240：半导体层

130c、130c’、252：源极

130d、130d’、254：漏极

140、260：像素电极

150：接触窗开口

100A：未发生曝光偏移的像素结构

100B：发生曝光偏移的像素结构

210：基板

220：第一金属层

230：第一介电层

240a：沟道层

240b：欧姆接触层

250：第二金属层

254a：主体部

254b：延伸部

270：第二介电层

272：开口

300：薄膜晶体管阵列基板

320：彩色滤光基板

330：液晶层

A-A’：剖面线

d：曝光偏移的长度

L1：第一长度

L2：第二长度

具体实施方式

图3为本发明较佳实施例中一种像素结构的示意图。图4为图3的像素结构的局部放大示意图。图4A为图4中沿A-A’线的剖面示意图。请共同参照图3、图4与图4A，此像素结构200包括基板210、第一金属层220、第一介电层230、半导体层240、第二金属层250以及像素电极260。第一金属层220设置于基板210上，且第一金属层220包括栅极222与扫描线224，此扫描线224与栅极222电连接。第一介电层230设置于基板210上，且覆盖第一金属层220。半导体层240设置于栅极222上方的第一介电层230上。第二金属层250包括源极252、漏极254与数据线256。源极252与漏极254部分设置于半导体层240上。数据线256与源极252电连接。像素电极260与漏极254电连接。其中，漏极254具有部分位于半导体层240上的主体部254a以及自主体部254a突出扫描线224外的延伸部254b，主体部252a具有第一长度L1，而延伸部254b与扫描线224的交界处是第二长度L2，且第一长度L1除以第二长度L2是预定比值。

请继续参照图3、图4与图4A，在本发明之一实施例中，栅极222可以是扫描线224本身，也就是说，使扫描线224具有一定宽度，并在扫描线224上直接制造半导体层240、源极252、漏极254等元件，而形成薄膜晶体管。但是，本发明并不限于上述的方式，也可以是另行制造栅极图案(图中未表示)，并使栅极图案与扫描线224电相连，且在栅极图案上制造薄膜晶体管。而栅极222与扫描线224的材质例如是铝金属或其它适当的导电材质。

另外，在一实施例中，半导体层240可以包括沟道层240a与欧姆接触层240b，沟道层240a位于栅极222上方的第一介电层230上，欧姆接触层240b位于沟道层240a上。而沟道层240a的材质例如是非晶硅，且欧姆接触层240b的材质例如是经掺杂的非晶硅。

而第二金属层250中的源极252、漏极254与数据线256，其材质可以是铝金属或其它适当的导电材质。再者，上述像素结构200可以更包括第二介电层270，设置于基板210上且覆盖第二金属层250。并且，第二介电层270具有开口272暴露部分漏极254，使位于第二介电层270上的像素电极260通过开口272而电连接漏极254。

请再参照图4，值得注意的是，漏极254包括主体部254a与延伸部254b。并且，主体部252a具有第一长度L1(即通道长度)，而延伸部254b与扫描线224的交界处是第二长度L2。特别是，第一长度L1除以第二长度L2是预定比值。在一实施例中，上述预定比值为(ε_SEt_GI+ε_GIt_SE)/(ε_GIt_SE)，ε_SE为半导体层240的介电常数，t_GI为第一介电层230的厚度，ε_GI为第一介电层230的介电常数，t_SE为半导体层240的厚度。较佳的是，上述的预定比值(L1/L2)为4。如此一来，即使发生曝光偏移的现象，像素结构200的Cgd也不会产生变动。

以下将说明使第一长度L1除以第二长度L2预定比值(L1/L2)为(ε_SEt_GI+ε_GIt_SE)/(ε_GIt_SE)，而能够使Cgd不变动的原理。

请先参照图4与图4A，由于漏极254是部分覆盖在半导体层240上，所以，形成具有C_SE+GI和C_GI的寄生电容效应，其两电容的效应总和就是Cgd。

图5为图4中的像素结构产生曝光偏移时的示意图。请参照图5，当产生曝光偏移现象时，第二金属层250会相对向上偏移，也就是漏极254会相对向上偏移。此时，如图5所示，将使得漏极254与栅极222之间的△C_SE+GI减少而△C_GI增加。然而，为使得两电容的效应总和Cgd不变动，必须使△C_GI＝△C_SE+GI。

当△C_GI＝△C_SE+GI时，可推得以下关系式：

ΔC_G1＝ΔC_SE+G1

∵ $\frac{1}{{\mathrm{\ΔC}}_{\mathrm{SE}+\mathrm{GI}}}=\frac{1}{{\mathrm{\ΔC}}_{\mathrm{SE}}}+\frac{1}{{\mathrm{\ΔC}}_{\mathrm{GI}}}\⇒{\mathrm{\ΔC}}_{\mathrm{SE}+\mathrm{GI}}=\frac{{\mathrm{\ΔC}}_{\mathrm{SE}}\×{\mathrm{\ΔC}}_{\mathrm{GI}}}{{\mathrm{\ΔC}}_{\mathrm{SE}}+{\mathrm{\ΔC}}_{\mathrm{GI}}}$

∴ ${\mathrm{\ϵ}}_{\mathrm{GI}}\frac{{\mathrm{\ΔA}}_{\mathrm{GI}}}{t_{\mathrm{GI}}}=\frac{{\mathrm{\ϵ}}_{\mathrm{SE}}\frac{{\mathrm{\ΔA}}_{\mathrm{SE}+\mathrm{GI}}}{t_{\mathrm{SE}}}\×{\mathrm{\ϵ}}_{\mathrm{GI}}\frac{{\mathrm{\ΔA}}_{\mathrm{SE}+\mathrm{GI}}}{t_{\mathrm{GI}}}}{{\mathrm{\ϵ}}_{\mathrm{SE}}\frac{{\mathrm{\ΔA}}_{\mathrm{SE}+\mathrm{GI}}}{t_{\mathrm{SE}}}+{\mathrm{\ϵ}}_{\mathrm{GI}}\frac{{\mathrm{\ΔA}}_{\mathrm{SE}+\mathrm{GI}}}{t_{\mathrm{GI}}}}$

${\mathrm{\ϵ}}_{\mathrm{Gi}}\frac{{\mathrm{\ΔA}}_{\mathrm{GI}}}{t_{\mathrm{GI}}}={\mathrm{\ΔA}}_{\mathrm{SE}+\mathrm{GI}}\frac{{\mathrm{\ϵ}}_{\mathrm{SE}}{\mathrm{\ϵ}}_{\mathrm{GI}}}{{\mathrm{\ϵ}}_{\mathrm{SE}}{t}_{\mathrm{GI}}+{\mathrm{\ϵ}}_{\mathrm{GI}}{t}_{\mathrm{SE}}}$

$\⇒{\mathrm{\ϵ}}_{\mathrm{GI}}\frac{(L1-L2)\×d}{t_{\mathrm{GI}}}=L1\×d\frac{{\mathrm{\ϵ}}_{\mathrm{SE}}{\mathrm{\ϵ}}_{\mathrm{GI}}}{{\mathrm{\ϵ}}_{\mathrm{SE}}{t}_{\mathrm{GI}}+{\mathrm{\ϵ}}_{\mathrm{GI}}{t}_{\mathrm{SE}}}$

L1∶L2＝ε_SEt_GI+ε_GIt_SE∶ε_GIt_SE

承上述，可知预定比值(L1/L2)是(ε_SEt_GI+ε_GIt_SE)/(ε_GIt_SE)时，△C_SE+GI的减少量会等于△C_GI的增加量，也就是Cgd将不会变动。其中，△A_GI是漏极254与栅极222中间所夹持的第一介电层230的变动面积；△A_SE+GI是漏极254与栅极222中间所夹持的半导体层240与第一介电层230的变动面积；ε_SE为半导体层240的介电常数；t_GI为第一介电层230的厚度；ε_GI为第一介电层230的介电常数；t_SE为半导体层240的厚度；d为栅极222与漏极254曝光偏移的长度。

并且，再根据公式(1)可知，当Cgd不变动时，△Vp也不会变动。所以，即使在制造像素结构200的过程中发生曝光偏移的现象，像素结构200的Cgd也不会产生变动。因此，各个像素结构200的像素电压也不会变动，而能够使各个像素结构200具有相同的辉度。

图6为本发明较佳实施例之一种液晶显示面板的示意图。请参照图6，液晶显示面板400包括薄膜晶体管阵列基板300、彩色滤光基板320以及液晶层330。且液晶层330是位于彩色滤光基板320与薄膜晶体管阵列基板300之间。

其中，薄膜晶体管阵列基板300例如具有多个如图4所示的像素结构200，其相同或类似的构件，在此不予以重述。值得注意的是，像素结构200中的漏极254具有部分位于半导体层240上的主体部254a以及自主体部254a突出扫描线224外的延伸部254b。主体部254a具有第一长度L1，而延伸部254b与扫描线224的交界处是第二长度L2，且第一长度L1除以第二长度L2是预定比值。在一实施例中，此预定比值为(ε_SEt_GI+ε_GIt_SE)/(ε_GIt_SE)，ε_SE为半导体层240的介电常数，t_GI为第一介电层230的厚度，ε_GI为第一介电层230的介电常数，t_SE为半导体层240的厚度。较佳的是，上述预定比值为4。如此一来，即使在制造像素结构200的过程中发生曝光偏移的现象，像素结构200的Cgd也不会产生变动。所以，薄膜晶体管阵列基板300上的各个像素结构200都将具有一定的显示辉度，进而提高液晶显示面板400的显示质量。

综上所述，本发明的像素结构与液晶显示面板具有下列优点：

(1)即使在制造像素结构的过程中发生曝光偏移的现象，像素结构的Cgd也不会产生变动。所以，本发明可以避免曝光偏移所产生的显示不均的现象，并使各个像素结构具有相同的辉度。

(2)利用此像素结构的液晶显示面板将具有一致的显示辉度，并能提高液晶显示面板的显示质量，并降低其制造成本。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (12)

1.一种像素结构，其特征是包含：

基板；

第一金属层，设置于该基板上，该第一金属层包括：

栅极；

扫描线，与该栅极电连接；

第一介电层，设置于该基板上，且覆盖该第一金属层；

半导体层，设置于该栅极上方的该第一介电层上；

第二金属层，包括：

源极与漏极，部分设置于该半导体层上；

数据线，与该源极电连接；以及

像素电极，与该漏极电连接；

其中该漏极具有部分位于该半导体层上的主体部以及自该主体部突出该扫描线外的延伸部，该主体部具有第一长度，而该延伸部与该扫描线的交界处是第二长度，且该第一长度除以该第二长度是预定比值，该预定比值为(ε_SEt_GI+ε_GIt_SE)/(ε_GIt_SE)，ε_SE为该半导体层的介电常数，t_GI为该第一介电层的厚度，ε_GI为该第一介电层的介电常数，t_SE为该半导体层的厚度。

2.根据权利要求1所述的像素结构，其特征是该预定比值为4。

3.根据权利要求1所述的像素结构，其特征是该栅极为该扫描线本身。

4.根据权利要求1所述的像素结构，其特征是该半导体层包括沟道层与欧姆接触层，该沟道层位于该栅极上方的该第一介电层上，该欧姆接触层位于该沟道层上。

5.根据权利要求1所述的像素结构，其特征是还包括第二介电层，设置于该基板上，且覆盖该第二金属层。

6.根据权利要求5所述的像素结构，其特征是该第二介电层具有开口暴露部分该漏极，使位于该第二介电层上的该像素电极通过该开口而电连接该漏极。

7.一种液晶显示面板，其特征是包含：

薄膜晶体管阵列基板，其具有多个像素结构，其中每一个像素结构包括：

基板；

第一金属层，设置于该基板上，该第一金属层包括：

栅极；

扫描线，与该栅极电连接；

第一介电层，设置于该基板上，且覆盖该第一金属层；

半导体层，设置于该栅极上方的该第一介电层上；

第二金属层，包括：

源极与漏极，部分设置于该半导体层上；

数据线，与该源极电连接；

像素电极，与该漏极电连接；

彩色滤光基板，设置于该薄膜晶体管阵列基板的对向；以及

液晶层，设置于该薄膜晶体管阵列基板以及该彩色滤光基板之间；

其中该漏极具有部分位于该半导体层上的主体部以及自该主体部突出该扫描线外的延伸部，该主体部具有第一长度，而该延伸部与该扫描线的交界处是第二长度，且该第一长度除以该第二长度是预定比值，该预定比值为(ε_SEt_GI+ε_GIt_SE)/(ε_GIt_SE)，ε_SE为该半导体层的介电常数，t_GI为该第一介电层的厚度，ε_GI为该第一介电层的介电常数，t_SE为该半导体层的厚度。

8.根据权利要求7所述的液晶显示面板，其特征是该预定比值为4。

9.根据权利要求7所述的液晶显示面板，其特征是该栅极为该扫描线本身。

10.根据权利要求7所述的液晶显示面板，其特征是该半导体层包括沟道层与欧姆接触层，该沟道层位于该栅极上方的该第一介电层上，该欧姆接触层位于该沟道层上。

11.根据权利要求7所述的液晶显示面板，其特征是还包括第二介电层，设置于该基板上，且覆盖该第二金属层。

12.根据权利要求11所述的液晶显示面板，其特征是该第二介电层具有开口暴露部分该漏极，使位于该第二介电层上的该像素电极通过该开口而电连接该漏极。

Images