KR100577775B1 - 박막트랜지스터 어레이 기판의 제조방법 - Google Patents

박막트랜지스터 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR100577775B1
KR100577775B1 KR1019980025779A KR19980025779A KR100577775B1 KR 100577775 B1 KR100577775 B1 KR 100577775B1 KR 1019980025779 A KR1019980025779 A KR 1019980025779A KR 19980025779 A KR19980025779 A KR 19980025779A KR 100577775 B1 KR100577775 B1 KR 100577775B1
Authority
KR
South Korea
Prior art keywords
thin film
shot
film transistor
bus line
transistor array
Prior art date
Application number
KR1019980025779A
Other languages
English (en)
Other versions
KR20000004347A (ko
Inventor
신섭
임영진
김영구
김성곤
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019980025779A priority Critical patent/KR100577775B1/ko
Publication of KR20000004347A publication Critical patent/KR20000004347A/ko
Application granted granted Critical
Publication of KR100577775B1 publication Critical patent/KR100577775B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 분할노광 공정을 진행함에 있어서의 샷(shot)간 경계면에서 노광마스크의 오정렬로 인해 발생되는 무라(Mura)를 줄일 수 있는 박막트랜지스터 어레이 기판의 제조방법을 개시하며, 개시된 본 발명의 방법은, 기판 상에 게이트버스라인, 데이터버스라인, 게이트전극과 채널층 및 소오스/드레인전극을 갖는 박막트랜지스터, 및 화소전극을 각각 포함하는 다수개의 화소들이 매트릭스 형태로 배열되는 박막트랜지스터 어레이 기판의 제조방법에 있어서, 상기 기판 전체를 다수개의 영역으로 분할하고 상기 분할된 영역들을 순차적으로 노광하는 분할노광 단계를 포함하고, 상기 분할노광 단계는 서로 이웃하는 분할된 영역들의 경계선에 위치하는 화소의 소오스/드레인 전극은 면적의 1/2씩 분할노광되는 것을 특징으로 한다.

Description

박막트랜지스터 어레이 기판의 제조방법{Method for fabricating thin film transistor array substrate}
본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 분할 노광 공정을 진행함에 있어서의 샷(shot)간 경계면에서 노광마스크의 오정렬로 인해 발생되는 무라(Mura)를 줄일 수 있는 박막트랜지스터 어레이 기판의 제조방법에관한 것이다.
일반적으로, 액정표시장치는 박막트랜지스터 어레이 기판과 컬러필터 기판이 액정층의 개재하에 합착되어 이루어진 구조이다. 여기서, 상기 박막트랜지스터 어레이 기판의 셀 어레이 영역에는 다수의 패턴, 예를들어, 게이트버스라인, 데이터버스라인, 게이트전극과 채널층 및 소오스/드레인전극을 포함한 박막트랜지스터, 그리고, 화소전극 등이 형성된다.
이때, 어느 한 종류의 패턴을 셀 어레이 영역 상에 연속적으로 배치되도록 하기 위해서는 이 패턴을 형성하기 위한 노광마스크의 사이즈가 기판의 면적에 비례해야 하는데, 실제로 상기 노광마스크의 사이즈는 기판의 면적에 비해 상당히 작다. 이에, 종래에는 셀 어레이 영역을 소정 등분한 후, 분할된 각 영역에 대한 노 광공정을 순차적으로 진행하는 분할노광 공정을 실시하여 상기한 패턴들을 형성하고 있다.
즉, 종래에는, 도 1에 도시된 바와 같이, 박막트랜지스터 어레이 기판에서의 셀 어레이 영역(CA1)을 대략 6개의 공간으로 나눈다음, 예를들어, 게이트버스라인을 형성하기 위한 노광마스크를 a1 영역에 얹은후 노광하고, 이 노광마스크를 a2, a3, a4, a5, a6 영역으로 순차적으로 옮겨 가며 노광 공정을 실시하는 분할노광 공정으로 셀 어레이 영역 전체에 게이트버스라인을 형성하고 있다.
이때, al∼a6 영역 각각을 하나의 샷(shot)이라 한다. 여기서, 도면에는 자세히 도시되지 않았지만, a1∼a6 영역내에는 수 개의 단위 화소가 매트릭스 형태로 배열되어 있다.
그러나, 상기한 종래 기술에 따르면, 하나의 샷 부분을 노광하고, 인접한 다른 샷에서 다시 노광하는 공정시, 샷 경계면 부근에서 노광마스크가 오정렬될 위험이 높다. 이로 인하여, 패턴간에 단선이 발생되거나 또는 샷 경계면에 무라(Mura)가 발생된다. 이는 액정 표시의 화질 특성을 저하시키는 원인이 된다.
이에따라, 종래의 다른 방법으로는 샷의 경계면을 불규칙적인 톱니 형상으로 형성하면서, 샷의 경계면이, 도 2에 도시된 바와 같이, 단위 화소의 내부를 분할하도록 형성하였다.
이러한 종래의 방법은 어느 정도의 샷 무라는 줄일 수 있다. 하지만, 오정렬 발생시 경계면 양측 단위셀의 Cgs값이 큰 차이를 가지므로 투과율 차이가 발생된다.
이를 보다 구체적으로 설명하면, 도 2에 도시된 바와 같이, 소오스/드레인 전극 형성용 노광마스크를 가지고 제1샷(a1)을 노광한 후, 제2샷(a2)으로 노광마스크로 이동한 다음, 노광을 진행할 때, 약간의 오정렬이 발생되면, 제1샷(a1)에서 게이트버스라인(11)과 소오스전극(13b)이 오버랩되는 면적(OL1)과 제2샷(a2)에서 게이트버스라인(11)과 소오스전극(13b)이 오버랩되는 면적(OL2)이 상이하게 된다.이에따라, 제1샷에서의 Cgs(게이트버스라인과 소오스 전극간의 캐패시턴스)와 제 2 샷에서의 Cgs가 상이하게 되므로, 제1샷(a1)에서의 킥백 전압과 제2샷(a2)에서의 킥백 전압이 달라진다. 그러면, 샷의 양측 경계 부분의 단위 화소에서는 급격한 Cgs차로 인하여, 투과도가 서로 상이하게 되어, 무라가 발생되는 것이다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 샷간 경계면에서 노광마스크의 오정렬로 인해 발생되는 무라를 줄일 수 있는 박막트랜지스터 어레이 기판의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 기판 상에 게이트버스라인, 데이터버스라인, 게이트전극과 채널층 및 소오스/드레인전극을 갖는 박막트랜지스터, 및 화소전극을 각각 포함하는 다수개의 화소들이 매트릭스 형태로 배열되는 박막트랜지스터 어레이 기판의 제조방법에 있어서, 상기 기판 전체를 다수개의영역으로 분할하고 상기 분할된 영역들을 순차적으로 노광하는 분할노광 단계를 포함하고, 상기 분할노광 단계는 서로 이웃하는 분할된 영역들의 경계선에 위치하는 화소의 소오스/드레인 전극은 면적의 1/2씩 분할노광되는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조방법을 제공한다.
본 발명에 의하면, 샷의 경계면이 단위셀의 소오스 및 드레인전극을 분할하도록 설치하여 샷 경계면 양측 단위화소의 Cgs 차이를 감소시킨다. 이에따라, 샷 경계면 양측 단위 화소의 킥백 전압이 감소되어 투과율의 차이가 미소해지며, 따라서, 샷 경계면에서 무라가 발생하는 것을 억제할 수 있다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 3a 및 도 3b는 본 발명에 따른 분할노광 공정을 이용한 박막트랜지스터 어레이 기판의 제조방법을 설명하기 위한 평면도이다.
도 3a를 참조하면, 데이터버스라인(23a)은 게이트버스라인(21)과 수직으로 교차되도록 형성되며, 소오스전극(23b)은 게이트버스라인(21)과 오버랩되면서 게이트버스라인(21)과 데이터버스라인(23)으로 둘러싸여지는 공간에 배치되게 형성되고, 그리고, 드레인전극(23c)은 데이터버스라인(23)으로부터 연장되면서 게이트버스라인(21)의 타측단과 오버랩되게 배치되도록 형성된다.
이러한 소오스/드레인전극(23b, 23c)을 포함한 데이터버스라인(23a)을 분할 노광 공정을 이용하여 형성함에 있어서, 본 발명에서는 각 샷이 샷들간의 수직 경계면에서 불규칙한 톱니 형태를 가지면서 소오스전극 및 드레인전극(23b, 23c)을 분할하도록, 바람직하게는, 정확히 2분할하도록 배치된다. 즉, 각 샷은 그들간 경계면에서 전체 소오스전극 및 드레인전극 면적의 2분의 1만큼만을 포함하도록 배치된다. 도면에서 점선 x-x선은 샷 경계면을 나타낸다.
이에따라, 제l샷(a1)에 소오스/드레인 형성용 노광마스크를 얹은 후 노광한다음, 제2샷(a2)으로 소오스/드레인 형성용 노광마스크를 이동하여 다시 노광하게된다.
이때, 오정렬이 발생되지 않으면, 도 3a와 같이, 샷 경계 부분의 단위 화소에서는 Cgs차가 없다. 따라서, 샷 무라 발생은 없다.
한편, 제1샷(a1)과 제2샷(a2) 사이에 오정렬이 발생되더라도, 도 3b와 같이,샷 경계면에 존재하는 단위 화소의 Cgs값이 경계면 양측 단위 화소의 Cgs값들의 중 간값을 가지므로, 경계면 양측 단위 화소의 Cgs차가 급격하지 않다.
즉, 도 3b에 도시된 바와 같이, 제1샷(a1) 경계면 내측의 소오스전극(23b)은 게이트버스라인(21)과 제1오버랩 면적(OL1)을 가지고 오버랩된다. 반면, 제1샷(a1)경계면 외측(제2샷(a2) 영역)에서 동일한 마스크를 사용하여 노광할 때, 노광마스크의 오정렬이 일어나면, 소오스전극(23b)은 게이트버스라인(21)과 제1오버랩 면적보다 현저하게 작은 제2오버랩 면적(OL2)을 갖게 된다. 이때, 제1샷(a1)의 경계면 에 존재하는 소오스전극(230b)의 2분의 1은 제1샷(a1)의 소오스전극(23b) 형태를 따르고, 나머지 부분은 제2샷(a2)의 소오스전극(23b)의 형태를 따른다. 이에따라,샷간 경계면의 소오스전극(230b)은 게이트버스라인(21)과 제1오버랩 면적(OL1)보다는 작고, 제2오버랩 면적(OL2) 보다는 큰 제3오버랩 면적(OL3)을 가지게 된다.
따라서, 경계면에 위치하는 Cgs값이 경계면 양측 단위 화소의 Cgs값의 중간정도의 값을 가지므로, 단위 화소간에 Cgs값 차이가 심하게 발생되지 않는다. 그러므로, 킥백 전압의 차이가 감소되어 투과율의 차이가 감소된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 샷의 경계면이 단위화소의 소오스 및 드레인전극을 1/2씩 분할하도록 설치함으로써 샷 경계면 양측 단위화소의 Cgs 차이를 감소시킬 수 있으며, 이에따라, 샷 경계면 양측 단위 화소의 킥백 전압이 감소되어 투과율의 차이가 미소해진다. 따라서, 샷 경계면에서 무라가발생되지 않는다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1은 종래의 분할노광 공정을 설명하기 위한 도면.
도 2는 종래의 분할노광 공정을 이용한 박막트랜지스터 어레이 기판의 제조 방법을 설명하기 위한 평면도.
도 3a 및 도 3b는 본 발명에 따른 분할노광 공정을 이용한 박막트랜지스터 어레이 기판의 제조방법을 설명하기 위한 평면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 게이트버스라인 23a : 데이터버스라인
23b : 소오스전극
23c : 드레인전극

Claims (1)

  1. 기판 상에 게이트버스라인, 데이터버스라인, 게이트전극과 채널층 및 소오스/드레인전극을 갖는 박막트랜지스터, 및 화소전극을 각각 포함하는 다수개의 화소들이 매트릭스 형태로 배열되는 박막트랜지스터 어레이 기판의 제조방법에 있어서,상기 기판 전체를 다수개의 영역으로 분할하고 상기 분할된 영역들을 순차적으로 노광하는 분할노광 단계를 포함하고, 상기 분할노광 단계는 서로 이웃하는 분할된 영역들의 경계선에 위치하는 화소의 소오스/드레인 전극은 면적의 1/2씩 분할노광되는 것을 특징으로 박막트랜지스터 어레이 기판의 제조방법.
KR1019980025779A 1998-06-30 1998-06-30 박막트랜지스터 어레이 기판의 제조방법 KR100577775B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025779A KR100577775B1 (ko) 1998-06-30 1998-06-30 박막트랜지스터 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025779A KR100577775B1 (ko) 1998-06-30 1998-06-30 박막트랜지스터 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20000004347A KR20000004347A (ko) 2000-01-25
KR100577775B1 true KR100577775B1 (ko) 2006-08-03

Family

ID=19542167

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025779A KR100577775B1 (ko) 1998-06-30 1998-06-30 박막트랜지스터 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100577775B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905470B1 (ko) * 2002-11-20 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판
KR100692683B1 (ko) * 2003-08-25 2007-03-14 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 화소전극 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05107547A (ja) * 1991-10-14 1993-04-30 Canon Inc 液晶表示素子
JPH06337439A (ja) * 1993-05-27 1994-12-06 Dainippon Printing Co Ltd アクティブマトリクス基板
JPH09120081A (ja) * 1995-10-25 1997-05-06 Toshiba Corp 液晶表示装置及び液晶表示装置の製造方法
JPH1090712A (ja) * 1996-09-18 1998-04-10 Sharp Corp 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05107547A (ja) * 1991-10-14 1993-04-30 Canon Inc 液晶表示素子
JPH06337439A (ja) * 1993-05-27 1994-12-06 Dainippon Printing Co Ltd アクティブマトリクス基板
JPH09120081A (ja) * 1995-10-25 1997-05-06 Toshiba Corp 液晶表示装置及び液晶表示装置の製造方法
JPH1090712A (ja) * 1996-09-18 1998-04-10 Sharp Corp 液晶表示装置

Also Published As

Publication number Publication date
KR20000004347A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100284104B1 (ko) 반도체장치및그제조방법,로직셀라이브러리및그제조방법,반도체집적회로및폴리데이터
KR100336884B1 (ko) 박막트랜지스터액정표시소자
US6146796A (en) Liquid crystal display and a manufacturing method thereof
US5795686A (en) Pattern forming method and method of manufacturing liquid crystal display device
US6504581B1 (en) Liquid crystal display apparatus and manufacturing method thereof
KR100734992B1 (ko) 노광 마스크 및 패턴 노광 방법
US7142279B2 (en) Divisionally exposing an active area in LCD with a plurality of shots
KR100577775B1 (ko) 박막트랜지스터 어레이 기판의 제조방법
JPH1078590A (ja) カラー液晶表示装置および画素配列方法
KR100529575B1 (ko) 액정 표시 장치의 기판 제조 방법
US7189496B2 (en) Method for the manufacture of an active matrix, corresponding electro-optical display devices and mask
KR100542301B1 (ko) 액정 표시 장치용 마스크
KR101068285B1 (ko) 액정표시장치 노광 마스크 패턴 및 노광 방법
KR100853214B1 (ko) 액정 표시 장치의 패널 제조 방법
JP2004280109A (ja) 液晶表示装置用表示板の製造方法
JPH1039330A (ja) 液晶表示装置およびその製法
US6653177B2 (en) Patterning method, thin film transistor matrix substrate manufacturing method, and exposure mask
KR100336885B1 (ko) 박막트랜지스터액정표시소자
KR20040023276A (ko) 샷 뮤라가 방지된 박막트랜지스터 액정표시장치
KR20010047907A (ko) 액정표시장치 및 그 제조방법
KR20000020849A (ko) 액정 표시 장치의 제조 방법
KR100535352B1 (ko) 액정표시장치의 어레이 기판 제조방법
KR0169358B1 (ko) 스티치 현상을 보정할 수 있는 게이트와 소스/드레인 간의 오버랩 배열
KR100419087B1 (ko) 액정표시장치
JPH08122823A (ja) 薄膜トランジスタ基板及びその製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 13

EXPY Expiration of term