KR20040023276A - 샷 뮤라가 방지된 박막트랜지스터 액정표시장치 - Google Patents

샷 뮤라가 방지된 박막트랜지스터 액정표시장치 Download PDF

Info

Publication number
KR20040023276A
KR20040023276A KR1020020054977A KR20020054977A KR20040023276A KR 20040023276 A KR20040023276 A KR 20040023276A KR 1020020054977 A KR1020020054977 A KR 1020020054977A KR 20020054977 A KR20020054977 A KR 20020054977A KR 20040023276 A KR20040023276 A KR 20040023276A
Authority
KR
South Korea
Prior art keywords
gate electrode
electrode
liquid crystal
gate
crystal display
Prior art date
Application number
KR1020020054977A
Other languages
English (en)
Inventor
최현묵
류재일
김기용
정봉관
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020020054977A priority Critical patent/KR20040023276A/ko
Publication of KR20040023276A publication Critical patent/KR20040023276A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 분할 노광 공정을 적용함에 따른 샷 뮤라(Shot Mura)를 방지한 박막트랜지스터 액정표시장치를 개시한다. 개시된 본 발명의 박막트랜지스터 액정표시장치는, 투명성 절연 기판과, 상기 기판 상에 직교하도록 배열된 수 개의 게이트 라인과 데이터 라인과, 상기 게이트 라인과 데이트 라인에 의해 한정된 각 화소 영역 내에 상기 게이트 라인으로부터 인출되어 배치된 게이트 전극과, 상기 게이트 전극의 일측단과 중첩하도록 상기 데이터 라인으로부터 인출되어 각 화소영역 내에 배치된 드레인 전극과, 상기 드레인 전극과 이격 배치되면서 상기 게이트 전극의 타측단과 중첩되게 각 화소 영역 내에 배치된 소오스 전극과, 상기 게이트 라인으로부터 인출되면서 상기 게이트 전극과 중첩되지 않은 소오스 전극의 타측단과 중첩하도록 각 화소 영역 내에 배치된 더미 게이트 전극과, 상기 각 화소 영역 내에 상기 소오스 전극과 콘택되게 배치된 화소 전극을 포함하며, 여기서, 상기 더미 게이트 전극은 장비 오차 한계범위의 2배 면적 이상의 폭을 갖도록 구비된다. 본 발명에 따르면, 게이트 전극과 중첩되지 않는 소오스 전극의 타측단과 중첩되게 더미 게이트 전극을 추가 설치해 줌으로써 마스크의 오정렬이 발생되더라도 각 샷에서의 Cgs 값은 균일하게 유지할 수 있으며, 따라서, Cgs 값의 변동에 기인하는 샷 뮤라의 발생을 근본적으로 방지할 수 있다.

Description

샷 뮤라가 방지된 박막트랜지스터 액정표시장치{THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY PREVENTED SHOT MURA}
본 발명은 박막 트랜지스터 액정표시소자에 관한 것으로, 보다 상세하게는, 분할 노광 공정을 적용함에 따른 샷 뮤라(Shot Mura)의 발생을 방지하기 위한 구조에 관한 것이다.
액정표시장치는 CRT(Cathode-ray tube)를 대신하여 개발되어져 왔다. 특히, 박막트랜지스터 액정표시장치(Thin Film Transistor Liquid Crystal Display : 이하, TFT-LCD)는 상기 CRT에 필적할만한 표시화면의 고화질화, 대형화 및 컬러화 등을 실현하였기 때문에 노트북 PC 및 모니터 시장에서 크게 각광 받고 있으며, 향후 TV 시장도 잠식할 것으로 예상되고 있다.
이러한 TFT-LCD는 통상 매트릭스 형태로 배열된 각 화소마다 TFT가 배열되어 있는 어레이 기판(array substrate)과 레드(R), 그린(G), 블루(B) 삼색의 컬러필터가 반복 배열된 컬러필터 기판(color filter substrate)이 대향 배치되고, 이 기판들 사이에 수 개의 액정분자들로 구성된 액정층이 개재된 구조를 가지며, 여기서, 각 화소들은 상기 TFT에 의해 개별 구동된다.
한편, 상기 어레이 기판 상에는 TFT 이외에 다수의 패턴들, 예컨데, 게이트 라인, 데이타버스라인, 반도체층 및 화소전극 등이 형성되며, 상기 패턴들은 통상 6인치의 포토 마스크를 기본으로하는 스텝핑(Stepping) 방식의 포토 장비를 이용한 노광 공정을 통해서 형성된다.
이때, 상기 포토 마스크는 그 크기가 기판 면적에 비하여 상당히 작으므로, 표시영역 전체에 상기의 패턴들을 형성하기 위해서는 표시영역을 소정 등분한 후, 각 영역을 차례로 노광하는 분할 노광을 실시해야만 한다.
즉, 표시영역을 대략 6개의 영역(A1∼A6)으로 나눈 다음, 포토 마스크를 A1 영역에 배치시켜 1차 노광 공정을 수행하고, 이어서, 이 마스크를 A2, A3, A4, A5 및 A6 영역으로 순차적으로 옮겨 가며 노광 공정을 실시해야 한다.
그러나, 분할 노광 공정을 이용할 경우, 포토 마스크의 오정렬에 기인하여, 도 1에 도시된 바와 같이, 샷 경계면(A)을 사이에 두고 이웃한 샷들에서 게이트 전극(3)과 소오스 전극(6)간의 중첩 면적이 서로 차이가 날 수 있으며, 이는 하기의 식 1에 나타낸 바와 같이, 게이트 전극과 소오스 전극간의 기생용량인 Cgs 값이 단위 화소의 전압 강하(ΔVp)에 미치는 영향이 큰 것과 관련해서, 샷들간의 휘도차를 유발하게 되고, 그 결과로서 화면 상에 검은선으로 보여지는 샷 뮤라(Shot Mura)가 발생되어 화면품위가 저하되는 문제점이 있다.
도 1에서, 미설명된 도면부호 2는 게이트 라인, 4는 데이터 라인, 6은 드레인 전극, 그리고, Cgs(A) 및 Cgs(B)는 게이트 전극과 소오스 전극간의 기생용량을 각각 나타낸다.
ΔVp : 단위 픽셀의 전압 강하
Cst : 단위 픽셀에서의 보조용량
Cgs : 게이트 전극과 소오스 전극간의 기생용량
Clc : 단위 픽셀에서의 액정의 기생용량
Vgh : 게이트 하이 전압, Vgl : 게이트 로우 전압
식 1에서, ΔVp에 미치는 인자별 영향은 Vgh, Cgs, 그리고, Cst+Clc의 순으로 크며, Vglh가 일정하다고 가정한다면, ΔVp는 Cgs에 가장 큰 영향을 받는다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 샷 뮤라의 발생을 근본적으로 방지한 TFT-LCD를 제공하는 것이다.
도 1은 종래 박막트랜지스터 액정표시소자에서의 샷 뮤라 발생을 설명하기 위한 도면.
도 2는 본 발명의 실시예에 따른 샷 뮤라가 방지된 박막트랜지스터 액정표시소자를 설명하기 위한 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
22 : 게이트 라인 23a : 게이트 전극
23b : 더미 게이트 전극 24 : 데이터 라인
25 : 소오스 전극 26 : 드레인 전극
A : 샷 경계면
상기와 같은 목적을 달성하기 위하여, 본 발명은, 투명성 절연 기판; 상기 기판 상에 직교하도록 배열된 수 개의 게이트 라인과 데이터 라인; 상기 게이트 라인과 데이트 라인에 의해 한정된 각 화소 영역 내에 상기 게이트 라인으로부터 인출되어 배치된 게이트 전극; 상기 게이트 전극의 일측단과 중첩하도록 상기 데이터 라인으로부터 인출되어 각 화소영역 내에 배치된 드레인 전극; 상기 드레인 전극과 이격 배치되면서 상기 게이트 전극의 타측단과 중첩되게 각 화소 영역 내에 배치된 소오스 전극; 상기 게이트 라인으로부터 인출되면서 상기 게이트 전극과 중첩되지 않은 소오스 전극의 타측단과 중첩하도록 각 화소 영역 내에 배치된 더미 게이트 전극; 및 상기 각 화소 영역 내에 상기 소오스 전극과 콘택되게 배치된 화소 전극을 포함하는 TFT-LCD를 제공한다.
여기서, 상기 더미 게이트 전극은 장비 오차 한계범위의 2배 면적 이상의 폭을 가지며, 상기 소오스 전극과 게이트 전극간의 기생용량 변동분과 게이트 전극과 더미 게이트 전극간의 기생용량 변동분은 동일값을 갖되 증감이 서로 반대이다.
본 발명에 따르면, 게이트 전극과 중첩되지 않는 소오스 전극의 타측단과 중첩되게 더미 게이트 전극을 추가 설치해 줌으로써 마스크의 오정렬이 발생되더라도 각 샷에서의 Cgs 값은 균일하게 유지할 수 있으며, 따라서, Cgs 값의 변동에 기인하는 샷 뮤라의 발생을 근본적으로 방지할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 샷 뮤라가 방지된 TFT-LCD를 설명하기 위한 도면으로서, 이를 설명하면 다음과 같다.
먼저, 본 발명의 TFT-LCD는 자세하게 도시하지는 않았으나 투명성 절연 기판, 예컨데, 유리기판(도시안됨) 상에 게이트 라인(22)과 데이터 라인(24)이 직교하도록 배열되고, 상기 게이트 라인(22)과 데이터 라인(24)의 교차부에는 스위칭 소자인 TFT가 배치되며, 상기 게이트 라인(22)과 데이터 라인(24)에 의해 한정된 각 화소 영역 내에는 상기 TFT의 소오스 전극(25)과 콘택되게 화소전극(도시안됨)이 배치된 화소 구조를 갖는다. 이때, 상기 게이트 라인(22)과 데이터 라인(24)은 게이트절연막(도시안됨)에 의해 전기적으로 절연되어 있다.
상기 TFT는 화소 영역 내에 배치된 게이트 전극(23a)과 소오스 전극(25) 및 드레인 전극(26)을 포함하며, 아울러, 게이트절연막의 개재하에 게이트 전극(23a) 상에 배치된 반도체층(도시안됨)을 포함한다.
여기서, 상기 게이트 전극(23a)은 게이트 라인(22)으로부터 인출되고, 상기 드레인 전극(26)은 데이터 라인(24)으로부터 인출되어 상기 게이트 전극(23a)의 일측단과 소정 면적 중첩되게 배치되며, 그리고, 상기 소오스 전극(25)은 드레인 전극(26)과 이격 배치되면서 게이트 전극(23a)의 타측단과 소정 면적 중첩되게 배치된다.
또한, 상기 TFT는 게이트 전극(23)과 이격하면서 상기 게이트 전극(23a)과 중첩되지 않은 소오스 전극(25)의 타측단과 중첩되게 추가 설치된 Cgs 보상 패턴, 즉, 더미 게이트 전극(23b)을 포함한다. 상기 더미 게이트 전극(23b)은 이후에 설명되겠지만 분할 노광 공정의 적용에 따른 샷들간의 휘도차 발생을 방지하도록 기능하다.
이와 같은 화소 구조를 갖는 본 발명의 실시예에 따른 TFT-LCD에 따르면, 분할 노광 공정에서 샷들간에 마스크 오정렬이 일어나더라도 더미 게이트 전극(23b)을 포함한 게이트 전극(23a)과 소오스 전극(25)간의 기생용량(Cgs)은 변동되지 않는다.
즉, 본 발명은 게이트 전극(23a)과 중첩되지 않은 소오스 전극(25)의 타측단 아래에 게이트 전극(23a) 형성시에 더미 게이트 전극(23b)을 함께 형성해주고, 이 더미 게이트 전극(23b)이 상기 소오스 전극(25)의 타측단과 중첩되도록 한다. 이렇게 하면, 마스크 오정렬에 의해 게이트 전극(23a)과 소오스 전극(25)간의 중첩 면적이 감소 또는 증가되더라도, 감소 또는 증가된 면적만큼 더미 게이트 전극(23b)과 소오스 전극(25)간의 중첩 면적이 증가 또는 감소되는 바, 결국, 각 샷에서의 전체 Cgs 값은 서로 차이가 나지 않게 된다.
보다 자세하게, 도 2에서 샷 경계면(A) 좌측 샷에서의 전체 Cgs 값은 게이트 전극(23a)과 소오스 전극(25)간의 Cgs(A) 값과 더미 게이트 전극(23b)과 소오스 전극(25)간의 Cgs(A') 값의 합으로 나타내어진다.
이와 같은 샷과는 달리 샷 경계면(A)의 우측 샷에서와 같이 마스크의 오정렬로 인해 소오스 전극(25)이 우측으로 약간 쉬프트된 경우, 전체 Cgs 값은 앞서와 마찬가지로 게이트 전극(23a)과 소오스 전극(25)간의 Cgs(B) 값과 더미 게이트 전극(23b)과 소오스 전극(25)간의 Cgs(B') 값의 합으로 나타내어지며, 이때, Cgs(B) 값은 줄었지만, 줄어든 Cgs(B) 값만큼 상대적으로 Cgs(B') 값이 증가되었으므로, 결국, 좌우측 샷들을 비교할 때, 전체 Cgs 값의 변동은 일어나지 않는다.
다시말해, 본 발명은 Cgs 보상 패턴, 즉, 더미 게이트 전극(23b)의 추가 설치로 인해 게이트 전극(23a)과 소오스 전극(25)간의 감소된 중첩 면적만큼 소오스 전극(25)과 더미 게이트 전극(23b)간의 중첩 면적이 증가되므로, 결국, 전체 Cgs 값의 변동은 일어나지 않게 된다.
그러므로, 본 발명의 화소 구조에서는 각 샷들에서의 Cgs 값이 모두 동일하게 유지되므로, 분할 노광 공정을 적용함에 따른 샷 뮤라의 발생이 근본적으로 해결될 수 있다.
한편, 본 발명의 실시예에 있어서, 상기 더미 게이트 전극의 폭은 장비의 중첩 오차 한계를 고려한 폭, 바람직하게, 2배 면적 이상의 폭을 갖도록 해야 한다. 예컨데, 현재 일반적으로 사용되는 니콘 스텝퍼의 경우 1㎛의 장비 오차 한계를 가지므로, 더미 게이트 전극의 폭은 좌우 정렬 오차를 고려하여 대략 2㎛ 정도로 함이 바람직하다.
또한, Cgs의 보상을 위한 더미 게이트 전극은 백채널에치(BCE) 구조의 어레이 기판 제조시에 적용함은 물론 에치스톱퍼(E/S) 구조의 어레이 기판 제조시에도 동일하게 적용함으로써 샷 뮤라의 발생을 방지할 수 있다.
이상에서와 같이, 본 발명은 게이트 전극과 중첩되지 않은 소오스 전극의 타측단과 중첩되게 더미 게이트 전극을 추가 설치해 줌으로써, 포토 마스크의 오정렬에 의해 게이트 전극과 소오스 전극간의 중첩 면적이 변하더라도 소오스 전극과 더미 게이트 전극간의 중첩 면적을 통해 Cgs 값의 변동을 막아줄 수 있으며, 따라서, 각 샷에서의 Cgs 값이 동일하도록 만들 수 있으므로 샷 뮤라를 근본적으로 방지할 수 있고, 결과적으로, TFT-LCD의 화면품위를 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 투명성 절연 기판;
    상기 기판 상에 직교하도록 배열된 수 개의 게이트 라인과 데이터 라인;
    상기 게이트 라인과 데이트 라인에 의해 한정된 각 화소 영역 내에 상기 게이트 라인으로부터 인출되어 배치된 게이트 전극;
    상기 게이트 전극의 일측단과 중첩하도록 상기 데이터 라인으로부터 인출되어 각 화소영역 내에 배치된 드레인 전극;
    상기 드레인 전극과 이격 배치되면서 상기 게이트 전극의 타측단과 중첩되게 각 화소 영역 내에 배치된 소오스 전극;
    상기 게이트 라인으로부터 인출되면서 상기 게이트 전극과 중첩되지 않은 소오스 전극의 타측단과 중첩하도록 각 화소 영역 내에 배치된 더미 게이트 전극; 및
    상기 각 화소 영역 내에 상기 소오스 전극과 콘택되게 배치된 화소 전극을 포함하는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  2. 제 1 항에 있어서, 상기 더미 게이트 전극은 장비의 중첩 오차 한계범위의 2배 면적 이상의 폭을 갖는 것을 특징으로 하는 박막트랜지스터 액정표시장치.
  3. 제 1 항에 있어서, 상기 소오스 전극과 게이트 전극간의 기생용량 변동분과 게이트 전극과 더미 게이트 전극간의 기생용량 변동분은 동일 값을 갖되 증감이 서로 반대인 것을 특징으로 하는 박막트랜지스터 액정표시장치.
KR1020020054977A 2002-09-11 2002-09-11 샷 뮤라가 방지된 박막트랜지스터 액정표시장치 KR20040023276A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020054977A KR20040023276A (ko) 2002-09-11 2002-09-11 샷 뮤라가 방지된 박막트랜지스터 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020054977A KR20040023276A (ko) 2002-09-11 2002-09-11 샷 뮤라가 방지된 박막트랜지스터 액정표시장치

Publications (1)

Publication Number Publication Date
KR20040023276A true KR20040023276A (ko) 2004-03-18

Family

ID=37326935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020054977A KR20040023276A (ko) 2002-09-11 2002-09-11 샷 뮤라가 방지된 박막트랜지스터 액정표시장치

Country Status (1)

Country Link
KR (1) KR20040023276A (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698049B1 (ko) * 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR20110045324A (ko) * 2009-10-26 2011-05-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101539326B1 (ko) * 2014-04-30 2015-07-27 엘지디스플레이 주식회사 Z-인버전 방식의 표시장치 및 그 제조방법
KR20160092116A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 액정 표시장치
US9515091B2 (en) 2013-01-04 2016-12-06 Samsung Display Co., Ltd. Thin film transistor array panel including angled drain regions
KR20170115138A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 표시 장치

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698049B1 (ko) * 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR20110045324A (ko) * 2009-10-26 2011-05-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9515091B2 (en) 2013-01-04 2016-12-06 Samsung Display Co., Ltd. Thin film transistor array panel including angled drain regions
US9780177B2 (en) 2013-01-04 2017-10-03 Samsung Display Co., Ltd. Thin film transistor array panel including angled drain regions
KR101539326B1 (ko) * 2014-04-30 2015-07-27 엘지디스플레이 주식회사 Z-인버전 방식의 표시장치 및 그 제조방법
KR20160092116A (ko) * 2015-01-26 2016-08-04 삼성디스플레이 주식회사 액정 표시장치
KR20170115138A (ko) * 2016-04-04 2017-10-17 삼성디스플레이 주식회사 표시 장치

Similar Documents

Publication Publication Date Title
US11036098B2 (en) Liquid crystal display device having rectangular-shaped pixel electrodes overlapping with comb-shaped counter electrodes in plan view
US6504585B2 (en) Liquid crystal display device having a pattern varying the overlap of a light-shield film connected to the neighboring gate line and the pixel electrode to improve voltage difference between different pixel electrodes
US7751013B2 (en) Liquid crystal display device with common electrodes connected across gate signal lines utilizing bridge lines and connection portions
US8264658B2 (en) Liquid crystal display device and method of manufacturing color filter substrate
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
US6816221B2 (en) Liquid crystal display device
US7164408B2 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
US20110049519A1 (en) Thin Film Transistor Array Panel and Method of Manufacturing the Same
KR100336884B1 (ko) 박막트랜지스터액정표시소자
US9612464B2 (en) Liquid crystal display
JP2001281682A (ja) アクティブマトリクス型液晶表示装置
EP2261880A1 (en) Active matrix substrate and liquid crystal display device
KR20040023276A (ko) 샷 뮤라가 방지된 박막트랜지스터 액정표시장치
KR100336885B1 (ko) 박막트랜지스터액정표시소자
JP2003121873A (ja) 液晶表示装置
KR20040054246A (ko) 횡전계 방식의 액정표시장치
KR100417864B1 (ko) 박막트랜지스터액정표시소자
KR100333178B1 (ko) 박막트랜지스터액정표시소자
US9128313B2 (en) Method of manufacturing liquid crystal display
KR20010003438A (ko) 티에프티 어레이 기판의 노광방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application