JPH04338730A - アクティブマトリクス型液晶表示素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリクス型
液晶表示素子に関する。詳しくは、アクティブマトリク
ス型液晶表示素子に用いる薄膜トランジスタマトリクス
基板の配線抵抗の低減，冗長性の向上と信号の干渉防止
などを実現するための回路配線パターン構造の改良に関
する。

【０００２】

【従来の技術】図形表示を行う液晶表示装置には単純マ
トリクス型液晶表示装置とアクティブマトリクス型液晶
表示装置が多く用いられているが、表示品質の点ではア
クティブマトリクス型液晶表示装置が優れており，とく
に、カラー表示の場合にはアクティブマトリクス型液晶
表示装置が有利であり既に実用化されている。

【０００３】図４はアクティブマトリクス型液晶表示素
子の外観斜視図である。図中、１は薄膜トランジスタマ
トリクス基板で、透明な基板１１の上に薄膜トランジス
タ素子アレイが形成され、各素子には表示画素に対応し
て透明な画素電極が配設されている。４０および５０は
各薄膜トランジスタ素子のゲート電極およびドレイン電
極が接続されたゲートバスライン端子およびドレインバ
スライン端子である。１２は配向膜である。

【０００４】一方、２は共通電極基板で透明な基板２０
の上に透明なベタ電極２１と配向膜２２が積層形成され
ている。両基板は配向膜面を中にして狭い空間が形成さ
れるように図示してないスペーサを挟み、基板の周縁部
を同じく図示してないシール材で密閉接着し、その空間
に液晶３が注入封止されてアクティブマトリクス型液晶
表示素子が構成されている。

【０００５】なお、本図は白黒表示用の場合であるが、
これにカラーフィルタを付加すればカラー液晶表示素子
が構成される。図５は薄膜トランジスタマトリクス基板
の回路構成例を示す図である。

【０００６】図中、１０は薄膜トランジスタで、基板１
１上にドレインバス配線５に接続されるドレイン電極１
４と、たとえば，ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）など
の透明導電膜からなる画素電極１９に接続されるソース
電極１５が形成され、その上に動作半導体層，たとえば
、アモルファスシリコン膜（　α−Ｓｉ膜）　が形成さ
れ、さらに，その上にゲート絶縁膜とゲートバス配線４
に接続される，たとえば、　Ａｌ　，Ｔｉ　などの金属
からなるゲート電極１３とが積層形成されたもので、い
わゆる，トップ・ゲート・スタガー型の薄膜トランジス
タがマトリクス型に配置されている。その動作メカニズ
ムは衆知であるので説明は省略する。

【０００７】なお、４５はゲートバス配線４とドレイン
バス配線５との交差部，いわゆる、クロスオーバである
。また、ゲートバス配線４とドレインバス配線５が取り
囲む領域には、通常，図示したごとく一つの画素電極１
９が配置され、ゲートバス配線４から送信される外部信
号によって薄膜トランジスタ１０の開閉，すなわち、光
のスイッチングが行われ、それによって表示画像の最小
単位を構成している。

【０００８】図６は従来の薄膜トランジスタマトリクス
基板の構成例を示す図で、同図（イ）は画素部平面図，
同図（ロ）は交差部拡大図，同図（ハ）はＡ−Ａ’断面
図である。

【０００９】図中、６は透明導電膜ブリッジで、たとえ
ば，ＩＴＯ（Ｉｎ２Ｏ３−ＳｎＯ２）などからなり、通
常は画素電極１９と同時形成されるので製造プロセス上
極めて容易に形成できる。６１はスルーホールで、Ａｌ
などからなるゲートバス配線４と透明導電膜ブリッジ６
とを電気的に接続する導通路である。

【００１０】なお、前記の図面で説明したものと同等の
部分については同一符号を付し、かつ、同等部分につい
ての説明は省略する。同図（ロ）および同図（ハ）に交
差部４５の詳細を図示したが、前記したように製造プロ
セス上の要請から交差部４５のゲートバス配線４はドレ
インバス配線５の下で切り離されており、その部分では
透明導電膜ブリッジ６を介して接続されている。そして
Ａｌなどからなるゲートバス配線４と透明導電膜ブリッ
ジ６とは絶縁膜７，たとえば、ＳｉＮＸ　膜に形成され
たスルーホール６１を通して図示したごとく電気的に接
続されて薄膜トランジスタマトリクス基板が構成されて
いる。

【００１１】

【発明が解決しようとする課題】しかし、上記従来のア
クティブマトリクス型液晶表示素子に用いる薄膜トラン
ジスタマトリクス基板のゲートバス配線４は、ドレイン
バス配線５との交差部４５それぞれの部分で透明導電膜
ブリッジ６によって接続される回路配線構造をなしてお
り、通常この透明導電膜，たとえば、ＩＴＯ膜は金属，
たとえば、Ａｌなどに比較して１〜２桁程度電気抵抗が
大きく、各交差点４５には図５に示したごとく抵抗ｒが
挿入された状態になっている。

【００１２】そのためにゲートバス配線４の配線抵抗は
必然的に高くなる。このゲートバス配線４は前記したご
とく各薄膜トランジスタ１０のゲート電極に接続されて
いるので、ゲート信号を与えている信号源から遠ざかる
ほどゲート信号に歪みが生じて表示画素の光スイッチン
グの誤動作を生ずる。さらに、データ信号が送信される
ドレインバス配線５と画素電極１９との間の寄生容量に
よって、アドレスしている画素以外の画素電極の電位を
変化させ、その画素の光スイッチ動作の安定性を損なう
などといった重大な問題があり、その解決が求められて
いる。

【００１３】

【課題を解決するための手段】上記の課題は、配向膜１
２が被覆形成された薄膜トランジスタマトリクス基板１
と配向膜２２が被覆形成された共通電極基板２との間に
液晶３が注入封止されてなるアクティブマトリクス型液
晶表示素子において、前記薄膜トランジスタマトリクス
基板１のゲートバス配線４とドレインバス配線５の交差
部４５における前記ゲートバス配線４の接続が、該ゲー
トバス配線４の巾よりも広い巾を有する透明導電膜ブリ
ッジ６と折り曲げ配線４ａ，４ｂとの長穴スルーホール
６０ａ，６０ｂ接続により行われるアクティブマトリク
ス型液晶表示素子によって解決することができる。

【００１４】さらに、前記ゲートバス配線４とドレイン
バス配線５が取り囲む領域に配置された画素電極１９の
両側に沿って延長された２本の前記透明導電膜ブリッジ
６の両先端部から前記ゲートバス配線４の折り曲げ配線
４ａ，４ｂが引き出され、前記画素電極１９を取り囲む
ように連結されて閉回路を形成するように構成すること
によって一層効果的に解決することができる。

【００１５】

【作用】本発明によれば、ゲートバス配線４とドレイン
バス配線５の交差部４５における透明導電膜ブリッジ６
の巾をゲートバス配線４の巾よりも遙かに大きくして、
両側のゲートバス配線４を長穴スルーホール６０を経由
して接続しているので、ゲートバス配線４全体の配線抵
抗が大巾に低下し、ゲート信号に歪みが生じることがな
く全ての薄膜トランジスタ１０は正常に動作することが
できる。

【００１６】さらに、ゲートバス配線４の折り曲げ配線
４ａ，４ｂを延長し、画素電極１９を取り囲むように連
結して閉回路を形成すれば、それによってデータ信号が
送信されるドレインバス配線５と画素電極１９との間は
ほゞシールドされて配線間の干渉は抑止され、全ての画
素の光スイッチ動作の安定性が向上する。また、ゲート
バス配線の経路が２本になるのでゲートバスラインの断
線障害に対する冗長性が増し装置全体の信頼性が向上す
る。

【００１７】

【実施例】図１は本発明の第１実施例を示す図で、薄膜
トランジスタマトリクス基板の一画素領域の配線パター
ン配置の平面図である。

【００１８】図中、４ａ，４ｂは折り曲げ配線で、ゲー
トバス配線４のドレインバス配線５との交差部４５の前
でドレインバス配線５に沿って図示したごとく折り曲げ
られた部分である。１３は動作半導体層で，たとえば、
アモルファスＳｉ膜である。

【００１９】６０ａ，６０ｂは長穴スルーホールで、前
記折り曲げ配線４ａ，４ｂの下方に図示してない絶縁膜
を挟んで形成された巾の広い透明導電膜ブリッジ６と折
り曲げ配線４ａ，４ｂとの導通を確保するための細長い
スリット状の導通路である。

【００２０】なお、前記の諸図面で説明したものと同等
の部分については同一符号を付し、かつ、同等部分につ
いての説明は省略する。本実施例によりＡｌなどの配線
抵抗の低い金属からなるゲートバス配線４は交差部４５
の左右で折り曲げられて、それぞれ折り曲げ配線４ａ，
４ｂを形成しており、その長さを十分に大きく，たとえ
ば、ゲートバス配線４の巾の数１０倍にすることができ
る。同時に透明な画素電極１９，すなわち、ＩＴＯ膜と
同時形成される透明導電膜ブリッジ６の巾も同様にゲー
トバス配線４の巾の数１０倍にすることができる。

【００２１】したがって、折り曲げ配線４ａ，４ｂと透
明導電膜ブリッジ６とを長穴スルーホール４ａ，４ｂを
介して電気的に接続すれば、交差部４５でのゲートバス
配線４の接続抵抗は従来例の場合に比較して数１０分の
１に低減されるので、ゲート信号の波形歪みなどが防止
され表示品質が向上するのである。

【００２２】図２は本発明の第２実施例を示す図で、同
図（イ）は画素部平面図，同図（ロ）は回路構成図であ
る。本実施例ではゲートバス配線４とドレインバス配線
５が取り囲む領域に配置された画素電極１９の両側に沿
って延長された２本の透明導電膜ブリッジ６の両先端部
からゲートバス配線４の折り曲げ配線４ａ，４ｂが引き
出され、画素電極１９を取り囲むようにして，さらに、
折り曲げられ、両者の末端が連結されて閉回路を形成す
るようにしてある。すなわち、ゲートバス配線４→折り
曲げ配線４ａ→４ｃ→４ｂ→ゲートバス配線４の経路を
辿って画素電極１９を取り囲む閉回路が形成される。

【００２３】これを回路図に示すと同図（ロ）のごとく
になり、画素電極１９がＡｌなどの低抵抗のゲートバス
配線４，４ａ，４ｃ，４ｂで取り囲まれるだけでなく、
ゲートバスラインとして画素電極１９を挟んで上下に２
経路が確保されている。

【００２４】これによって、データ信号が送信されるド
レインバス配線５と画素電極１９との間はほゞシールド
されて配線間の干渉は抑止され、全ての画素の光スイッ
チ動作の安定性が向上する。また、ゲートバスラインの
断線障害に対する冗長性が増し装置全体の信頼性が向上
する。

【００２５】図３は本発明の第３実施例を示す図で、同
図（イ）は画素部平面図，同図（ロ）は回路構成図であ
る。上記の実施例では何れも薄膜トランジスタ１０のド
レイン電極１４は隣接画素領域，たとえば、上方の画素
領域にはみ出して配線されてドレインバス配線５に接続
されている。このために画素電極１９の上下にデッドス
ペースが生じて有効面積が減少する，すなわち、開口率
が低下し表示画面が暗くなる。

【００２６】そこで、本実施例では薄膜トランジスタ１
０のドレイン電極１４を図示したごとくそれぞれが制御
する画素電極１９の所属領域の中に収めることによって
開口率を上げるようにした例である。なお、ドレインバ
ス配線５とゲートバス配線４との交差部４５におけるゲ
ートバス配線４の接続構造や画素電極１９を囲んでの閉
回路構成などは前記第１あるいは第２の実施例に準じて
行えばよい。

【００２７】以上の実施例では薄膜トランジスタ１０と
してトップ・ゲート・スタガー型の場合について示した
が、ゲートを最下層に形成するボトム・ゲート・スタガ
ー型の場合にも本発明が適用できることは言うまでもな
い。

【００２８】また、上記の実施例は例を示したものであ
り、本発明の趣旨に沿うものである限り使用する素材や
細部の構成，プロセスなどは、適宜その他のものあるい
はそれらの組み合わせを選択使用してよいことは勿論で
ある。

【００２９】

【発明の効果】以上説明したように、本発明によればゲ
ートバス配線４とドレインバス配線５の交差部４５にお
ける透明導電膜ブリッジ６の巾をゲートバス配線４の巾
よりも遙かに大きくして、両側のゲートバス配線４を長
穴スルーホール６０を経由して接続しているので、ゲー
トバス配線４全体の配線抵抗が大巾に低下し、ゲート信
号に歪みが生じることがなく全ての薄膜トランジスタ１
０は正常に動作することができる。さらに、ゲートバス
配線４の折り曲げ配線４ａ，４ｂを延長して画素電極１
９を取り囲むように連結して閉回路を形成することによ
って、データ信号が送信されるドレインバス配線５と画
素電極１９との間はほゞシールドされて配線間の干渉は
抑止され、全ての画素の光スイッチ動作の安定性が向上
する。また、ゲートバス配線の経路が２本になるのでゲ
ートバスラインの断線障害に対する冗長性が増し、アク
ティブマトリクス型液晶表示装置の性能，品質ならびに
信頼性の向上に寄与するところが極めて大きい。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す図である。

【図２】本発明の第２実施例を示す図である。

【図３】本発明の第３実施例を示す図である。

【図４】アクティブマトリクス型液晶表示素子の外観斜
視図である。

【図５】薄膜トランジスタマトリクス基板の回路構成例
を示す図である。

【図６】従来の薄膜トランジスタマトリクス基板の構成
例を示す図である。

【符号の説明】

１は薄膜トランジスタマトリクス基板、２は共通電極基
板、 ３は液晶、 ４はゲートバス配線、４ａ，４ｂ，４ｃは折り曲げ配線
、 ５はドレインバス配線、 ６は透明導電膜ブリッジ、 １０は薄膜トランジスタ、 １１は基板、 １３はゲート電極、 １４はドレイン電極、 １５はソース電極、 １９は画素電極、 ４５は交差部、 ６０（６０ａ，６０ｂ）は長穴スルーホール、６１はス
ルーホール、

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　配向膜（１２）が被覆形成された薄膜
   トランジスタマトリクス基板（１）と配向膜（２２）が
   被覆形成された共通電極基板（２）との間に液晶（３）
   が注入封止されてなるアクティブマトリクス型液晶表示
   素子において、前記薄膜トランジスタマトリクス基板（
   １）のゲートバス配線（４）とドレインバス配線（５）
   の交差部（４５）における前記ゲートバス配線（４）の
   接続が、該ゲートバス配線（４）の巾よりも広い巾を有
   する透明導電膜ブリッジ（６）と折り曲げ配線（４ａ，
   ４ｂ）との長穴スルーホール（６０ａ，６０ｂ）接続に
   より行われることを特徴としたアクティブマトリクス型
   液晶表示素子。
2. 【請求項２】　　前記ゲートバス配線（４）とドレイン
   バス配線（５）が取り囲む領域に配置された画素電極（
   １９）の両側に沿って延長された２本の前記透明導電膜
   ブリッジ（６）の両先端部から前記ゲートバス配線（４
   ）の折り曲げ配線（４ａ，４ｂ）が引き出され、前記画
   素電極（１９）を取り囲むように連結されて閉回路を形
   成することを特徴とした請求項１記載のアクティブマト
   リクス型液晶表示素子。