CN100461429C - 具有静电防护的薄膜晶体管的阵列基板 - Google Patents

Abstract

一种具有静电防护的薄膜晶体管的阵列基板，包括基板、多个像素单元以及多条扫描线与多条数据线。基板具有像素区与位于像素区相邻的周边区。像素单元设置于像素区内。扫描线与数据线设置于基板的像素区内，且扫描线与数据线会与像素单元电连接，其中各扫描线的一端延伸至周边区处具有扫描线接合垫，各数据线的一端延伸至周边区处具有数据线接合垫。其中，各数据线的另一端延伸至周边区处具有数据线末端部，此数据线末端部并未超出最外侧的扫描线。此具有静电防护的薄膜晶体管的阵列基板的周边区的线路布局可以防止该处产生静电放电破坏。

Description

具有静电防护的薄膜晶体管的阵列基板

技术领域

本发明涉及一种薄膜晶体管阵列基板，且特别涉及一种具有避免静电放电破坏的薄膜晶体管阵列基板。

背景技术

近年来，由于光电技术与半导体制造技术的成熟，带动了平板显示器(Flat Panel Display)的蓬勃发展，其中液晶显示器(Liquid Crystal Display，LCD)基于其低电压操作、无辐射线散射、重量轻以及体积小等优点，而成为显示器产品的主流。

一般液晶显示器主要是由液晶显示面板(LCD panel)与背光模块(backlight module)所组装而成。其中，液晶显示面板一般是由薄膜晶体管阵列基板(TFT array substrate)、彩色滤光基板(color filter array substrate，CF array substrate)以及位于两者之间的液晶层所组成，其中，在薄膜晶体管阵列基板上以半导体工艺(semiconductor process)形成了许多扫描线(scan line)、数据线(data line)以及像素单元(pixel units)等非常精细的线路与元件。

图1为薄膜晶体管阵列基板的电路结构示意图。请参照图1，此薄膜晶体管阵列基板100包括基板110、多个像素单元120以及多条扫描线130与数据线140。基板110具有像素区112与位于像素区112相邻的周边区114。像素单元120设置于像素区112内，且每一个像素单元120是由薄膜晶体管122以及像素电极124所构成。扫描线130与数据线140设置于基板110的像素区112内，且扫描线130与数据线140会与像素单元120电连接，其中各扫描线130的一端延伸至周边区114处具有扫描线接合垫132，各数据线140的一端延伸至周边区114处具有数据线接合垫142。

图2为图1中局部区域A内的像素区的放大示意图。请参照图2，一般而言，各数据线140的另一端延伸至周边区114处具有数据线末端部144，此数据线末端部144位于最外侧的扫描线130的上方且超出扫描线130外。且各扫描线130的另一端延伸至周边区114处具有扫描线末端部134，此扫描线末端部134是位于最外侧的数据线140的下方且超出数据线140。

由于在上述薄膜晶体管阵列基板100的制造过程中，在与制造设备、操作人员接触的过程中都可能会累积许多静电荷。因此，当薄膜晶体管阵列基板100累积一定程度的静电荷时，将会引发静电放电的现象。

更详细而言，如图2所示的数据线140的制造，是先全面在基板110上沉积一层金属薄膜(图中未表示)，再继续对金属薄膜进行光刻蚀刻工艺而得。值得注意的是，在形成金属薄膜时，因为工艺设备累积有大量的静电荷，并且半导体层(图中未表示)也位于数据线140下方，特别是在数据线末端部144的位置非常容易累积静电荷，而在该处发生静电破坏。

因此，当继续对金属薄膜进行光刻蚀刻工艺而形成数据线140时，所形成的数据线末端部144会和先前受到静电破坏的半导体层位于相同位置，而使得两者彼此接触。所以，数据线140和扫描线130之间就会产生短路，而发生显示上的异常，如亮线等缺陷。

综上所述，由于薄膜晶体管阵列基板100上的线路与元件都非常精细，所以当有静电放电的现象产生时，就很容易损坏薄膜晶体管阵列基板100上重要的线路或元件。特别是，静电荷十分容易集中在如图2所示的扫描线末端部134以及数据线末端部144，而产生尖端放电现象。由于尖端放电瞬间产生的高压，因而往往会造成上下两层线路短路，而导致薄膜晶体管阵列基板100无法正常运行。

公知为避免上述静电破坏的问题，通常会于薄膜晶体管阵列基板100的周边区114内设置多个静电保护元件(图中未表示)，其通过多个开关元件串接栅极配线与源极配线，当基板100上的配线或像素单元120内产生的静电超过负荷时，便可开启开关元件而使静电电荷分散至静电保护元件上，以避免产生静电放电。但是，这种方式将会使得周边区114的线路布局更为复杂，也可能产生布线空间不足的问题。此时，反而不利于工艺的简化与生产效率的提高。

发明内容

有鉴于此，本发明的目的就是提供一种具有静电防护的薄膜晶体管的阵列基板，其具有静电防护的能力，并可简化薄膜晶体管阵列基板的线路布局而使生产效率提高。

基于上述目的或其它目的，本发明提出一种具有静电防护的薄膜晶体管的阵列基板，包括基板、多个像素单元以及多条扫描线与多条数据线。基板具有像素区与位于像素区相邻的周边区。像素单元设置于像素区内。扫描线与数据线设置于基板的像素区内，且扫描线与数据线与像素单元电连接，其中各扫描线的一端延伸至周边区处具有扫描线接合垫，各数据线的一端延伸至周边区处具有数据线接合垫。其中，各数据线的另一端延伸至周边区处具有数据线末端部，此数据线末端部并未超出最外侧的扫描线。

在本发明之一较佳实施例中，上述薄膜晶体管阵列基板还包括多条半导体线(semiconductor lines)，分别设置于每一条数据线下方，且每一半导体线分别具有半导体末端部(end part of the semiconductor line)。

在本发明之一较佳实施例中，上述半导体末端部是位于最外侧的扫描线上方因而未超出扫描线。

在本发明之一较佳实施例中，上述半导体线延伸超出最外侧的扫描线。

在本发明之一较佳实施例中，上述薄膜晶体管阵列基板例如还包括多个浮置导体(floating conductors)，分别设置于每一个半导体末端部及基板之间，而浮置导体与扫描线是同一金属层。

在本发明之一较佳实施例中，上述半导体末端部的形状例如是直线形或T字形。

在本发明之一较佳实施例中，上述各扫描线的另一端延伸至周边区处具有扫描线末端部，此扫描线末端部是位于最外侧的数据线的下方因而未超出最外侧的数据线。

在本发明之一较佳实施例中，上述各像素单元包括薄膜晶体管与像素电极(pixel electrode)。

基于上述目的或其它目的，本发明再提出一种具有静电防护的薄膜晶体管的阵列基板，包括基板、多个像素单元以及多条扫描线与多条数据线。基板具有像素区与位于像素区相邻的周边区。像素单元设置于像素区内。扫描线与数据线设置于基板的像素区内，且扫描线与数据线与像素单元电连接，其中各扫描线的一端延伸至周边区处具有扫描线接合垫，各数据线的一端延伸至周边区处具有数据线接合垫。其中，各扫描线的另一端延伸至周边区处具有扫描线末端部，此扫描线末端部并未超出最外侧的数据线。

在本发明之一较佳实施例中，上述各像素单元包括薄膜晶体管与像素电极。

本发明因采用使数据线末端部并未超出最外侧的扫描线，以及使扫描线末端部并未超出最外侧的数据线的设计，以减少尖端放电的现象。并且，累积在数据线末端部或扫描线末端部的静电，其可以直接通过位于薄膜晶体管阵列基板的周边区的像素单元而传导消散。因此，本发明的薄膜晶体管阵列基板不需在周边区设计复杂的静电保护元件，其本身即具有静电防护的能力。并且，较为简单的线路布局可以使得薄膜晶体管阵列基板的生产效率提高。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1所示为薄膜晶体管阵列基板的电路结构示意图。

图2所示为图1中局部区域A内的像素区的放大示意图。

图3所示为本发明之较佳实施例中一种薄膜晶体管阵列基板的示意图。

图4所示为图3中局部区域B内的像素区的放大示意图。

图5所示为本发明之较佳实施例另一种薄膜晶体管阵列基板的局部放大示意图。

图6A与图6B所示为本发明之较佳实施例又两种薄膜晶体管阵列基板的局部放大示意图。

图7所示为本发明之较佳实施例中又一种薄膜晶体管阵列基板的靠进周边区的局部放大示意图。

主要元件标记说明

100、200：薄膜晶体管阵列基板

110、210：基板

112、212：像素区

114、214：周边区

120、220：像素单元

122、222：薄膜晶体管

124、224：像素电极

130、230：扫描线

132、232：扫描线接合垫

134、234：扫描线末端部

140、240：数据线

142、242：数据线接合垫

144、244：数据线末端部

250：半导体线

254：半导体端部

260：浮置导体

A、B：局部区域

具体实施方式

图3所示为本发明之较佳实施例中一种薄膜晶体管阵列基板的示意图。图4所示为图3中局部区域B内的像素区的放大示意图。请同时参照图3与图4，此薄膜晶体管阵列基板200包括基板210、多个像素单元220以及多条扫描线230与多条数据线240。基板210具有像素区212与位于像素区212相邻的周边区214。像素单元220设置于像素区212内。扫描线230与数据线240设置于基板210的像素区212内，且扫描线230与数据线240会与像素单元220电连接，其中各扫描线230的一端延伸至周边区214处具有扫描线接合垫232，各数据线240的一端延伸至周边区214处具有数据线接合垫242。如图4所示，其中，各数据线240的另一端延伸至周边区214处具有数据线末端部244，此数据线末端部244并未超出最外侧的扫描线230。此外，各像素单元220例如包括薄膜晶体管222与像素电极224。

值得注意的是，由于数据线末端部244并未超出最外侧的扫描线230，所以累积在数据线末端部244的静电，可以传导至靠近周边区214的像素单元220。而由于一般设置在靠近周边区214的像素单元220通常是作为虚拟像素(dummy pixel)，所以即在虚拟像素中产生静电放电而破坏了此虚拟像素，也不会影响到显示面板的正常运行或显示。承上述，本发明的数据线末端部244内缩至扫描线230上的设计，可以避免静电放电导致数据线240与扫描线230产生短路。

请继续参照图4，在本发明的另一实施例中，此薄膜晶体管阵列基板200还包括多条半导体线250，分别设置于每一条数据线240下方，且每一条半导体线250分别具有半导体末端部254。特别是，如图4所示，半导体末端部254是位于最外侧的扫描线230上方因而未超出扫描线230。通过半导体线250所具有的半导体特性，也就是其可导电但是阻抗高于一般导体的性质，而使得静电可在半导体线250中被消耗。如此一来，静电即不容易累积在数据线末端部244，所以，本发明可以减少静电累积的现象，进而使本发明的薄膜晶体管阵列基板200具有静电防护能力。

特别是，在薄膜晶体管阵列基板200的工艺中，如图4所示的数据线240的制造，是先全面在基板210上沉积一层金属薄膜(图中未表示)，再继续对金属薄膜进行光刻蚀刻工艺而得。值得注意的是，于形成金属薄膜时，因为半导体末端部254位于扫描线230上方，该处虽然容易累积静电荷，但因为半导体线250并未跨越扫描线230，故较不会发生静电破坏的现象。

当继续对金属薄膜进行光刻蚀刻工艺而形成数据线240时，由于先前半导体线250并未产生静电破坏，所以数据线240和扫描线230之间就不会产生短路，也就没有亮线的缺陷产生。

图5所示为本发明之较佳实施例另一种薄膜晶体管阵列基板的局部放大示意图。请参照图5，在此实施例中，数据线末端部244是位于最外侧的扫描线230的上方因而未超出扫描线230，但是，半导体线250会延伸超出最外侧的扫描线230。通过这样的设计，静电可以传导至半导体末端部254，且通过半导体线250所具有的半导体特性，也就是其可导电但是阻抗高于一般导体的性质，使得静电在传导的过程被消耗，进而可以减少尖端放电的情形。

特别是，在薄膜晶体管阵列基板200的工艺中，如图5所示的数据线240的制造，是先全面在基板210上沉积一层金属薄膜(图中未表示)，再继续对金属薄膜进行光刻蚀刻工艺而得。值得注意的是，于形成金属薄膜时，由于半导体线250会延伸超出最外侧的扫描线230，所以可以让静电荷在半导体末端部254的位置产生静电破坏，而使得静电荷释放掉。

当继续对金属薄膜进行光刻蚀刻工艺而形成数据线240时，虽然在半导体末端部254的位置产生了静电破坏，但是因为数据线末端部244是形成于扫描线230上方，所以数据线240并不会与被静电破坏的半导体末端部254相接触。如此一来，数据线240和扫描线230之间就不会产生短路，所以也就没有亮线的缺陷产生。

但是，上述的静电破坏可能会从半导体末端部254往上破坏，而使得被静电破坏的半导体末端部254仍有可能与数据线末端部244相接触而产生短路。图6A与图6B所示为本发明之较佳实施例另外两种薄膜晶体管阵列基板的局部放大示意图。在本实施例中，除了如图5中所示的线路布局外，此薄膜晶体管阵列基板200还包括多个浮置导体260，分别设置于每一半导体末端部254与基板210之间，而浮置导体260与扫描线230是同一金属层。除了静电在半导体线250中传导而导致其消耗外，当静电累积在半导体端部254时，通过浮置导体260与半导体端部254两者间电连接，使得静电可以传导至浮置导体260上而被消除。值得注意的是，半导体端部254的形状可以是如图6A所示的直线形，或是如图6B所示的T字形。但是，半导体端部254的形状并不仅限于上述两种形状，其可以是圆形、多边形等，只要其与浮置导体260电连接，并且两者间的接触面积尽量地大，即可以达到使静电更容易传导消散的效果。

特别是，在薄膜晶体管阵列基板200的工艺中，如图6A或6B所示的数据线240的制造，是先全面在基板210上沉积一层金属薄膜(图中未表示)，再继续对金属薄膜进行光刻蚀刻工艺而得。值得注意的是，于形成金属薄膜时，由于半导体线250会延伸超出最外侧的扫描线230，并且与浮置导体260电连接，由于浮置导体260的设置，可以让静电荷在浮置导体260的位置产生静电破坏，而使得静电荷释放掉。

当继续对金属薄膜进行光刻蚀刻工艺而形成数据线240时，虽然在浮置导体260的位置处的半导体末端部254产生了静电破坏，但是由于数据线末端部244是形成于扫描线230上方，所以数据线240不会与被静电破坏的半导体末端部254相接触。如此一来，数据线240和扫描线230之间就不会产生短路，所以也就没有亮线的缺陷产生。

上述数据线末端处所作的设计也可以应用在扫描线。图7所示为本发明的较佳实施例中又一种薄膜晶体管阵列基板的靠近周边区的局部放大示意图。请参照图7，各扫描线230的另一端延伸至周边区214处具有扫描线末端部234，此扫描线末端部234是位于最外侧的数据线240的下方因而未超出数据线240。通过此设计，同样可以静电传导至附近的虚拟像素，以避免静电放电造成扫描线230与数据线240短路。当然，如图7所示的扫描线末端部234位于最外侧的数据线240的下方因而未超出数据线240的设计，也可应用于图3、图4、图5、图6A以及图6B所示的薄膜晶体管阵列基板200中，以使得在扫描线末端部234以及数据线末端部244处的尖端放电均可以减少。

综上所述，本发明的薄膜晶体管阵列基板具有下列优点：

(1)通过使数据线末端部位于最外侧的扫描线的上方因而未超出扫描线，以及使扫描线末端部位于最外侧的数据线的下方因而未超出数据线的设计，可以避免静电放电造成数据线与扫描线短路。

(2)本发明的半导体线与浮置导体的设计，可以提高静电传导效果进而防止静电累积。

(3)本发明不需在周边区设置静电保护元件，所以可简化周边区的电路布局设计，并提高薄膜晶体管阵列基板的生产效率。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (11)

1.一种具有静电防护的薄膜晶体管的阵列基板，其特征是包括：

基板，具有像素区与位于该像素区相邻的周边区；

多个像素单元，设置于该像素区内；以及

多条扫描线与多条数据线，设置于该基板的该像素区内，且上述多条扫描线与上述多条数据线与上述多条像素单元电连接，其中各扫描线的一端延伸至该周边区处具有扫描线接合垫，各数据线的一端延伸至该周边区处具有数据线接合垫；

其中，各数据线的另一端延伸至该周边区处具有数据线末端部，该数据线末端部并未超出最外侧的该扫描线。

2.根据权利要求1所述的具有静电防护的薄膜晶体管的阵列基板，其特征是还包括多条半导体线，分别设置于每一条数据线的下方，且每一半导体线分别具有半导体末端部。

3.根据权利要求2所述的具有静电防护的薄膜晶体管的阵列基板，其特征是该半导体末端部是位于最外侧的该扫描线的上方因而未超出该扫描线。

4.根据权利要求2所述的具有静电防护的薄膜晶体管的阵列基板，其特征是该半导体线延伸超出最外侧的该扫描线。

5.根据权利要求4所述的具有静电防护的薄膜晶体管的阵列基板，其特征是还包括多个浮置导体，分别设置于每一半导体末端部及该基板之间。

6.根据权利要求5所述的具有静电防护的薄膜晶体管的阵列基板，其特征是上述多个浮置导体与上述多条扫描线是同一金属层。

7.根据权利要求2所述的具有静电防护的薄膜晶体管的阵列基板，其特征是该半导体末端部的形状包括直线形或T字形。

8.根据权利要求1所述的具有静电防护的薄膜晶体管的阵列基板，其特征是各扫描线的另一端延伸至该周边区处具有扫描线末端部，该扫描线末端部是位于最外侧的该数据线的下方因而未超出最外侧的该数据线。

9.根据权利要求1所述的具有静电防护的薄膜晶体管的阵列基板，其特征是各像素单元包括薄膜晶体管与像素电极。

10.一种具有静电防护的薄膜晶体管的阵列基板，其特征是包括：

基板，具有像素区与位于该像素区相邻的周边区；

多个像素单元，设置于该像素区内；以及

多条扫描线与多条数据线，设置于该基板的该像素区内，且上述多条扫描线与上述多条数据线与上述多条像素单元电连接，其中各扫描线的一端延伸至该周边区处具有扫描线接合垫，各数据线的一端延伸至该周边区处具有数据线接合垫；

其中，各扫描线的另一端延伸至该周边区处具有扫描线末端部，该扫描线末端部并未超出最外侧的该数据线。

11.根据权利要求10所述的具有静电防护的薄膜晶体管的阵列基板，其特征是各像素单元包括薄膜晶体管与像素电极。

Images