KR20050011475A

KR20050011475A - 박막 트랜지스터 표시판

Info

Publication number: KR20050011475A
Application number: KR1020030050595A
Authority: KR
Inventors: 조경식
Original assignee: 삼성전자주식회사
Priority date: 2003-07-23
Filing date: 2003-07-23
Publication date: 2005-01-29
Also published as: KR100980012B1

Abstract

본 발명에 따른 박막 트랜지스터 표시판은 복수의 게이트선과 복수의 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있는 복수의 화소 전극, 상기 게이트선 또는 상기 데이터선과 교차하는 수리선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 쇼팅 바, 그리고 상기 쇼팅 바와 상기 수리선 사이에 연결되어 있으며 적어도 하나의 다이오드를 포함하는 정전기 방전 보호 회로를 포함하여 이루어진다. 이렇게 하면, 정전기 방전 보호 회로에 의하여 수리선으로 유입되는 정전기를 쇼팅 바로 흐르게 함으로써, 정전기가 박막 트랜지스터 표시판의 수리선에 유입되더라도 표시 영역에까지 정전기가 전달되는 것을 방지 할 수 있다.

Description

박막 트랜지스터 표시판{Thin film transistor array panel}

본 발명은 액정 표시 장치에 관한 것으로 특히 액정 표시 장치용 박막 트랜지스터 표시판에 관한 것이다.

일반적으로 액정 표시 장치는 전계를 생성하는 전계 생성 전극을 가지고 있으며 소정의 간극을 두고 떨어져 있는 두 표시판과 두 표시판 사이의 간극에 주입되어 있는 이방성 유전율을 갖는 액정층을 포함한다. 이러한 액정 표시 장치는 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고, 전압의 크기에 의존하는 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 화상을표시한다.

일반적인 액정 표시 장치(liquid crystal display, LCD)는 전계를 생성하는 전계 생성 전극을 가지고 있으며 소정의 간극을 두고 떨어져 있는 두 표시판과 두 표시판 사이의 간극에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 이러한 액정 표시 장치는 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고, 전압의 크기에 의존하는 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 화상을 표시한다.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 표시판 중 하나에 복수의 화소 전극이 각각 형성되어 있고 화소 전극에 인가되는 전압을 스위칭하는 복수의 박막 트랜지스터를 가지고 있는 액정 표시 장치이다. 화소 전극 및 박막 트랜지스터가 구비된 표시판(이하 박막 트랜지스터 표시판이라 함)에는 박막 트랜지스터에 신호를 전달하는 복수의 게이트선 및 복수의 데이터선이 구비되어 있다. 박막 트랜지스터는 게이트선을 통해 전달되는 게이트 신호에 따라 데이터선을 통해 전달되는 데이터 전압을 화소 전극으로 선택적으로 전송한다.

따라서 게이트선 또는 데이터선이 단선되는 경우 박막 트랜지스터에 신호가 제대로 전달되지 못하고, 나아가 화소 전극에 데이터 전압이 전달되지 못하여 영상을 제대로 표시할 수 없다.

게이트선 또는 데이터선의 이러한 단선 결함을 수리하기 위해서는 여러 가지 방법이 있지만, 표시판에서 표시 영역의 바깥쪽에 데이터선 및 게이트선과 교차하는 수리선(repair line)을 두고 교차하는 데이터선 또는 게이트선이 단선되면 수리선을 이용하여 표시 영역의 바깥쪽으로 우회하여 신호를 전달하는 방법이 있다.

그러나 이러한 수리선은 표시판의 가장자리에 위치하므로 제조 공정시 발생하는 정전기가 수리선을 타고 수리선과 교차하는 데이터선 및 게이트선을 통하여 흘러 박막 트랜지스터를 파괴하기 십상이다.

본 발명이 이루고자 하는 기술적 과제는 정전기 방전으로부터 표시판의 소자들을 보호할 수 있는 정전기 방전 보호 회로(electrostatic discharge protection circuit)를 구비한 박막 트랜지스터 표시판을 제공하는 것이다.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 개략적인 배치도이고,

도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 일 화소에 대한 배치도이고,

도 3은 도 2의 박막 트랜지스터 표시판을 III-III' 선을 따라 잘라 도시한 단면도이다.

이러한 과제를 이루기 위하여 본 발명에서는 다음과 같은 박막 트랜지스터 표시판을 마련한다.

보다 상세하게는 복수의 게이트선과 복수의 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있는 복수의 화소 전극, 상기 게이트선 또는 상기 데이터선과 교차하는 수리선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 쇼팅 바, 그리고 상기 쇼팅 바와 상기 수리선 사이에 연결되어 있으며 적어도 하나의 다이오드를 포함하는 박막 트랜지스터 표시판을 마련한다.

상기 정전기 방전 보호 회로는 상기 주변 영역의 가장자리를 따라 형성되어 있으며 상기 다이오드를 통하여 상기 수리선과 상기 쇼팅 바에 연결되어 있는 도전성 배선을 더 포함하는 것이 바람직하다.

또한 상기 다이오드는 상기 수리선에서 상기 도전성 배선을 향하여 순방향으로, 그리고 상기 도전성 배선에서 상기 쇼팅 바를 향하여 순방향으로 연결하는 것이 바람직하다.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

그러면 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판(100)은 가로 방향으로 뻗어 있는 복수의 게이트선(G1-Gn)과 세로 방향으로 뻗어 있는 복수의 데이터선(D1-Dm)의 교차에 의해 한정되는 복수의 화소 영역이 모여 화상을 표시하는 표시 영역(A)과 표시 영역(A)을 제외한 주변 영역(B)으로 구분된다.

표시 영역(A)의 각 화소 영역에는 게이트선(G1-Gn) 및 데이터선(D1-Dm)과 연결되어 있는 박막 트랜지스터(도시하지 않음) 및 이 박막 트랜지스터를 통하여 게이트선(G1-Gn) 및 데이터선(D1-Dm)과 전기적으로 연결되어 있는 화소(pixel) 전극(도시하지 않음)이 형성되어 있다. 또한 서로 이웃하는 게이트선(G1-Gn) 사이에는 유지 전극선(도시하지 않음)이 형성될 수 있는데, 이는 화소 전극과 중첩하여 유지 축전기를 형성하기 위한 것이며, 이웃하는 화소 행의 게이트선(G1-Gn)과 화소 전극을 중첩시켜 유지 용량을 형성하는 경우에는 생략한다.

주변 영역(B)에는 게이트선(G1-Gn) 및 데이터선(D1-Dm)이 단선 또는 단락되었을 때 이들을 통하여 전달되는 신호를 표시 영역(A) 바깥으로 우회시켜 신호를 전달하기 위해 데이터선(D1-Dm) 및 게이트선(G1-Gn)과 교차하는 한 쌍의 수리선(61, 62)이 형성되어 있다.

표시판(100)의 가장자리 부근에는 쇼팅바(40)가 형성되어 있으며, 게이트선(G1-Gn) 및 데이터선(D1-Dm)은 표시 영역(A) 바깥의 주변 영역(B)으로 연장되어 쇼팅 바(40)와 연결되어 있다. 게이트선(G1-Gn) 및 데이터선(D1-Dm)으로 정전기가 유입되면 이 쇼팅 바(40)를 통하여 표시판(100) 전체에 정전기가 퍼져 방전된다.

한편, 외부의 정전기는 수리선(61, 62)을 통하여도 표시 영역(A) 내로 용이하게 유입될 수 있다. 이러한 정전기를 효과적으로 방전시키기 위해서 수리선(61, 62)과 쇼팅 바(40)를 전기적으로 연결하는 정전기 방전 보호 회로(50)를 둔다.

정전기 방전 보호 회로(50)는 주변 영역(B)에 배치되며, 쇼팅 바(40)가 없는 쪽 표시판(100) 가장자리에 수리선(61, 62)과 인접하게 배치된 가드 링(guard ring) 또는 도전성 더미 배선(55), 그리고 수리선(61, 62)과 도전성 배선(55) 사이 및 도전성 배선(55)과 쇼팅 바(40) 사이에 연결된 복수의 정전기 보호용 다이오드(D)를 포함한다. 수리선(61, 62)과 도전성 배선(55) 사이의 다이오드(D)는 수리선(61, 62)에 번갈아 연결되어 있다. 수리선(61, 62)과 도전성 배선(55) 사이의 다이오드(D)는 수리선(61, 62)에서 도전성 배선(55)을 향하는 방향이 순방향이고, 도전성 배선(55)과 쇼팅 바(40) 사이의 다이오드(D)는 도전성 배선(55)에서 쇼팅 바(40)를 향하는 방향이 순방향이므로 수리선(61, 62)에 유입된 정전기는 다이오드(D)와 도전성 배선(55)을 통해서 쇼팅 바(40)로 흘러 방전된다.

본 발명의 다른 실시예에 따른 정전기 방전 보호 회로(50)는 수리선(61, 62)과 쇼팅 바(40) 사이에 연결된 복수의 정전기 보호용 다이오드(도시하지 않음)를 포함하여 수리선(61, 62)에 생긴 정전기를 직접 쇼팅 바(40)로 흘릴 수 있다.

그러면, 도 2 및 도 3을 참조하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 구체적으로 설명한다.

도 2는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 3은 도 2의 박막 트랜지스터 표시판을 III-III' 선을 따라 잘라 도시한 단면도이다.

절연 기판(110) 위에 게이트 신호를 전달하는 복수의 게이트선(gate line)(121)이 형성되어 있다. 게이트선(121)은 주로 가로 방향으로 뻗어 있으며,각 게이트선(121)의 일부는 복수의 게이트 전극(gate electrode)(124)을 이룬다. 또한 각 게이트선의 다른 일부는 아래 방향으로 돌출하여 복수의 확장부(expansion)(127)를 이룬다.

게이트선(121)은 물리적 성질이 다른 두 개의 막, 즉 하부막(121p)과 그 위의 상부막(121q)을 포함한다. 상부막(212)은 게이트 신호의 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열의 금속으로 이루어진다. 이와는 달리, 하부막(211)은 다른 물질, 특히 IZO(indium zinc oxide) 또는 ITO(indium tin oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴(Mo), 몰리브덴 합금[보기: 몰리브덴-텅스텐(MoW) 합금], 크롬(Cr) 등으로 이루어진다. 하부막(121p)과 상부막(121q)의 조합의 예로는 크롬/알루미늄-네오디뮴(Nd) 합금을 들 수 있다. 도 1에서 게이트 전극(124)의 하부막과 상부막은 각각 도면 부호 124p, 124q로, 확장부(127)의 하부막과 상부막은 각각 도면 부호 127p, 127q로 표시되어 있다.

하부막(121p)과 상부막(121q)의 측면은 각각 경사져 있으며 그 경사각은 기판(110)의 표면에 대하여 약 30-80°이다.

게이트선(121) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.

게이트 절연막(140) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 등으로 이루어진 복수의 선형반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 복수의 돌출부(extension)(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다. 또한 선형 반도체(151)는 게이트선(121)과 만나는 지점 부근에서 폭이 커져서 게이트선(121)의 넓은 면적을 덮고 있다.

반도체(151)의 상부에는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 위치한다.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 경사져 있으며 경사각은 30-80°이다.

저항 접촉 부재(161, 165) 및 게이트 절연막(140) 위에는 각각 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175) 및 복수의 유지 축전기용 도전체(storage capacitor conductor)(177)가 형성되어 있다.

데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121)과 교차하며 데이터 전압(data voltage)을 전달한다. 각 데이터선(171)에서 드레인 전극(175)을 향하여 뻗은 복수의 가지가 소스 전극(source electrode)(173)을 이룬다. 한 쌍의 소스 전극(173)과 드레인 전극(175)은 서로 분리되어 있으며 게이트 전극(124)에 대하여 서로 반대쪽에 위치한다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin filmtransistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.

유지 축전기용 도전체(177)는 게이트선(121)의 확장부(127)와 중첩되어 있다.

데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)도 게이트선(121)과 마찬가지로 그 측면이 약 30-80°의 각도로 각각 경사져 있다.

저항성 접촉 부재(161, 165)는 그 하부의 반도체(151)와 그 상부의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 접촉 저항을 낮추어 주는 역할을 한다. 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)에 가리지 않고 노출된 부분을 가지고 있으며, 대부분의 곳에서는 선형 반도체(151)의 폭이 데이터선(171)의 폭보다 작지만 앞서 설명했듯이 게이트선(121)과 만나는 부분에서 폭이 커져서 게이트선(121)과 데이터선(171) 사이의 절연을 강화한다.

데이터선(171), 드레인 전극(175) 및 유지 축전기용 도전체(177)와 노출된 반도체(151) 부분의 위에는 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기 물질, 플라스마 화학 기상 증착(plasma enhanced chemical vapor deposition, PECVD)으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연 물질, 또는 무기 물질인 질화규소 따위로 이루어진 보호막(passivation layer)(180)이 형성되어 있다.

보호막(180)에는 데이터선(171)의 끝 부분(179), 드레인 전극(175) 및 유지축전기용 도전체(177)를 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185, 187)이 형성되어 있으며, 게이트 절연막(140)과 함께 게이트선(121)의 끝 부분을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.

보호막(180) 위에는 IZO 또는 ITO로 이루어진 복수의 화소 전극(pixel electrode)(190) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다.

화소 전극(190)은 접촉 구멍(185, 187)을 통하여 드레인 전극(175) 및 유지 축전기용 도전체(177)와 각각 물리적·전기적으로 연결되어 드레인 전극(175)으로부터 데이터 전압을 인가 받고 도전체(177)에 데이터 전압을 전달한다.

데이터 전압이 인가된 화소 전극(190)은 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극(190, 270) 사이의 액정층의 액정 분자들을 재배열시킨다.

또한 화소 전극(190)과 공통 전극은 축전기[이하 액정 축전기(liquid crystal capacitor)라 함]을 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며 이를 유지 축전기(storage electrode) 라 한다. 유지 축전기는 화소 전극(190) 및 이와 이웃하는 게이트선(121)[이를 전단 게이트선(previous gate line)이라 함]의 중첩 등으로 만들어지며, 유지 축전기의 정전 용량, 즉 유지 용량을 늘이기 위하여 게이트선(121)을 확장한 확장부(127)를 두어 중첩 면적을 크게 하는 한편, 화소 전극(190)과 연결되고 확장부(127)와 중첩되는 유지 축전기용 도전체(177)를 보호막(180) 아래에 두어 둘 사이의 거리를 가깝게 한다.

화소 전극(190)은 또한 이웃하는 게이트선(121) 및 데이터선(171)과 중첩되어 개구율(aperture ratio)을 높이고 있으나, 중첩되지 않을 수도 있다.

접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분 및 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121) 및 데이터선(171)과 외부 장치와의 접착성을 보완하고 이들을 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.

본 발명의 다른 실시예에 따르면 화소 전극(190)의 재료로 투명한 도전성 폴리머(polymer) 등을 사용하며, 반사형(reflective) 액정 표시 장치의 경우 불투명한 반사성 금속을 사용하여도 무방하다. 이때, 접촉 보조 부재(81, 82)는 화소 전극(190)과 다른 물질, 특히 IZO 또는 ITO로 만들어질 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이상에서 설명한 바와 같이 본 발명에 따르면 박막 트랜지스터 표시판의 주변 영역에 수리선과 쇼팅 바를 연결하는 정전기 방전 보호 회로를 추가함으로써 박막 트랜지스터 표시판의 수리선에 정전기가 유입되더라도 표시 영역에까지 정전기가 전달되는 것을 방지할 수 있다.

따라서 정전기에 의한 불량을 최소화하여 고품질의 박막 트랜지스터 표시판을 제공할 수 있다.

Claims

복수의 게이트선과 복수의 데이터선,

상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 박막 트랜지스터,

상기 박막 트랜지스터와 연결되어 있는 복수의 화소 전극,

상기 게이트선 또는 상기 데이터선과 교차하는 수리선,

상기 게이트선 및 상기 데이터선과 연결되어 있는 쇼팅 바, 그리고

상기 쇼팅 바와 상기 수리선 사이에 연결되어 있으며 적어도 하나의 다이오드를 포함하는 정전기 방전 보호 회로

를 포함하는 박막 트랜지스터 표시판.
제1항에서,

상기 정전기 방전 보호 회로는 상기 주변 영역의 가장자리를 따라 형성되어 있으며 상기 다이오드를 통하여 상기 수리선과 상기 쇼팅 바에 연결되어 있는 도전성 배선을 더 포함하는 박막 트랜지스터 표시판.
제2항에서,

상기 다이오드는 상기 수리선에서 상기 도전성 배선을 향하여 순방향으로, 그리고 상기 도전성 배선에서 상기 쇼팅 바를 향하여 순방향으로 연결되어 있는 박막 트랜지스터 표시판.