CN219417956U - 阵列基板及电子纸显示装置 - Google Patents

Abstract

本实用新型涉及平板显示领域，公开了一种阵列基板，包括有衬底基板，衬底基板上的多条扫描线和数据线形成多个像素区域，每个像素区域内设置有薄膜晶体管、连接层和像素电极，像素电极与连接层之间设有顶部绝缘层，顶部绝缘层上开有顶部通孔使得像素电极与连接层电连接，连接层与薄膜晶体管之间设有至少一层中部绝缘层，中部绝缘层上开有中部通孔使得连接层与薄膜晶体管电连接，通过在薄膜晶体管和像素电极之间设置连接层进行电路导通，利用连接层减小了竖直方向上顶部通孔的高度，减小了通孔与像素电极其余位置的高度差，进而减小了因高度差对显示造成的影响，使得整体显示效果更佳。本实用新型还公开了一种包括上述阵列基板的电子纸显示装置。

Description

阵列基板及电子纸显示装置

技术领域

本实用新型涉及平板显示技术领域，尤其涉及阵列基板及电子纸显示装置。

背景技术

随着平板显示技术的不断发展，电子纸技术因其省电、环保等优点而得到广泛的应用，而电子纸技术中以电泳显示技术发展得最快，其利用带电粒子在电场作用下泳动而显示不同图像。现有的电子纸中通常包括上基板、电泳层和底部的阵列基板，并通过两个基板之间的电极对电泳层中的带电粒子进行驱动成像，其中，阵列基板指玻璃基板上已配置薄膜晶体管(TFT)等开关(switching)组件，但未成盒(cell)前的状态，TFT阵列基板包括多条栅极线和数据线，相互垂直的多条栅极线和多条数据线，相互垂直的多条栅极线和数据线形成了多个像素单元，且每个像素单元内均设置有TFT、像素电极及存储电容等，而每个像素单元内需要开设接触孔使得阵列基板顶部的像素电极与底部的数据线、源极或者漏极实现导通。

现有技术中，如图1所示，电子纸显示器1包括第一基板2和第二基板3，在一个像素单元中开设有一个接触孔5，而接触孔5处未设置有OC层，OC层上方的像素电极层4直接与底部的金属层6连通，这样可以实现顶部的像素电极层4与底部金属层6连通，但是接触孔5处与第一基板2的高度差H2与像素电极层4中其他位置的高度差H1不一致，并且H1和H2差距较大，因此在显示时接触孔5处与其他位置的成像时间不一致，会造成显示区域的异常，影响整体的显示效果。

因此，如果改善接触孔所在区域对于整个像素区域的显示效果的影响，已经成为业内亟需解决的一个问题。

实用新型内容

本实用新型旨在解决至少一个背景技术中的问题。为此，本实用新型提出一种阵列基板和电子纸显示装置，该阵列基板通过在薄膜晶体管和像素电极之间设置连接层，减小了通孔处与像素电极处的高度差，进而减小了因高度差对显示造成的影响，使得整体显示效果更佳。

根据本实用新型第一方面实施例的一种阵列基板，包括有衬底基板，所述衬底基板上设置有多条扫描线和数据线，多条所述扫描线和所述数据线交叉并形成多个像素区域；每个所述像素区域内设置有薄膜晶体管、连接层和像素电极，所述像素电极与所述连接层之间设置有顶部绝缘层，所述顶部绝缘层上开设有顶部通孔，所述像素电极在所述顶部通孔处与所述连接层电连接；所述连接层与所述薄膜晶体管之间设置有至少一层中部绝缘层，所述中部绝缘层上开设有中部通孔，所述连接层在所述中部通孔处与所述薄膜晶体管电连接，通过在薄膜晶体管和像素电极之间设置连接层进行电路导通，利用连接层减小了竖直方向上顶部通孔的高度，减小了通孔处与像素电极其余位置处的高度差，进而减小了因高度差对显示造成的影响，使得整体显示效果更佳。

根据本实用新型的另一个实施例，所述薄膜晶体管包括栅极、半导体层、源极和漏极，其中，在每个像素区域内，所述栅极连接所述扫描线，所述源极连接所述数据线，所述漏极与所述源极电连接，且所述漏极与所述像素电极通过所述连接层实现电连接。

根据本实用新型的另一个实施例，所述连接层在投影方向上的图形覆盖所述半导体层在投影方向上的图形，避免了光线直接照射到半导体层，起到了保护作用，增加了半导体层的使用寿命。

根据本实用新型的另一个实施例，所述连接层包括多层导电层，竖直方向上相邻的两层导电层可以实现电连接，通过设置多层导电层进行电路连通，能够减小顶部通孔处的高度差，进一步提升整体的显示效果。

根据本实用新型的另一个实施例，相邻的所述导电层之间设置有一层中部绝缘层，所述中部绝缘层上开设有中部通孔，两层所述导电层在所述中部通孔处实现电连接。

根据本实用新型的另一个实施例，所述导电层的层数为2-10，且竖直方向上顶端的导电层与所述像素电极电连接，竖直方向上底端的导电层与所述薄膜晶体管电连接。

根据本实用新型的另一个实施例，所述导电层为金属层或者氧化铟锡层。

根据本实用新型的另一个实施例，每个所述像素区域内还设有公共电极，所述像素电极在投影方向上的图形覆盖所述公共电极在投影方向上的图形。

根据本实用新型的另一个实施例，至少一层所述导电层与所述公共电极电连接。

根据本实用新型第二方面实施例的一种电子纸显示装置，包括顶部基板、电泳层和阵列基板，所述阵列基板为上述任一所述的阵列基板。

与现有技术相比，本实用新型具有以下有益效果：

本实用新型第一方面实施例公开了一种阵列基板，包括有衬底基板，衬底基板上设置有多条扫描线和数据线，多条扫描线和数据线交叉并形成多个像素区域，每个像素区域内设置有薄膜晶体管、连接层和像素电极，像素电极与连接层之间设置有顶部绝缘层，顶部绝缘层上开设有顶部通孔，像素电极在顶部通孔处与连接层电连接，连接层与薄膜晶体管之间设置有至少一层中部绝缘层，中部绝缘层上开设有中部通孔，连接层在中部通孔处与薄膜晶体管电连接，通过在薄膜晶体管和像素电极之间设置连接层进行电路导通，利用连接层减小了竖直方向上顶部通孔的高度，减小了通孔处与像素电极其余位置的高度差，进而减小了因高度差对显示造成的影响，使得整体显示效果更佳。

本实用新型第二方面实施例公开了一种电子纸显示装置，该电子纸显示装置包括有顶部基板、电泳层和阵列基板，阵列基板通过在薄膜晶体管和像素电极之间设置连接层进行电路导通，利用连接层减小了竖直方向上顶部通孔处与顶部基板之间的高度差，避免了该处与像素电极其余位置与顶部基板的距离相差较大进而造成的显示不同步问题，即通过连接层降低了高度差进而减小该处对显示的影响，使得电子纸显示装置整体的显示效果更佳。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

附图仅用于示出实施方式，而并不认为是对本实用新型的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1为现有技术中的一种电子纸显示器的实施例的剖面示意图；

图2为本申请提供的阵列基板的实施例的剖面示意图；

图3为本申请提供的阵列基板的另一个实施例的剖面示意图；

图4为本申请提供的阵列基板的又一个实施例的剖面示意图；

图5为本申请提供的阵列基板的再一个实施例的剖面示意图；

图6为本申请提供的电子纸显示装置的实施例的剖面示意图；

图中标记的含义为：

1、电子纸显示器；2、第一基板；3、第二基板；4、像素电极层；

5、接触孔；6、金属层；

10、电子纸显示装置；

100、阵列基板；110、衬底基板；120、像素区域；130、薄膜晶体管；

131、栅极；132、源极；133、漏极；134、半导体层；140、连接层；

141、导电层；150、像素电极；160、顶部绝缘层；161、顶部通孔；

170、中部绝缘层；171、中部通孔；180、公共电极；

200、顶部基板；

300、电泳层。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

为说明本申请提供的阵列基板及电子纸显示装置，以下结合说明书附图及实施例的文字说明进行详细阐述。

下面参考图1描述现有技术中的一种电子纸显示器1，如图1所示，电子纸显示器1包括第一基板2和第二基板3，在一个像素单元中开设有一个接触孔5，而接触孔5处未设置有OC层，OC层上方的像素电极层4直接与底部的金属层6连通，这样可以实现顶部的像素电极层4与底部金属层6连通，但是接触孔5处与第一基板2的高度差H2与像素电极层4中其他位置的高度差H1不一致，并且H1和H2差距较大，因此在显示时接触孔5处与其他位置的成像时间不一致，会造成显示区域的异常，影响整体的显示效果。

下面参考图2-图5描述根据本实用新型第一方面实施例的一种阵列基板100，如图2-图5所示，包括有衬底基板110，衬底基板110上设置有多条扫描线(图中未示出)和数据线(图中未示出)，多条扫描线和数据线交叉并限定出多个像素区域120，进一步的，每个像素区域120内设置有薄膜晶体管130、连接层140和像素电极150，像素电极150、连接层140和薄膜晶体管130依次设置在衬底基板110上，具体的，像素电极150与连接层140之间设置有顶部绝缘层160，顶部绝缘层160上开设有顶部通孔161，像素电极150在顶部通孔161处实现与连接层140电连接，进一步的，连接层140与薄膜晶体管130之间设置有至少一层中部绝缘层170，中部绝缘层170上开设有中部通孔171，连接层140在中部通孔171处实现与薄膜晶体管130电连接，通过在薄膜晶体管130和像素电极150之间设置连接层140进行电路导通，利用连接层140减小了竖直方向上顶部通孔161的高度，减小了顶部通孔161处与像素电极150其余位置的高度差，进而减小了因高度差对显示造成的影响，使得整体显示效果更佳。

需要说明的是，连接层140可以为在竖直方向上高度较大的一层导电层141，此时，例如，在竖直方向上的纵截面图形为长条形，其高度大于其水平方向的宽度，或者，在竖直方向上的纵截面图形为长方形，其高度与其水平方向的宽度相近，可以理解的是，在一些其他的实施例中，连接层140可以也为在竖直方向上相互实现电连接的多层导电层141，此时，多层导电层141之间具有一种中部绝缘层170，且中部绝缘层170上开设有中部通孔171使得该中部绝缘层170上下两侧的连接层140实现电连接。

根据本实用新型的一个实施例，如图2-图5所示，薄膜晶体管130包括栅极131、半导体层134、源极132和漏极133，其中，在每个像素区域120内，栅极131与扫描线电连接，源极132与数据线电连接，漏极133与源极132电连接，且漏极133与像素电极150通过连接层140实现电连接，通过在漏极133与像素电极150之间设置有连接层140，可以利用连接层140减小漏极133与像素电极150之间的高度差，进而减小顶部绝缘层160上的顶部通孔161的高度，减小了顶部通孔161处与像素电极150其余位置的高度差，进而减小了因高度差对显示造成的影响，使得整体显示效果更佳。

根据本实用新型的一个实施例，如图4和图5所示，连接层140在投影方向上的图形覆盖半导体层134在投影方向上的图形，可以理解的是，将连接层140延伸至半导体层134的上方实现对其图形的覆盖，从而避免了光线直接照射到半导体层134，对半导体层134起到了保护作用，增加了半导体层134的使用寿命。

根据本实用新型的一个实施例，如图3-图5所示，连接层140包括多层导电层141，竖直方向上相邻的两层导电层141可以实现电连接，可以理解的是，通过设置多层导电层141，可以使得单层的导电层141厚度不至于过大，进而降低了生产难度，有利于生产制造。

根据本实用新型的一个实施例，如图3-图5所示，相邻的导电层141之间设置有一层中部绝缘层170，中部绝缘层170上开设有中部通孔171，两层导电层141在中部通孔171处实现电连接，竖直方向上相邻的两层导电层141通过设置中部绝缘层170实现电气隔离，同时仅在中部绝缘层170上开设一个中部通孔171实现竖直方向上相邻的两层导电层141的电连接。

需要说明的是，顶部的中部绝缘层170开设的中部通孔171与顶部通孔161，在竖直方向上不重叠，进而使得像素电极150与顶部导电层141之间能够实现电连接，同时，当导电层141的数量大于3层时，相邻的导电层141之间开设的中部通孔171在竖直方向上不重叠，进而使得相邻的导电层141之间能够实现电连接。

根据本实用新型的一个实施例，如图3-图5所示，导电层141的层数为2-10，且竖直方向上顶端的导电层141与像素电极150电连接，竖直方向上底端的导电层141与薄膜晶体管130电连接，可以理解的是，当导电层141的层数为2-10时能够使得连接的效果更好，同时能够避免层数较多使得生产工艺较为复杂。

根据本实用新型的一个实施例，如图3-图5所示，导电层141为金属层或者氧化铟锡层(Indium tin oxide，ITO)，例如，金属可以为铜、银、钼、金、铝、镍等等，可以理解的是，金属层也可以为上述金属的合金层，或者，金属层可以由多种导电金属组成，可以理解的是，只要使得该导电层141能实现导电功能，对于其组成可以不做具体限定。

需要说明的是，导电层141为多层时，也可以是金属层或者氧化铟锡层的组合，例如，竖直方向上第一层导电层141为金属层，第二层为氧化铟锡层。

根据本实用新型的一个实施例，如图5所示，每个像素区域120内还设有公共电极180，像素电极150在投影方向上的图形覆盖公共电极180在投影方向上的图形，通过设置公共电极180，能够使像素电极150与公共电极180之间形成存储电容。

根据本实用新型的一个实施例，如图5所示，至少一层导电层141与公共电极180电连接，可以理解的是，通过导电层141与公共电极180电连接，可以调节像素电极150与公共电极180之间形成的存储电容大小。

需要说明的是，在一些其他的实施例中，导电层141与公共电极180不连接，也就是说，导电层141只起到上下电路导通的功能，不具备调节存储电容大小的功能。

下面参考图6描述根据本实用新型第二方面实施例的一种电子纸显示装置10，如图6所示，电子纸显示装置10包括顶部基板200、电泳层300和阵列基板100，阵列基板100通过在薄膜晶体管130和像素电极150之间设置连接层140进行电路导通，利用连接层140减小了竖直方向上顶部通孔161处与顶部基板200之间的高度差，此时顶部通孔161处与顶部基板200之间的高度差H4与像素电极150中其他位置的高度差H3差距较小，避免了顶部通孔161处与像素电极150其余位置与顶部基板200的距离相差较大进而造成的显示不同步问题，即通过连接层140降低了高度差进而减小顶部通孔161处对显示的影响，使得电子纸显示装置10整体的显示效果更佳。

以上为本申请提供的阵列基板及电子纸显示装置为较佳实施例，并不能理解为对本申请权利保护范围的限制，本领域的技术人员应知晓，在不脱离本申请构思的前提下，还可做多种改进或替换，所有的改进或替换都应在本申请的权利保护范围内，即本申请的权利保护范围应以权利要求为准。

在不冲突的情况下，本文中上述实施例及实施例中的特征可以相互结合。

Claims (10)

1.一种阵列基板，其特征在于，包括有衬底基板，所述衬底基板上设置有多条扫描线和数据线，多条所述扫描线和所述数据线交叉并形成多个像素区域；

每个所述像素区域内设置有薄膜晶体管、连接层和像素电极，所述像素电极与所述连接层之间设置有顶部绝缘层，所述顶部绝缘层上开设有顶部通孔，所述像素电极在所述顶部通孔处与所述连接层电连接；

所述连接层与所述薄膜晶体管之间设置有至少一层中部绝缘层，所述中部绝缘层上开设有中部通孔，所述连接层在所述中部通孔处与所述薄膜晶体管电连接。

2.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管包括栅极、半导体层、源极和漏极，其中，在每个像素区域内，所述栅极连接所述扫描线，所述源极连接所述数据线，所述漏极与所述源极电连接，且所述漏极与所述像素电极通过所述连接层实现电连接。

3.如权利要求2所述的阵列基板，其特征在于，所述连接层在投影方向上的图形覆盖所述半导体层在投影方向上的图形。

4.如权利要求1所述的阵列基板，其特征在于，所述连接层包括多层导电层，竖直方向上相邻的两层导电层可以实现电连接。

5.如权利要求4所述的阵列基板，其特征在于，相邻的所述导电层之间设置有一层中部绝缘层，所述中部绝缘层上开设有中部通孔，两层所述导电层在所述中部通孔处实现电连接。

6.如权利要求4所述的阵列基板，其特征在于，所述导电层的层数为2-10，且竖直方向上顶端的导电层与所述像素电极电连接，竖直方向上底端的导电层与所述薄膜晶体管电连接。

7.如权利要求4所述的阵列基板，其特征在于，所述导电层为金属层或者氧化铟锡层。

8.如权利要求4所述的阵列基板，其特征在于，每个所述像素区域内还设有公共电极，所述像素电极在投影方向上的图形覆盖所述公共电极在投影方向上的图形。

9.如权利要求8所述的阵列基板，其特征在于，至少一层所述导电层与所述公共电极电连接。

10.一种电子纸显示装置，其特征在于，包括顶部基板、电泳层和阵列基板，所述阵列基板为权利要求1-9任一所述的阵列基板。