KR20050117366A - 듀얼 게이트 구조 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

듀얼 게이트 구조 액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20050117366A
KR20050117366A KR1020040042664A KR20040042664A KR20050117366A KR 20050117366 A KR20050117366 A KR 20050117366A KR 1020040042664 A KR1020040042664 A KR 1020040042664A KR 20040042664 A KR20040042664 A KR 20040042664A KR 20050117366 A KR20050117366 A KR 20050117366A
Authority
KR
South Korea
Prior art keywords
gate
wiring
common
display area
wirings
Prior art date
Application number
KR1020040042664A
Other languages
English (en)
Other versions
KR100603833B1 (ko
Inventor
윤주연
이창훈
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040042664A priority Critical patent/KR100603833B1/ko
Publication of KR20050117366A publication Critical patent/KR20050117366A/ko
Application granted granted Critical
Publication of KR100603833B1 publication Critical patent/KR100603833B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 특히 듀얼 게이트 구조의 액정표시장치용 어레이 기판에 관한 것이다.
종래의 듀얼 게이트 액정표시장치용 어레이 기판은 공통배선을 연결하는 Vcom 배선이 서로다른 레이어에 구비됨으로써 게이트 공정 후, 게이트 배선과 공통배선이 쇼트되었는지 판별을 위한 쇼트 검사를 실시하는 것이 불가능하다. 따라서, 데이터 공정 완료 후 게이트 배선과 공통배선 간의 쇼트 여부를 검사 하였다. 하지만, 게이트 공정과 데이터 공정을 진행한 어레이 기판은 이미 박막 트랜지스터가 형성된 상태이며, 이 단계에서 공통배선과 게이트 배선의 쇼트 검사를 진행하여 쇼트가 발생한 불량 어레이 기판을 검출하면, 상기 기판은 이후 공정 진행을 시키기 않을 뿐, 리웍(rework)이 불가능하므로 수율 향상에 도움이 되지 않는다.
본 발명에 있어서는 게이트 공정 완료 후 게이트 배선과 공통배선의 쇼트 검사를 가능하도록 하는 구조의 액정표시장치용 어레이 기판을 제공함으로써 상기 게이트 공정 진행 후 쇼트에 의한 불량 발생 시 리웍(rework) 공정을 실시하여 쇼트 불량으로 인한 수율 저하를 방지할 수 있다.

Description

듀얼 게이트 구조 액정표시장치용 어레이 기판 및 그 제조 방법{Array substrate with dual gate structure for Liquid crystal display device and method of fabricating the same}
본 발명은 액정표시장치(LCD)용 어레이 기판에 관한 것으로 특히, 어레이 기판의 배선 구조에 관한 것이다.
일반적으로 액정표시장치는 액정의 광학적 이방성을 이용한 장치이다.
즉, 액정표시장치는 전압이 가해지면 전계의 세기에 따라 액정의 분자배열이 바뀌고, 상기 액정의 분자배열에 따라 빛을 조절할 수 있는 특성을 이용하여 화상을 표현하는 장치로서, 공통전극을 포함하는 상부기판과 화소전극을 포함하는 하부기판과 상기 두 기판 사이에 충진된 액정층으로 구성된다.
도면을 참조하여 조금 더 상세히 액정표시장치에 대해 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 도면이다.
도시한 바와 같이, 일반적인 액정표시장치(1)는 투명한 절연기판 상에 컬러필터(5)와 상기 각 컬러필터(5)사이에 구성된 블랙매트릭스(7)와 상기 컬러필터(5)와 블랙매트릭스(7) 하부에 증착된 공통전극(9)이 형성된 상부기판(3)과, 게이트 배선(13)과 데이터 배선(15)이 교차하여 정의되는 화소영역(P)과, 상기 화소영역(P) 상에 형성된 화소전극(17)과 스위칭 소자(T)로 형성된 하부기판(11)으로 구성되며, 상기 상부기판(3)과 하부기판(11) 사이에는 액정(19)이 충진되어 있다.
상기 하부기판(22)은 어레이 기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트 배선(13)과 데이터 배선(15)이 형성된다.
전술한 구조를 갖는 일반적인 액정표시장치는 상부기판의 공통전극과 하부기판의 화소전극에 전압을 인가함으로써 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수한 반면, 시야각이 좁은 단점이 있다.
따라서, 이러한 문제점을 극복하고자 상기 공통전극과 화소전극이 하나의 기판에 모두 형성되어 수평 전기장에 의해 액정이 구동하는 횡전계형 액정표시장치가 제안되었다.
도 2는 일반적인 횡전계형 액정표시장치용 어레이 기판의 간략한 평면도이며, 도 3은 하나의 화소영역을 확대하여 도시한 도면이다.
도시한 바와 같이, 횡전계형 액정표시장치용 어레이 기판(40) 상의 화상을 표시하는 표시영역(AA)에는 가로 방향의 게이트 배선(43)과 세로 방향의 데이터 배선(46)이 교차하여 화소영역(P)을 정의하고 있으며, 상기 화소영역(P) 내에는 게이트 배선(43)과 데이터 배선(46)의 교차 부분에는 상기 게이트 배선(43) 및 데이터 배선(46)과 연결된 스위칭 소자인 박막 트랜지스터(Tr)가 형성되어 있다.
또한, 상기 화소영역(P)에는 상기 게이트 배선(43)과 평행하게 일정간격 이격하여 가로방향으로 연장된 공통배선(49)이 형성되어 있으며, 상기 공통배선(49)에서 분기한 다수의 공통전극(53)이 세로 방향으로 연장되어 있다.
또한, 화소영역(P)에는 세로방향을 가지며 상기 공통전극(53)과 일정간격을 가지고 서로 엇갈리게 배치된 다수의 화소전극(62)이 형성되어 있는데, 상기 화소전극(62)은 박막 트랜지스터(Tr)와 연결되어 있다.
표시영역(AA)의 외측의 비표시영역(NA)에 있어서는, 일측에 상기 표시영역(AA)에 형성된 게이트 배선(43)과 연결되며, 외부의 구동회로와 연결되는 게이트 패드부(GPA)가 형성되어 있으며, 표시영역(AA)의 상측면의 비표시영역(NA)에는 외부의 데이터 구동회로(미도시)와 연결되며, 표시영역(AA) 내에 형성된 데이터 배선(46)과 연결되는 데이터 패드부(DPA)가 형성되어 있다.
또한, 상기 표시영역(AA)의 외측으로 데이터 패드부(DPA)에 일끝단이 위치하며 데이터 배선(46)과 평행하게 DC 공통전압 인가를 위한 Vcom배선(72)이 형성되어 있으며, 상기 Vcom배선(72)은 게이트 배선(43)과 평행하게, 동일 행에 위치한 화소를 가로지르며 형성된 공통배선(49)의 일끝과 연결되어 있다.
하지만, 전술한 구조의 액정표시장치는 액정표시장치가 점점 대형화되어 가면서 게이트 배선의 길이가 늘어나게 됨에 따라 배선저항에 따른 신호지연이 발생하여 표시품질이 저하되는 문제가 발생하고 있다. 따라서 이러한 배선저항에 따른 신호시연의 문제를 해결하고자 게이트 배선의 양끝단에서 동일한 신호전압을 인가시킬 수 있는 듀얼게이트 구조의 액정표시장치가 제안되었다.
도 4는 종래의 듀얼게이트 구조의 액정표시장치용 어레이 기판의 평면도이다.
도시한 바와 같이, 액정표시장치용 듀얼게이트 구조의 어레이 기판(140)은 게이트 배선(143)에 대해 외부로부터 게이트 신호를 인가시키는 게이트 패드부(GPA1, GPA2)가 표시영역(AA)의 좌, 우 양측의 비표시영역(NA1, NA2) 각각에 형성된 것이 특징이며, 그 외의 표시영역(AA)의 구조에 대해서는 게이트 패드부를 일측에 구성한 일반적인 액정표시장치용 어레이 기판과 동일하고 이는 도 2를 통해 설명하였으므로 자세한 구조적 설명은 생략한다.
액정표시장치용 듀얼게이트 구조의 어레이 기판(140)은 동일한 게이트 신호를 게이트 배선(143)을 기준으로 양끝단에서 동시에 입력함으로서 일끝단에서 게이트 신호를 입력한 통상의 액정표시장치 대비 배선저항에 의한 신호지연을 어느 정도 방지할 수 있게 되었다.
도 5a와 도 5b는 도 4의 어레이 기판의 제조에 있어 게이트 공정과 데이터 공정을 각각 완료한 상태의 어레이 기판을 도시한 평면도이다.
액정표시장치용 듀얼 게이트 구조의 어레이 기판(140)의 제조 시 게이트 레이어(gate layer) 형성 단계에서는 표시영역(AA)에 위치하는 게이트 배선(143)을 포함한 게이트 링크 배선(GLL1, GLL2) 및 게이트 패드(GP)가 동일 금속물질로써 동시에 형성되어 있으며, 상기 게이트 배선(143)과 평행하게 일정간격 이격하여 공통배선(149)이 형성되고, 각 화소(P)마다 상기 공통배선(149)에서 분기한 공통전극(도면에 있어서는 하나의 화소영역에만 상기 공통전극을 표시하였다.)(153)이 형성되어 있다. 이때, 게이트 레이어 단계만을 진행한 상태의 어레이 기판의 평면도인 도 5를 참조하면, 각 게이트 배선(143)은 상기 게이트 패드(GP)를 연결하는 게이트 연결배선(181, 182)을 형성함으로써 병렬구조로 연결되어 있는 것이 특징이다. 이는 추후에 진행하는 검사공정을 하나의 단자의 연결만으로 가능하도록 하기 위함이며 각 배선(143)간 등전위를 형성함으로써 공정 진행 중에 발생하는 정전기에 의한 파손 불량을 방지하기 위함이다. 상기 게이트 연결배선(181, 182)은 추후 액정패널 완성 직전에 게이트 패드 간 연결된 부분을 제거함으로써 각각의 독립된 게이트 배선(143)을 형성하게 된다.
이때, 전술한 구조의 액정표시장치 특히 횡전계형 액정표시장치에 있어서는 게이트 배선(143)과 상기 게이트 배선(143)과 일정간격 이격하여 형성된 공통배선(149)간 쇼트(short)가 많이 발생하는 문제가 있다. 따라서 상기 공통배선(149)과 게이트 배선(143) 간 쇼트가 발생하였는지에 대한 쇼트 검사를 실시해야 하는데 전술한 종래의 구조에 있어서는 게이트 배선(143)이 모두 연결되었기에 상기 다수의 게이트 패드(GP) 중 어느 하나의 게이트 패드에 검사기의 일끝단을 연결시킴으로써 간단히 검사신호 입력이 가능하지만 각각의 공통배선(149)은 상기 각 공통배선(149) 자체를 연결시켜주는 Vcom배선이 형성되지 않았기에 상기 공통배선(149) 각각의 일끝단 하나하나에 검사기의 일끝단을 접촉시켜야 하는 문제가 있다.
따라서, 게이트 공정 단계 후에는 쇼트 검사가 불가능하며, 도 5b에 도시한 바와같이, 데이터 공정을 진행하여 상기 공통배선(149)을 연결하는 Vcom배선(172, 173) 및 상기 Vcom배선(172, 173) 일끝단의 Vcom입력단자(CP)를 형성한 후, 즉 박막 트랜지스터(Tr)의 완성 후, 상기 Vcom배선(172, 173) 일끝단의 Vcom 입력단자(CP)와 연결된 상태의 게이트 배선(143) 일끝단의 게이트 패드(GP)를 이용하여 공통배선(149)과 게이트 배선(143)의 쇼트 검사를 실시할 수 있다.
하지만, 게이트 공정과 데이터 공정을 진행한 어레이 기판은 이미 박막 트랜지스터가 형성된 상태이며, 이 단계에서 공통배선과 게이트 배선의 쇼트 검사를 진행하여 쇼트가 발생한 불량 어레이 기판을 검출하면, 상기 기판은 이후 공정 진행을 시키기 않을 뿐, 리웍(rework)이 불가능하므로 수율 향상에 도움이 되지 않는다.
따라서, 본 발명에 있어서는 게이트 공정 완료 후 게이트 배선과 공통배선의 쇼트 검사를 가능하도록 하는 구조의 액정표시장치용 어레이 기판을 제공함으로써 상기 게이트 공정 진행 후 쇼트에 의한 불량 발생 시 리웍(rework) 공정을 실시하여 쇼트 불량으로 인한 수율 저하를 방지하는 것을 그 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 실시예에 따른 듀얼 게이트 구조 액정표시장치용 어레이 기판은 중앙의 표시영역과 상기 표시영역의 좌우측으로 제 1 및 제 2 게이트 패드부가 정의된 제 1 및 제 2 비표시영역과, 상기 표시영역의 상측으로 데이터 패드부가 정의된 제 3 비표시영역과 하측으로 제 4 비표시영역이 정의된 것을 특징으로 하는 기판과; 상기 기판 상의 표시영역에 가로방향으로 구비된 다수의 게이트 배선과; 상기 게이트 배선에서 소정간격 이격하여 구비된 다수의 공통배선과; 상기 제 1, 2 비표시영역 중 어느 하나의 비표시영역에 상기 게이트 배선을 이루는 물질과 동일물질로써 상기 게이트 배선의 일끝단과 직접연결 구성된 제 1 게이트 링크 배선과; 상기 제 1, 2 비표시영역 중 제 1 게이트 링크 배선이 형성되지 않은 비표시영역에 상기 공통배선을 이루는 금속물질로써 상기 다수의 공통배선의 일끝과 직접 연결되며 세로방향으로 연장 구성된 제 1 Vcom 배선과; 상기 게이트 배선과 공통배선과 제 1 게이트 링크 배선과 제 1 Vcom배선 상부로 전면에 구성된 게이트 절연막과; 상기 게이트 절연막 위로 표시영역에 세로방향으로 구비됨으로써 다수의 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과; 상기 데이터 배선과 동일한 층에 동일 물질로써 형성되며, 상기 제 1 Vcom 배선과 직접 연결되지 않은 다수의 공통배선의 일끝단과 콘택홀을 통해 연결된 것을 특징으로 하는 제 2 Vcom 배선과; 상기 게이트 절연막 위로 상기 제 1 게이트 링크 배선과 직접 연결된 일끝 이외의 타끝과 콘택홀을 통해 연결된 것을 특징으로 하는 다수의 제 2 게이트 링크 배선과; 상기 게이트 배선과 데이터 배선과 교차지점에 구비된 박막 트랜지스터를 포함한다.
이때, 상기 다수의 화소영역에는 공통배선으로부터 분기한 다수의 공통전극이 더욱 구비된다.
또한, 상기 다수의 화소영역에는 상기 공통배선 사이마다 박막 트랜지스터와 연결된 화소전극이 더욱 구비된다.
또한, 상기 게이트 배선과 공통배선과 제 1 게이트 링크 배선과 제 1 Vcom 배선은 동일한 층에 동일한 금속물질로써 형성된 것이 특징이며, 상기 제 1, 2 게이트 링크 배선의 일끝단에는 게이트 패드가 더욱 구비된다.
본 발명에 따른 듀얼 게이트 구조 액정표시장치용 어레이 기판의 제조 방법은 (a)중앙의 표시영역과 상기 표시영역의 좌우측으로 제 1 및 제 2 게이트 패드부가 정의된 제 1 및 제 2 비표시영역과, 상기 표시영역의 상측으로 데이터 패드부가 정의된 제 3 비표시영역과 하측으로 제 4 비표시영역이 정의된 것을 특징으로 하는 기판 상의 상기 표시영역에 가로방향으로 다수의 게이트 배선과, 상기 게이트 배선에서 소정간격 이격하여 상기 게이트 배선과 평행한 다수의 공통배선과, 상기 제 1, 2 비표시영역 중 어느 하나의 비표시영역에 상기 게이트 배선을 이루는 물질과 동일물질로써 상기 게이트 배선의 일끝단과 직접연결 구성된 제 1 게이트 링크 배선과, 상기 제 1, 2 비표시영역 중 제 1 게이트 링크 배선이 형성되지 않은 비표시영역에 상기 다수의 공통배선의 일끝과 직접 연결되며 세로방향으로 연장하는 제 1 Vcom 배선과, 상기 게이트 링크 배선 일끝단에 게이트 패드와, 상기 게이트 패드를 모두 연결하는 게이트 연결배선을 형성하는 단계와; (b)상기 게이트 배선 위로 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 표시영역에 세로방향으로 구비됨으로써 다수의 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과, 상기 제 1 Vcom 배선과 직접 연결되지 않은 다수의 공통배선의 일끝단과 콘택홀을 통해 연결된 것을 특징으로 하는 제 2 Vcom 배선과, 상기 제 1 게이트 링크 배선과 직접 연결된 일끝 이외의 타끝과 콘택홀을 통해 연결된 것을 특징으로 하는 다수의 제 2 게이트 링크 배선을 형성하는 단계와; (c)상기 게이트 배선과 데이터 배선과 교차지점에 박막 트랜지스터를 형성하는 단계를 포함한다.
또한, (a)단계 후에는 상기 게이트 연결배선을 통해 모두 연결된 게이트 배선과 제 1 Vcom 배선에 의해 연결된 공통배선의 쇼트 검사를 실시하는 단계와; 쇼트 검사 시 불량이 발생한 기판을 리웍(rework)하는 단계와; 상기 리웍(rework) 된 기판에 상기 (a)단계를 실시하는 단계를 더욱 포함한다.
또한, 상기 (b)단계 이후에는 상기 게이트 절연막에 콘택홀을 형성하는 단계를 더욱 포함한다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도 6은 본 발명의 실시예에 의한 듀얼 게이트 구조의 액정표시장치용 어레이 기판의 평면도이며, 도 7과 도 8은 도 6을 각각 A-A, B-B를 따라 절단한 단면도이다. 이때, 상기 도 7과 8에서는 표시영역내 화소영역에 구비된 화소전극 및 공통전극과 박막 트랜지스터는 생략하였다.
우선, 도면에 있어서 설명의 편의를 위해, 어레이 기판(240)에 있어, 중앙의 화상을 표시하는 표시영역(AA)을 기준으로 상기 표시영역(AA) 좌우측에 위치한 비표시영역을 각각 제 1 비표시영역(NA1)과 제 2 비표시영역(NA2)으로 정의하고, 상기 제 1, 2 비표시영역(NA1, NA2)에 구성된 게이트 패드부(GPA)를 각각 제 1 게이트 패드부(GPA1)와 제 2 게이트 패드부(GPA2)라 정의한다. 또한, 표시영역(AA) 상하측의 비표시영역을 각각 제 3, 4 비표시영역(NA3, NA4)이라 정의한다. 이때, 상기 제 3 비표시영역(NA3)에는 데이터 패드부(DPA)가 정의되어 있다.
도시한 바와 같이, 제 1 게이트 패드부(GPA1)와 제 2 게이트 패드부(GPA2)가 어레이 기판(240) 중앙의 표시영역(AA)을 사이로 좌우측에 구비되어 있으며, 상기 제 1 게이트 패드부(GPA1)와 제 2 게이트 패드부(GPA2)를 사이로 하여 표시영역에 가로방향으로 다수의 게이트 배선(243)이 형성되어 있다. 이때, 상기 제 1, 2 게이트 패드부(GPA1, GPA2) 내의 각각의 게이트 패드(GP)와 표시영역(AA) 내의 게이트 배선(243)은 각각 제 1, 2 게이트 링크 배선(GLL1, GLL2)에 의해 연결되어 있으며, 이때, 제 1 비표시영역(NA1)에 위치한 상기 제 1 게이트 패드부(GPA1) 내의 게이트 패드(GP)와 이를 표시영역(AA) 내에 구비된 게이트 배선(243)과 연결시키는 제 1 게이트 링크 배선(GLL1)은 제 2 비표시영역(NA2)에 위치한 제 2 게이트 패드부(GPA2) 내의 게이트 패드(GP)와 이를 게이트 배선(243)과 연결시키는 제 2 게이트 링크 배선(GLL2)과 서로 다른 층에 형성된 것을 특징으로 한다.
또한, 어레이 기판(240) 상측의 제 3 비표시영역(NA3)에는 데이터 패드부(DPA)가 구비되어 있으며, 상기 데이터 패드부(DPA)에는 다수의 데이터 패드(DP)가 구비되어 있으며, 상기 데이터 패드(DP)와 각각 연결된 데이터 링크 배선(DLL)과 연결되어 표시영역(AA)에는 세로방향으로 배치됨으로써 상기 게이트 배선(243)과 교차하여 화소(P)를 정의하는 다수의 데이터 배선(246)이 형성되어 있으며, 상기 게이트 배선(243)과 데이터 배선(246)의 교차지점에는 스위칭 소자인 박막 트랜지스터(Tr)가 형성되어 있다. 또한 표시영역(AA)에는 상기 게이트 배선(243)에서 소정간격 이격하여 공통배선(249)이 상기 게이트 배선(243)과 평행하게 형성되어 있으며, 각 화소영역(P)에는 상기 공통배선(249)에서 분기한 다수의 공통전극(253)이 형성되어 있다.
또한, 상기 제 1, 2 게이트 패드부(GPA1, GPA2)와 표시영역(AA) 사이의 제 1, 2 비표시영역(NA1, NA2)에는 각각 제 1, 2 Vcom 배선(272, 273)이 데이터 배선(246)과 평행하게 형성되어 있으며, 상기 제 1, 2 Vcom 배선(272, 273)은 표시영역(AA)의 동일 행에 위치한 화소(P)를 가로지르며 형성된 공통배선(249)의 양끝단과 각각 연결되어 있다. 이때, 상기 제 1, 2 Vcom 배선(272, 273)은 서로 다른층에 형성되어 있은 것이 특징이다.
조금 더 자세히 각 배선의 형성 구조에 대해 도 7, 8을 참조하여 설명한다.
도 7과 8은 도 6을 각각 A-A, B-B를 따라 절단한 단면도이다.
우선, 도 7을 참조하여 제 1 게이트 패드부(GPA1)의 제 1 게이트 링크 배선(GLL1)과 게이트 배선(243)과 제 1 Vcom배선(172)과 공통배선(149)과 데이터 배선(146)의 형성 구조에 대해 설명하면, 기판(241) 상에 게이트 패드(미도시)와 연결된 제 1 게이트 링크 배선(GLL1)이 형성되어 있으며, 상기 제 1 게이트 링크 배선(GLL1)에서 소정간격 이격하여 공통배선(249)과 게이트 배선(243)이 각각 소정 간격 이격하여 형성되어 있다. 이때, 상기 제 1 게이트 링크 배선(GLL1)과 게이트 배선(243)은 도면상에는 연결된 것처럼 보이지 않으나, 실제적으로는 도 6에 도시한 바와 같이 연결되어 형성된 것이며, 또한 상기 기판(241) 상에 형성된 상기 게이트 배선(243)과 제 1 게이트 링크 배선(GLL1)과 공통배선(249)은 동일한 금속물질로써 형성된 것이 특징이다.
다음, 상기 제 1 게이트 링크 배선(GLL1)과 공통배선(249)과 게이트 배선(243) 위로 전면에 게이트 절연막(251)이 형성되어 있으며, 상기 게이트 절연막(251) 위로, 상기 공통배선(249)과 콘택홀(291)을 통해 접촉하는 제 1 Vcom 배선(272)이 형성되어 있으며, 상기 제 1 Vcom 배선(272)에서 소정간격 이격하여 데이터 배선(246)이 형성되어 있다. 또한, 상기 제 1 Vcom 배선(272)과 데이터 배선(246) 상부로 전면에 보호층(260)이 형성되어 있다.
반면, 제 2 Vcom 배선(273)과 제 2 게이트 링크 배선(GLL2) 주위를 절단한 단면도인 도 8을 참조하면, 도시한 바와 같이 기판(241) 상의 표시영역(AA)에는 게이트 배선(243)이 형성되어 있으며, 제 2 비표시영역(NA2)에는 공통배선(249)과 상기 공통배선(249)의 일끝단과 연결된 제 2 Vcom 배선(273)이 형성되어 있다. 이때, 상기 게이트 배선(243)과 공통배선(249) 및 제 2 Vcom 배선(273)은 동일한 금속물질로써 형성된 것이 특징이다.
다음, 상기 게이트 배선(243)과 공통배선(249) 및 제 2 Vcom 배선(273) 위로 전면에는 게이트 절연막(251)이 형성되어 있으며, 상기 게이트 절연막(251) 위로 표시영역(AA)과 제 2 비표시영역(NA2) 경계에 콘택홀(293)을 통해 하부의 게이트 배선(243)과 접촉하는 제 2 게이트 링크 배선(GLL2)이 형성되어 있다. 또한, 상기 제 2 게이트 링크 배선(GLL2) 위로 전면에는 보호층(260)이 형성되어 있다.
따라서, 도 7과 8을 비교하면, 제 1 게이트 패드(미도시)와 게이트 배선(243)과 상기 제 1 게이트 패드(미도시)와 게이트 전극(243)을 연결하는 제 1 게이트 링크 배선(GLL1)과 공통배선(249)과 상기 공통배선(249)과 연결된 제 2 Vcom 배선(273)은 어레이 기판(240)의 레이어(layer) 중 기판(241) 상에 게이트 공정에 의해 형성되었으며, 제 2 게이트 패드(미도시)와 상기 제 2 게이트 패드(미도시)와 게이트 배선(243)을 연결하는 제 2 게이트 링크 배선(GLL2)과 데이터 배선(246)과 제 1 Vcom 배선(272)은 게이트 절연막(251) 위로 데이터 공정에 의해 형성된 것임을 알 수 있다.
전술한 구조와 같이 게이트 배선과 각각 연결되는 제 1 게이트 링크 배선과 제 1 게이트 패드와 제 2 게이트 링크 배선과 제 2 게이트 패드를 각각 다른 레이어에 구성하고, 동시에 표시영역에 각 화소에 형성된 공통배선의 양끝단과 각각 연결되는 제 1 Vcom 배선과 제 2 Vcom 배선을 각각 다른 레이어(layer)에 형성함으로써 상기 공통배선과 게이트 배선간의 쇼트 검사를 게이트 공정 진행 후 실시할 수 있도록 하였다.
다음, 게이트 공정만을 완료한 어레이 기판의 평면도를 참고하여 그 제조 방법 및 쇼트 검사 진행에 대해 설명한다.
도 9a는 본 발명의 실시예에 의한 듀얼 게이트 구조 액정표시장치용 어레이 기판에 있어 게이트 공정을 완료한 상태를 도시한 것이다. 도 6과 마찬가지로 설명의 편의상 어레이 기판(240)의 중앙부를 기준으로 상기 중앙부에 표시영역(AA)과 상기 표시영역(AA) 외측으로 제 1 내지 제 4 비표시영역(NA1 내지 NA4)을 정의하였으며, 또한, 상기 제 1 내지 3 비표시영역(NA1 내지 NA3) 내에 제 1, 2 게이트 패드부(GPA1, GPA2)와 데이터 패드부(DPA)를 정의하였다.
본 발명에 의한 어레이 기판(240)의 제조를 위해 금속물질 증착, 포토레지스트 도포, 노광, 포토레지스트 현상, 금속물질 식각, 포토레지스트 스트립 등 일련의 게이트 공정을 진행 완료하면, 도시한 바와 같이 기판 상에 게이트 배선(243)과 상기 게이트 배선(243) 일끝과 제 1 게이트 패드(GP1)를 연결시키는 제 1 게이트 링크 배선(GLL1)과 상기 게이트 배선(243)에서 소정간격 이격하여 상기 게이트 배선(243)과 평행하게 형성된 공통배선(249)과, 상기 공통배선(249)의 일끝과 연결된 제 2 Vcom 배선(273)이 형성된다. 이때, 제 1 게이트 패드부(GPA1)의 제 1 게이트 패드(GP1)는 게이트 연결배선(281)에 의해 각각이 모두 연결되어 있는 것이 특징이며, 표시영역(AA) 내의 공통배선(249) 또한 제 2 Vcom 배선(273)에 의해 모두 연결되어 있는 것이 특징이다. 따라서, 상기 게이트 배선(243)과 공통배선(249)간의 쇼트가 발생하였는지에 대해 단지 상기 제 1 게이트 패드부(GPA1) 내에 형성된 다수의 제 1 게이트 패드(GP1) 중 하나의 게이트 패드와 제 2 Vcom 배선(273)의 일끝단과 연결되며 데이터 패드부(DPA)에 형성된 제 2 Vcom 단자(CP) 두 곳을 쇼트 검사기(미도시)의 두 단자에 각각 접촉시킴으로써 쇼트 발생 여부를 쉽게 알아 낼 수 있다.
종래의 구조에 있어서는, 각 공통배선과 연결되는 Vcom배선이 게이트 레이어에 구비되지 않으므로 쇼트 검사를 진행하기 위해서는 각 화소 행마다 구비되는 공통배선 일끝단 하나하나에 쇼트 검사기의 단자를 각각 접촉시켜야 하므로 실제적으로 게이트 공정 단계 후에 쇼트 검사의 진행할 수 없었지만, 본 발명에 있어서는 게이트 공정 완료 후 게이트 레이어에 모두 연결된 게이트 배선(243)과, 공통배선 (249)모두를 연결하는 제 2 Vcom 배선(273)이 형성됨으로써 상기 제 2 Vcom 배선(273) 일끝단의 Vcom 단자(CP)와 게이트 배선과 연결된 제 1 게이트 링크 배선(GLL1) 일끝단의 제 1 게이트 패드(GP1) 중 하나를 쇼트 검사기 단자에 연결시킴으로써 간단히 쇼트 검사를 진행할 수 있다.
전술한 바와 같이 쇼트 검사를 진행하여 불량이 발생한 어레이 기판은 상기 기판상에 금속물질로써 한 공정만을 진행하였으므로 비교적 쉽게 리웍이 가능하므로 리웍 공정을 실시하여 상기 금속물질의 배선을 모두 제거한 후 재 투입하여 전술한 게이트 공정을 진행한다. 따라서, 최종적인 어레이 기판의 제조 수율을 향상시킬 수 있다.
다음, 데이터 공정을 완료한 어레이 기판의 평면도인 9b를 참고하여 게이트 공정 이후의 데이터 공정에 대해 설명한다.
다음, 전술한 게이트 공정을 완료하면, 도 9b에 도시한 바와 같이, 기판 상에 무기절연물질을 전면에 증착하여 게이트 절연막(미도시)을 형성한다. 이후, 상기 게이트 절연막(미도시) 일부를 패터닝하여 콘택홀(291, 293)을 형성한다.
상기 콘택홀(291, 293)은 제 1 게이트 링크 배선(GLL1)과 연결되지 않은 게이트 배선(243) 일끝단과 제 1 비표시영역(NA1)에 위치한 공통배선(249)의 일끝단에 형성됨으로써 상기 게이트 배선(243) 및 공통배선(249)의 일끝단을 노출시킨다.
다음, 상기 게이트 절연막(미도시) 위로 데이터 공정을 진행하여 표시영역 내에는 상기 게이트 배선(243)과 교차하는 다수의 데이터 배선(246)과 상기 데이터 배선(246) 일끝단에 연결된 데이터 링크 배선(DLL)과 데이터 패드(DP)와, 제 1 비표시영역(NA1)에 있어 상기 콘택홀(291)을 통해 공통배선(249)의 일끝단과 각각 접촉하며, 상기 데이터 배선과 평행하게 제 1 Vcom 배선(272)과, 동시에 게이트 배선(243)의 일끝단과 상기 콘택홀(293)을 통해 연결되는 다수의 제 2 게이트 링크 배선(GLL2)을 형성한다. 이때, 상기 데이터 배선(246)은 상기 데이터 배선(246) 일끝단에 연결된 데이터 링크 배선(DLL) 끝단에 형성된 데이터 패드(DP)가 데이터 연결 배선(283)에 의해 모두 연결되어 형성된 것이 특징이다. 상기 데이터 연결 배선(289)에 의해 데이터 배선(246)이 모두 등전위를 형성함으로써 이후 공정에서 발생하는 정전기에 의한 파손을 방지할 수 있다.
다음, 각 화소영역(P)에는 상기 데이터 공정 진행에 의해 상기 공통배선(249)에서 분기한 다수의 공통전극(253)이 형성된다. 또한, 상기 게이트 배선(243)과 데이터 배선(246)의 교차지점에는 게이트 전극(미도시)과, 반도체층(미도시)과, 소스 및 드레인 전극(미도시)으로 구성되는 박막 트랜지스터(Tr)가 형성되며, 이후 공정에 의해 상기 박막 트랜지스터(Tr) 위로 보호층(미도시)이 형성되며, 상기 보호층(미도시) 위로 상기 공통전극(253) 사이마다 화소전극(262)이 형성되며, 이때, 상기 화소전극(262)은 박막 트랜지스터(Tr)와 상기 보호층(미도시)에 형성된 드레인 콘택홀(미도시)을 통해 연결된 것을 특징으로 한다.
상기 게이트 연결배선(281, 282)과 데이터 연결배선(283)은 추후 액정패널(미도시) 형성 공정에서 제거되어 최종적으로는 전기적으로 분리된 게이트 배선(243)과 데이터 배선(246)이 각각 형성된다.
전술한 방법에 의해 본 발명에 의한 어레이 기판의 제조를 완성한다.
다음, 전술한 실시예의 변형예로써 도 10을 참조하여 설명하면, 도시한 바와 같이, 변형예에 의한 어레이 기판(340)은 제 2 게이트 패드부(GPA2) 내의 제 2 게이트 패드(GP2)와 제 2 게이트 링크 배선(GLL2)과 게이트 배선(343)과 공통배선(349) 및 제 1 비표시영역(NA1) 내에 상기 공통배선(349)과 연결된 제 1 Vcom 배선(372)을 게이트 공정에 의해 먼저 형성함으로써, 상기 전술한 본 발명의 실시예(도 9) 비교하여 표시영역을 기준으로 대칭적인 구조가 되므로, 게이트 공정 후 간단히 제 2 게이트 패드(GP2) 중 하나의 패드와 제 1 Vcom 배선(372) 일끝단에 형성된 제 1 Vcom 단자(CP1)를 쇼트 검사기(미도시)의 두 단자(미도시)와 연결시킴으로써 간단히 게이트 배선(343)과 공통배선(349) 간의 쇼트 여부를 검사할 수 있다. 그 외의 구조에 대해서는 실시예와 동일하므로 설명은 생략한다.
본 발명에 따른 듀얼 게이트 구종의 액정표시장치용 어레이 기판은 게이트 배선과 동일한 레이어에 동일한 물질로써 제 1 게이트 패드부에 상기 게이트 배선과 연결된 제 1 게이트 링크 배선과 제 1 게이트 패드 및 상기 게이트 배선에서 소정간격 이격하여 형성된 공통배선을 형성하고, 제 2 게이트 패드부가 형성된 제 2비표시영역에 제 2 Vcom배선과 상기 제 2 Vcom배선 일끝단에 Vcom 단자를 형성함으로써 게이트 공정 후, 간단히 상기 게이트 배선과 공통배선 간의 쇼트 검사를 실시할 수 있도록 하였다.
따라서, 게이트 공정 후 쇼트 검사에 의해 어레이 기판의 쇼트 불량 발생 유무를 판단할 수 있으며, 상기 쇼트 불량이 발생한 어레이 기판은 단순히 게이트 공정만을 완료하였으므로 리웍 공정의 진행으로 간단히 상기 게이트 물질을 제거하여 다시 게이트 공정에 투입함으로써 수율을 향상시키는 효과가 있다.
도 1은 액정표시패널을 개략적으로 도시한 도면.
도 2는 종래의 횡전계형 액정표시장치용 어레이 기판의 개략적인 평면도.
도 3은 도 2의 하나의 화소영역을 확대하여 도시한 도면.
도 4는 종래의 듀얼게이트 구조의 액정표시장치용 어레이 기판의 평면도.
도 5a와 도 5b는 도 4의 어레이 기판의 제조에 있어 게이트 공정과 데이터 공정을 각각 완료한 상태를 도시한 평면도.
도 6은 본 발명의 실시예에 의한 듀얼 게이트 구조의 액정표시장치용 어레이 기판의 평면도.
도 7은 도 6을 A-A를 따라 절단한 단면도.
도 8은 도 6을 B-B를 따라 절단한 단면도.
도 9a와 도 9b는 도 6의 어레이 기판의 제조에 있어, 게이트 공정과 데이터 공정을 각각 완료한 상태를 도시한 평면도.
도 10은 본 발명의 변형예에 의한 듀얼 게이트 액정표시장치용 어레이 기판의 평면도.
<도면의 주요부분에 대한 간단한 설명>
140 : 어레이 기판 143 : 게이트 배선
149 : 공통배선 153 : 공통전극
162 : 화소전극 173 : 제 2 Vcom 배선
181 : 게이트 연결배선 191, 193 : 콘택홀
DPA : 데이터 패드부 GLL1 : 제 1 게이트 링크 배선
GP1 : 제 1 게이트 패드 GPA1, GPA2 : 제 1, 2 게이트 패드부
AA : 표시영역 NA1 내지 NA4 : 제 1 내지 제 4 비표시영역

Claims (8)

  1. 중앙의 표시영역과 상기 표시영역의 좌우측으로 제 1 및 제 2 게이트 패드부가 정의된 제 1 및 제 2 비표시영역과, 상기 표시영역의 상측으로 데이터 패드부가 정의된 제 3 비표시영역과 하측으로 제 4 비표시영역이 정의된 것을 특징으로 하는 기판과;
    상기 기판 상의 표시영역에 가로방향으로 구비된 다수의 게이트 배선과;
    상기 게이트 배선에서 소정간격 이격하여 구비된 다수의 공통배선과;
    상기 제 1, 2 비표시영역 중 어느 하나의 비표시영역에 상기 게이트 배선을 이루는 물질과 동일물질로써 상기 게이트 배선의 일끝단과 직접연결 구성된 제 1 게이트 링크 배선과;
    상기 제 1, 2 비표시영역 중 제 1 게이트 링크 배선이 형성되지 않은 비표시영역에 상기 공통배선을 이루는 금속물질로써 상기 다수의 공통배선의 일끝과 직접 연결되며 세로방향으로 연장 구성된 제 1 Vcom 배선과;
    상기 게이트 배선과 공통배선과 제 1 게이트 링크 배선과 제 1 Vcom배선 상부로 전면에 구성된 게이트 절연막과;
    상기 게이트 절연막 위로 표시영역에 세로방향으로 구비됨으로써 다수의 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과;
    상기 데이터 배선과 동일한 층에 동일 물질로써 형성되며, 상기 제 1 Vcom 배선과 직접 연결되지 않은 다수의 공통배선의 일끝단과 콘택홀을 통해 연결된 것을 특징으로 하는 제 2 Vcom 배선과;
    상기 게이트 절연막 위로 상기 제 1 게이트 링크 배선과 직접 연결된 일끝 이외의 타끝과 콘택홀을 통해 연결된 것을 특징으로 하는 다수의 제 2 게이트 링크 배선과;
    상기 게이트 배선과 데이터 배선과 교차지점에 구비된 박막 트랜지스터
    를 포함하는 듀얼 게이트 구조 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 다수의 화소영역에는 공통배선으로부터 분기한 다수의 공통전극이 더욱 구비된 듀얼 게이트 구조 액정표시장치용 어레이 기판.
  3. 제 2 항에 있어서,
    상기 다수의 화소영역에는 상기 공통배선 사이마다 박막 트랜지스터와 연결된 화소전극이 더욱 구비된 듀얼 게이트 구조 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 게이트 배선과 공통배선과 제 1 게이트 링크 배선과 제 1 Vcom 배선은 동일한 층에 동일한 금속물질로써 형성된 것이 특징인 듀얼 게이트 구조 액정표시장치용 어레이 기판.
  5. 제 1 항에 있어서,
    상기 제 1, 2 게이트 링크 배선의 일끝단에는 게이트 패드가 더욱 구비된 듀얼 게이트 구조 액정표시장치용 어레이 기판.
  6. (a)중앙의 표시영역과 상기 표시영역의 좌우측으로 제 1 및 제 2 게이트 패드부가 정의된 제 1 및 제 2 비표시영역과, 상기 표시영역의 상측으로 데이터 패드부가 정의된 제 3 비표시영역과 하측으로 제 4 비표시영역이 정의된 것을 특징으로 하는 기판 상의 상기 표시영역에 가로방향으로 다수의 게이트 배선과, 상기 게이트 배선에서 소정간격 이격하여 상기 게이트 배선과 평행한 다수의 공통배선과, 상기 제 1, 2 비표시영역 중 어느 하나의 비표시영역에 상기 게이트 배선을 이루는 물질과 동일물질로써 상기 게이트 배선의 일끝단과 직접연결 구성된 제 1 게이트 링크 배선과, 상기 제 1, 2 비표시영역 중 제 1 게이트 링크 배선이 형성되지 않은 비표시영역에 상기 다수의 공통배선의 일끝과 직접 연결되며 세로방향으로 연장하는 제 1 Vcom 배선과, 상기 게이트 링크 배선 일끝단에 게이트 패드와, 상기 게이트 패드를 모두 연결하는 게이트 연결배선을 형성하는 단계와;
    (b)상기 게이트 배선 위로 전면에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 위로 표시영역에 세로방향으로 구비됨으로써 다수의 게이트 배선과 교차하여 다수의 화소영역을 정의하는 다수의 데이터 배선과, 상기 제 1 Vcom 배선과 직접 연결되지 않은 다수의 공통배선의 일끝단과 콘택홀을 통해 연결된 것을 특징으로 하는 제 2 Vcom 배선과, 상기 제 1 게이트 링크 배선과 직접 연결된 일끝 이외의 타끝과 콘택홀을 통해 연결된 것을 특징으로 하는 다수의 제 2 게이트 링크 배선을 형성하는 단계와;
    (c)상기 게이트 배선과 데이터 배선과 교차지점에 박막 트랜지스터를 형성하는 단계
    를 포함하는 듀얼 게이트 구조 액정표시장치용 어레이 기판의 제조 방법.
  7. 제 6 항에 있어서,
    (a)단계 후에는 상기 게이트 연결배선을 통해 모두 연결된 게이트 배선과 제 1 Vcom 배선에 의해 연결된 공통배선의 쇼트 검사를 실시하는 단계와;
    쇼트 검사 시 불량이 발생한 기판을 리웍(rework)하는 단계와;
    상기 리웍(rework) 된 기판에 상기 (a)단계를 실시하는 단계
    를 더욱 포함하는 듀얼 게이트 구조 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 6 항에 있어서,
    상기 (b)단계 이후에는 상기 게이트 절연막에 콘택홀을 형성하는 단계를 더욱 포함하는 듀얼 게이트 구조 액정표시장치용 어레이 기판의 제조 방법.
KR1020040042664A 2004-06-10 2004-06-10 듀얼 게이트 패드 구조 액정표시장치용 어레이 기판 및 그 제조 방법 KR100603833B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040042664A KR100603833B1 (ko) 2004-06-10 2004-06-10 듀얼 게이트 패드 구조 액정표시장치용 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040042664A KR100603833B1 (ko) 2004-06-10 2004-06-10 듀얼 게이트 패드 구조 액정표시장치용 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050117366A true KR20050117366A (ko) 2005-12-14
KR100603833B1 KR100603833B1 (ko) 2006-07-24

Family

ID=37290784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042664A KR100603833B1 (ko) 2004-06-10 2004-06-10 듀얼 게이트 패드 구조 액정표시장치용 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100603833B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592642B1 (ko) * 2004-07-28 2006-06-26 삼성에스디아이 주식회사 평판 표시장치와 그의 구동방법
KR101294230B1 (ko) * 2006-11-30 2013-08-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282518A (ja) * 1997-04-02 1998-10-23 Hitachi Ltd 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100592642B1 (ko) * 2004-07-28 2006-06-26 삼성에스디아이 주식회사 평판 표시장치와 그의 구동방법
KR101294230B1 (ko) * 2006-11-30 2013-08-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판

Also Published As

Publication number Publication date
KR100603833B1 (ko) 2006-07-24

Similar Documents

Publication Publication Date Title
TWI388912B (zh) 製造陣列基板之方法
KR100244449B1 (ko) 박막 트랜지스터 검사용 단락 배선을 갖는 액정 표시 장치와 그 제조 방법(liquid crystal display having shorting bar for testing tft and method for manufacturing the same)
KR101137863B1 (ko) 박막트랜지스터 어레이 기판
KR19990025570A (ko) 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조
JPH08328033A (ja) 薄膜トランジスタマトリクス装置及びその製造方法
KR20070002147A (ko) 액정표시장치 검사공정
KR101187200B1 (ko) 스위칭 소자와 연결되는 테스트 라인을 구비하는액정표시장치
KR101147101B1 (ko) 검사를 위한 박막 트랜지스터 기판 및 이를 이용한 검사방법
KR20070068195A (ko) 횡전계 방식 액정 표시 장치 및 그의 리페어 방법
JP2007219046A (ja) 液晶表示パネル
JPH09146121A (ja) 液晶表示装置
US7300828B2 (en) Method of manufacturing a liquid crystal display device
US7133113B2 (en) Method of manufacturing a LCD using a photoresist with varying thickness
KR100603833B1 (ko) 듀얼 게이트 패드 구조 액정표시장치용 어레이 기판 및 그 제조 방법
KR101224455B1 (ko) 횡전계 방식 액정 표시 장치 및 그의 리페어 방법
KR101294230B1 (ko) 액정표시장치용 어레이 기판
KR20060095693A (ko) 프린지 필드 스위칭 모드 액정표시장치에서의 어레이 기판테스트를 위한 배선 형성방법
KR100707009B1 (ko) 박막 트랜지스터 액정표시소자
JP3929564B2 (ja) 液晶表示パネル及びその製造方法
JP3843661B2 (ja) 電気光学装置の製造方法及び電気光学装置の検査方法
KR100599961B1 (ko) 박막 트랜지스터 액정표시장치
KR101358256B1 (ko) 액정표시장치용 어레이기판
KR20040060044A (ko) 액정표시장치 및 그 제조방법
KR101030530B1 (ko) 액정표시장치 및 그 제조방법
JP2000098423A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 14