KR20200032675A - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200032675A
KR20200032675A KR1020200030115A KR20200030115A KR20200032675A KR 20200032675 A KR20200032675 A KR 20200032675A KR 1020200030115 A KR1020200030115 A KR 1020200030115A KR 20200030115 A KR20200030115 A KR 20200030115A KR 20200032675 A KR20200032675 A KR 20200032675A
Authority
KR
South Korea
Prior art keywords
line
pad
inspection
disposed
data line
Prior art date
Application number
KR1020200030115A
Other languages
English (en)
Other versions
KR102190251B1 (ko
Inventor
홍지윤
김준걸
이진원
김기원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200030115A priority Critical patent/KR102190251B1/ko
Publication of KR20200032675A publication Critical patent/KR20200032675A/ko
Application granted granted Critical
Publication of KR102190251B1 publication Critical patent/KR102190251B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 패널은 베이스 기판, 상기 베이스 기판 상에 배치되는 게이트 패턴, 상기 게이트 패턴 상에 배치되는 데이터 패턴, 및 상기 게이트 패턴 및 상기 데이터 패턴 사이에 배치되는 제1 절연층을 포함한다. 상기 표시 패널은 영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하여 배치되는 검사 영역으로 나뉘어 진다. 상기 표시 영역에는 제1 방향으로 연장되는 복수의 게이트 라인들, 상기게이트 라인과 교차하고 상기 제1 방향과 수직한 제2 방향으로 연장되는 데이터 라인들, 및 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결되는 스위칭 소자가 배치된다. 상기 검사 영역에는, 각각이 상기 데이터 라인과 연결되고, 상기 제2 방향으로 연장되고, 상기 제1 방향으로 배열되는 제1 내지 제4 검사 라인들, 상기 제1 검사 라인과 연결되고, 상기 제1 검사 라인과 동일한 층으로부터 형성되는 제1 검사 패드, 상기 제2 검사 라인과 상기 제1 절연층을 통해 형성된 콘택홀을 통해 전기적으로 연결되고, 상기 제1 검사 패드와 상기 제2 방향으로 인접하여 배치되는 제2 검사 패드, 상기 제3 검사 라인과 연결되고, 상기 제3 검사 라인과 동일한 층으로부터 형성되고, 상기 제1 검사 패드와 상기 제1 방향으로 인접하여 배치되는 제3 검사 패드, 및 상기 제4 검사 라인과 상기 제1 절연층을 통해 형성된 콘택홀을 통해 전기적으로 연결되고, 상기 제3 검사 패드와 상기 제2 방향으로 인접하여 배치되는 제2 검사 패드가 배치된다.

Description

표시 패널 및 이의 제조 방법{DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 패널 및 상기 표시 패널의 제조 방법에 관한 것으로, 보다 상세하게는 액정 표시 장치용 표시 패널 및 상기 표시 패널의 제조 방법에 관한 것이다
일반적으로 액정 표시 장치는 두께가 얇고 무게가 가벼우며 전력소모가 낮은 장점이 있어, 모니터, 노트북, 휴대폰 등에 주로 사용된다. 이러한 액정 표시 장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시 패널 및 상기 액정 표시 패널의 하부에 배치되어 상기 액정 표시 패널로 광을 제공하는 백라이트 어셈블리를 포함한다.
상기 액정 표시 장치는 액정의 특정한 분자 배열에 전압을 인가하여 분자 배열을 변환시키고, 이러한 분자 배열의 변환에 의해 발광하는 액정셀의 복굴절성, 선 광성, 2색성 및 광산란 특성 등의 광학적 성질의 변화를 시각 변화로 변환하여 영상을 표시하는 디스플레이 장치이다.
상기 액정 표시 패널의 제조 공정 중에 회로 배선의 검사를 수행한다. 상기액정 표시 패널은 상기 검사를 위한 검사 패드들이 상기 표시 패널의 가장자리에 위치하는 검사 영역에 형성되는데, 상기 검사 영역에는 영상이 표시 되지 않으므로, 상기 액정 표시 패널의 화소 수가 증가함에 따라, 상대적으로 상기 검사 영역이 좁아지는 문제가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 효율적으로 배치된 검사 패드들을 포함하는 표시 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 패널의 제조 방법을 제공하는 것이다
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 베이스 기판, 상기 베이스 기판 상에 배치되는 게이트 패턴, 상기 게이트 패턴 상에 배치되는 데이터 패턴, 및 상기 게이트 패턴 및 상기 데이터 패턴 사이에 배치되는 제1 절연층을 포함한다. 상기 표시 패널은 영상이 표시 되는 표시 영역 및 상기 표시 영역에 인접하여 배치되는 검사 영역으로 나뉘어 진다. 상기 표시 영역에는 제1 방향으로 연장되는 복수의 게이트 라인들, 상기 게이트 라인과 교차하고 상기 제1 방향과 수직한 제2 방향으로 연장되는 데이터 라인들, 및 상기 게이트 라인 및 상기 데이터 라인과 전기적으로 연결되는 스위칭 소자가 배치된다. 상기 검사 영역에는, 각각이 상기 데이터 라인과 연결되고, 상기 제2 방향으로 연장되고, 상기 제1 방향으로 배열되는 제1 내지 제4 검사 라인들, 상기 제1 검사 라인과 연결되고, 상기 제1 검사 라인과 동일한 층으로부터 형성되는 제1 검사 패드, 상기 제2 검사 라인과 상기 제1 절연층을 통해 형성된 콘택홀을 통해 전기적으로 연결되고, 상기 제1 검사 패드와 상기 제2 방향으로 인접하여 배치되는 제2 검사 패드, 상기 제3 검사 라인과 연결되고, 상기 제3 검사 라인과 동일한 층으로부터 형성되고, 상기 제1 검사 패드와 상기 제1 방향으로 인접하여 배치되는 제3 검사 패드, 및 상기 제4 검사 라인과 상기 제1 절연층을 통해 형성된 콘택홀을 통해 전기적으로 연결되고, 상기 제3 검사 패드와 상기 제2 방향으로 인접하여 배치되는 제2 검사 패드가 배치된다.
본 발명의 일 실시예에 있어서, 상기 데이터 패턴은 상기 데이터 라인들 및 상기 제1 내지 제4 검사 라인들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 패턴은 상기 게이트 라인들 및 상기 제1 및 제3 검사 패드들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 및 제3 검사 패드들을 노출하는 검사 콘택홀들이 상기 제1 절연층을 통해 형성될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 전극 패드를 상기 제2 검사 라인에 전기적으로 연결시키는 제1 연결 라인, 및 상기 제4 전극 패드를 상기 제4 검사 라인에 전기적으로 연결시키는 제2 연결라인을 더 포함할 수 있다. 상기 게이트 패턴은 상기 제1 및 제2 연결 라인들을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 패턴은 상기 제2 전극 패드 및 상기 제4 전극 패드를 포함할 수 있다. 상기 제2 전극 패드는 상기 제1 절연층을 통해 형성된 콘택홀을 통해 상기 제1 연결 라인과 전기적으로 연결되고, 상기 제4 전극 패드는 상기 제1 절연층을 통해 형성된 콘택홀을 통해 상기 제2 연결 라인과 전기적으로 연결될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 연결 라인은 상기 제1 검사 패드와 중첩할 수 있다. 상기 제2 연결 라인은 상기 제3 검사 패드와 중첩할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 연결 라인은 상기 제1 검사 패드 및 상기 제2 검사 패드 사이에 배치되어, 상기 제1 및 제2 검사 패드들과 일부 중첩될 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 검사 패드 및 상기 제3 검사 패드 사이의 간격은 상기 제1 검사 라인의 폭보다 작거나 같을 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 상기 제1 검사 패드와 상기 제3 검사 패드 사이, 및 상기 제2 검사 패드와 상기 제4 검사 패드 사이에 배치되는 제5 검사 라인, 및 상기 제5 검사라인과 연결되고, 상기 제2 검사 패드와 상기 제2 방향으로 인접하는 제5 검사 패드를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 표시 패널은 상기 제1 연결 라인과 상기 제2 연결 라인 사이에 배치되는 제3 연결 라인, 상기 제2 검사 라인과 상기 제3 검사 라인 사이에 배치되고 상기 제1 절연층을 통해 형성되어 상기 제3 연결라인을 일부 노출시키는 콘택홀을 통해 상기 제3 연결라인과 전기적으로 연결되는 제5 검사 라인, 및 상기 제5 검사 라인과 전기적으로 연결되는 제5 검사 패드를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 패턴은 상기 제3 연결 라인을 포함할 수 있다. 상기 데이터 패턴은 상기 제5 검사 라인 및 상기 제5 검사 패드를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 패턴 상에 배치되는 제2 절연층, 및 상기 제2 절연층 상에 배치되고, 상기 스위칭 소자와 전기적으로 연결되는 화소 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 스위칭 소자는 상기 게이트 전극과 중첩하고, 상기 제1 절연층 및 상기 소스 및 드레인 전극들 사이에 배치되고 산화물 반도체를 포함하는 액티브 패턴을 포함할 수 있다. 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 제조 방법은 베이스 기판 상에 제1 방향으로 배열되고, 상기 제1 방향과 수직한 제2 방향으로 연장되는 제1 및 제2 연결 라인들을 포함하는 게이트 패턴을 형성하는 단계, 상기 게이트 패턴 상에 제1 절연층을 형성하고, 상기 제1 연결 라인 및 상기 제2 연결 라인을 일부 노출시키는 콘택홀들을 형성하는 단계, 상기 제1 절연층 상에 상기 액티브 패턴, 및 상기 제2 방향으로 연장되고 상기 제1 방향으로 배열되는 제1 내지 제4 검사 라인들을 포함하고, 상기 제2 검사 라인은 상기 제1 연결라인과 상기 콘택홀을 통해 전기적으로 연결되고, 상기 제4 검사 라인은 상기 제2 연결라인과 상기 콘택홀을 통해 전기적으로 연결되는, 데이터 패턴을 형성하는 단계, 상기 게이트 패턴, 상기 액티브 패턴 및 상기 데이터 패턴을 검사하는 단계, 상기 데이터 패턴 상에 제2 절연층을 형성하는 단계, 및 상기 제2 절연층 상에 화소 전극을 형성하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 게이트 패턴을 형성하는 단계는 상기 제1 연결 라인과 연결되는 제2 검사 패드 및 상기 제2 연결 라인과 연결되고 상기 제2 검사 패드와 상기 제1 방향으로 인접하는 제4 검사 패드를 형성하는 단계를 포함할 수 있다. 상기 데이터 패턴을 형성하는 단계는 상기 제1 검사 라인과 연결되고 상기 제2 검사 패드와 상기 제2 방향으로 인접하는 제1 검사 패드 및 상기 제3 검사 라인과 연결되고 상기 제1 검사 패드와 상기 제1 방향으로 인접하는 제3 검사 패드를 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 절연층을 형성하는 단계 후에, 상기 제1 및 제3 검사 패드를 노출시키는 검사 콘택홀이 상기 제2 절연층을 통해 형성되는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 데이터 패턴을 형성하는 단계는 상기 제1 검사 라인과 연결되는 제1 검사 패드, 상기 제3 검사 라인과 연결되고 상기 제 1 검사 패드와 상기 제1 방향으로 인접하는 제3 검사 패드, 상기 제1 연결 라인과 상기 콘택홀을 통해 전기적으로 연결되고 상기 제1 검사 패드와 상기 제2 방향으로 인접하는 제2 검사 패드, 및 상기 제2 연결 라인과 상기 콘택홀을 통해 전기적으로 연결되고 상기 제2 검사 패드와 상기 제1 방향으로 인접하는 제4 검사 패드를 형성하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 게이트 패턴은 게이트 라인 및 상기 게이트 라인과 전기적으로 연결되는 게이트 전극을 더 포함할 수 있다. 상기 데이터 패턴은 데이터 라인, 상기 데이터 라인과 전기적으로 연결되는 소스 전극 및 드레인 전극을 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 액티브 패턴은 산화물 반도체를 포함하고, 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다.
본 발명의 실시예들에 따르면, 표시 패널은 게이트 라인과 동일한 층으로부터 형성되고 검사 패드와 중첩하는 연결 라인을 포함한다. 이에 따라, 상기 표시 패널의 화소 수가 증가함에 따라 상기 검사 라인들의 간격, 즉 상기 데이터 라인들의 간격이 좁아지더라도, 상기 검사 패드들의 면적을 유지한 채로 상기 표시 패널을 검사할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 2는 도 1의 표시 패널의 표시 영역의 일부 및 검사 영역의 일부를 자세히 나타낸 평면도이다.
도 3a 내지 도 3c는 도 2의 I-I'선, II-II'선 및 III-III'선을 따라 절단한 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 표시 패널의 표시 영역의 일부 및 검사 영역의 일부를 자세히 나타낸 평면도이다.
도 5a 내지 도 5b는 도 4의 I-I'선 및 II-II'선을 따라 절단한 단면도들이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 패널의 표시 영역의 일부 및 검사 영역의 일부를 자세히 나타낸 평면도이다.
도 7a 내지 도 7b는 도 6의 I-I'선 및 II-II'선을 따라 절단한 단면도들이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 패널의 검사 영역의 일부를 자세히 나타낸 평면도이다.
도 9a 내지 도 9c는 도 8의 I-I'선, II-II'선 및 III-III'선을 따라 절단한 단면도들이다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 패널의 검사 영역의 일부를 자세히 나타낸 평면도이다.
도 11a 내지 도 11c는 도 10의 I-I'선, II-II'선 및 III-III'선을 따라 절단한 단면도들이다.
도 12는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 나타낸 흐름도이다.
도 13 내지 도 16b는 도 2의 표시 패널의 제조 방법을 나타낸 평면도들 및 단면도들이다.
도 17 내지 도 20b는 도 6의 표시 패널의 제조 방법을 나타낸 평면도들 및 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 1을 참조하면, 표시 패널은 제1 기판(SB1), 제2 기판(SB2) 및 상기 제1 기판(SB1) 및 제2 기판(SB2) 사이에 배치된 액정층(130)을 포함한다.
평면에서 볼 때, 상기 표시 패널은 표시 영역(DA), 주변 영역, 검사 영역으로 나뉘어 진다. 상기 주변 영역은 제1 주변 영역(PA1) 및 제2 주변 영역(PA2)을 포함한다. 상기 검사 영역은 제1 검사 영역(TA1) 및 제2 검사 영역(TA2)을 포함한다.
상기 표시 영역(DA)에는 영상이 표시 된다.
상기 제1 주변 영역(PA1)은 상기 표시 영역(DA)과 제1 방향(D1)으로 인접한다. 상기 제1 주변 영역(PA1)에는 상기 표시 패널(100)을 구동하기 위한 구동부(미도시)와 전기적으로 연결되기 위한 입출력 단자들이 형성될 수 있다.
상기 제2 주변 영역(PA2)은 상기 표시 영역(DA)과 제2 방향(21)으로 인접한다. 상기 제2 주변 영역(PA2)에는 상기 표시 패널(100)을 구동하기 위한 상기 구동부와 전기적으로 연결되기 위한 입출력 단자들이 형성될 수 있다.
상기 제1 검사 영역(TA1)은 상기 제1 방향(D1)으로 상기 제1 주변 영역(PA1)의 반대 방향에 상기 표시 영역(DA)에 인접하여 배치된다. 상기 제1 검사 영역(TA1)에는 게이트 라인들을 검사하기 위한 검사 패드들이 형성될 수 있다.
상기 제2 검사 영역(TA2)은 상기 제2 방향(D2)으로 상기 제2 주변 영역(PA2)의 반대 방향에 상기 표시 영역(DA)에 인접하여 배치된다. 상기 제2 검사 영역(TA2)에는 데이터 라인들을 검사하기 위한 검사 패드들이 형성될 수 있다.
도 2는 도 1의 표시 패널의 표시 영역의 일부 및 검사 영역의 일부를 자세히 나타낸 평면도이다. 도 3a 내지 도 3c는 도 2의 I-I'선, II-II'선 및 III-III'선을 따라 절단한 단면도들이다.
도 2 내지 도 3c를 참조하면, 표시 영역(도 1의 DA 참조)에서, 상기 표시 패널은 제1 기판(SB1), 제2 기판(SB2) 및 상기 제 1 기판 및 상기 제2 기판 사이에 배치된 액정층(130)을 포함한다.
상기 제1 기판(SB1)은 제1 베이스 기판(110), 게이트 라인(GL), 게이트 전극(GE), 제1 절연층(112), 액티브 패턴(ACT), 데이터 라인(DL), 소스 전극(SE), 드레인 전극(DE), 제2 절연층(120) 및 화소 전극(PE)을 포함한다.
상기 제1 베이스 기판(110)은 절연 기판을 포함할 수 있다. 또한 상기 베이스 기판(110)은 플렉서블 기판을 포함할 수 있다. 예를 들면, 상기 베이스 기판(110)은 유리 기판, 석영 기판, 수지 기판 등으로 구성될 수 있다. 예를 들면, 상기 수지 기판은 폴리이미드계(polyimide-based) 수지, 아크릴계(acryl-based) 수지, 폴리아크릴레이트계(polyacrylate-based) 수지, 폴리카보네이트계(polycarbonate-based) 수지, 폴리에테르계(polyether-based) 수지, 술폰산계(sulfonic acid-based) 수지, 폴리에틸렌테레프탈레이트계(polyethyleneterephthalate-based) 수지 등을 포함할 수 있다.
상기 게이트 라인(GL) 및 상기 게이트 전극(GE)이 상기 제1 베이스 기판(110) 상에 배치된다. 상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 전극(GE)은 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
도시하지 않았으나, 상기 게이트 라인(GL)과 상기 제1 베이스 기판(110) 사이 및 상기 게이트 전극(GE)과 상기 제1 베이스 기판(110) 사이에는 버퍼층이 배치될 수 있다.
상기 제1 절연층(112)이 상기 게이트 라인(GL) 및 게이트 전극(GE)이 배치된 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제1 절연층(112)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy)등을 포함할 수 있다. 또한, 상기 제1 절연층(112)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy) 및/또는 실리콘 탄질화물(SiCxNy)을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
상기 액티브 패턴(ACT)이 상기 제1 절연층(112) 상에 배치된다. 상기 액티브패턴(ACT)은 상기 게이트 전극(GE)과 중첩한다. 상기 액티브 패턴(ACT)은 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 액티브층(ACT)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(In), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 하프늄(Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다. 예를 들면, 상기 액티브 패턴(ACT)은 산화인듐갈륨주석(IGZO)를 포함할 수 있다.
상기 데이터 라인(DL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 상기 액티브 패턴(ACT)상에 배치된다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장된다. 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 교차한다. 상기 소스 전극(SE)은 상기 데이터 라인(DL)과 전기적으로 연결된다. 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 이격된다. 상기 데이터 라인(DL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제2 절연층(120)이 상기 액티브 패턴(ACT), 상기 데이터 라인(DL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)이 배치된 상기 제1 절연층(110) 상에 배치된다. 상기 제2 절연층(120)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy) 및/또는 실리콘 탄질화물(SiCxNy)을 포함하는 단층 구조 또는 다층 구조를 가질 수 있다.
상기 화소 전극(PE)은 상기 제2 절연층(120) 상에 배치된다. 상기 화소 전극(PE)는 상기 제2 절연층(120)을 통해 형성되고 상기 드레인 전극(DE)을 노출하는 콘택홀을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다. 상기 화소 전극(PE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 화소 전극(PE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 더 포함할 수 있다.
상기 게이트 전극(GE), 상기 액티브 패턴(ACT), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)은 스위칭 소자(SW)를 구성한다.
상기 제2 기판(SB2)은 제2 베이스 기판(120), 블랙 매트릭스(BM), 컬러 필터(CF), 오버 코팅층(122) 및 공통 전극(CE)를 포함한다.
상기 제2 베이스 기판(120)은 상기 제1 베이스 기판(110)과 마주본다. 상기 제2 베이스 기판(120)은 절연 기판을 포함할 수 있다. 또한 상기 베이스 기판(120)은 플렉서블 기판을 포함할 수 있다. 예를 들면, 상기 베이스 기판(120)은 유리 기판, 석영 기판, 수지 기판 등으로 구성될 수 있다. 예를 들면, 상기 수지 기판은 폴리이미드계(polyimide-based) 수지, 아크릴계(acryl-based) 수지, 폴리아크릴레이트계(polyacrylate-based) 수지, 폴리카보네이트계(polycarbonate-based) 수지, 폴리에테르계(polyether-based) 수지, 술폰산계(sulfonic acid-based) 수지, 폴리에틸렌테레프탈레이트계(polyethyleneterephthalate-based) 수지 등을 포함할 수 있다.
상기 블랙 매트릭스(BM)는 상기 제2 베이스 기판(120) 상에 배치된다. 상기 블랙 매트릭스(BM)는 광을 차단한다. 상기 블랙 매트릭스(BM)는 상기 스위칭 소자(SW), 상기 데이터 라인(DL) 및 게이트 라인(GL)과 중첩한다. 본 실시예에서는 상기 블랙 매트릭스(BM)가 상기 스위칭 소자(SW), 상기 데이터 라인(DL) 및 게이트 라인(GL)과 중첩하게 배치되는 것으로 설명하였으나, 상기 블랙 매트릭스(BM)는 광을 차단하기 위해 필요한 곳에 배치될 수 있다.
상기 컬러 필터(CF)는 상기 블랙 매트릭스(BM) 및 상기 제2 베이스 기판(120) 상에 배치된다. 상기 컬러 필터(CF)는 상기 액정층(130)을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(CF)는 상기 각 화소 영역에 대응하여 제공되며, 서로 인접한 화소 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러 필터(CF)는 서로 인접한 화소 영역의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 중첩되거나, 또는 서로 인접한 화소 영역의 경계에서 이격될 수 있다.
상기 오버 코팅층(122)은 상기 블랙 매트릭스(BM) 및 상기 컬러 필터들 상에 배치된다. 상기 오버 코팅층(122)은 상기 컬러 필터들을 평탄화하면서 보호하는 역할 및 절연하는 역할을 하며 아크릴계 에폭시 재료를 이용하여 형성될 수 있다.
상기 공통 전극(CE)은 상기 오버 코팅층(122) 상에 배치된다. 상기 공통 전극(CE)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 공통 전극(CE)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다. 또한, 상기 화소 전극(PE)은 티타늄(titanium: Ti) 또는 몰리브덴 티타늄 합금(MoTi)을 포함할 수 있다.
상기 액정층(130)은 상기 제1 기판(SB1) 및 상기 제2 기판(SB2) 사이에 배치된다. 상기 액정층(130)은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 전계에 의해 구동되어 상기 액정층(130)을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다.
검사 영역에서(도 1의 TA1 또는 TA2 참조), 상기 표시 패널은 상기 제1 기판(SB1), 상기 제2 기판(SB2) 및 상기 제 1 기판(SB1) 및 상기 제2 기판(SB2) 사이에 배치된 상기 액정층(130)을 포함한다.
상기 제1 기판(SB1)은 상기 제1 베이스 기판(110), 제1 연결 라인(CL1), 제2 연결 라인(CL2), 제1 절연층(112), 제1 내지 제4 검사 라인들(TL1 내지 TL4), 제1 내지 제4 검사 패드들(TP1 내지 TP4) 및 제2 절연층(114)을 포함한다.
상기 제1 연결 라인(CL1)은 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제1 연결 라인(CL1)은 상기 제2 방향(D2)으로 연장된다. 상기 제1 연결 라인(CL1)은 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)과 동일한 물질을 포함할 수 있다. 즉, 상기 제1 연결 라인(CL1)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제2 연결 라인(CL2)은 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제2 연결 라인(CL2)은 상기 제2 방향(D2)으로 연장된다. 상기 제2 연결 라인(CL2)은 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)과 동일한 물질을 포함할 수 있다. 즉, 상기 제2 연결 라인(CL2)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제2 검사 패드(TP2)는 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제2 검사 패드(TP2)는 상기 제1 연결 라인(CL1)과 연결된다. 상기 제2 검사 패드(TP2)는 상기 제1 연결 라인(CL1)과 동일한 물질을 포함할 수 있다. 즉, 상기 제2 검사 패드(TP2)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제4 검사 패드(TP4)는 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제4 검사 패드(TP4)는 상기 제2 검사 패드(TP2)와 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제4 검사 패드(TP4)는 상기 제2 연결 라인(CL2)과 연결된다. 상기 제4 검사 패드(TP4)는 상기 제2 연결 라인(CL2)과 동일한 물질을 포함할 수 있다. 즉, 상기 제4 검사 패드(TP4)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제1 절연층(112)이 상기 제1 연결 라인(CL1), 상기 제2 연결 라인(CL2), 상기 제2 검사 패드(TP2) 및 상기 제4 검사 패드(TP4) 상에 배치된다. 상기 제1 연결 라인(CL1)의 일부 및 상기 제2 연결 라인(CL2)의 일부를 노출하는 콘택홀(CNT) 이 상기 제1 절연층(112)을 통해 형성된다.
상기 제2 검사 패드(TP2) 및 상기 제4 검사 패드(TP4)를 노출하는 검사 콘택홀(TCNT)이 상기 제1 절연층(112)을 통해 형성된다.
상기 제1 내지 제4 검사 라인들(TL1 내지 TL4)은 상기 제1 절연층(112) 상에 배치된다. 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4)은 각각 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 순서대로 배열된다. 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4) 각각은 상기 표시 영역(DA)의 상기 데이터 라인들(DL)과 각각 연결된다. 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4)은 상기 표시 영역(DA)의 상기 데이터 라인(DL), 상기 소스 전극(SE) 및 상기 드레인 전극(DE)과 동일한 물질을 포함할 수 있다. 즉, 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제2 검사 라인(TL2)은 상기 콘택홀(CNT)를 통해 상기 제1 연결 라인(CL1)과 전기적으로 연결된다. 상기 제4 검사 라인(TL4)은 상기 콘택홀을 통해 상기 제2 연결 라인(CL2)과 전기적으로 연결된다.
상기 제1 검사 패드(TP1)는 상기 제1 절연층(112) 상에 배치된다. 상기 제1검사 패드(TP1)은 상기 제2 검사 패드(TP2)와 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 제1 검사 패드(TP1)는 상기 제1 검사 라인(TL1)과 연결된다. 상기 제1 검사 패드(TP1)는 상기 제1 검사 라인(TL1)과 동일한 물질을 포함할 수 있다. 즉, 상기 제1 검사 패드(TP1)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제3 검사 패드(TP3)는 상기 제1 절연층(112) 상에 배치된다. 상기 제3 검사 패드(TP3)는 상기 제1 검사 패드(TP1)와 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제3 검사 패드(TP3)는 상기 제4 검사 패드(TP4)와 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 제3 검사 패드(TP3)는 상기 제3 검사 라인(TL13)과 연결된다. 상기 제3 검사 패드(TP3)는 상기 제3 검사 라인(TL3)과 동일한 물질을 포함할 수 있다. 즉, 상기 제3 검사 패드(TP3)는 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
각각의 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4)은 제1 폭(W1)을 갖는다. 상기 제1 방향(D1)으로 이웃하는 검사 패드들(예를 들면 제1 검사 패드 및 제2 검사 패드)은 제2 폭(W2)만큼 이격되어 배치된다. 상기 제1 연결 라인(CL1)은 상기 제1 검사 패드(TP1)과 중첩하고, 상기 제2 연결 라인(CL2)은 상기 제3 검사 패드(TP3)과 중첩하므로, 상기 제2 폭(W2)이 상기 제1 폭(W1)보다 작거나 같을 수 있다.
이에 따라, 상기 표시 패널의 화소 수가 증가 함에 따라 상기 검사 라인들의 간격, 즉 상기 데이터 라인들의 간격이 좁아지더라도, 상기 검사 패드들의 면적을 유지한채로 상기 표시 패널을 검사할 수 있다.
상기 제1 내지 제4 검사 라인들(TL1 내지 TL4), 상기 제1 검사 패드(TP1) 및 상기 제3 검사 패드(TP3) 상에 상기 제2 절연층(114)이 배치된다.
상기 제2 기판(SB2)은 상기 제2 베이스 기판(120), 상기 블랙 매트릭스(BM), 상기 오버 코팅층(122) 및 상기 공통 전극(CE)을 포함한다.
본 실시예에서는 상기 검사 패드들이 도 1의 제1 검사 영역에 형성되는 것으로 설명하였으나, 상기 검사 패드들은 필요에 따라, 도 1의 제2 검사 영역에 형성되어 게이트 라인을 검사할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 표시 패널의 표시 영역의 일부 및 검사 영역의 일부를 자세히 나타낸 평면도이다. 도 5a 내지 도 5b는 도 4의 I-I'선 및 II-II'선을 따라 절단한 단면도들이다.
도 4 내지 5b를 참조하면, 검사 영역에서(도 1의 TA1 또는 TA2 참조), 표시 패널은 상기 제1 기판, 상기 제2 기판 및 상기 제 1 기판 및 상기 제2 기판 사이에 배치된 상기 액정층을 포함한다. 상기 제1 기판은 제1 베이스 기판(110), 제1 연결 라인(CL1), 제2 연결 라인(CL2), 제1 절연층(112), 제1 내지 제4 검사 라인들(TL1 내지 TL4), 제1 내지 제4 검사 패드들(TP1 내지 TP4) 및 제2 절연층(도 3b 내지 도 3c의 114 참조)을 포함한다. 설명의 편의 상, 도면상에는 상기 제1 기판의 상기 제1 베이스 기판(110), 상기 제1 연결 라인(CL1), 상기 제2 연결 라인(CL2), 상기 제1 절연층(112), 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4), 상기 제1 내지 제4 검사 패드들(TP1 내지 TP4) 만을 나타낸다.
상기 제1 연결 라인(CL1)은 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제1 연결 라인(CL1)은 제2 방향(D2)으로 연장된다.
상기 제2 연결 라인(CL2)은 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제2 연결 라인(CL2)은 상기 제2 방향(D2)으로 연장된다.
상기 제2 검사 패드(TP2)는 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제2 검사 패드(TP2)는 상기 제1 연결 라인(CL1)과 연결된다.
상기 제4 검사 패드(TP4)는 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제4 검사 패드(TP4)는 상기 제2 검사 패드(TP2)와 제1 방향(D1)으로 인접하여 배치된다. 상기 제4 검사 패드(TP4)는 상기 제2 연결 라인(CL2)과 연결된다.
상기 제1 절연층(112)이 상기 제1 연결 라인(CL1), 상기 제2 연결 라인(CL2), 상기 제2 검사 패드(TP2) 및 상기 제4 검사 패드(TP4) 상에 배치된다. 상기 제1 연결 라인(CL1)의 일부 및 상기 제2 연결 라인(CL2)의 일부를 노출하는 콘택홀(CNT) 이 상기 제1 절연층(112)을 통해 형성된다.
상기 제2 검사 패드(TP2) 및 상기 제4 검사 패드(TP4)를 노출하는 검사 콘택홀(TCNT)이 상기 제1 절연층(112)을 통해 형성된다.
상기 제1 내지 제4 검사 라인들(TL1 내지 TL4)은 상기 제1 절연층(112) 상에 배치된다. 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4)은 각각 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 순서대로 배열된다. 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4) 각각은 상기 표시 영역의 데이터 라인들(DL)과 각각 연결된다.
상기 제2 검사 라인(TL2)은 상기 콘택홀(CNT)를 통해 상기 제1 연결 라인(CL1)과 전기적으로 연결된다. 상기 제4 검사 라인(TL4)은 상기 콘택홀을 통해 상기 제2 연결 라인(CL2)과 전기적으로 연결된다.
상기 제1 검사 패드(TP1)는 상기 제1 절연층(112) 상에 배치된다. 상기 제1검사 패드(TP1)은 상기 제2 검사 패드(TP2)와 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 제1 검사 패드(TP1)는 상기 제1 검사 라인(TL1)과 연결된다.
상기 제3 검사 패드(TP3)는 상기 제1 절연층(112) 상에 배치된다. 상기 제3 검사 패드(TP3)는 상기 제1 검사 패드(TP1)과 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제3 검사 패드(TP3)는 상기 제4 검사 패드(TP4)와 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 제3 검사 패드(TP3)는 상기 제3 검사 라인(TL13)과 연결된다.
상기 제1 연결 라인(CL1)은 상기 제1 검사 패드(TP1) 및 상기 제3 검사 패드(TP3) 사이에 배치된다. 상기 제1 연결 라인(CL1)은 상기 제1 검사 패드(TP1) 및 상기 제3 검사 패드(TP3)와 일부 중첩할 수 있다. 이에 따라, 상기 표시 패널의 화소 수가 증가 함에 따라 상기 검사 라인들의 간격, 즉 상기 데이터 라인들의 간격이 좁아지더라도, 상기 검사 패드들의 면적을 유지한 채로 상기 표시 패널을 검사할 수 있다.
상기 표시 패널의 표시 영역은 도 2 내지 3a의 표시 영역과 실질적으로 동일하므로 자세한 설명은 생략한다.
도 6은 본 발명의 또 다른 실시예에 따른 표시 패널의 표시 영역의 일부 및 검사 영역의 일부를 자세히 나타낸 평면도이다. 도 7a 내지 도 7b는 도 6의 I-I'선 및 II-II'선을 따라 절단한 단면도들이다.
도 6 내지 7b를 참조하면, 검사 영역에서(도 1의 TA1 또는 TA2 참조), 표시 패널은 상기 제1 기판, 상기 제2 기판 및 상기 제 1 기판 및 상기 제2 기판 사이에 배치된 상기 액정층을 포함한다. 상기 제1 기판은 제1 베이스 기판(110), 제1 연결 라인(CL1), 제2 연결 라인(CL2), 제1 절연층(112), 제1 내지 제4 검사 라인들(TL1 내지 TL4), 제1 내지 제4 검사 패드들(TP1 내지 TP4) 및 제2 절연층(도 3b 내지 도 3c의 114 참조)을 포함한다. 설명의 편의 상, 도면상에는 상기 제1 기판의 상기 제1 베이스 기판(110), 상기 제1 연결 라인(CL1), 상기 제2 연결 라인(CL2), 상기 제1 절연층(112), 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4), 상기 제1 내지 제4 검사 패드들(TP1 내지 TP4) 만을 나타낸다.
상기 제1 연결 라인(CL1)은 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제1 연결 라인(CL1)은 제2 방향(D2)으로 연장된다.
상기 제2 연결 라인(CL2)은 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제2 연결 라인(CL2)은 상기 제2 방향(D2)으로 연장된다.
상기 제1 연결 라인(CL1) 및 상기 제2 연결 라인(CL2)은 상기 표시 영역의 게이트 라인(GL)과 동일한 물질을 포함할 수 있다. 즉, 상기 제1 연결 라인(CL1) 및 상기 제2 연결 라인(CL2)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제1 절연층(112)이 상기 제1 연결 라인(CL1) 및 상기 제2 연결 라인(CL2) 상에 배치된다. 상기 제1 연결 라인(CL1)의 일부 및 상기 제2 연결 라인(CL2)의 일부를 노출하는 콘택홀들(CNT)이 상기 제1 절연층(112)을 통해 형성된다.
상기 제1 내지 제4 검사 라인들(TL1 내지 TL4)은 상기 제1 절연층(112) 상에 배치된다. 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4)은 각각 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 순서대로 배열된다. 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4) 각각은 상기 표시 영역의 데이터 라인들(DL)과 각각 연결된다.
상기 제2 검사 라인(TL2)은 상기 콘택홀(CNT)를 통해 상기 제1 연결 라인(CL1)과 전기적으로 연결된다. 상기 제4 검사 라인(TL4)은 상기 콘택홀을 통해 상기 제2 연결 라인(CL2)과 전기적으로 연결된다.
상기 제1 검사 패드(TP1)는 상기 제1 절연층(112) 상에 배치된다. 상기 제1검사 패드(TP1)는 상기 제1 검사 라인(TL1)과 연결된다.
상기 제3 검사 패드(TP3)는 상기 제1 절연층(112) 상에 배치된다. 상기 제3 검사 패드(TP3)는 상기 제1 검사 패드(TP1)와 제1 방향(D1)으로 인접하여 배치된다. 상기 제3 검사 패드(TP3)는 상기 제3 검사 라인(TL3)과 연결된다.
상기 제2 검사 패드(TP2)는 상기 제1 절연층(112) 상에 배치된다. 상기 제2 검사 패드(TP2)는 상기 제1 검사 패드(TP1)와 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 제2 검사 패드(TP2)는 상기 제1 연결 라인(CL1)과 상기 콘택홀(CNT)을 통해 전기적으로 연결된다.
상기 제4 검사 패드(TP4)는 상기 제1 절연층(112) 상에 배치된다. 상기 제4 검사 패드(TP4)는 상기 제2 검사 패드(TP2)와 제1 방향(D1)으로 인접하여 배치된다. 상기 제4 검사 패드(TP4)는 상기 제2 연결 라인(CL2)과 상기 콘택홀을 통해 전기적으로 연결된다.
상기 제1 내지 제4 검사 라인들(TL1 내지 TL4) 및 상기 제1 내지 제4 검사 패드들(TP1 내지 TP4)은 상기 표시 영역의 데이터 라인(DL)과 동일한 물질을 포함할 수 있다. 즉, 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4) 및 상기 제1 내지 제4 검사 패드들(TP1 내지 TP4)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제1 연결 라인(CL1)은 상기 제1 검사 패드(TP1)과 중첩하고, 상기 제2 연결 라인(CL2)은 상기 제3 검사 패드(TP3)과 중첩한다. 상기 제1 내지 제4 검사 패드들(TP1 내지 TP4)이 상기 데이터 라인(DL)과 동일한 층으로부터 형성되므로, 상기 제2 절연층을 형성하기 전에 상기 표시 패널을 검사할 수 있다.
상기 표시 패널의 표시 영역은 도 2 내지 3a의 표시 영역과 실질적으로 동일하므로 자세한 설명은 생략한다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 패널의 검사 영역의 일부를 자세히 나타낸 평면도이다. 도 9a 내지 도 9c는 도 8의 I-I'선, II-II'선 및 III-III'선을 따라 절단한 단면도들이다.
도 8 내지 도 9c를 참조하면, 검사 영역에서(도 1의 TA1 또는 TA2 참조), 표시 패널은 상기 제1 기판, 상기 제2 기판 및 상기 제 1 기판 및 상기 제2 기판 사이에 배치된 상기 액정층을 포함한다. 상기 제1 기판은 제1 베이스 기판(110), 제1 내지 제4 연결 라인들(CL1 내지 CL4), 제1 절연층(112), 제1 내지 제8 검사 라인들(TL1 내지 TL8), 제1 내지 제8 검사 패드들(TP1 내지 TP8) 및 제2 절연층(도 3b 내지 도 3c의 114 참조)을 포함한다. 설명의 편의 상, 도면상에는 상기 제1 기판의 상기 제1 베이스 기판(110), 상기 제1 내지 제4 연결 라인들(CL1 내지 CL4), 상기 제1 절연층(112), 상기 제1 내지 제8 검사 라인들(TL1 내지 TL8), 제1 내지 제8 검사 패드들(TP1 내지 TP8) 만을 나타낸다.
상기 제1 내지 제4 연결 라인들(CL1 내지 CL4)은 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제1 내지 제4 연결 라인들(CL1 내지 CL4)은 각각 제2 방향(D2)으로 연장되고, 제1 방향(D1)으로 배열된다.
상기 제1 내지 제4 연결 라인들(CL1 내지 CL4)은 상기 표시 영역의 게이트 라인과 동일한 물질을 포함할 수 있다. 즉, 상기 제1 내지 제4 연결 라인들(CL1 내지 CL4)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제1 절연층(112)이 상기 제1 내지 제4 연결 라인들(CL1 내지 CL4) 상에 배치된다. 상기 제1 내지 제4 연결 라인들(CL1 내지 CL4)의 일부들을 노출하는 콘택홀들(CNT)이 상기 제1 절연층(112)을 통해 형성된다.
상기 제1 내지 제8 검사 라인들(TL1 내지 TL8)은 상기 제1 절연층(112) 상에 배치된다. 상기 제1 내지 제8 검사 라인들(TL1 내지 TL8)은 각각 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 순서대로 배열된다. 상기 제1 내지 제8 검사 라인들(TL1 내지 TL8) 각각은 상기 표시 영역의 데이터 라인들과 각각 연결된다.
상기 제2 검사 라인(TL2)은 상기 콘택홀(CNT)를 통해 상기 제1 연결 라인(CL1)과 전기적으로 연결된다. 상기 제4 검사 라인(TL4)은 상기 콘택홀을 통해 상기 제2 연결 라인(CL2)과 전기적으로 연결된다. 상기 제6 검사 라인(TL6)은 상기 콘택홀을 통해 상기 제3 연결 라인(CL3)과 전기적으로 연결된다. 상기 제8 검사 라인(TL8)은 상기 콘택홀을 통해 상기 제4 연결 라인(CL4)과 전기적으로 연결된다.
상기 제1 내지 제8 검사 패드(TP1)들은 상기 제1 절연층(112) 상에 배치된다. 상기 제1 검사 패드(TP1)는 상기 제1 검사 라인(TL1)과 연결된다.
상기 제5 검사 패드(TP5)는 상기 제1 검사 패드(TP1)와 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제5 검사 패드(TP5)는 상기 제5 검사 라인(TL5)과 연결된다.
상기 제2 검사 패드(TP2)는 상기 제1 검사 패드(TP1)와 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 제2 검사 패드(TP2)는 상기 제1 연결 라인(CL1)과 상기 콘택홀(CNT)을 통해 전기적으로 연결된다.
상기 제6 검사 패드(TP6)은 상기 제2 검사 패드(TP2)와 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제6 검사 패드(TP6)는 상기 제3 연결 라인(CL3)과 상기 콘택홀을 통해 전기적으로 연결된다.
상기 제3 검사 패드(TP3)는 상기 제2 검사 패드(TP2)와 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 제3 검사 패드(TP3)는 상기 제3 검사 라인(TL3)과 연결된다.
상기 제7 검사 패드(TP7)는 상기 제3 검사 패드(TP3)와 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제7 검사 패드(TP7)는 상기 제7 검사 라인(TL7)과 연결된다.
상기 제4 검사 패드(TP4)는 상기 제3 검사 패드(TP3)와 제2 방향(D2)으로 인접하여 배치된다. 상기 제4 검사 패드(TP4)는 상기 제2 연결 라인(CL2)과 상기 콘택홀을 통해 전기적으로 연결된다.
상기 제8 검사 패드(TP8)는 상기 제4 검사 패드(TP4)와 제1 방향(D1)으로 인접하여 배치된다. 상기 제8 검사 패드(TP8)는 상기 제4 연결 라인(CL4)과 상기 콘택홀을 통해 전기적으로 연결된다.
상기 제1 내지 제8 검사 라인들(TL1 내지 TL8) 및 상기 제1 내지 제8 검사 패드들(TP1 내지 TP8)은 상기 표시 영역의 데이터 라인과 동일한 물질을 포함할 수 있다. 즉, 상기 제1 내지 제8 검사 라인들(TL1 내지 TL8) 및 상기 제1 내지 제8 검사 패드들(TP1 내지 TP8)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제1 연결 라인(CL1)은 상기 제1 검사 패드(TP1)과 중첩한다.
상기 제3 검사 라인(TL3)은 상기 제1 검사 패드(TP1) 및 상기 제5 검사 패드(TP5) 사이, 및 상기 제2 검사 패드(TP2) 및 상기 제6 검사 패드(TP6) 사이에 배치된다.
상기 제2 연결 라인(CL2)은 상기 제5 검사 패드(TP5), 상기 제6 검사 패드(TP6) 및 상기 제3 검사 패드(TP3)과 중첩한다.
상기 제3 연결 라인(CL3)은 상기 제5 검사 패드(TP5)와 중첩한다.
이에 따라, 상기 검사 패드들은 상기 검사 라인 또는 상기 연결 라인과 적절하게 연결되어, 상기 검사 영역의 공간을 효율적으로 활용할 수 있다.
상기 표시 패널의 표시 영역은 도 2 내지 3a의 표시 영역과 실질적으로 동일하므로 자세한 설명은 생략한다.
도 10은 본 발명의 또 다른 실시예에 따른 표시 패널의 검사 영역의 일부를 자세히 나타낸 평면도이다. 도 11a 내지 도 11c는 도 10의 I-I'선, II-II'선 및 III-III'선을 따라 절단한 단면도들이다.
도 10 내지 도 11c를 참조하면, 검사 영역에서(도 1의 TA1 또는 TA2 참조), 표시 패널은 상기 제1 기판, 상기 제2 기판 및 상기 제 1 기판 및 상기 제2 기판 사이에 배치된 상기 액정층을 포함한다. 상기 제1 기판은 제1 베이스 기판(110), 제1 내지 제4 연결 라인들(CL1 내지CL4), 제1 절연층(112), 제1 내지 제6 검사 라인들(TL1 내지 TL6), 제1 내지 제6 검사 패드들(TP1 내지 TP6) 및 제2 절연층(도 3b 내지 도 3c의 114 참조)을 포함한다. 설명의 편의 상, 도면상에는 상기 제1 기판의 상기 제1 베이스 기판(110), 상기 제1 내지 제4 연결 라인들(CL1 내지 CL4), 상기 제1 절연층(112), 상기 제1 내지 제6 검사 라인들(TL1 내지 TL6), 제1 내지 제6 검사 패드들(TP1 내지 TP6) 만을 나타낸다.
상기 제1 내지 제4 연결 라인들(CL1 내지 CL4)은 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제1 내지 제4 연결 라인들(CL1 내지 CL4)은 각각 제2 방향(D2)으로 연장되고, 제1 방향(D1)으로 배열된다.
상기 제1 내지 제4 연결 라인들(CL1 내지 CL4)은 상기 표시 영역의 게이트 라인과 동일한 물질을 포함할 수 있다. 즉, 상기 제1 내지 제4 연결 라인들(CL1 내지 CL4)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제1 절연층(112)이 상기 제1 내지 제4 연결 라인들(CL1 내지 CL4) 상에 배치된다. 상기 제1 내지 제4 연결 라인들(CL1 내지 CL4)의 일부들을 노출하는 콘택홀들이 상기 제1 절연층(112)을 통해 형성된다.
상기 제1 내지 제6 검사 라인들(TL1 내지 TL6)은 상기 제1 절연층(112) 상에 배치된다. 상기 제1 내지 제6 검사 라인들(TL1 내지 TL6)은 각각 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 순서대로 배열된다. 상기 제1 내지 제6 검사 라인들(TL1 내지 TL6) 각각은 상기 표시 영역의 데이터 라인들과 각각 연결된다.
상기 제2 검사 라인(TL2)은 상기 콘택홀(CNT)를 통해 상기 제1 연결 라인(CL1)과 전기적으로 연결된다. 상기 제3 검사 라인(TL3)은 상기 콘택홀을 통해 상기 제2 연결 라인(CL2)과 전기적으로 연결된다. 상기 제5 검사 라인(TL5)은 상기 콘택홀을 통해 상기 제3 연결 라인(CL3)과 전기적으로 연결된다. 상기 제6 검사 라인(TL6)은 상기 콘택홀을 통해 상기 제4 연결 라인(CL4)과 전기적으로 연결된다.
상기 제1 내지 제6 검사 패드(TP1)들은 상기 제1 절연층(112) 상에 배치된다. 상기 제1 검사 패드(TP1)는 상기 제1 검사 라인(TL1)과 연결된다.
상기 제4 검사 패드(TP4)는 상기 제1 검사 패드(TP1)와 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제4 검사 패드(TP4)는 상기 제4 검사 라인(TL4)과 연결된다.
상기 제2 검사 패드(TP2)는 상기 제1 검사 패드(TP1)와 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 제2 검사 패드(TP2)는 상기 제1 연결 라인(CL1)과 상기 콘택홀을 통해 전기적으로 연결된다.
상기 제5 검사 패드(TP5)은 상기 제2 검사 패드(TP2)와 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제5 검사 패드(TP5)는 상기 제3 연결 라인(CL3)과 상기 콘택홀을 통해 전기적으로 연결된다.
상기 제3 검사 패드(TP3)는 상기 제2 검사 패드(TP2)와 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 제3 검사 패드(TP3)는 상기 제2 연결 라인(CL2)과 상기 콘택홀을 통해 전기적으로 연결된다.
상기 제6 검사 패드(TP6)는 상기 제3 검사 패드(TP3)와 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제6 검사 패드(TP6)는 상기 제4 연결 라인(CL4)과 상기 콘택홀을 통해 전기적으로 연결된다.
상기 제1 내지 제6 검사 라인들(TL1 내지 TL6) 및 상기 제1 내지 제6 검사 패드들(TP1 내지 TP6)은 상기 표시 영역의 데이터 라인과 동일한 물질을 포함할 수 있다. 즉, 상기 제1 내지 제6 검사 라인들(TL1 내지 TL6) 및 상기 제1 내지 제6 검사 패드들(TP1 내지 TP6)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다.
상기 제1 연결 라인(CL1)은 상기 제1 검사 패드(TP1)과 중첩한다.
상기 제2 연결 라인(CL2)은 상기 제1 검사 패드(TP1) 및 상기 제2 검사 패드(TP2)과 중첩한다.
상기 제3 연결 라인(CL3)은 상기 제4 검사 패드(TP4)와 중첩한다.
상기 제4 연결 라인(CL4)은 상기 제4 검사 패드(TP4) 및 상기 제5 검사 패드(TP5)와 중첩한다.
이에 따라, 상기 검사 패드들은 상기 검사 라인 또는 상기 연결 라인과 적절하게 연결되어, 상기 검사 영역의 공간을 효율적으로 활용할 수 있다.
본 실시예에서는 상기 검사 패드들이 상기 제2 방향으로 3열을 형성하는 것으로 도시하였으나, 상기 검사 패드들은 4 이상의 열을 형성하도록 배치될 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법을 나타낸 흐름도이다.
표시 패널의 제조 방법은 게이트 패턴을 형성하는 단계(S100), 제1 절연층을 형성하는 단계(S200), 액티브 패턴 및 데이터 패턴을 형성하는 단계(S300), 검사 단계(S400), 제2 절연층을 형성하는 단계(S500) 및 화소 전극을 형성하는 단계(S600)을 포함한다.
상기 게이트 패턴을 형성하는 단계(S100)에서는 제1 베이스 기판 상에 제1 방향으로 배열되고, 상기 제1 방향과 수직한 제2 방향으로 연장되는 제1 및 제2 연결 라인들을 포함하는 게이트 패턴을 형성한다.
상기 제1 절연층을 형성하는 단계(S200)에서는 상기 게이트 패턴 상에 제1 절연층을 형성하고, 상기 제1 연결 라인 및 상기 제2 연결 라인을 일부 노출시키는 콘택홀들을 형성한다.
상기 액티브 패턴 및 데이터 패턴을 형성하는 단계(S300)에서는 상기 제1 절연층 상에 상기 액티브 패턴, 및 상기 제2 방향으로 연장되고 상기 제1 방향으로 배열되는 제1 내지 제4 검사 라인들을 포함하고, 상기 제2 검사 라인은 상기 제1 연결라인과 상기 콘택홀을 통해 전기적으로 연결되고, 상기 제4 검사 라인은 상기 제2 연결라인과 상기 콘택홀을 통해 전기적으로 연결되는, 데이터 패턴을 형성한다.
상기 검사 단계(S400)에서는 상기 게이트 패턴, 상기 액티브 패턴 및 상기 데이터 패턴을 검사 패드들을 이용하여 검사한다.
상기 제2 절연층을 형성하는 단계(S500)에서는 상기 데이터 패턴 상에 제2 절연층을 형성한다.
상기 화소 전극을 형성하는 단계(S600)에서는 상기 제2 절연층 상에 화소 전극을 형성한다.
이에 따라, 상기 제1 베이스 기판, 상기 게이트 패턴, 상기 제1 절연층, 상기 데이터 패턴, 상기 제2 절연층 및 상기 화소 전극을 포함하는 제1 기판(도 2 내지 3c의 SB1 참조)을 제조할 수 있다. 이후 제2 기판(도 2 내지 3c의 SB2 참조) 및 액정층(도 2 내지 3c의 130 참조)을 형성하여 표시 패널을 제조할 수 있다.
상기 표시 패널의 제조 방법에 대해서는 도 13 내지 20b에서 자세하게 후술한다.
도 13 내지 도 16b는 도 2의 표시 패널의 제조 방법을 나타낸 평면도들 및 단면도들이다.
도 13 내지 14b를 참조하면, 게이트 라인(GL), 게이트 전극(GE), 제1 연결 라인(CL1), 제2 연결 라인(CL2), 제2 전극 패드(TP2) 및 제4 전극 패드(TP4)가 제1 베이스 기판(110) 상에 형성된다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 전극(GE)은 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 제1 연결 라인(CL1) 및 상기 제2 연결 라인(CL2)은 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 상기 제2 검사 패드(TP2)는 상기 제1 연결 라인(CL1)과 연결된다. 상기 제4 검사 패드(TP4)는 상기 제2 검사 패드(TP2)와 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제4 검사 패드(TP4)는 상기 제2 연결 라인(CL2)과 연결된다.
상기 제1 베이스 기판(110) 상에 도전막을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 도전막을 패터닝하여 상기 게이트 라인(GL), 상기 게이트 전극(GE), 상기 제1 연결 라인(CL1), 상기 제2 연결 라인(CL2), 상기 제2 전극 패드(TP2) 및 상기 제4 전극 패드(TP4)를 형성할 수 있다.
상기 제1 절연층(112)이 상기 게이트 라인(GL), 상기 게이트 전극(GE), 상기 제1 연결 라인(CL1), 상기 제2 연결 라인(CL2), 상기 제2 검사 패드(TP2) 및 상기 제4 검사 패드(TP4) 상에 형성된다. 상기 제1 절연층(112)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다.
상기 제1 연결 라인(CL1)의 일부 및 상기 제2 연결 라인(CL2)의 일부를 노출하는 콘택홀(CNT) 이 상기 제1 절연층(112)을 통해 형성된다.
도 15 내지 16b를 참조하면, 액티브 패턴(ACT), 데이터 라인(DL), 소스 전극(SE), 드레인 전극(DE), 제1 내지 제4 검사 라인들(TL1 내지 TL4), 제1 검사 패드(TP1) 및 제3 검사 패드(TP3)가 상기 제1 절연층(112) 상에 형성된다.
상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 중첩한다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장된다. 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 교차한다. 상기 소스 전극(SE)은 상기 데이터 라인(DL)과 전기적으로 연결된다. 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 이격된다. 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4)은 각각 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 순서대로 배열된다. 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4) 각각은 상기 데이터 라인들(DL)과 각각 연결된다. 상기 제1 검사 패드(TP1)은 상기 제2 검사 패드(TP2)와 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 제1 검사 패드(TP1)는 상기 제1 검사 라인(TL1)과 연결된다. 상기 제3 검사 패드(TP3)는 상기 제1 검사 패드(TP1)와 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제3 검사 패드(TP3)는 상기 제4 검사 패드(TP4)와 상기 제2 방향(D2)으로 인접하여 배치된다.
상기 제1 절연층(112) 상에 액티브층 및 도전막을 순서대로 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 액티브층 및 상기 도전막을 패터닝하여 상기 액티브 패턴(ACT), 상기 데이터 라인(DL), 상기 소스 전극(SE), 상기 드레인 전극(DE), 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4), 상기 제1 검사 패드(TP1) 및 상기 제3 검사 패드(TP3)를 형성할 수 있다. 예를 들면, 하프톤 마스크를 이용하여 상기 소스 드레인 전극(SE, DE) 및 상기 액티브 패턴(ACT)을 형성할 수 있다.
상기 제2 검사 패드(TP2) 및 상기 제4 검사 패드(TP4)를 노출하는 검사 콘택홀(TCNT)이 상기 제1 절연층(112)을 통해 형성된다.
상기 제1 내지 제4 검사 패드들(TP1 내지 TP4)을 이용하여 상기 표시 패널을 검사할 수 있다. 이후, 상기 액티브 패턴(ACT), 상기 데이터 라인(DL), 상기 소스 전극(SE), 상기 드레인 전극(DE), 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4), 상기 제1 검사 패드(TP1) 및 상기 제3 검사 패드(TP3) 상에 제2 절연층을 형성하고, 상기 제2 절연층 상에 화소 전극을 형성하여 제1 기판을 완성할 수 있다.
이후 제2 기판(도 2 내지 3c의 SB2 참조) 및 액정층(도 2 내지 3c의 130 참조)을 형성하여 표시 패널을 제조할 수 있다.
도 17 내지 도 20b는 도 6의 표시 패널의 제조 방법을 나타낸 평면도들 및 단면도들이다.
도 17 내지 도 18b을 참조하면, 게이트 라인(GL), 게이트 전극(GE), 제1 연결 라인(CL1), 제2 연결 라인(CL2)이 제1 베이스 기판(110) 상에 형성된다.
상기 게이트 라인(GL)은 제1 방향(D1)으로 연장된다. 상기 게이트 전극(GE)은 상기 게이트 라인(GL)과 전기적으로 연결된다. 상기 제1 연결 라인(CL1) 및 상기 제2 연결 라인(CL2)은 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다.
상기 제1 베이스 기판(110) 상에 도전막을 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 도전막을 패터닝하여 상기 게이트 라인(GL), 상기 게이트 전극(GE), 상기 제1 연결 라인(CL1), 및 상기 제2 연결 라인(CL2)을 형성할 수 있다.
상기 제1 절연층(112)이 상기 제1 연결 라인(CL1), 및 상기 제2 연결 라인(CL2) 상에 형성된다. 상기 제1 절연층(112)은 화학 기상 증착 공정, 스핀 코팅 공정, 플라즈마 증대 화학 기상 증착 공정, 스퍼터링 공정, 진공 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정, 프린팅 공정 등을 이용하여 형성할 수 있다.
상기 제1 연결 라인(CL1)의 일부 및 상기 제2 연결 라인(CL2)의 일부를 노출하는 콘택홀(CNT) 이 상기 제1 절연층(112)을 통해 형성된다.
도 19 내지 20b를 참조하면, 액티브 패턴(ACT), 데이터 라인(DL), 소스 전극(SE), 드레인 전극(DE), 제1 내지 제4 검사 라인들(TL1 내지 TL4), 제1 내지 제4 검사 패드들(TP1 내지 TP4)가 상기 제1 절연층(112) 상에 형성된다.
상기 액티브 패턴(ACT)은 상기 게이트 전극(GE)과 중첩한다. 상기 데이터 라인(DL)은 상기 제1 방향(D1)과 실질적으로 수직한 제2 방향(D2)으로 연장된다. 상기 데이터 라인(DL)은 상기 게이트 라인(GL)과 교차한다. 상기 소스 전극(SE)은 상기 데이터 라인(DL)과 전기적으로 연결된다. 상기 드레인 전극(DE)은 상기 소스 전극(SE)과 이격된다. 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4)은 각각 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 순서대로 배열된다. 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4) 각각은 상기 데이터 라인들(DL)과 각각 연결된다.
상기 제2 검사 라인(TL2)은 상기 콘택홀(CNT)를 통해 상기 제1 연결 라인(CL1)과 전기적으로 연결된다. 상기 제4 검사 라인(TL4)은 상기 콘택홀을 통해 상기 제2 연결 라인(CL2)과 전기적으로 연결된다.
상기 제1 검사 패드(TP1)는 상기 제1 검사 라인(TL1)과 연결된다. 상기 제3 검사 패드(TP3)는 상기 제1 검사 패드(TP1)와 상기 제1 방향(D1)으로 인접하여 배치된다. 상기 제3 검사 패드(TP3)는 상기 제3 검사 라인(TL3)과 연결된다.
상기 제2 검사 패드(TP2)는 상기 제1 검사 패드(TP1)와 상기 제2 방향(D2)으로 인접하여 배치된다. 상기 제2 검사 패드(TP2)는 상기 제1 연결 라인(CL1)과 상기 콘택홀(CNT)을 통해 전기적으로 연결된다. 상기 제4 검사 패드(TP4)는 상기 제1 절연층(112) 상에 배치된다. 상기 제4 검사 패드(TP4)는 상기 제2 검사 패드(TP2)와 제1 방향(D1)으로 인접하여 배치된다. 상기 제4 검사 패드(TP4)는 상기 제2 연결 라인(CL2)과 상기 콘택홀을 통해 전기적으로 연결된다.
상기 제1 절연층(112) 상에 액티브층 및 도전막을 순서대로 형성한 후, 사진 식각 공정 또는 추가적인 식각 마스크를 이용하는 식각 공정 등을 이용하여 상기 액티브층 및 상기 도전막을 패터닝하여 상기 액티브 패턴(ACT), 상기 데이터 라인(DL), 상기 소스 전극(SE), 상기 드레인 전극(DE), 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4), 상기 제1 내지 제4 검사 패드들(TP1 내지 TP4)을 형성할 수 있다. 예를 들면, 하프톤 마스크를 이용하여 상기 소스 드레인 전극(SE, DE) 및 상기 액티브 패턴(ACT)을 형성할 수 있다.
상기 제1 내지 제4 검사 패드들(TP1 내지 TP4)을 이용하여 상기 표시 패널을 검사할 수 있다. 이후, 상기 액티브 패턴(ACT), 상기 데이터 라인(DL), 상기 소스 전극(SE), 상기 드레인 전극(DE), 상기 제1 내지 제4 검사 라인들(TL1 내지 TL4), 상기 제1 내지 제4 검사 패드(TP1 내지 TP4) 상에 제2 절연층을 형성하고, 상기 제2 절연층 상에 화소 전극을 형성하여 제1 기판을 완성할 수 있다.
이후 제2 기판(도 2 내지 3c의 SB2 참조) 및 액정층(도 2 내지 3c의 130 참조)을 형성하여 표시 패널을 제조할 수 있다.
본 발명의 실시예들에 따르면, 표시 패널은 게이트 라인과 동일한 층으로부터 형성되고 검사 패드와 중첩하는 연결 라인을 포함한다. 이에 따라, 상기 표시 패널의 화소 수가 증가함에 따라 상기 검사 라인들의 간격, 즉 상기 데이터 라인들의 간격이 좁아지더라도, 상기 검사 패드들의 면적을 유지한채로 상기 표시 패널을 검사할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 표시 패널 110: 제1 베이스 기판
112: 제1 절연층 114: 제2 절연층
120: 제2 베이스 기판 122: 오버 코팅층
TL1-TL4: 제1 내지 제4 검사 라인 TP1-TP4: 제1 내지 제4 검사 패드
CL1, CL2: 제1 및 제2 연결 라인 CNT:콘택홀
GL: 게이트 라인 DL: 데이터 라인
SW: 스위칭 소자 BM: 블랙 매트릭스
CF: 컬러 필터

Claims (18)

  1. 영상을 표시하는 표시 영역 및 상기 표시 영역을 둘러싸는 비표시 영역을 포함하는 베이스 기판
    상기 베이스 기판 상에 배치되고, 상기 표시 영역 내에 배치되며, 제1 방향과 교차하는 제2 방향으로 연장되는 제1 데이터 라인
    상기 베이스 기판 상에 배치되고, 상기 표시 영역 내에 배치되며, 상기 제1 데이터 라인과 평행하게 연장되는 제2 데이터 라인
    상기 제1 데이터 라인에 전기적으로 연결되고 상기 비표시 영역 내에 배치되는 제1 라인
    상기 제2 데이터 라인에 전기적으로 연결되고 상기 비표시 영역 내에 배치되는 제2 라인
    상기 제1 라인에 전기적으로 연결되고 상기 비표시 영역 내에 배치되는 제1 패드 및
    상기 제2 라인에 전기적으로 연결되고 상기 비표시 영역 내에 배치되는 제2 패드를 포함하고,
    상기 제1 패드 및 상기 제2 패드는 서로 다른 층으로부터 형성되고,
    상기 표시 영역은 스위칭 소자 및 픽셀 전극을 포함하는 픽셀을 포함하는 것을 특징으로 하는 표시 패널.
  2. 제1항에 있어서,
    상기 표시 영역 내에 배치되고 상기 제1 방향으로 연장되는 게이트 라인 및
    상기 게이트 라인 및 상기 제1 및 제2 데이터 라인 사이에 배치되고, 상기 제1 패드 및 상기 제2 패드 사이에 배치되는 제1 절연층을 더 포함하며,
    상기 스위칭 소자는 상기 게이트 라인 및 상기 제1 데이터 라인에 전기적으로 연결되는 것을 특징으로 하는 표시 패널.
  3. 제2항에 있어서, 상기 제1 라인 및 상기 제2 라인은 상기 제2 방향으로 연장되고, 상기 제1 방향으로 배열되는 것을 특징으로 하는 표시 패널.
  4. 제3항에 있어서, 상기 제1 패드 및 상기 제1 라인은 동일한 층으로부터 형성되는 것을 특징으로 하는 표시 패널.
  5. 제4항에 있어서, 상기 제2 패드는 상기 제1 절연층에 형성되는 제1 콘택홀을 통해 상기 제2 라인과 전기적으로 연결되고,
    상기 제2 패드는 상기 제1 패드와 상기 제2 방향으로 이웃하여 배치되는 것을 특징으로 하는 표시 패널.
  6. 제1항에 있어서,
    상기 표시 영역 내에 배치되고 상기 제1 방향으로 연장되는 게이트 라인
    상기 게이트 라인 및 상기 제1 및 제2 데이터 라인 사이에 배치되고, 상기 제1 패드 및 상기 제2 패드 사이에 배치되는 제1 절연층
    상기 제1 데이터 라인과 평행하게 연장되는 제3 데이터 라인
    상기 제1 데이터 라인과 평행하게 연장되는 제4 데이터 라인
    상기 제3 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제3 라인
    상기 제4 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제4 라인
    상기 제3 라인과 연결되고, 상기 제1 패드와 상기 제1 방향으로 이웃하여 배치되며, 상기 제3 라인과 동일한 층으로부터 형성되는 제3 패드 및
    상기 제1 절연층에 형성되는 제2 콘택홀을 통해 상기 제4 라인과 전기적으로 연결되고, 상기 제3 패드와 상기 제2 방향으로 이웃하여 배치되는 제4 패드를 더 포함하는 것을 특징으로 하는 표시 패널.
  7. 제6항에 있어서,
    상기 제2 패드와 상기 제2 라인을 전기적으로 연결하는 제1 연결 라인 및
    상기 제4 패드와 상기 제4 라인을 전기적으로 연결하는 제2 연결 라인을 더 포함하고,
    상기 제1 연결 라인 및 상기 제2 연결 라인은 동일한 층으로부터 형성되며,
    상기 제1 연결 라인 및 상기 제2 연결 라인은 상기 제1 데이터 라인과 다른 층으로부터 형성되는 것을 특징으로 하는 표시 패널.
  8. 제7항에 있어서, 상기 제1 연결 라인은 상기 제1 패드와 중첩되고,
    상기 제2 연결 라인은 상기 제3 패드와 중첩되는 것을 특징으로 하는 표시 패널.
  9. 제8항에 있어서, 상기 제1 패드 및 상기 제3 패드 사이의 간격은 상기 제1 라인의 폭보다 작거나 같은 것을 특징으로 하는 표시 패널.
  10. 제7항에 있어서, 상기 제1 연결 라인은 상기 제1 패드 및 상기 제3 패드와 중첩되는 것을 특징으로 하는 표시 패널.
  11. 제10항에 있어서, 상기 제1 연결 라인은 상기 제1 패드의 장변과 중첩되고,
    상기 제1 연결 라인은 상기 제1 패드의 상기 장변과 마주보는 상기 제3 패드의 장변과 중첩되는 것을 특징으로 하는 표시 패널.
  12. 제1항에 있어서,
    상기 제1 데이터 라인과 평행하게 연장되는 제3 데이터 라인
    상기 제1 데이터 라인과 평행하게 연장되는 제4 데이터 라인
    상기 제3 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제3 라인
    상기 제4 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제4 라인
    상기 제3 라인과 연결되고, 상기 제1 패드와 상기 제1 방향으로 이웃하여 배치되며, 상기 제3 라인과 동일한 층으로부터 형성되는 제3 패드 및
    상기 제1 절연층에 형성되는 제2 콘택홀을 통해 상기 제4 라인과 전기적으로 연결되고, 상기 제2 패드와 상기 제1 방향으로 이웃하여 배치되는 제4 패드를 더 포함하는 것을 특징으로 하는 표시 패널.
  13. 제12항에 있어서,
    상기 제2 패드는 상기 제1 패드의 일부 및 상기 제3 패드의 일부와 상기 제2 방향으로 이웃하여 배치되며, 수평 방향을 기준으로 상기 제1 패드 및 상기 제3 패드 사이에 배치되는 것을 특징으로 하는 표시 패널.
  14. 제13항에 있어서,
    상기 제2 패드와 상기 제2 라인을 전기적으로 연결하는 제1 연결 라인 및
    상기 제4 패드와 상기 제4 라인을 전기적으로 연결하는 제2 연결 라인을 더 포함하고,
    상기 제1 연결 라인은 상기 제1 패드와 중첩되고,
    상기 제2 연결 라인은 상기 제3 패드와 중첩되는 것을 특징으로 하는 표시 패널.
  15. 제1항에 있어서,
    상기 제1 데이터 라인과 평행하게 연장되는 제3 데이터 라인
    상기 제1 데이터 라인과 평행하게 연장되는 제4 데이터 라인
    상기 제1 데이터 라인과 평행하게 연장되는 제5 데이터 라인
    상기 제1 데이터 라인과 평행하게 연장되는 제6 데이터 라인
    상기 제3 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제3 라인
    상기 제4 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제4 라인
    상기 제5 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제5 라인
    상기 제6 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제6 라인
    상기 제3 라인과 연결되고, 상기 제2 패드의 일부와 상기 제2 방향으로 이웃하여 배치되며, 상기 제3 라인과 동일한 층으로부터 형성되는 제3 패드
    상기 제4 라인과 연결되고, 상기 제3 패드와 상기 제2 방향으로 이웃하여 배치되는 제4 패드
    상기 제5 라인과 연결되고, 상기 제1 패드와 상기 제1 방향으로 이웃하여 배치되는 제5 패드
    상기 제6 라인과 연결되고, 상기 제2 패드와 상기 제1 방향으로 이웃하여 배치되는 제6 패드를 더 포함하는 것을 특징으로 하는 표시 패널.
  16. 제15항에 있어서,
    상기 제2 패드와 상기 제2 라인을 전기적으로 연결하는 제1 연결 라인 및
    상기 제4 패드와 상기 제4 라인을 전기적으로 연결하는 제2 연결 라인을 더 포함하고,
    상기 제1 연결 라인은 상기 제1 패드와 중첩되고,
    상기 제2 연결 라인은 상기 제5 패드, 상기 제6 패드 및 상기 제3 패드와 중첩되는 것을 특징으로 하는 표시 패널.
  17. 제1항에 있어서,
    상기 제1 데이터 라인과 평행하게 연장되는 제3 데이터 라인
    상기 제1 데이터 라인과 평행하게 연장되는 제4 데이터 라인
    상기 제1 데이터 라인과 평행하게 연장되는 제5 데이터 라인
    상기 제1 데이터 라인과 평행하게 연장되는 제6 데이터 라인
    상기 제3 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제3 라인
    상기 제4 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제4 라인
    상기 제5 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제5 라인
    상기 제6 데이터 라인과 연결되고, 상기 제2 방향으로 연장되며, 상기 비표시 영역 내에 배치되는 제6 라인
    상기 제3 라인과 연결되고, 상기 제2 패드와 상기 제2 방향으로 이웃하여 배치되는 제3 패드
    상기 제4 라인과 연결되고, 상기 제1 패드와 상기 제1 방향으로 이웃하여 배치되는 제4 패드
    상기 제5 라인과 연결되고, 상기 제2 패드와 상기 제1 방향으로 이웃하여 배치되는 제5 패드
    상기 제6 라인과 연결되고, 상기 제3 패드와 상기 제1 방향으로 이웃하여 배치되는 제6 패드를 더 포함하는 것을 특징으로 하는 표시 패널.
  18. 제17항에 있어서,
    상기 제2 패드와 상기 제2 라인을 전기적으로 연결하는 제1 연결 라인
    상기 제3 패드와 상기 제3 라인을 전기적으로 연결하는 제2 연결 라인
    상기 제5 패드와 상기 제5 라인을 전기적으로 연결하는 제3 연결 라인 및
    상기 제6 패드와 상기 제6 라인을 전기적으로 연결하는 제4 연결 라인을 더 포함하고,
    상기 제1 연결 라인은 상기 제1 패드와 중첩되고,
    상기 제2 연결 라인은 상기 제1 패드 및 상기 제2 패드와 중첩되며,
    상기 제3 연결 라인은 상기 제4 패드와 중첩되고,
    상기 제6 연결 라인은 상기 제4 패드 및 상기 제5 패드와 중첩되는 것을 특징으로 하는 표시 패널.
KR1020200030115A 2020-03-11 2020-03-11 표시 패널 및 이의 제조 방법 KR102190251B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200030115A KR102190251B1 (ko) 2020-03-11 2020-03-11 표시 패널 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200030115A KR102190251B1 (ko) 2020-03-11 2020-03-11 표시 패널 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020130142570A Division KR102090159B1 (ko) 2013-11-22 2013-11-22 표시 패널 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200032675A true KR20200032675A (ko) 2020-03-26
KR102190251B1 KR102190251B1 (ko) 2020-12-14

Family

ID=69958881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200030115A KR102190251B1 (ko) 2020-03-11 2020-03-11 표시 패널 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102190251B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070017625A (ko) * 2005-08-08 2007-02-13 삼성전자주식회사 액정 표시 장치와 이의 제조방법
US7864288B2 (en) * 2006-05-02 2011-01-04 Au Optronics Corporation Liquid crystal display array substrate and its manufacturing method
KR20120136743A (ko) * 2011-06-10 2012-12-20 엘지디스플레이 주식회사 평판 표시장치
KR20130057816A (ko) * 2011-11-24 2013-06-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070017625A (ko) * 2005-08-08 2007-02-13 삼성전자주식회사 액정 표시 장치와 이의 제조방법
US7864288B2 (en) * 2006-05-02 2011-01-04 Au Optronics Corporation Liquid crystal display array substrate and its manufacturing method
KR20120136743A (ko) * 2011-06-10 2012-12-20 엘지디스플레이 주식회사 평판 표시장치
KR20130057816A (ko) * 2011-11-24 2013-06-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR102190251B1 (ko) 2020-12-14

Similar Documents

Publication Publication Date Title
KR102090159B1 (ko) 표시 패널 및 이의 제조 방법
US9201276B2 (en) Process architecture for color filter array in active matrix liquid crystal display
US10095075B2 (en) Display panel, display apparatus having the same and method of manufacturing the same
US9711542B2 (en) Method for fabricating display panel
US10608052B2 (en) Display substrate and method of manufacturing the same
KR102258374B1 (ko) 박막 트랜지스터, 이를 포함하는 표시 패널 및 이의 제조 방법
TWI533055B (zh) 顯示面板
US9853060B2 (en) Thin film transistor substrate and method of manufacturing the same
US20180083076A1 (en) Display device
US8502945B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
KR20150017527A (ko) 표시 패널 및 이의 제조 방법
US20060076560A1 (en) Thin-film semiconductor device, electro-optical device, and electronic apparatus
KR20150045677A (ko) 표시 패널 및 이의 제조 방법
US7705360B2 (en) Array substrate for display device and method of manufacturing the same
CN113467145B (zh) 阵列基板及制作方法、显示面板
US20120081273A1 (en) Pixel structure, pixel array and display panel
US20150255616A1 (en) Semiconductor device and display device
US20150162354A1 (en) Thin film transistor substrate and method of manufacturing a thin film transistor substrate
US20150279865A1 (en) Semiconductor device and display device
KR20160125598A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법, 박막트랜지스터 어레이 기판을 구비한 표시장치
KR102190251B1 (ko) 표시 패널 및 이의 제조 방법
KR101266396B1 (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법
KR20170134800A (ko) 액정 표시 장치 및 그 제조방법
CN114787703B (zh) 阵列基板及其制作方法
KR20140001634A (ko) 어레이 기판, 이를 포함하는 표시 패널 및 이의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant