KR20150077213A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20150077213A
KR20150077213A KR1020130166172A KR20130166172A KR20150077213A KR 20150077213 A KR20150077213 A KR 20150077213A KR 1020130166172 A KR1020130166172 A KR 1020130166172A KR 20130166172 A KR20130166172 A KR 20130166172A KR 20150077213 A KR20150077213 A KR 20150077213A
Authority
KR
South Korea
Prior art keywords
data lines
data
numbered
lines
odd
Prior art date
Application number
KR1020130166172A
Other languages
English (en)
Other versions
KR102156772B1 (ko
Inventor
이윤정
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130166172A priority Critical patent/KR102156772B1/ko
Publication of KR20150077213A publication Critical patent/KR20150077213A/ko
Application granted granted Critical
Publication of KR102156772B1 publication Critical patent/KR102156772B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시패널; 상기 표시패널의 데이터링크부에 위치하는 데이터라인들; 상기 데이터라인들에 연결되고 상기 데이터라인들을 통해 데이터신호를 출력하는 출력버퍼 회로부를 갖는 데이터구동부; 및 상기 데이터구동부를 제어하는 타이밍제어부를 포함하되, 상기 데이터링크부에 위치하는 데이터라인들은 서로 다른층에 교번하여 위치하는 홀수라인의 데이터라인들과 짝수라인의 데이터라인들을 포함하고, 상기 출력버퍼 회로부는 상기 데이터링크부에 위치하는 데이터라인들 간의 공정 편차에 대응하여 바이어스 커런트가 달라지는 것을 특징으로 하는 표시장치를 제공한다.

Description

표시장치{Display Device}
본 발명은 표시장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결 매체인 표시장치의 시장이 커지고 있다. 현재 액정표시장치 및 유기전계발광표시장치와 같은 표시장치는 소형, 중형 및 대형에 이르기까지 구현되고 있다.
표시장치는 매트릭스 형태로 배치된 서브 픽셀들을 포함하는 표시패널, 표시패널을 구동하는 구동부 및 구동부를 제어하는 타이밍제어부가 포함된다. 구동부에는 표시패널에 게이트신호를 공급하는 게이트구동부 및 표시패널에 데이터신호를 공급하는 데이터구동부 등이 포함된다.
통상적으로 소형 또는 중형 표시장치는 구동부가 집적회로 등의 형태로 표시패널에 위치하게 된다. 구동부가 표시패널에 위치하는 경우, 이의 출력 핀과 접촉하는 범프패드들에 연결된 배선들은 인접한 배선과 일정한 피치를 유지하며 표시부까지 배선된다.
표시장치의 베젤 영역의 폭은 표시부의 외부에 형성된 배선들을 형성하는 공정 및 이를 배선하는 라우팅 방법에 따라 좌우된다. 종래에는 베젤 영역을 최소화하는 네로우 베젤(Narrow bezel)을 구현하기 위해 다양한 방식이 제안된 바 있다.
그 예로 종래에는 데이터링크부에 위치하는 데이터라인들을 단층이 아닌 복층으로 설계하는 방식으로 설계 공간을 확보하여 네로우 베젤을 구현하였다. 하지만, 데이터링크부에 위치하는 데이터라인들을 복층으로 설계할 경우, 층별 공정 편차로 인하여 표시패널에 세로줄 등의 화질 불량이 야기되고 있는바 이의 개선이 요구된다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명은 데이터링크부에 위치하는 데이터라인들을 복층으로 설계할 경우, 층별 공정 편차로 인하여 표시패널에 세로줄 등의 화질 불량이 야기되는 문제를 개선 및 방지하여 표시품질과 신뢰성을 높이는 것이다.
상술한 과제 해결 수단으로 본 발명은 표시패널; 상기 표시패널의 데이터링크부에 위치하는 데이터라인들; 상기 데이터라인들에 연결되고 상기 데이터라인들을 통해 데이터신호를 출력하는 출력버퍼 회로부를 갖는 데이터구동부; 및 상기 데이터구동부를 제어하는 타이밍제어부를 포함하되, 상기 데이터링크부에 위치하는 데이터라인들은 서로 다른층에 교번하여 위치하는 홀수라인의 데이터라인들과 짝수라인의 데이터라인들을 포함하고, 상기 출력버퍼 회로부는 상기 데이터링크부에 위치하는 데이터라인들 간의 공정 편차에 대응하여 바이어스 커런트가 달라지는 것을 특징으로 하는 표시장치를 제공한다.
상기 공정 편차는 상기 홀수라인의 데이터라인들과 상기 짝수라인의 데이터라인들 간에 발생할 수 있다.
상기 공정 편차는 매 라인마다 발생할 수 있다.
상기 공정 편차는 일부 라인에 발생할 수 있다.
상기 홀수라인의 데이터라인들과 상기 짝수라인의 데이터라인들 간의 저항차는 a ≠ b이고, 상기 a는 상기 홀수라인의 데이터라인들의 저항값이고, 상기 b는 상기 짝수라인의 데이터라인들의 저항값이며, 상기 출력버퍼 회로부는 상기 홀수라인의 데이터라인들과 짝수라인의 데이터라인들에 대한 바이어스 커런트가 달라질 수 있다.
상기 타이밍제어부는 상기 출력버퍼 회로부의 바이어스 커런트를 달리하는 바이어스 커런트 제어 레지스터값을 상기 데이터구동부에 공급할 수 있다.
본 발명은 데이터링크부에 위치하는 데이터라인들을 복층으로 설계할 경우, 층별 공정 편차로 인하여 표시패널에 세로줄 등의 화질 불량이 야기되는 문제를 개선 및 방지하여 표시품질과 신뢰성을 높일 수 있는 효과가 있다.
도 1은 표시장치를 개략적으로 나타낸 블록도.
도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도.
도 3은 표시패널의 구성을 나타낸 평면도.
도 4는 데이터링크부에 위치하는 데이터라인들의 단면도.
도 5는 데이터링크부의 복층 설계에 따른 문제점을 설명하기 위한 도면.
도 6은 본 발명의 일 실시예에 따른 데이터구동부의 출력버퍼 회로부를 나타낸 도면.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 표시장치를 개략적으로 나타낸 블록도이고, 도 2는 도 1에 도시된 서브 픽셀을 개략적으로 나타낸 구성도이며, 도 3은 표시패널의 구성을 나타낸 평면도이며, 도 4는 데이터링크부에 위치하는 데이터라인들의 단면도이고, 도 5는 데이터링크부의 복층 설계에 따른 문제점을 설명하기 위한 도면이며, 도 6은 본 발명의 일 실시예에 따른 데이터구동부의 출력버퍼 회로부를 나타낸 도면이다.
도 1에 도시된 바와 같이, 표시장치에는 영상공급부(110), 타이밍제어부(120), 게이트구동부(130), 데이터구동부(140) 및 표시패널(150)이 포함된다.
영상공급부(110)는 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호 및 클럭신호 등의 타이밍 제어신호와 더불어 데이터신호(DATA)를 타이밍제어부(120)에 공급한다.
타이밍제어부(120)는 영상공급부(110)로부터 공급된 타이밍 제어신호 등을 기반으로 게이트구동부(130)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터구동부(140)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다. 타이밍제어부(120)는 데이터 타이밍 제어신호(DDC)와 함께 데이터신호(DATA)를 데이터구동부(140)에 공급한다.
게이트구동부(130)는 타이밍제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 게이트전압의 레벨을 시프트시키면서 게이트신호를 출력한다. 게이트구동부(130)는 게이트라인들(GL1 ~ GLm)을 통해 표시패널(150)에 포함된 서브 픽셀들(SP)에 게이트신호를 공급한다. 게이트구동부(130)는 집적회로(Integrated Circuit; IC) 형태로 형성되거나 표시패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.
데이터구동부(140)은 타이밍제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 데이터신호(DATA)를 샘플링하고 래치하며 감마 기준전압에 대응하여 아날로그 형태로 변환하여 출력한다. 데이터구동부(140)는 데이터라인들(DL1 ~ DLn)을 통해 표시패널(150)에 포함된 서브 픽셀들(SP)에 데이터신호(DATA)를 공급한다. 데이터구동부(140)는 집적회로(Integrated Circuit; IC) 형태로 형성된다.
표시패널(150)은 게이트구동부(130)로부터 공급된 게이트신호와 데이터구동부(140)로부터 공급된 데이터신호(DATA)에 대응하여 영상을 표시한다. 표시패널(150)에는 영상을 표시하기 위해 빛을 발광하거나 빛을 제어하는 서브 픽셀들(SP)이 포함된다. 서브 픽셀들(SP)은 하부기판과 상부기판 사이에 박막 형태로 형성된다.
도 2에 도시된 바와 같이, 하나의 서브 픽셀에는 게이트라인들(GL1)과 데이터라인들(DL1)에 연결된 스위칭 트랜지스터(SW)와 스위칭 트랜지스터(SW)를 통해 공급된 데이터신호(DATA)에 대응하여 동작하는 픽셀회로(PC)가 포함된다. 픽셀회로(PC)의 구성에 따라 서브 픽셀들(SP)은 액정소자를 포함하는 액정표시패널로 구현되거나 유기발광소자를 포함하는 유기발광표시패널 등으로 구현된다.
표시패널(150)이 액정표시패널로 구성된 경우, 이는 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드로 구현된다. 표시패널(150)이 유기발광표시패널로 구성된 경우, 이는 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식으로 구현된다.
도 3에 도시된 바와 같이, 표시패널(150)에는 표시부(AA), 게이트구동부(130a, 130b), 데이터구동부(140) 및 신호패드들(160)이 형성된다. 도 1을 참조하여 설명한 영상공급부(110) 및 타이밍제어부(120)는 외부기판에 형성되므로 이는 미도시한 상태이다.
표시부(AA)는 매트릭스 형태로 형성된 서브 픽셀들(SP)을 포함한다. 표시부(AA)를 제외한 외부 영역은 비표시영역(NAx, NAy1, NAy2)이 되는 베젤(Bezel) 영역으로 정의된다. 이때, 제1 및 제2비표시영역(NAy1, NAy2)은 측면 베젤 영역으로 정의되고, 제3비표시영역(NAx)은 하부 베젤 영역(이는 보는 방향에 따라 상부 베젤 영역으로 정의되기도 하나 본 발명에서는 하부 베젤 영역으로 함)으로 정의된다.
게이트구동부(130a, 130b)는 표시패널(150)의 측면 외곽에 형성되거나 외부기판 상에 형성된다. 게이트구동부(130a, 130b)가 게이트인패널(Gate In Panel) 방식으로 형성된 경우, 이는 도면과 같이 표시부(AA)의 좌측 및 우측 표시패널(150)에 정의된 제1 및 제2비표시영역(NAy1, NAy2)에 형성될 수 있다. 이때, 게이트구동부(130a, 130b)는 표시패널(150)의 해상도에 따라 제1 및 제2비표시영역(NAy1, NAy2)에 형성되거나 이들 중 하나의 비표시영역(NAy1 또는 NAy2)에 형성될 수 있다.
신호패드들(160)은 표시패널(150)의 일측 최 외곽에 형성된다. 신호패드들(160)은 다수의 패드들로 구성되며, 이는 표시패널(150)의 해상도에 따라 제3비표시영역(NAx)에 위치하는 일측 최 외곽의 한 부분에 형성되거나 제1 및 제2비표시영역(NAy1, NAy2)에 위치하는 일측 및 타측 최 외곽의 한 부분에 형성될 수 있다.
통상 타이밍제어부(120)는 물론 전원공급부 등은 외부기판(예컨대, 인쇄회로기판) 상에 집적회로 형태로 실장된다. 따라서, 신호패드들(160)은 타이밍제어부(120) 등이 형성된 외부기판과 연결되는 부분이 되며, 외부기판으로부터 출력되는 각종 신호나 전원을 표시패널(150)에 전달 및 공급하는 역할을 하게 된다.
데이터구동부(140)는 표시패널(150)에 형성된 신호패드들(160)과 표시부(AA) 사이에 위치하는 제3비표시영역(NAx)에 형성된다. 데이터구동부(140)는 집적회로 형태로 구성되어 표시패널(150)에 형성된 범프패드들 상에 실장된다.
게이트구동부(130a, 130b) 및 데이터구동부(140)는 표시패널(150) 상에 형성된 게이트라인들 및 데이터라인들을 통해 표시부(AA)에 포함된 서브 픽셀들(SP)에 연결된다.
한편, 표시부(AA)의 외부에 형성된 게이트라인들 및 데이터라인들의 경우 베젤 영역에 배선된다. 표시부(AA)와 데이터구동부(140) 사이는 통상 데이터링크부라고 칭한다. 데이터링트부에는 표시부(AA) 방향으로 라우팅됨과 더불어 데이터구동부(140)에 연결된 데이터라인들이 형성된다.
도 4에 도시된 바와 같이, 데이터링크부에 위치하는 데이터라인들(152, 154)은 복층으로 형성된다. 데이터링크부에 위치하는 데이터라인들(152, 154)을 구체적으로 설명하면 다음과 같다.
도 4의 (a)와 같이, 하부기판(151) 상에는 홀수라인의 데이터라인들(152)이 형성된다. 홀수라인의 데이터라인들(152)은 박막 트랜지스터의 게이트전극과 동일한 물질로 형성된다. 홀수라인의 데이터라인들(152) 상에는 제1절연막(153)이 형성된다.
제1절연막(153)은 게이트전극 및 게이트라인들을 덮는다. 제1절연막(153) 상에는 짝수라인의 데이터라인들(154)이 형성된다. 짝수라인의 데이터라인들(154)은 박막 트랜지스터의 소오스 및 드레인전극과 동일한 물질로 형성된다. 짝수라인의 데이터라인들(154) 상에는 제2절연막(155)이 형성된다. 제2절연막(155)은 소오스전극, 드레인전극 및 데이터라인들을 덮는다.
홀수라인의 데이터라인들(152)과 짝수라인의 데이터라인들(154)은 도 4와 같이 복층으로 형성되고 서로 다른층에 교번하여 위치한다. 홀수라인의 데이터라인들(152)과 짝수라인의 데이터라인들(154)은 한 라인씩 지그재그(zigzag) 형태로 배치되므로 각 라인 간의 이격 공간을 넓게 마련할 수 있다.
이로 인하여, 홀수라인의 데이터라인들(152)과 짝수라인의 데이터라인들(154)의 라인 폭을 넓게 하거나 두께를 증가시킬 수 있어(설계 공간 확보), 표시패널의 네로우 베젤(Narrow bezel)을 구현할 수 있다.
그러나, 도 4의 (b)와 같이 표시패널 제조시의 공정 편차로 인하여 홀수라인의 데이터라인들(152)의 라인 폭(a)과 짝수라인의 데이터라인들(154)의 라인 폭(b)이 달라지는 문제(또는 두께의 편차에 따른 문제도 발생할 수 있음)가 발생할 수 있다. 이 경우, 홀수라인의 데이터라인들(152)과 짝수라인의 데이터라인들(154) 간에 저항 차이가 발생하게 된다.
도 5에 도시되 바와 같이, 데이터링크부(Data Link)에 위치하는 홀수라인의 데이터라인들(152)과 짝수라인의 데이터라인들(154) 간에 저항 차이가 발생하게 되면, 표시패널의 표시부(AA)에 표시되는 영상은 "어두움, 정상, 어두움, 정상"과 같은 형태로 세로줄 등의 화질 불량이 야기된다.
위와 같은 문제는 데이터링크부의 복층 설계시, 공정 편차 발생에 의해 나타나는 문제로서, 제조공정의 변경을 통해 개선할 수 있는 방법 등을 모색해 보았으나 많은 어려움이 따랐다.
한편, 데이터라인들과 연결된 데이터구동부에는 데이터신호를 최종적으로 출력하는 출력버퍼 회로부가 포함되어 있다. 출력버퍼 회로부의 경우, 바이어스 커런트 제어(Bias Current Control)를 통해 데이터라인들로부터 출력되는 데이터신호의 세기를 조절할 수 있다. 따라서, 본 발명은 데이터구동부의 출력버퍼 회로부를 이용하여 데이터링크부의 복층 설계시 야기될 수 있는 문제를 개선 및 방지하는데, 이에 대해 설명하면 다음과 같다.
다만, 이하의 설명에서는 표시패널의 데이터라인들을 측정한 결과, 데이터링크부(Data Link)에 위치하는 홀수라인의 데이터라인들(152)의 라인 폭(a)과 짝수라인의 데이터라인들(154)의 라인 폭(b)이 a ≠ b 일 경우를 예로 설명한다.
도 6에 도시된 바와 같이, 데이터구동부(140)에는 출력버퍼 회로부(OBF) 및 바이어스 커런트 조절부(미도시) 등이 포함된다. 출력버퍼 회로부(OBF)는 데이터신호를 최종적으로 출력하는 장치이다. 바이어스 커런트 조절부(미도시)는 출력버퍼 회로부(OBF)에 공급되는 바이어스 커런트를 조절하는 장치이다. 바이어스 커런트 조절부(미도시)는 내부 또는 외부로부터 공급된 신호에 대응하여 출력버퍼 회로부(OBF)에 공급할 바이어스 커런트를 달리한다.
출력버퍼 회로부(OBF)의 홀수라인들(S1, S3, S1617, S1619)은 데이터링크부(Data Link)에 위치하는 홀수라인의 데이터라인들과 연결된다. 출력버퍼 회로부(OBF)의 짝수라인들(S2, S4, S1618, S1620)은 데이터링크부(Data Link)에 위치하는 짝수라인의 데이터라인들과 연결된다.
앞서 도 5를 참조하여 설명하였듯이, 표시패널의 데이터라인들을 측정한 결과, 데이터링크부(Data Link)에 위치하는 홀수라인의 데이터라인들(152)의 라인 폭(a)과 짝수라인의 데이터라인들(154)의 라인 폭(b)은 a ≠ b 로 나타났다. 즉, 홀수라인의 데이터라인들(152)의 라인 폭(a)과 짝수라인의 데이터라인들(154)의 라인 폭(b)은 공정 편차 발생으로 인하여 어느 한쪽의 데이터라인들의 폭이 좁아졌다.
홀수라인의 데이터라인들(152)의 라인 폭(a)과 짝수라인의 데이터라인들(154)의 라인 폭(b)이 a ≠ b 로 나타났다는 것은 이들 간의 저항차 또한 a ≠ b 로 나타났다는 의미와 같다.
실험 결과, 출력버퍼 회로부(OBF)의 홀수라인들(S1, S3, S1617, S1619)의 바이어스 커런트와 출력버퍼 회로부(OBF)의 짝수라인들(S2, S4, S1618, S1620)의 바이어스 커런트를 조절하면 이에 대한 문제를 개선 및 방지할 수 있는 것으로 나타났다.
그러므로, 본 발명의 일 실시예는 출력버퍼 회로부(OBF)의 홀수라인들(S1, S3, S1617, S1619)의 바이어스 단자를 홀수 바이어스 단자(ODD)에 공통으로 연결하고, 출력버퍼 회로부(OBF)의 짝수라인들(S2, S4, S1618, S1620)의 바이어스 단자를 짝수 바이어스 단자(EVEN)에 공통으로 연결한다.
그리고 출력버퍼 회로부(OBF)의 홀수라인들(S1, S3, S1617, S1619)에 연결된 홀수 바이어스 단자(ODD)와 출력버퍼 회로부(OBF)의 짝수라인들(S2, S4, S1618, S1620)에 연결된 짝수 바이어스 단자(EVEN)에 공급할 바이어스 커런트를 조절한다. 이때, 홀수 바이어스 단자(ODD)와 짝수 바이어스 단자(EVEN)에 공급할 바이어스 커런트를 조절하는 장치는 바이어스 커런트 조절부(미도시)이다.
그리고 홀수 바이어스 단자(ODD)와 짝수 바이어스 단자(EVEN)를 조절하여 홀수라인의 데이터라인들(152)의 라인 폭(a)과 짝수라인의 데이터라인들(154)의 라인 폭(b)이 물리적으로는 a ≠ b이지만, 데이터신호의 세기를 조절하여 a = b로 보정한다.
한편, 데이터구동부 내에 포함된 출력버퍼 회로부(OBF)는 타이밍제어부로부터 출력된 바이어스 커런트 제어 레지스터값에 대응하여 라인별 조절이 가능하다. 이때, 타이밍제어부로부터 출력된 바이어스 커런트 제어 레지스터값은 바이어스 커런트 조절부(미도시)에 공급되고 바이어스 커런트 조절부(미도시)는 바이어스 커런트 제어 레지스터값에 대응하여 출력버퍼 회로부(OBF)에 공급할 바이어스 커런트를 조절한다.
그러므로, 출력버퍼 회로부(OBF)의 바이어스 단자를 홀수 바이어스 단자(ODD)와 짝수 바이어스 단자(EVEN)에 각각 구분하여 공통으로 연결한다는 표현은 물리적 및 회로적 접속으로 해석되어서는 아니 될 것이다.
한편, 위의 설명에서는 데이터링크부(Data Link)에 위치하는 홀수라인의 데이터라인들(152)의 라인 폭(a)과 짝수라인의 데이터라인들(154)의 라인 폭(b)이 a ≠ b 일 경우를 예로 설명하였다. 그러나, 데이터링크부(Data Link)에 위치하는 데이터라인들(152, 154)의 라인 폭(a, b)이 홀수 라인과 짝수 라인으로 구분되어 다르지 않고 매 라인마다 또는 특정(또는 일부) 라인에 한하여 달라질 수도 있다.
본 발명의 일 실시예는 표시패널의 데이터라인들의 저항값을 측정하는 방법 등을 통해 데이터링크부(Data Link)에 위치하는 데이터라인들(152, 154) 간의 공정 편차를 검출해 낼 수 있다. 그러므로, 데이터링크부(Data Link)에 위치하는 데이터라인들(152, 154)이 매 라인마다 또는 특정 라인에 한하여 다를 경우, 이에 대응하여 타이밍제어부로부터 출력될 바이어스 커런트 제어 레지스터값을 달리하면 된다.
이상 본 발명은 데이터링크부에 위치하는 데이터라인들을 복층으로 설계할 경우, 층별 공정 편차로 인하여 표시패널에 세로줄 등의 화질 불량이 야기되는 문제를 개선 및 방지하여 표시품질과 신뢰성을 높일 수 있는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 영상공급부 120: 타이밍제어부
130: 게이트구동부 140: 데이터구동부
150: 표시패널 Data Link: 데이터링크부
152: 홀수라인의 데이터라인들 154: 짝수라인의 데이터라인들
OBF: 출력버퍼 회로부

Claims (6)

  1. 표시패널;
    상기 표시패널의 데이터링크부에 위치하는 데이터라인들;
    상기 데이터라인들에 연결되고 상기 데이터라인들을 통해 데이터신호를 출력하는 출력버퍼 회로부를 갖는 데이터구동부; 및
    상기 데이터구동부를 제어하는 타이밍제어부를 포함하되,
    상기 데이터링크부에 위치하는 데이터라인들은 서로 다른층에 교번하여 위치하는 홀수라인의 데이터라인들과 짝수라인의 데이터라인들을 포함하고,
    상기 출력버퍼 회로부는
    상기 데이터링크부에 위치하는 데이터라인들 간의 공정 편차에 대응하여 바이어스 커런트가 달라지는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서,
    상기 공정 편차는
    상기 홀수라인의 데이터라인들과 상기 짝수라인의 데이터라인들 간에 발생하는 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서,
    상기 공정 편차는
    매 라인마다 발생하는 것을 특징으로 하는 표시장치.
  4. 제1항에 있어서,
    상기 공정 편차는
    일부 라인에 발생하는 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서,
    상기 홀수라인의 데이터라인들과 상기 짝수라인의 데이터라인들 간의 저항차는 a ≠ b이고,
    상기 a는 상기 홀수라인의 데이터라인들의 저항값이고, 상기 b는 상기 짝수라인의 데이터라인들의 저항값이며,
    상기 출력버퍼 회로부는
    상기 홀수라인의 데이터라인들과 짝수라인의 데이터라인들에 대한 바이어스 커런트가 달라지는 것을 특징으로 하는 표시장치.
  6. 제1항에 있어서,
    상기 타이밍제어부는
    상기 출력버퍼 회로부의 바이어스 커런트를 달리하는 바이어스 커런트 제어 레지스터값을 상기 데이터구동부에 공급하는 것을 특징으로 하는 표시장치.
KR1020130166172A 2013-12-27 2013-12-27 표시장치 KR102156772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130166172A KR102156772B1 (ko) 2013-12-27 2013-12-27 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130166172A KR102156772B1 (ko) 2013-12-27 2013-12-27 표시장치

Publications (2)

Publication Number Publication Date
KR20150077213A true KR20150077213A (ko) 2015-07-07
KR102156772B1 KR102156772B1 (ko) 2020-09-16

Family

ID=53790027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130166172A KR102156772B1 (ko) 2013-12-27 2013-12-27 표시장치

Country Status (1)

Country Link
KR (1) KR102156772B1 (ko)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307165A (ja) * 1992-04-28 1993-11-19 Seiko Epson Corp アクティブマトリクス表示パネル
KR20070003379A (ko) * 2005-07-01 2007-01-05 삼성전자주식회사 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법
KR20070054318A (ko) * 2005-11-23 2007-05-29 삼성전자주식회사 소스 드라이버 및 상기 소스 드라이버를 구비하는디스플레이 장치
KR20120033622A (ko) * 2010-09-30 2012-04-09 삼성전자주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR101159318B1 (ko) * 2005-05-31 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치
KR20130010214A (ko) * 2011-07-18 2013-01-28 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20130057816A (ko) * 2011-11-24 2013-06-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR20130122883A (ko) * 2012-05-01 2013-11-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05307165A (ja) * 1992-04-28 1993-11-19 Seiko Epson Corp アクティブマトリクス表示パネル
KR101159318B1 (ko) * 2005-05-31 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치
KR20070003379A (ko) * 2005-07-01 2007-01-05 삼성전자주식회사 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법
KR20070054318A (ko) * 2005-11-23 2007-05-29 삼성전자주식회사 소스 드라이버 및 상기 소스 드라이버를 구비하는디스플레이 장치
KR20120033622A (ko) * 2010-09-30 2012-04-09 삼성전자주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
KR20130010214A (ko) * 2011-07-18 2013-01-28 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR20130057816A (ko) * 2011-11-24 2013-06-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR20130122883A (ko) * 2012-05-01 2013-11-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR102156772B1 (ko) 2020-09-16

Similar Documents

Publication Publication Date Title
US10707243B2 (en) Display device including gate lines and gate lead-out lines formed in same layer
JP6004560B2 (ja) 表示装置
US20160253024A1 (en) Display panel with touch detection function
KR20100026412A (ko) 표시 장치
US20110007257A1 (en) Liquid crystal display
US9142178B2 (en) Liquid crystal display device
US10394356B2 (en) Display device
KR101931248B1 (ko) 표시장치 및 그 제조방법
US10429970B2 (en) Display device
US10007159B2 (en) Display device
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
US20180239210A1 (en) Display device
US11048133B2 (en) Liquid crystal display panel and liquid crystal display device including the same
JP4542202B2 (ja) 表示装置
KR102352305B1 (ko) 표시 장치
JP4543725B2 (ja) 表示装置
KR102076841B1 (ko) 보조 공통 배선을 구비한 평판 표시장치용 박막 트랜지스터 기판
CN109407357B (zh) 包括光电传感器单元的显示面板和使用其的显示装置
KR102585766B1 (ko) 표시장치
WO2013099189A1 (ja) 表示装置
KR102156772B1 (ko) 표시장치
JP5138999B2 (ja) 表示装置
US9361840B2 (en) Display device
KR102175279B1 (ko) 액정표시장치
KR101966866B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant