KR101574097B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101574097B1
KR101574097B1 KR1020090073850A KR20090073850A KR101574097B1 KR 101574097 B1 KR101574097 B1 KR 101574097B1 KR 1020090073850 A KR1020090073850 A KR 1020090073850A KR 20090073850 A KR20090073850 A KR 20090073850A KR 101574097 B1 KR101574097 B1 KR 101574097B1
Authority
KR
South Korea
Prior art keywords
substrate
gate
color filter
liquid crystal
layer
Prior art date
Application number
KR1020090073850A
Other languages
English (en)
Other versions
KR20110016242A (ko
Inventor
강문수
석대영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090073850A priority Critical patent/KR101574097B1/ko
Publication of KR20110016242A publication Critical patent/KR20110016242A/ko
Application granted granted Critical
Publication of KR101574097B1 publication Critical patent/KR101574097B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은, 화상을 표시하는 표시영역과, 표시영역 외측으로 게이트 구동회로를 구비한 게이트 회로부를 갖는 비표시영역이 정의된 GIP(gate in panel) 구조 액정표시장치에 있어서, 제 1 기판과; 상기 제 1 기판 상의 상기 표시영역에 게이트 절연막을 개재하여 서로 교차하여 화소영역을 정의하며 배치된 게이트 배선 및 데이터 배선과; 상기 게이트 및 데이터 배선과 연결되며 상기 화소영역에 구비된 스위칭 박막트랜지스터와; 상기 스위칭 박막트랜지스터의 일전극과 연결되며 배치된 화소전극과; 상기 게이트 회로부에 상기 게이트 배선과 연결되며 배치되며 상기 게이트 구동 회로를 구성하는 다수의 구동 박막트랜지스터와; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 2 기판의 비표시영역 전면 및 상기 표시영역의 화소영역 경계에 배치된 블랙매트릭스와; 상기 블랙매트리스를 덮으며 상기 표시영역의 각 화소영역에 배치된 컬러필터층 및 상기 비표시영역 전면에 배치된 더미 컬러필터층과; 상기 컬러필터층 및 더미 컬러필터층을 덮으며 상기 제 2 기판 전면에 순차 적층된 오버코트층 및 공통전극과; 상기 공통전극을 덮으며 상기 비표시영역 전면에 제 1 높이를 가지며 배치된 제 1 패턴드 스페이서와; 그 밑면이 상기 제 1 패턴드 스페이서와 접촉하며 그 끝단이 상기 제 1 기판에 구성된 구성요소와 접촉하며 상기 비표시영역에 상기 제 1 높이보다 큰 제 2 높이를 가지며 기둥 형태로 배치된 제 2 패턴드 스페이서와; 그 밑면이 상기 공통전극과 접촉하며 그 끝단이 상기 제1기판에 구성된 구성요소와 접촉하며 상기 표시영역에 상기 제 1 및 제 2 높이를 합한 높이와 동일한 높이를 가지며 기둥 형태로 배치된 제 3 패턴드 스페이서와; 상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함하는 GIP 구조 액정표시장치와 이의 구성요소인 컬러필터 기판을 제조하는 방법을 제공한다.
어레이기판, GIP구조, 패턴드스페이서, 씰갭불량, 구동불량

Description

액정표시장치{Array substrate for Liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 특히 표시영역 테두리의 씰갭 개선 및 기생용량 증가에 따른 구동불량을 방지할 수 있는 GIP 구조 액정표시장치에 관한 것이다.
일반적으로 액정표시장치는 액정의 광학적 이방성을 이용한 장치이다.
즉, 액정표시장치는 전압이 가해지면 전계의 세기에 따라 액정의 분자배열이 바뀌고, 상기 액정의 분자배열에 따라 빛을 조절할 수 있는 특성을 이용하여 화상을 표현하는 장치로서, 공통전극을 포함하는 상부기판과 화소전극을 포함하는 하부기판과 상기 두 기판 사이에 충진된 액정층으로 구성된다.
도면을 참조하여 조금 더 상세히 액정표시장치에 대해 설명한다.
도 1은 일반적인 액정표시장치를 개략적으로 도시한 분해 사시도이다.
도시한 바와 같이, 일반적인 액정표시장치는 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레 이 기판(10)은 제 1 투명기판(12) 및 이의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(Tr)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판과 마주하는 상부의 컬러필터 기판(20)은 제 2 투명기판(22) 및 이의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(Tr)에 대응하여 즉, 각 화소영역(P)을 테두리하며 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 마련되어 있다.
그리고 도면상에 명확하게 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실링제 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 부착된다.
더불어 액정패널 배면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이 에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
액정표시장치를 완성하기 위해서는 액정패널을 구동시키기 위한 구동회로를 갖는 구동부를 필요로 하고 있다. 통상적으로 상기 구동부는 구동회로기판(printed circuit board : PCB)에 구현된다. 이때, 이러한 구동회로기판은 상기 액정패널의 게이트 배선과 연결되는 게이트 구동회로기판과 데이터 배선과 연결되는 데이터 구동회로기판으로 나뉜다.
한편, 이들 각각의 구동회로기판은, 액정패널의 일측면에 형성되며 상기 게이트 배선과 연결된 된 게이트 패드부와, 통상적으로 상기 게이트 패드가 형성된 일측면과 직교하는 상측면에 형성된 데이터 배선과 연결된 데이터 패드부 각각에 테이프 캐리어 패키지 (tape carrier package : TCP) 형태 또는 FPC(Flexible Printed circuit)를 개재하여 실장되고 있다.
하지만, 종래와 같이 구동회로기판을 게이트 및 데이터용으로 각각 게이트 패드부와 데이터 패드부에 실장하게 되면, 그 부피가 커지고, 그 무게 또한 증가하게 된다.
따라서, 이를 개선하고자, 게이트 및 데이터 구동회로기판을 하나로 통합하여 액정패널의 일측면에만 실장하는 것을 특징으로 GIP(gate in panel)구조 액정표시장치가 제안되고 있다.
도 2는 종래의 GIP 구조 액정표시장치에 있어 다수의 구동 박막트랜지스터가 구비된 게이트 회로부와 표시영역 일부에 대응하는 부분에 대한 단면도이다.
도시한 바와같이 GIP 구조 액정표시장치(40)는 어레이 기판(41)과 컬러필터 기판(71) 및 이들 두 기판(41, 71) 사이에 개재된 액정층(90)으로 구성되고 있다.
상기 어레이 기판(41)에 있어서는 표시영역(DA) 내의 각 화소영역에는 게이트 전극(44)과, 게이트 절연막(46)과, 반도체층(50)과, 서로 이격하는 소스 및 드레인 전극(56, 58)으로 구성된 스위칭 박막트랜지스터(STr)가 구비되어 있으며, 상기 스위칭 박막트랜지스터(STr)의 드레인 전극(58)과 접촉하며 화소전극(65)이 형성되고 있다.
또한, 게이트 회로부(GCA)에 있어서는 상기 스위칭 박막트랜지스터(STr)와 동일한 구성을 갖는 다수의 구동 박막트랜지스터(DTr)가 형성되고 있다. 이들 구동 박막트랜지스터(DTr)들은 선택적으로 연결되고 있다. 도면에서는 간략하게 하나의 구동 박막트랜지스터(DTr)만을 도시하였다.
또한, 상기 스위칭 및 구동 박막트랜지스터(STr, DTr)를 덮으며 보호층이 형성되고 있다. 이때, 상기 각 화소영역에 구성된 각 화소전극(65)은 상기 보호층(60) 내에 상기 스위칭 박막트랜지스터(STr)의 드레인 전극(58)을 노출시키며 구비된 드레인 콘택홀(62)을 통해 상기 스위칭 박막트랜지스터(STr)의 드레인 전극(58)과 접촉하고 있다.
전술한 구성을 갖는 어레이 기판(41)과 마주하며 컬러필터 기판(71)이 배치되고 있으며, 상기 컬러필터 기판(71)의 내측면의 상기 게이트 회로부(GCA)를 포함하는 비표시영역(NA)에는 순차적으로 블랙매트릭스(73)와 오버코트층(80)과 공통전극(82)이 구비되고 있으며, 표시영역(DA)에 있어서는 블랙매트릭스(73)와 컬러필터층(76)과 오버코트층(80)과 공통전극(82)이 형성되고 있다.
이때, 상기 어레이 기판(41)과 상기 컬러필터 기판(71) 사이에 개재된 액정층(90)이 동일한 두께를 유지할 수 있도록 표시영역(DA)과 비표시영역(NA)에는 일정간격 이격하며 다수의 패턴드 스페이서(83, 85)가 상기 어레이 기판(41) 상에 구비된 상기 보호층(60)과 상기 컬러필터 기판(71)에 구비된 공통전극(82)과 접촉하며 형성되고 있다.
하지만, 전술한 구성을 갖는 종래의 GIP 액정표시장치(40)는 비표시영역(NA)에 있어서 씰갭 불량이 발생함으로써 표시영역의 테두리를 따라 휘도 차를 나타내는 얼룩이 나타나고 있다.
상기 다수의 패턴드 스페이서(83, 85)는 통상적으로 상기 컬러필터 기판(40)을 제조하는 단계에서 표시영역(DA)과 비표시영역(NA)에 있어서 모두 동일한 두께를 가지며 형성되고 있는데, 컬러필터층(76)은 표시영역(DA)에 대해서만 형성되고 비표시영역(NA)에는 형성되지 않음으로서 표시영역과 비표시영역에 있어서는 단차가 발생하고 있다. 따라서 표시영역(DA)에 구비된 제 1 패턴드 스페이서(83)와 비표시영역(NA)에 구비된 제 2 패턴드 스페이서(85)의 높이 차가 발생하게 되어 비표시영역(NA)에 있어서는 상기 제 2 패턴드 스페이서(85)에 의해 상기 어레이 기판(41) 및 컬러필터 기판(71)이 지지되지 않음으로 인하여 씰갭 불량 발생함으로써 이로 인해 표시영역의 테두리부에 휘도 차에 의한 얼룩이 발생하고 있는 것이다.
이러한 문제를 해결하고자 도 3(또 다른 종래의 GIP 구조 액정표시장치에 있어 다수의 구동 박막트랜지스터가 구비된 게이트 회로부와 표시영역 일부에 대응하는 부분에 대한 단면도)에 도시한 바와같이, 비표시영역(NA)에 있어서도 표시영 역(DA)과 동일한 환경을 갖도록 하기 위해 더미 컬러필터층(78)을 형성하여 단차가 발생하지 않은 상태에서 상기 제 2 패턴드 스페이서(85)를 형성하고 있지만, 이 경우 비표시영역(NA)에서의 액정층(90)의 두께인 셀갭이 상기 더미 컬러필터층(80)의 두께만큼 작아지게 된다. 따라서, 어레이 기판(41)의 게이트 회로부(GCA)에 구성된 다수의 구동 박막트랜지스터(DTr)와 컬러필터 기판(71)에 구비된 공통전극(82)과의 거리가 상대적으로 가깝게 되어 상기 공통전극(82)과 상기 구동 박막트랜지스터(DTr)의 소스 및 드레인 전극(52, 54) 간에 기생용량이 증가하게 됨으로써 그 출력에 영향을 주어 구동 불량을 야기 시키고 있다.
즉, 도 4(종래의 GIP 구조 액정표시장치에 구동 불량이 발생한 것을 나타낸 도면)에 도시한 바와 같이, 외부 구동회로기판과 가까운 쪽에 위치하는 게이트 회로부에 대해서는 정상적으로 구동함으로서 표시영역에 정상적인 화상이 나오게 되지만 상기 구동회로기판과 상대적으로 먼 곳에 위치하는 게이트 회로부에 대해서는 누적된 기생용량에 의해 그 출력이 제대로 이루어지지 않아 표시영역에 정상적인 화상을 출력시키지 못하는 문제가 발생하고 있다.
본 발명에 있어서는 비표시영역에 위치하는 패턴드 스페이서와 표시영역에 구비된 패턴드 스페이서의 높이차 발생에 따른 씰갭 불량을 방지하며, 비표시영역에 더미 컬러필터층을 형성하면서도 게이트 회로부의 기생용량 증가를 억제함으로 써 초기 구동 불량을 방지할 수 있는 GIP구조 액정표시장치를 제공하는 것을 그 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 실시예에 따른 GIP 구조 액정표시장치는, 화상을 표시하는 표시영역과, 표시영역 외측으로 게이트 구동회로를 구비한 게이트 회로부를 갖는 비표시영역이 정의된 GIP(gate in panel) 구조 액정표시장치에 있어서, 제 1 기판과; 상기 제 1 기판 상의 상기 표시영역에 게이트 절연막을 개재하여 서로 교차하여 화소영역을 정의하며 배치된 게이트 배선 및 데이터 배선과; 상기 게이트 및 데이터 배선과 연결되며 상기 화소영역에 구비된 스위칭 박막트랜지스터와; 상기 스위칭 박막트랜지스터의 일전극과 연결되며 배치된 화소전극과; 상기 게이트 회로부에 상기 게이트 배선과 연결되며 배치되며 상기 게이트 구동 회로를 구성하는 다수의 구동 박막트랜지스터와; 상기 제 1 기판과 마주하는 제 2 기판과; 상기 제 2 기판의 비표시영역 전면 및 상기 표시영역의 화소영역 경계에 배치된 블랙매트릭스와; 상기 블랙매트리스를 덮으며 상기 표시영역의 각 화소영역에 배치된 컬러필터층 및 상기 비표시영역 전면에 배치된 더미 컬러필터층과; 상기 컬러필터층 및 더미 컬러필터층을 덮으며 상기 제 2 기판 전면에 순차 적층된 오버코트층 및 공통전극과; 상기 공통전극을 덮으며 상기 비표시영역 전면에 제 1 높이를 가지며 배치된 제 1 패턴드 스페이서와; 그 밑면이 상기 제 1 패턴드 스페이서와 접촉하며 그 끝단이 상기 제 1 기판에 구성된 구성요소와 접촉하며 상기 비표시영역에 상기 제 1 높이보다 큰 제 2 높이를 가지며 기둥 형태로 배치된 제 2 패턴드스페이서와; 그 밑면이 상기 공통전극과 접촉하며 그 끝단이 상기 제 1 기판에 구성된 구성요소와 접촉하며 상기 표시영역에 상기 제 1 및 제 2 높이를 합한 높이와 동일한 높이를 가지며 기둥 형태로 배치된 제 3 패턴드 스페이서와; 상기 제 1 및 제 2 기판 사이에 개재된 액정층을 포함한다.
상기 제 1 기판에는 구동 박막트랜지스터와 상기 스위칭 박막트랜지스터를 덮으며 보호층이 구비되고 있으며, 상기 화소전극은 상기 보호층에 상기 스위칭 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 보호층 상부에 형성된 것이 특징이다. 이때, 상기 제 2 및 제 3 패턴드 스페이서와 접촉되는 부분은 제 1 기판 및 제 2 기판 각각에서 동일한 구성요소가 적층된 것이 특징이며, 상기 제 2 및 제 3 패턴드 스페이서는 상기 공통전극과 상기 보호층과 동시에 접촉하는 것이 특징이다.
또한, 상기 표시영역에 구비된 상기 제 3 패턴드 스페이서와 중첩하는 부분에는 상기 보호층 하부로 상기 데이터 배선이 구비되거나 또는 상기 게이트 절연막 하부로 게이트 배선이 구비되며, 상기 비표시영역에 구비된 상기 제 2 패턴드 스페이서와 중첩하는 부분에는 상기 보호층 하부로 상기 데이터 배선과 동일한 물질로 동일한 두께를 갖는 제 1 배선이 구비되거나 또는 상기 게이트 절연막 하부로 상기 게이트 배선과 동일한 물질로 동일한 두께를 갖는 제 2 배선이 구비된 것이 특징이다.
또한, 상기 제 1 및 제 2 패턴드 스페이서는 유전율이 3이하로 상기 액정층보다 작은 저 유전율 특성을 갖는 유기절연물질로 이루어진 것이 특징이다.
또한, 상기 제 1 기판 상의 상기 게이트 회로부에는 상기 다수의 구동 박막 트랜지스터간의 전기적 연결을 위해 상기 보호층에 다수의 콘택홀이 구비되며 상기 콘택홀을 통해 2개 이상의 구동 박막트랜지스터와 동시에 접촉하는 연결패턴이 형성된 것이 특징이다.
본 발명에 따른 GIP(gate in panel) 구조 액정표시장치의 컬러필터 기판의 제조 방법은, 화상을 표시하는 표시영역과, 표시영역 외측으로 게이트 구동회로를 구비한 게이트 회로부를 갖는 비표시영역이 정의된 GIP(gate in panel) 구조 액정표시장치의 컬러필터 기판의 제조 방법에 있어서, 절연기판 상의 표시영역에 격자형태를 가지며 상기 비표시영역 전면에 대해서는 판 형태를 갖는 블랙매트릭스를 형성하는 단계와; 상기 블랙매트릭스를 덮으며 상기 표시영역에 컬러필터층과 상기 비표시영역에 더미 컬러필터층을 형성하는 단계와; 상기 컬러필터층 및 더미 컬러필터층 위로 오버코트층을 형성하는 단계와; 상기 오버코트층 위로 공통전극을 형성하는 단계와; 상기 공통전극 위로 상기 비표시영역 전면에 제 1 높이를 갖는 제 1 패턴드 스페이서를 형성하고, 상기 제 1 패턴드 스페이서 위로 상기 제 1 높이보다 더 큰 제 2 높이를 가지며 기둥 형태를 갖는 제 2 패턴드 스페이서를 형성하고, 상기 공통전극 위로 상기 표시영역에 상기 제 1 및 제 2 높이를 합한 높이와 동일한 높이를 가지며 기둥 형태를 갖는 제 3 패턴드 스페이서를 형성하는 단계를 포함한다.
이때, 상기 제 1, 2 및 제 3 패턴드 스페이서를 형성하는 단계는, 상기 공통전극 위로 유전율 3이하의 유기절연물질을 상기 기판 전면에 도포하여 스페이서 물질층을 형성하는 단계와; 상기 스페이서 물질층 위로 투과영역과, 차단영역 및 반투과영역을 갖는 노광 마스크를 통해 상기 제 2 및 제 3 패턴드 스페이서가 형성될 부분에 대응해서는상기 투과영역이, 상기 제 1 패턴드 스페이서가 형성될 영역에 대응해서는 상기 반투과영역 그 외의 영역에 대응해서는 상기 차단영역이 대응되도록 상기 노광 마스크를 위치시킨 후 노광하는 단계와; 상기 노광된 상기 스페이서 물질층을 현상하는 단계를 포함한다.
본 발명에 따른 GIP구조 액정표시장치는 게이트 회로부를 포함하는 비표시영역 전면에 저유전율 특성을 갖는 유기절연물질로서 제 1 높이를 갖는 패턴드 스페이서를 구비함으로써 어레이 기판에 구성된 게이트 회로부의 구동 박막트랜지스터의 소스 및 드레인 전극과 컬러필터 기판에 구성된 공통전극 간에 발생하는 기생용량의 크기 증가를 억제할 수 있다. 따라서, 게이트 회로부의 기생용량 증가에 따른 구동 불량을 방지하는 효과가 있다.
또한, 비표시영역과 표시영역에 있어 어레이 기판과 접촉하는 제 1 및 제 2 패턴드 스페이서의 높이의 합과 제3스페이서의 높이가 동일하게 됨으로써 씰갭 불량을 억제하는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명한다.
도 5는 본 발명에 따른 GIP구조 액정표시장치의 평면도 일부를 도시한 도면이다. 도면에 있어서는 어레이 기판에 구성된 구성요소를 위주로 도시하였다.
도시한 바와 같이, GIP구조 액정표시장치(100)에 있어, 어레이 기판(101)은 크게 화상을 표시하는 표시영역(DA)과, 상기 표시영역(DA)의 상측으로 패드부(PA)와, 상기 표시영역(AA)의 일측에 게이트 회로부(GCA)와 상기 게이트 회로부(GCA) 일측에 신호입력부(SIA)를 갖는 비표시영역(NA)으로 구성되고 있다.
이때, 각 영역에 대해 조금 더 상세히 설명하면, 상기 표시영역(DA)에는 서로 교차하여 다수의 화소영역(P)을 정의하는 다수의 게이트 배선(103) 및 데이터 배선(130)과 이들 게이트 및 데이터 배선(103, 130)과 각각 연결된 스위칭 박막트랜지스터(STr)가 형성되어 있으며, 상기 스위칭 박막트랜지스터(STr)와 연결되며 각 화소영역별로 화소전극(150)이 구비되고 있다.
또한, 상기 표시영역(DA) 상측에 위치한 패드부(PA)에는 상기 표시영역(DA)에 형성된 데이터 배선(130)과 연결되며 외부의 구동회로기판(미도시)과 연결하기 위한 데이터 패드(DP) 및 상기 신호입력부(SIA)에 형성된 제 1 연결배선(109)과 연결되어 이들 제 1 연결배선(109) 끝단부에 게이트 패드(GP)가 형성되어 있다.
또한, 게이트 회로부(GCA)에는 다수의 구동 박막트랜지스터(미도시)와 커패시터(미도시) 등의 조합으로 이루어진 다수의 회로블럭(CB)이 구성되고 있으며, 이들 회로블럭(CB) 각각은 상기 표시영역(DA)에 형성된 게이트 배선(103) 및 신호 입력부(SIA)에 형성된 다수의 제 2 연결배선(111)과 연결되고 있다.
또한, 신호입력부(SIA)에는 상기 패드부(PA)로 연장하는 다수의 제 1 연결배선(109)과, 상기 제 1 연결배선(109)과 게이트 절연막(미도시)을 개재하여 서로 교차하며 형성되며 상기 게이트 회로부(GCA) 내의 각 회로블럭(90)과 연결되는 다수 의 상기 제 2 연결배선(111)이 형성되어 있다.
전술한 구성을 갖는 어레이 기판(101)과 마주하며 컬러필터 기판(161)이 배치되고 있으며, 이들 두 기판(101, 161) 사이에는 액정층(미도시)이 개재되어 있으며, 상기 두 기판(미도시)의 일정간격을 유지시키기 위해 표시영역(DA)과 비표시영역(NA)에는 다수의 이격하는 패턴드 스페이서(미도시)가 구비되고 있다.
이후에는 전술한 평면 구성을 갖는 GIP 구조 액정표시장치의 단면구조에 대해 설명한다.
도 6은 본 발명에 따른 GIP구조 액정표시장치에 있어 게이트 회로부를 포함하는 비표시영역 일부와 스위칭 박막트랜지스터를 포함하는 표시영역내의 하나의 화소영역에 대한 단면도이다.
도시한 바와 같이, 본 발명에 따른 GIP 구조 액정표시장치(100)는 비표시영역(NA)에 게이트 회로부(GCA)를 구비한 어레이 기판(101)과, 컬러필터층(166)과 패턴드 스페이서(180, 182, 184)가 구비된 컬러필터 기판(161)과, 이들 두 기판(101, 161) 사이에 개재된 액정층(190)으로 구성되고 있다.
우선, 어레이 기판(101)에 있어서, 표시영역(DA)에 각 화소영역(P)의 경계에는 서로 교차하며 게이트 및 데이터 배선(미도시)이 형성되어 있으며, 상기 각 화소영역(P)에는 게이트 전극(107)과, 게이트 절연막(115)과, 순수 비정질 실리콘의 액티브층(121a)과 서로 이격하며 불순물 비정질 실리콘의 오믹콘택층(121b)으로 이루어진 반도체층(121)과, 서로 이격하는 소스 및 드레인 전극(136, 138)으로 구성된 스위칭 박막트랜지스터(STr)가 구비되어 있다. 이때, 상기 스위칭 박막트랜지스 터(STr)의 게이트 전극(107)은 상기 게이트 배선(미도시)과 연결되고 있으며, 상기 스위칭 박막트랜지스터(STr)의 소스 전극(138)은 상기 데이터 배선(미도시)과 연결되고 있다.
또한, 상기 스위칭 박막트랜지스터(STr)를 덮으며 상기 스위칭 박막트랜지스터(STr)의 드레인 전극(138)을 노출시키는 드레인 콘택홀(142)을 갖는 보호층(140)이 형성되어 있으며, 상기 보호층 위로(140) 상기 드레인 콘택홀(142)을 통해 상기 스위칭 박막트랜지스터(STr)의 드레인 전극(138)과 접촉하며 각 화소영역(P) 별로 화소전극(150)이 형성되고 있다.
한편, 비표시영역(NA)의 상기 게이트 회로부(GCA)에 있어서는 상기 보호층(140) 하부로 상기 스위칭 박막트랜지스터(STr)와 동일한 구성을 갖는 다수의 구동 박막트랜지스터(DTr)와 다수의 커패시터(미도시)가 형성되고 있다. 이때, 도면에서는 간략하게 하나의 구동 박막트랜지스터(DTr)만을 도시하였다.
한편, 도면에 나타내지 않았지만, 상기 다수의 구동 박막트랜지스터(DTr)는 회로 구성을 위해 이웃한 구동 박막트랜지스터(DTr)간 연결되고 있으며, 나아가 상기 커패시터(미도시)와도 선택적으로 연결되고 있다. 일례로 서로 이웃한 구동 박막트랜지스터(DTr)(설명의 편의를 위해 제 1 및 제 2 구동 박막트랜지스터라 정의함)간의 연결은 제 1 구동 박막트랜지스터의 게이트 전극과 제 2 구동 박막트랜지스터의 드레인 전극이 연결될 수도 있으며, 또는 상기 제 1 구동 박막트랜지스터의 드레인 전극이 연장하여 상기 제 2 구동 박막트랜지스터의 소스 전극을 형성하도록 연결될 수도 있다.
한편, 서로 인접하지 않는 제 1 및 제 3 구동 박막트랜지스터 간에도 연결될 수도 있다. 이 경우, 연결되는 전극 각각에 대해 보호층 내에 콘택홀이 구비되도록 하여 상기 화소전극을 형성한 동일한 물질로 상기 보호층 위로 상기 각 콘택홀을 통해 노출된 상기 제 1 및 제 3 구동 박막트랜지스터의 각 전극과 접촉하는 연결패턴을 형성함으로써 연결될 수도 있다.
전술한 구성을 갖는 어레이 기판(101)과 마주하며 컬러필터 기판(161)이 배치되고 있다. 이때, 상기 컬러필터 기판(161)의 내측면의 비표시영역(NA)에는 순차적으로 블랙매트릭스(164)와 더미 컬러필터층(168)과 오버코트층(172)과 공통전극(174)이 구비되고 있으며, 각 화소영역(P)이 구비된 표시영역(DA)에 있어서는 각 화소영역(P)의 경계 및 스위칭 박막트랜지스터(STr)에 대응하여 블랙매트릭스(164)가 형성되고 있으며, 상기 블랙매트릭스(164)와 그 테두리가 중첩하며 상기 블랙매트릭스(164)에 의해 둘러싸인 화소영역(P)에 대해 컬러필터층(166)과 오버코트층(172)과 공통전극(174)이 형성되고 있다.
따라서, 전술한 구성에 의해 표시영역(DA)과 비표시영역(NA)에 구성된 구성요소가 동일하므로 동일한 구성요소가 적층된 부분에서의 상기 컬러필터 기판의 내측면을 기준으로 한 두께는 동일한 상태가 됨을 알 수 있다.
한편, 본 발명에 있어 가장 특징적인 구성으로서, 상기 비표시영역(NA)에 대응하여 상기 공통전극(174) 하부로 상기 비표시영역(NA) 전면에 제 1 높이를 갖는 제 1 패턴드 스페이서(180)가 구비되고 있으며, 상기 제 1 패턴드 스페이서(180)와 접촉하며 상기 제 1 높이보다 큰 제 2 높이를 가지며 기둥형태로서 제 2 패턴드 스페이서(182)가 이격하며 다수 형성되고 있다.
또한, 표시영역(DA)에 있어서도 기둥 형태로서 상기 제 1 및 제 2 패턴드 스페이서(180, 182)의 높이의 합과 동일한 높이를 가지며, 일정간격 이격하며 다수의 제 3 패턴드 스페이서(184)가 형성되고 있다.
한편, 상기 제 2 및 제 3 패턴드 스페이서(182, 184)의 끝단과 대응하는 부분의 어레이 기판(101)에 대해서는 상기 게이트 절연막(115)과 보호층(140)만이 형성되고 있는 것을 일례로 도시하고 있지만, 상기 게이트 절연막(115) 하부 또는 상기 보호층(140) 하부에 배선(미도시)이 구비될 수도 있다.
상기 어레이 기판(101)의 비표시영역(NA)과 표시영역(DA)에 있어서, 상기 컬러필터 기판(161)에 구성된 상기 제 2 및 제 3 패턴드 스페이서(182, 184)의 끝단이 접촉하는 부분은 서로 동일한 적층구조를 이루는 것이 특징이다.
통상적으로 표시영역(DA)에 있어 상기 제 3 패턴드 스페이서(184)는 실질적으로 게이트 또는 데이터 배선(미도시)이 형성된 부분과 중첩하도록 형성되고 있으므로 이를 반영하여 비표시영역(NA)에 형성되는 상기 제 2 패턴드 스페이서(182) 또한 상기 게이트 절연막(115) 또는 보호층(140) 하부에 상기 게이트 또는 데이터 배선(미도시)을 이루는 동일한 물질로 동일한 공정에서 형성된 연결배선(미도시) 또는 구성요소간 연결패턴(미도시) 또는 게이트 및 데이터 링크 배선(미도시)이 형성된 부분에 대응하여 형성되도록 하면 제 2 패턴드 스페이서(182)와 제 3 패턴드 스페이서(184)가 접촉하는 부분에서 구성요소의 적층환경은 동일하므로 구성요소의 불일치에 의한 단차 발생에 기인한 씰갭 불량 등은 발생하지 않는다.
또한, 상기 컬러필터 기판(161)에는 다수의 구동 박막트랜지스터(DTr)가 구비되는 게이트 회로부(GCA)를 포함하는 비표시영역(NA)에 대응하여 3 이하의 저유전율 특성을 갖는 유기절연물질로 제 1 높이를 갖는 제 1 패턴드 스페이서(180)가 구비되어 비표시영역(NA)에 더미 컬러필터층(168)을 형성함으로서 상대적으로 가까워진 공통전극(174)과 구동 박막트랜지스터(DTr)의 소스 및 드레인 전극(132, 134) 간의 기생 용량 또는 상기 공통전극(174)과 상기 보호층(140) 상부에 형성된 구동 박막트랜지스터(DTr)간의 전기적 연결을 위한 연결패턴(미도시)간의 기생 용량을 저감시키는 역할을 하는 것이 특징이다.
한편, 기생용량을 c라 할 때, c는 다음과 같은 식으로 표현된다.
Figure 112009048980686-pat00001
(ε0:진공의 유전율, ε:유전율, A:면적, d:유전체층 두께)
따라서, 기생용량은 유전체층의 유전율과 면적에 비례하고 유전체층의 두께에 반비례함을 알 수 있다.
한편, 상기 공통전극(174)과 구동 박막트랜지스터(DTr) 사이에는 보호층(140)과 액정층(190)이 구성되고 있지만, 상기 보호층(140)은 통상적으로 유전율이 3.5 내지 8인 무기절연물질로 이루어지며, 상기 액정층(190) 또한 평균적 유전율은 4 내지 8 정도가 되어 상대적으로 고 유전율 특성을 갖는다.
서로 마주하는 공통전극(174)과 구동 박막트랜지스터(DTr)의 소스 및 드레인 전극(132, 134)은 상기 보호층(140)과 액정층(190)을 유전체층으로 하여 기생 용량을 이루게 되며, 또한 상기 공통전극(174)과 연결패턴(미도시)은 상기 액정층(190)을 유전체층으로 하여 기생용량을 이루게 된다.
따라서, 상기 공통전극(174)과 상기 구동 박막트랜지스터(DTr)의 소스 및 드레인 전극(132, 138)간 또는 상기 공통전극(174)과 연결패턴(미도시)간의 거리가 가까워지게 되면 즉, 유전체층의 두께가 얇아지게 되면 상대적으로 기생 용량은 그 크기가 증가된다.
통상적으로 컬러필터층(166)은 컬러 표시품질 유지를 위한 적정한 색재현율 구현을 위해 1.8㎛ 내지 2.2㎛ 정도의 두께를 갖도록 형성하고 있으며, 표시영역(DA)에서의 액정층(190)의 두께 즉, 셀갭은 통상 2.8㎛ 내지 4㎛ 정도가 되도록 구성되고 있다.
비표시영역(NA)에 더미 컬러필터층(168)을 형성하지 않았을 경우, 비표시영역(NA)에 있어서의 액정층(190)의 두께는 4.3㎛ 내지 6.2㎛가 되었지만, 더미 컬러필터층(168)을 형성함으로써 표시영역(DA)과 동일하게 2.8㎛ 내지 4㎛가 된다. 따라서 고 유전율 특성을 갖는 액정층(190)의 두께가 작아짐으로서 공통전극(174)과 구동 박막트랜지스터(DTr)의 소스 및 드레인 전극에 기인한 기생 커패시터 용량을 증가하게 되며, 이로 인해 구동 불량이 야기 되는 것이다.
따라서, 본 발명에 있어서는 이러한 게이트 회로부(GCA)에서의 원치 않는 기생 용량의 크기 증가를 억제시키고자 3이하의 저유전율 특성을 갖는 유기절연물질로서 상기 비표시영역(NA) 특히 다수의 구동 박막트랜지스터(DTr)가 형성되는 게이트 회로부(GCA)에 대해서는 상기 제 2 및 제 3 패턴드 스페이서(182, 184)의 높이보다는 작은 제 1 높이를 갖는 제 1 패턴드 스페이서(180)를 형성한 것이다.
고 유전율 특성을 갖는 액정층(190)을 대신하여 상기 액정층(190)보다 상대적으로 저유전율 값을 갖는 유기절연물질로 이루어진 상기 제 1 패턴드 스페이서(180)를 구비함으로서 공통전극(174)과 구동 박막트랜지스터(DTr)의 소스 및 드레인 전극(132, 134) 또는 공통전극(174)과 연결패턴(미도시)에 기인한 기생용량의 크기를 저감시킨 구조를 이루게 되는 것이다. 따라서 게이트 회로부(GCA)에 있어서 원치않는 기생용량 크기 증가에 의한 구동 불량을 억제할 수 있다.
이후에는 도면을 참조하여 본 발명의 특징적인 구성을 갖는 GIP 구조 액정표시장치의 제조 방법에 대해 설명한다. 이때, 본 발명에 있어서 특징적인 부분은 패턴드 스페이서에 있으므로 컬러필터 기판의 제조 방법을 위주로 설명한다.
도 7a 내지 도 7f는 본 발명에 따른 GIP 구조 액정표시장치용 컬러필터 기판의 제조 단계별 공정 단면도이다. 설명의 편의를 위해 다수의 화소영역을 구비하여 화상을 표시하는 영역을 표시영역(DA), 상기 표시영역(DA) 외측으로 비표시영역(NA)을 정의하였다. 또한, 어레이 기판 내의 각 화소영역 내에 구비된 스위칭 박막트랜지스터(STr)가 형성되는 부분을 스위칭 영역이라 정의하였다.
우선, 도 7a에 도시한 바와 같이, 투명한 절연기판(161) 상에 블랙레진을 도포하여 블랙레진층(미도시)을 형성하거나 또는 광 차단성이 우수한 금속물질 예를 들면 산화크롬(CrOx)을 증착하여 금속층(미도시)을 형성한다. 이후, 상기 블랙레진층 또는 금속층에 대해 마스크 공정을 진행하여 패터닝함으로써 비표시영역(NA) 전체와 표시영역(DA) 중 각 화소영역(P)의 경계에 대응하여 즉, 각 화소영역(P)을 포획하는 격자형태로 블랙매트릭스(164)를 형성한다. 이때, 상기 블랙매트릭스(164)는 어레이 기판의 각 화소영역(P) 내의 스위칭 박막트랜지스터가 구성되는 스위칭 영역에 대응해서도 형성한다. 이때 상기 블랙매트릭스(164)를 블랙레진으로 형성하는 경우, 상기 블랙레진은 감광성 특성을 가지므로 패터닝을 위한 마스크 공정은 노광 마스크를 이용한 노광과 현상 공정으로 이루어지며, 금속물질로 형성하는 경우 상기 마스크 공정은 감광성 물질인 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 금속층의 식각 및 포토레지스트의 스트립 공정으로 이루어진다.
다음, 도 7b에 도시한 바와같이, 상기 블랙매트릭스(164)가 형성된 기판(110) 전면에 적색 레지스트를 도포하여 적색 레지스트층(미도시)을 형성하고, 상기 적색 레지스트층(미도시)에 대해 상기 블랙레진층을 패터닝한 동일한 방식의 마스크 공정을 진행하여 패터닝함으로써 상기 표시영역(DA) 내의 화소영역(P) 중 적색을 표시해야 할 화소영역(P)에 대응하여 상기 블랙매트릭스(164)와 그 테두리가 중첩하는 적색 컬러필터 패턴(166a(166))을 형성한다. 이때, 상기 적색 레지스트층(미도시)을 비표시영역(NA) 전체에 남기도록 패터닝을 진행하는 경우 상기 비표시영역(NA)에는 적색의 더미 컬러필터 패턴(168)이 형성된다. 도면에서는 적색 컬러필터 패턴(166a(166))과 함께 상기 더미 컬러필터 패턴(168)이 형성된 것을 일 례로 나타내었다.
다음, 상기 표시영역(DA) 내에 적색 컬러필터 패턴(166a(166))을 형성한 방법과 동일하게 녹색 및 청색 레지스트에 대해서도 진행함으로서 즉, 녹색 또는 청색 레지스트의 도포, 노광 마스크를 이용한 노광 및 현상 공정을 진행하여 녹색을 표시해야 할 화소영역(미도시) 및 청색을 표시해야 할 화소영역(미도시) 내에 상기 블랙매트릭스(164)와 그 테두리가 중첩하는 형태로 녹색 및 청색 컬러필터 패턴(미도시)을 형성함으로써 적, 녹, 청색 컬러필터 패턴(166a, 미도시, 미도시)을 포함하는 컬러필터층(166)을 형성을 완료한다.
한편, 비표시영역(NA)에 있어서는 상기 적색 컬러패턴(166a)으로서 더미 컬러필터층을 이루는 것을 일례로 설명하였지만, 녹색 또는 청색 컬러필터 패턴(미도시) 형성 시 형성함으로써 녹색 또는 청색의 컬러필터 패턴(미도시)으로 이루어진 더미 컬러필터층(미도시)을 형성할 수도 있다.
다음, 도 7c에 도시한 바와 같이, 상기 적, 녹, 청색의 컬러필터 패턴(166a, 미도시, 미도시)을 갖는 컬러필터층(166)과 더미 컬러필터층(168) 위로 무색 투명한 유기절연물질 또는 레진을 전면에 도포하여 상기 기판(161) 전면에 오버코트층(172)을 형성한다.
다음, 도 7d에 도시한 바와 같이, 상기 오버코트층(172) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착함으로써 공통전극(174)을 형성한다.
다음, 도 7e에 도시한 바와 같이, 상기 공통전극(174) 위로 감광성 특성을 갖는 유기절연물질을 전면에 도포하여 스페이서 물질층(178)을 형성한다. 이때, 상기 감광성 물질은 빛(UV광)이 조사된 후, 현상하게 되면 기판(161) 상에 남아있게 되는 네가티브 타입(negative type)의 감광성 특성을 갖는 것을 일례로 설명하지만, 빛이 조사되지 않은 부분이 현상 시 남게 되는 포지티브 타입(positive type)의 감광성 유기절연물질을 이용하여 형성될 수도 있다.
이후, 상기 스페이서 물질층(178) 위로 빛을 거의 100% 투과시키는 투과영역(TA)과, 빛을 거의 100% 차단하는 차단영역(BA) 및 빛의 투과량을 20% 내지 80% 사이에서 조절할 수 있는 반투과영역(HTA)을 포함하는 노광 마스크(193)를 위치시킨 후, 상기 노광 마스크(193)를 통한 노광을 실시한다. 이때 상기 노광 마스크(193)에 있어서 상기 반투과영역(HTA)은 도시한 바와같이 다중층 구조의 코팅막(195)이 형성됨으로써 하프톤 노광에 의해 빛의 투과량을 조절하거나 또는 다수의 슬릿을 구비함으로써 상기 슬릿을 통한 회절노광에 의해 빛의 투과량이 조절될 수 있다.
이때, 상기 컬러필터 기판(161) 상에 비표시영역(NA)에 대응하여 제 1 높이의 제 1 패턴드 스페이서(도 7f의 180)가 형성되어야 할 부분에 대응해서는 반투과영역(HTA)이, 제 2 높이와 제1 및 제2높이를 합한 높이를 각각 갖는 제 2 및 제 3 패턴드 스페이서(도 7f의 182, 184)가 형성되어야 할 부분에 대응해서는 투과영역(TA)이 그리고 그 나머지 영역에 대응해서는 차단영역(BA)이 대응되도록 상기 노광 마스크(193)를 상기 스페이서 물질층(178) 위로 위치시킨 후 노광을 실시한다.
다음, 도 7f에 도시한 바와같이, 상기 노광된 스페이서 물질층(도 7e의 178)을 현상하게 되면, 비표시영역(NA) 전체에 대응해서는 제 1 높이를 갖는 제 1 패턴트 스페이서(180)가 형성되고, 상기 비표시영역(NA) 중 일부에 대응해서는 상기 제 1 높이 보다 큰 제 2 높이를 갖는 제 2 패턴드 스페이서(182)가 형성되며, 표시영역(DA)에 대응해서는 상기 제 1 및 제 2 높이를 합과 동일한 높이를 갖는 제 3 패턴드 스페이서(184)가 형성됨으로써 본 발명에 따른 GIP 구조 액정표시장치용 컬러필터 기판(161)을 완성할 수 있다.
이후, 도 6을 참조하면, 전술한 바와같이 제조된 컬러필터 기판(161)과, 일반적인 제조방법에 의해 제조된 GIP 구조 액정표시장치용 어레이 기판(101)을 각각의 구성요소가 서로 마주하도록 위치시킨 후, 이들 두 기판(161, 101) 사이에 액정층(190)을 개재하고 그 테두리를 따라 씰패턴(미도시)을 형성하고 상기 제 2 및 제 3 패턴드 스페이서(182, 184)가 상기 어레이 기판(101) 상의 최상층에 구비된 구성요소와 접촉하도록 합착함으로써 본 발명에 따른 GIP 구조 액정표시장치(100)를 완성한다.
도 1은 액정표시패널을 개략적으로 도시한 분해사시도.
도 2는 종래의 GIP 구조 액정표시장치에 있어 다수의 구동 박막트랜지스터가 구비된 게이트 회로부와 표시영역 일부에 대응하는 부분에 대한 단면도.
도 3은 또 다른 종래의 GIP 구조 액정표시장치에 있어 다수의 구동 박막트랜지스터가 구비된 게이트 회로부와 표시영역 일부에 대응하는 부분에 대한 단면도.
도 4는 종래의 GIP 구조 액정표시장치에 구동 불량이 발생한 것을 나타낸 도면.
도 5는 본 발명에 따른 GIP구조 액정표시장치의 평면도 일부를 도시한 도면.
도 6은 본 발명에 따른 GIP구조 액정표시장치에 있어 게이트 회로부를 포함하는 비표시영역 일부와 스위칭 박막트랜지스터를 포함하는 표시영역내의 하나의 화소영역에 대한 단면도.
도 7a 내지 도 7f는 본 발명에 따른 GIP 구조 액정표시장치용 컬러필터 기판의 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 간단한 설명>
100 : GIP 구조 액정표시장치 101 : 어레이 기판
105, 107 : 게이트 전극 115 : 게이트 절연막
120a, 121a : 액티브층 120b, 121b : 오믹콘택층
132, 136 : 소스 전극 134, 138 : 드레인 전극
140 : 보호층 142 : 드레인 콘택홀
150 : 화소전극 161 : 컬러필터 기판
164 : 블랙매트릭스 166 : 컬러필터층
168 : 더미 컬러필터층 172 : 오버코트층
174 : 공통전극 180 : 제 1 패턴드 스페이서
182 : 제 2 패턴드 스페이서 184 : 제 3 패턴드 스페이서
190 : 액정층
CGA : 게이트 회로부 DA : 표시영역
NA : 비표시영역 P : 화소영역

Claims (9)

  1. 화상을 표시하는 표시영역과, 표시영역 외측으로 게이트 구동회로를 구비한 게이트 회로부를 갖는 비표시영역이 정의된 GIP(gate in panel) 구조 액정표시장치에 있어서,
    제 1 기판과;
    상기 제 1 기판 상의 상기 표시영역에 게이트 절연막을 개재하여 서로 교차하여 화소영역을 정의하며 배치된 게이트 배선 및 데이터 배선과;
    상기 게이트 및 데이터 배선과 연결되며 상기 화소영역에 구비된 스위칭 박막트랜지스터와;
    상기 스위칭 박막트랜지스터의 일전극과 연결되며 배치된 화소전극과;
    상기 게이트 회로부에 상기 게이트 배선과 연결되며 배치되며 상기 게이트 구동 회로를 구성하는 다수의 구동 박막트랜지스터와;
    상기 제 1 기판과 마주하는 제 2 기판과;
    상기 제 2 기판의 비표시영역 전면 및 상기 표시영역의 화소영역 경계에 배치된 블랙매트릭스와;
    상기 블랙매트리스를 덮으며 상기 표시영역의 각 화소영역에 배치된 컬러필터층 및 상기 비표시영역 전면에 배치된 더미 컬러필터층과;
    상기 컬러필터층 및 더미 컬러필터층을 덮으며 상기 제 2 기판 전면에 순차 적층된 오버코트층 및 공통전극과;
    상기 공통전극을 덮으며 상기 비표시영역 전면에 제 1 높이를 가지며 배치된 제 1 패턴드 스페이서와;
    그 밑면이 상기 제 1 패턴드 스페이서와 접촉하며 그 끝단이 상기 제 1 기판에 구성된 구성요소와 접촉하며 상기 비표시영역에 상기 제 1 높이보다 큰 제 2 높이를 가지며 기둥 형태로 배치된 제 2 패턴드 스페이서와;
    그 밑면이 상기 공통전극과 접촉하며 그 끝단이 상기 제 1 기판에 구성된 구성요소와 접촉하며 상기 표시영역에 상기 제 1 및 제 2 높이를 합한 높이와 동일한 높이를 가지며 기둥 형태로 배치된 제 3 패턴드 스페이서와;
    상기 제 1 및 제 2 기판 사이에 개재된 액정층
    을 포함하는 GIP 구조 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 기판에는 구동 박막트랜지스터와 상기 스위칭 박막트랜지스터를 덮으며 보호층이 구비되고 있으며,
    상기 화소전극은 상기 보호층에 상기 스위칭 박막트랜지스터의 드레인 전극을 노출시키는 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 보호층 상부에 형성된 것이 특징인 GIP 구조 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제 2 및 제 3 패턴드 스페이서의 끝단과 각각 접촉하는 상기 제 1 기판에는 동일한 구성요소가 적층되는 GIP 구조 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제 2 및 제 3 패턴드 스페이서의 끝단은 상기 제 1 기판의 상기 보호층과 접촉하는 GIP 구조 액정표시장치.
  5. 제 3 항에 있어서,
    상기 표시영역에 구비된 상기 제 3 패턴드 스페이서와 중첩하는 부분에는 상기 보호층 하부로 상기 데이터 배선이 구비되거나 또는 상기 게이트 절연막 하부로 게이트 배선이 구비되며,
    상기 비표시영역에 구비된 상기 제 2 패턴드 스페이서와 중첩하는 부분에는 상기 보호층 하부로 상기 데이터 배선과 동일한 물질로 동일한 두께를 갖는 제 1 배선이 구비되거나 또는 상기 게이트 절연막 하부로 상기 게이트 배선과 동일한 물질로 동일한 두께를 갖는 제 2 배선이 구비된 것이 특징인 GIP 구조 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제 1 및 제 2 패턴드 스페이서는 유전율이 3이하로 상기 액정층보다 작 은 저 유전율 특성을 갖는 유기절연물질로 이루어진 것이 특징인 GIP 구조 액정표시장치.
  7. 제 2 항에 있어서,
    상기 제 1 기판 상의 상기 게이트 회로부에는 상기 다수의 구동 박막트랜지스터간의 전기적 연결을 위해 상기 보호층에 다수의 콘택홀이 구비되며 상기 콘택홀을 통해 2개 이상의 구동 박막트랜지스터와 동시에 접촉하는 연결패턴이 형성된 것이 특징인 GIP 구조 액정표시장치.
  8. 화상을 표시하는 표시영역과, 표시영역 외측으로 게이트 구동회로를 구비한 게이트 회로부를 갖는 비표시영역이 정의된 GIP(gate in panel) 구조 액정표시장치의 컬러필터 기판의 제조 방법에 있어서,
    절연기판 상의 표시영역에 격자형태를 가지며 상기 비표시영역 전면에 대해서는 판 형태를 갖는 블랙매트릭스를 형성하는 단계와;
    상기 블랙매트릭스를 덮으며 상기 표시영역에 컬러필터층과 상기 비표시영역에 더미 컬러필터층을 형성하는 단계와;
    상기 컬러필터층 및 더미 컬러필터층 위로 오버코트층을 형성하는 단계와;
    상기 오버코트층 위로 공통전극을 형성하는 단계와;
    상기 공통전극 위로 상기 비표시영역 전면에 제 1 높이를 갖는 제 1 패턴드 스페이서를 형성하고, 상기 제 1 패턴드 스페이서 위로 상기 제 1 높이보다 더 큰 제 2 높이를 가지며 기둥 형태를 갖는 제 2 패턴드 스페이서를 형성하고, 상기 공통전극 위로 상기 표시영역에 상기 제 1 및 제 2 높이를 합한 높이와 동일한 높이를 가지며 기둥 형태를 갖는 제 3 패턴드 스페이서를 형성하는 단계
    를 포함하는 GIP(gate in panel) 구조 액정표시장치의 컬러필터 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 제 1, 2 및 제 3 패턴드 스페이서를 형성하는 단계는,
    상기 공통전극 위로 유전율 3이하의 유기절연물질을 상기 기판 전면에 도포하여 스페이서 물질층을 형성하는 단계와;
    상기 스페이서 물질층 위로 투과영역과, 차단영역 및 반투과영역을 갖는 노광 마스크를 통해 상기 제 2 및 제 3 패턴드 스페이서가 형성될 부분에 대응해서는상기 투과영역이, 상기 제 1 패턴드 스페이서가 형성될 영역에 대응해서는 상기 반투과영역 그 외의 영역에 대응해서는 상기 차단영역이 대응되도록 상기 노광 마스크를 위치시킨 후 노광하는 단계와;
    상기 노광된 상기 스페이서 물질층을 현상하는 단계
    를 포함하는 GIP(gate in panel) 구조 액정표시장치의 컬러필터 기판의 제조 방법.
KR1020090073850A 2009-08-11 2009-08-11 액정표시장치 KR101574097B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090073850A KR101574097B1 (ko) 2009-08-11 2009-08-11 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073850A KR101574097B1 (ko) 2009-08-11 2009-08-11 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110016242A KR20110016242A (ko) 2011-02-17
KR101574097B1 true KR101574097B1 (ko) 2015-12-03

Family

ID=43774690

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073850A KR101574097B1 (ko) 2009-08-11 2009-08-11 액정표시장치

Country Status (1)

Country Link
KR (1) KR101574097B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101970779B1 (ko) 2012-12-10 2019-04-22 삼성디스플레이 주식회사 표시 장치
KR102046764B1 (ko) * 2012-12-17 2019-11-20 엘지디스플레이 주식회사 액정표시장치
KR20150031127A (ko) 2013-09-13 2015-03-23 삼성디스플레이 주식회사 액정 표시 장치
KR102246102B1 (ko) * 2013-11-26 2021-04-30 삼성디스플레이 주식회사 표시 장치
KR102260859B1 (ko) * 2015-01-23 2021-06-04 엘지디스플레이 주식회사 Gip 타입 액정표시장치 및 이의 제조방법
KR102571288B1 (ko) * 2018-04-27 2023-08-28 삼성디스플레이 주식회사 표시 장치
KR20200136533A (ko) * 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치, 컬러 필터용 포토 마스크 및 표시 장치의 제조 방법
JP2024001479A (ja) * 2022-06-22 2024-01-10 Ｔｏｐｐａｎホールディングス株式会社 液晶表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210437B2 (ja) 1991-09-24 2001-09-17 株式会社東芝 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210437B2 (ja) 1991-09-24 2001-09-17 株式会社東芝 液晶表示装置

Also Published As

Publication number Publication date
KR20110016242A (ko) 2011-02-17

Similar Documents

Publication Publication Date Title
KR101574097B1 (ko) 액정표시장치
JP4473236B2 (ja) ゲートインパネル構造の液晶表示装置及びその製造方法
KR101591476B1 (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101003829B1 (ko) 씨오티 구조 액정표시장치 및 그 제조 방법
KR101954979B1 (ko) 컬러필터 기판과 이를 포함하는 액정 표시 장치 및 컬러필터 기판 제조 방법
US6411350B2 (en) Method of manufacturing an electrode substrate resistant to wire breakage for an active matrix display device
US11656514B2 (en) Display device and liquid crystal display device
KR20090041337A (ko) 액정 디스플레이 패널
US8941792B2 (en) Liquid crystal display device and manufacturing method thereof
KR20090130938A (ko) 표시 기판 및 이를 포함하는 표시 장치
JP4290976B2 (ja) 画像表示パネル、画像表示装置および画像表示パネルの製造方法
KR101866263B1 (ko) 액정표시장치
CN100485470C (zh) 液晶显示器及其制造方法
KR20160091497A (ko) Gip 타입 액정표시장치 및 이의 제조방법
KR100893256B1 (ko) 액정 표시 장치
KR19980080318A (ko) 액티브 매트릭스형 액정표시소자 및 그 제조방법
KR20090072548A (ko) 게이트 인 패널 구조 액정표시장치
US6094248A (en) Circuit array substrate for a display device and a method of making the same
WO2011027597A1 (ja) 表示パネル
US20110169004A1 (en) Display device and manufacturing method therefor
KR101366537B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
KR20060135091A (ko) 액정표시장치 및 그 제조방법
JP2002182242A (ja) 液晶表示装置の製造方法
KR101919455B1 (ko) 액정표시장치 및 이의 제조 방법
KR101557805B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 5