KR102046764B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR102046764B1
KR102046764B1 KR1020120147454A KR20120147454A KR102046764B1 KR 102046764 B1 KR102046764 B1 KR 102046764B1 KR 1020120147454 A KR1020120147454 A KR 1020120147454A KR 20120147454 A KR20120147454 A KR 20120147454A KR 102046764 B1 KR102046764 B1 KR 102046764B1
Authority
KR
South Korea
Prior art keywords
display area
substrate
column spacer
liquid crystal
dummy column
Prior art date
Application number
KR1020120147454A
Other languages
English (en)
Other versions
KR20140078270A (ko
Inventor
송아정
박종현
장주영
김덕원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120147454A priority Critical patent/KR102046764B1/ko
Publication of KR20140078270A publication Critical patent/KR20140078270A/ko
Application granted granted Critical
Publication of KR102046764B1 publication Critical patent/KR102046764B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars

Landscapes

  • Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명의 GIP 타입 액정표시장치는, 서로 마주보며 이격되고, 각각 표시영역 및 상기 표시영역을 둘러싸는 비표시영역이 정의되는 제1 및 제2기판과; 상기 제1기판의 표시영역에 형성되고, 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터와; 상기 박막트랜지스터에 연결되는 화소전극과; 상기 제1기판의 비표시영역에 형성되고 상기 게이트 배선에 연결되는 스위칭 소자와; 상기 제1기판의 비표시영역에 형성되고 상기 스위칭 소자에 연결되는 신호배선과; 상기 제2기판의 비표시영역에 형성되고, 상기 신호배선에 대응하는 제1 더미 컬럼 스페이서와; 상기 표시영역에 인접한 상기 제2기판의 비표시영역에 형성되고, 상기 제1 더미 컬럼 스페이서보다 넓은 면적을 가지는 제2 더미 컬럼 스페이서를 포함한다.

Description

액정표시장치{liquid crystal display device}
본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는 게이트 구동부를 어레이기판에 형성한 게이트-인-패널(gate in panel: GIP) 타입 액정표시장치에 관한 것이다.
액정표시장치는 콘트라스트 비(contrast ratio)가 크고 동화상 표시에 적합하며 소비전력이 적다는 특징을 보여 노트북, 모니터, TV 등의 다양한 분야에서 활용되고 있다. 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과, 전기장 내에 놓일 경우 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띠며, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 구현한다.
일반적으로 액정표시장치는 각각 전극이 형성되어 있는 두 기판을 두 전극이 서로 마주보도록 배치하고, 상기 두 전극 사이에 액정을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써, 이에 따라 달라지는 빛의 투과율에 의해 영상을 표현하는 장치이다.
이러한 액정표시장치는 합착된 두 기판과 그 사이의 액정층으로 이루어지는 액정패널과, 액정패널 하부에 배치되어 빛을 공급하는 백라이트 유니트와, 액정패널 외곽에 배치되어 액정패널을 구동하기 위한 다수의 신호 및 전원을 공급하는 구동부로 이루어진다.
통상적으로 구동부는 인쇄회로기판(printed circuit board: PCB)에 구현되는데, 액정패널의 게이트 배선과 연결되는 게이트 구동부와 데이터 배선과 연결되는 데이터 구동부로 나뉘어 게이트용 인쇄회로기판(gate PCB) 및 데이터용 인쇄회로기판(data PCB)으로 구현될 수 있으며, 이들 게이트용 인쇄회로기판 및 데이터용 인쇄회로기판은, 액정패널의 일 측에 형성되며 게이트 배선과 연결되는 게이트 패드와, 상기 게이트 패드가 형성된 일 측과 직교하는 타 측에 형성되며 데이터 배선과 연결된 데이터 패드 각각에 테이프 캐리어 패키지(tape carrier package: TCP)와 같은 형태로 실장될 수 있다.
그러나, 게이트용 인쇄회로기판 및 데이터용 인쇄회로기판을 각각 게이트 패드 및 데이터 패드에 실장하는 경우, 부피 및 무게가 증가하는 단점이 있다.
이에 따라, 게이트구동용 인쇄회로기판에 형성되는 일부 게이트 구동부 중 쉬프트 레지스터(shift register)와 같은 일부 회로를 액정패널의 어레이기판에 직접 형성하고, 게이트 구동부의 나머지 회로와 데이터 구동부의 회로를 하나의 인쇄회로기판으로 구현하여 액정패널의 일 측에만 연결하는 게이트-인-패널(gate in panel: GIP) 타입의 액정표시장치가 제안되었다.
도 1은 종래의 GIP 타입 액정표시장치의 평면도이며, 도 2는 종래의 GIP 타입 액정표시장치의 단면도이다.
도 1 및 도 2에 도시한 바와 같이, GIP 타입 액정표시장치(10)는 하부의 제1기판(20)과, 상부의 제2기판(50), 그리고 두 기판(20, 50) 사이에 위치하는 액정층(70)을 포함한다.
이때, GIP 타입 액정표시장치(10)는 영상이 표시되는 표시영역(DA)과, 표시영역(DA)을 둘러싸는 비표시영역(NDA)으로 이루어진다.
제1기판(20) 상부의 표시영역(DA)에는, 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(13) 및 데이터 배선(28)과, 게이트 배선 및 데이터 배선(13, 28)에 연결되는 박막트랜지스터(Tr)와, 박막트랜지스터(Tr)에 연결되는 화소전극(43)이 형성된다.
즉, 제1기판(20) 상부에 게이트 전극(15)이 형성되고, 게이트 전극(15) 상부에 게이트절연층(21)이 형성되고, 게이트 전극(15)에 대응되는 게이트절연층(21) 상부에 액티브층(23)과 오믹콘택층(24)이 차례로 형성되고, 오믹콘택층(24) 상부에 서로 이격되는 소스 및 드레인 전극(30, 32)이 형성되어 박막트랜지스터(Tr)를 구성한다. 박막트랜지스터(Tr) 상부에 드레인 전극(32)을 노출하는 드레인 콘택홀(41)을 갖는 보호층(38)이 형성되고, 보호층(38) 상부에 드레인 콘택홀(41)을 통하여 드레인 전극(32)과 접촉하는 화소전극(43)이 형성된다.
도 2에서, 하나의 화소영역(P)에만 박막트랜지스터(Tr)가 형성된 것으로 도시되어 있으나, 이는 편의를 위한 것으로, 실제로는 모든 화소영역(P)에 박막트랜지스터(Tr)가 각각 형성된다.
그리고, 제1기판(20)과 마주보는 제2기판(50)의 표시영역(DA)에는, 게이트 배선(13)과 데이터 배선(28) 및 박막트랜지스터(Tr)에 대응되는 제1블랙매트릭스(53a)가 형성되고, 제1블랙매트릭스(53a) 하부와 제1블랙매트릭스(53a)를 통하여 노출된 제2기판(50) 하부에는 컬러필터층(58)이 형성되고, 컬러필터층(58) 하부 전면에는 오버코트층(59)이 형성되며, 오버코트층(59) 하부 전면에는 투명도전성 물질의 공통전극(60)이 형성된다.
컬러필터층(58)은, 각 화소영역(P)마다 순차 반복하여 형성되는 적, 녹, 청색 컬러필터 패턴(58a, 58b, 58c)을 포함한다.
제1블랙매트릭스(53a)와 대응하는 공통전극(60) 하부에는 셀 갭 유지를 위한 갭 컬럼 스페이서(62)가 형성되며, 갭 컬럼 스페이서(62)는 박막트랜지스터(Tr) 상부의 보호층(38)과 접촉한다.
한편, 제1기판(20) 상부의 비표시영역(NDA)에는, 다수의 회로블럭(48)과, 다수의 제1배선(18)과, 다수의 제2배선(35), 다수의 데이터패드(46), 그리고 다수의 게이트패드(47)가 형성된다.
다수의 회로블럭(48) 각각은 쉬프트 레지스터(shift register)의 하나의 단(stage)을 구성하고 신호배선(19)을 통해 연결되는 다수의 스위칭 소자(SW) 및 커패시터(도시하지 않음) 등의 조합일 수 있으며, 각각 다수의 제2배선(35) 및 표시영역(DA)의 게이트 배선(13)에 연결된다.
신호배선(19) 상부 전면에는 게이트절연층(21)이 형성되고, 게이트절연층(21) 상부 전면에는 보호층(38)이 형성되며, 스위칭 소자(SW)는 표시영역(DA)의 박막트랜지스터(Tr)와 동일한 단면 구조를 가질 수 있다.
다수의 데이터패드(46) 및 다수의 게이트패드(47)는 비표시영역(NDA)의 일 가장자리에 형성되는데, 다수의 데이터패드(46)는 각각 표시영역(DA)의 데이터 배선(28)에 연결되어 외부의 인쇄회로기판(미도시)으로부터 입력 받은 데이터신호 등을 전달하고, 다수의 게이트패드(47)는 비표시영역(NDA)의 다수의 제1배선(18)에 각각 연결되어 외부로부터 입력 받은 스타트신호, 클럭신호 등을 전달한다.
다수의 제1배선(18)과 다수의 제2배선(35)은 중첩하며, 연결패턴(44)을 통하여 연결된다.
그리고, 제2기판(50)의 비표시영역(NDA)에는 빛샘을 방지하는 제2블랙매트릭스(53b)와 오버코트층(59)이 차례로 형성된다. 여기서, 오버코트층(59) 하부에 투명도전성 물질로 이루어지는 공통전극이 더 형성될 수도 있다.
또한, 비표시영역(NDA)의 오버코트층(59) 하부에는 눌림 방지를 위한 더미 컬럼 스페이서(64)가 형성되며, 더미 컬럼 스페이서(64)는 스위칭 소자(SW)에 대응하여 위치한다. 제2기판(50)의 비표시영역(NDA)에는 컬러필터층이 형성되지 않으며, 더미 컬럼 스페이서(64)는 갭 컬럼 스페이서(62) 보다 낮은 높이를 가지므로, 더미 컬럼 스페이서(64)는 스위칭 소자(SW) 상부의 보호층(38)과 접촉되지 않고 이격되어 위치한다.
이러한 제1기판(20)과 제2기판(50)에 각 구성요소를 형성하여 어레이 기판과 컬러필터 기판이 완성된 후, 두 기판을 가압, 가열에 의하여 합착하고 두 기판 사이에 액정층(70)을 형성함으로써 GIP 타입 액정표시장치(10)가 완성되는데, 이를 위하여 제1기판(20)과 제2기판(50) 사이의 비표시영역(NDA)에는 씰패턴(80)이 형성된다.
한편, 도시하지 않았지만, 제1기판(20)과 액정층(70) 사이 및 제2기판(50)과 액정층(70) 사이에는 각각 배향막이 형성된다.
그런데, 이러한 종래의 GIP 타입 액정표시장치에서는, 블랙 화면 구현시 게이트 구동부가 형성된 비표시영역(NDA)과 인접하여 다수의 휘점 무리가 발생하며, 시간이 지남에 따라 표시영역 내에서도 휘점이 발생한다. 이에 대하여 도 3과 도 4a 및 도 4b를 참조하여 설명한다.
도 3은 비표시영역에 외력이 가해질 경우의 종래의 GIP 타입 액정표시장치를 개략적으로 도시한 단면도이다.
도 3에 도시한 바와 같이, 종래의 GIP 타입 액정표시장치에 외력이 가해질 경우, 상부의 제2기판(50)은 하부의 제1기판(10) 쪽으로 이동하여 휘게 된다. 이때 제2기판(50) 상의 더미 컬럼 스페이서(64)도 함께 이동하며, 더미 컬럼 스페이서(64)는 스위칭 소자(SW) 상의 보호층(38)과 접촉하여 지지됨으로써 제2기판(50)이 외력에 의해 눌려 손상되는 것을 방지한다.
그러나, 더미 컬럼 스페이서(64)가 스위칭 소자(SW) 상의 보호층(38)과 접촉하는 과정에서 이물이 발생하게 된다.
이러한 이물의 성분을 적외선 분광법(Fourier transform infrared spectroscopy: FT-IR)을 이용하여 분석한 결과를 도 4a에 도시하며, 폴리이미드(polyimide)의 FT-IR 스펙트럼을 도 4b에 도시한다. 도 4a와 도 4b로부터, 이물은 폴리이미드인 것을 확인할 수 있다.
폴리이미드는 배향막의 재료로 사용되는데, 실제로 보호층(38) 상에는 배향막이 형성되며, 외력이 가해졌을 때, 더미 컬럼 스페이서(64)는 제1기판(20)의 스위칭 소자(SW) 상에 형성된 배향막과 접촉하게 된다. 그런데, 더미 컬럼 스페이서(64)의 면적이 작아 스위칭 소자(SW) 상부의 배향막과 접촉하는 과정에서, 더미 컬럼 스페이서(64)에 의해 배향막 표면이 갈리게 되어 이물이 발생하게 된다.
이러한 이물은 액정층(도 2의 70)의 액정분자 배열을 달라지게 하여, 블랙 화면 구현시 게이트 구동부가 형성된 비표시영역(NDA)과 인접하여 다수의 휘점 무리가 발생하며, 시간이 지남에 따라 이물이 표시영역 내로 이동하게 되어 표시영역 내에서도 휘점이 발생한다.
상기한 문제점을 해결하기 위해, 본 발명은 컬럼 스페이서에 의한 휘점 불량을 방지할 수 있는 GIP 타입 액정표시장치를 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위하여, 본 발명은 서로 마주보며 이격되고, 각각 표시영역 및 상기 표시영역을 둘러싸는 비표시영역이 정의되는 제1 및 제2기판과; 상기 제1기판의 표시영역에 형성되고, 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과; 상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터와; 상기 박막트랜지스터에 연결되는 화소전극과; 상기 제1기판의 비표시영역에 형성되고 상기 게이트 배선에 연결되는 스위칭 소자와; 상기 제1기판의 비표시영역에 형성되고 상기 스위칭 소자에 연결되는 신호배선과; 상기 제2기판의 비표시영역에 형성되고, 상기 신호배선에 대응하는 제1 더미 컬럼 스페이서와; 상기 표시영역에 인접한 상기 제2기판의 비표시영역에 형성되고, 상기 제1 더미 컬럼 스페이서보다 넓은 면적을 가지는 제2 더미 컬럼 스페이서를 포함하는 GIP 타입 액정표시장치를 제공한다.
상기 신호배선은 상기 게이트 배선과 동일 물질로 동일 층에 형성된다.
상기 제2 더미 컬럼 스페이서에 대응하는 상기 제1기판의 비표시영역에는 절연막 만이 위치한다.
상기 제1 더미 컬럼 스페이서는 원모양의 평면 구조를 가지며, 상기 제2 더미 컬럼 스페이서는 사각모양의 평면 구조를 가진다.
본 발명의 GIP 타입 액정표시장치는 상기 제2기판의 표시영역에 형성되고 서로 다른 박막트랜지스터에 각각 대응하는 제1 및 제2 컬럼 스페이서를 더 포함하고, 상기 제1 컬럼 스페이서의 높이는 상기 제2 컬럼 스페이서의 높이보다 높다.
상기 제1 및 제 2 더미 컬럼 스페이서의 높이는 상기 제2 컬럼 스페이서의 높이와 동일하다.
본 발명의 GIP 타입 액정표시장치는, 상기 화소전극 상부 전면에 형성되는 보호층과; 상기 보호층 상부 전면에 형성되고, 상기 화소전극에 대응하여 개구부를 가지는 공통전극을 더 포함한다.
또한, 본 발명의 GIP 타입 액정표시장치는, 상기 제2기판의 표시영역에 형성되고, 상기 게이트배선과 데이터배선 및 박막트랜지스터에 대응하는 블랙매트릭스와; 상기 블랙매트릭스 하부에 형성되고, 적, 녹, 청의 컬러필터 패턴을 포함하는 컬러필터층을 더 포함한다.
본 발명에 따른 GIP 타입 액정표시장치에서는, 비교적 낮은 단차를 갖는 비표시영역의 신호배선과 대응하여 제1 더미 컬럼 스페이서를 형성하고, 표시영역과 인접하여 상대적으로 큰 면적을 갖는 제2 더미 컬럼 스페이서를 형성하여, 배향막 갈림에 의한 이물 발생을 막을 수 있으며, 이에 따라 휘점 불량을 방지할 수 있다.
도 1은 종래의 GIP 타입 액정표시장치의 평면도이다.
도 2는 종래의 GIP 타입 액정표시장치의 단면도이다.
도 3은 비표시영역에 외력이 가해질 경우의 종래의 GIP 타입 액정표시장치를 개략적으로 도시한 단면도이다.
도 4a는 종래의 GIP 타입 액정표시장치에서 발생한 이물의 FT-IR 스펙트럼을 도시한 도면이고, 도 4b는 폴리이미드의 FT-IR 스펙트럼을 도시한 도면이다.
도 5는 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 평면도이다.
도 6은 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 표시영역을 도시한 단면도이다.
도 7은 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 비표시영역을 도시한 단면도이다.
도 8은 비표시영역에 외력이 가해질 경우의 본 발명의 실시예에 따른 GIP 타입 액정표시장치를 개략적으로 도시한 단면도이다.
이하, 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 5는 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 평면도이고, 도 6은 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 표시영역을 도시한 단면도이며, 도 7은 본 발명의 실시예에 따른 GIP 타입 액정표시장치의 비표시영역을 도시한 단면도이다.
도 5와 도 6 및 도 7에 도시한 바와 같이, 본 발명에 따른 GIP 타입 액정표시장치는 하부의 제1기판(120)과, 상부의 제2기판(150), 그리고 제1 및 제2기판(120, 150) 사이에 형성된 액정층(170)을 포함한다.
이때, GIP 타입 액정표시장치는 영상이 표시되는 표시영역(DA)과, 표시영역(DA)을 둘러싸는 비표시영역(NDA)으로 이루어진다.
제1기판(120) 상부의 표시영역(DA)에는, 서로 교차하여 화소영역(P)을 정의하는 게이트 배선(113) 및 데이터 배선(128)과, 게이트 배선 및 데이터 배선(113, 128)에 연결되는 스위칭 소자인 박막트랜지스터(Tr), 박막트랜지스터(Tr)에 연결되는 화소전극(143), 그리고 화소전극(143) 상부의 공통전극(146)이 형성된다.
즉, 제1기판(120) 상부에 게이트 전극(115)이 형성되고, 게이트 전극(115) 상부에 게이트절연층(121)이 형성되고, 게이트 전극(115)에 대응되는 게이트절연층(121) 상부에 액티브층(123)과 오믹콘택층(124)이 차례로 형성되고, 오믹콘택층(124) 상부에 서로 이격되는 소스 및 드레인 전극(130, 132)이 형성되어 박막트랜지스터(Tr)를 구성한다. 박막트랜지스터(Tr) 상부에 드레인 전극(132)을 노출하는 드레인 콘택홀(141)을 갖는 제1보호층(138)이 형성되고, 제1보호층(138) 상부에 드레인 콘택홀(141)을 통하여 드레인 전극(132)과 접촉하는 화소전극(143)이 형성된다. 화소전극(143) 상부의 전면에 제2보호층(144)이 형성되고, 제2보호층(144) 상부에 공통전극(146)이 형성된다. 공통전극(146)은 실질적으로 제1기판(120) 전면에 형성되며, 화소전극(143) 상부에 개구부(146a)를 가진다.
제1기판(120)과 마주보는 제2기판(150)의 표시영역(DA)에는, 제1기판(120)의 게이트 배선(113), 데이터 배선(128) 및 박막트랜지스터(Tr)에 대응되는 제1블랙매트릭스(153a)가 형성되고, 제1블랙매트릭스(153a) 하부와 제1블랙매트릭스(153a)를 통하여 노출된 제2기판(150) 하부에는 컬러필터층(158)이 형성되고, 컬러필터층(158) 하부 전면에는 오버코트층(159)이 형성된다.
컬러필터층(158)은, 각 화소영역(P)마다 순차 반복하여 형성되는 적, 녹, 청색 컬러필터 패턴(158a, 158b, 158c)을 포함한다.
제1블랙매트릭스(153a)와 대응하는 오버코트층(159) 하부에는 셀 갭 유지를 위한 제1 컬럼 스페이서(162)와 눌림 방지를 위한 제2 컬럼 스페이서(163)가 형성된다. 제1 컬럼 스페이서(162)와 제2 컬럼 스페이서(163)는 각각 서로 다른 박막트랜지스터(Tr)에 대응하여 위치한다. 제1 컬럼 스페이서(162)의 높이는 제2 컬럼 스페이서(163)의 높이보다 높아, 제1 컬럼 스페이서(162)는 박막트랜지스터(Tr) 상부의 제2보호층(144)과 접촉하고, 제2 컬럼 스페이서(163)는 박막트랜지스터(Tr) 상부의 제2보호층(144)과 이격된다.
실제로 제2보호층(144) 상에는 배향막(도시하지 않음)이 형성되며, 제1 컬럼 스페이서(162)는 제2보호층(144) 상부의 배향막과 접촉한다.
한편, 제1기판(120) 상부의 비표시영역(NDA)에는, 다수의 회로블럭(도시하지 않음)과, 다수의 제1배선(도시하지 않음)과, 다수의 제2배선(도시하지 않음)과, 다수의 데이터패드(도시하지 않음)와, 다수의 게이트패드(도시하지 않음)가 형성된다.
다수의 회로블럭 각각은 쉬프트 레지스터(shift register)의 하나의 단(stage)을 구성하고 신호배선(119)를 통해 연결되는 다수의 스위칭 소자(SW) 및 커패시터(도시하지 않음) 등의 조합일 수 있으며, 각각 다수의 제2배선 및 표시영역(DA)의 게이트 배선(113)에 연결되어 게이트 신호를 공급한다.
이러한 다수의 회로블럭은 제1기판(120)의 좌우측에 각각 형성되어, 홀수 번째 게이트배선(113)은 좌측의 회로블럭과 연결되고, 짝수 번째 게이트배선(113)은 우측의 회로블럭과 연결될 수 있다. 반대로, 짝수 번째 게이트배선(113)이 좌측의 회로블럭과 연결되고, 홀수 번째 게이트배선(113)이 우측의 회로블럭과 연결될 수도 있다.
신호배선(119)은 표시영역(DA)의 게이트 배선(113)과 동일 물질로 동일 층에 형성되어, 신호배선(119) 상부 전면에는 게이트절연층(121)이 형성되고, 게이트절연층(121) 상부 전면에는 제1보호층(138)과 제2보호층(144)이 형성된다.
스위칭 소자(SW)는 표시영역(DA)의 박막트랜지스터(Tr)와 동일한 단면 구조를 가질 수 있으며, 스위칭 소자(SW)는 제1보호층(138)과 제2보호층(144)으로 덮여 있다.
다수의 데이터패드 및 다수의 게이트패드는 비표시영역(NDA)의 일 가장자리에 형성되며, 다수의 데이터패드는 각각 표시영역(DA)의 데이터 배선(128)에 연결되어 외부의 인쇄회로기판(도시하지 않음)으로부터 입력 받은 데이터신호 등을 전달하고, 다수의 게이트패드는 비표시영역(NDA)의 다수의 제1배선에 각각 연결되어 외부의 인쇄회로기판과 같은 구동회로로부터 입력 받은 스타트(start)신호, 클럭(clock)신호와 같은 다수의 구동신호를 전달한다.
다수의 제2배선과 교차하는 다수의 제1배선은 다수의 게이트패드 및 다수의 제2배선에 연결되어 다수의 구동신호를 다수의 회로블럭에 전달한다.
그리고, 제2기판(150)의 비표시영역(NDA)에는 빛샘을 방지하는 제2블랙매트릭스(153b)와 오버코트층(159)이 차례로 형성된다.
또한, 비표시영역(NDA)의 오버코트층(159) 하부에는 제1 더미 컬럼 스페이서(164)와 제2 더미 컬럼 스페이서(165)가 형성된다.
여기서, 제1 더미 컬럼 스페이서(164)는 제1기판(120)의 신호배선(119) 상부에 위치하여, 제1 더미 컬럼 스페이서(164)와 대응하는 제1기판(120)의 과비표시영역(NDA) 상에는 신호배선(119)과, 게이트절연층(121), 제1보호층(138), 그리고 제2보호층(144)이 위치한다. 한편, 제2 더미 컬럼 스페이서(165)는 댐 형태로 표시영역(DA)과 인접하여 위치하며, 제2 더미 컬럼 스페이서(165)와 대응하는 제1기판(120)의 비표시영역(NDA) 상에는 게이트절연층(121)과 제1보호층(138) 및 제2보호층(144)의 절연막 만이 위치한다.
제1 및 제2 더미 컬럼 스페이서(164, 165)는 표시영역(DA)의 제2 컬럼 스페이서(163)와 동일한 높이를 가져, 제1 및 제2 더미 컬럼 스페이서(164, 165)는 제1기판(120) 상의 제2보호층(144)과 이격되어 있다.
제1 더미 컬럼 스페이서(164)는 원모양의 평면 구조를 가지며, 제2 더미 컬럼 스페이서(165)는 사각모양의 평면 구조를 가진다. 제2 더미 컬럼 스페이서(165)의 면적은 제1 더미 컬럼 스페이서(164)의 면적보다 크다.
제1기판(120)과 제2기판(150)이 완성된 후, 제1 및 제2기판(120, 150)을 가압, 가열에 의하여 합착하고 제1 및 제2기판(120, 150) 사이에 액정층(170)을 형성함으로써 GIP타입 액정표시장치가 완성되는데, 이를 위하여 제1 및 제2기판(120, 150) 사이의 비표시영역(NDA)에는 다수의 제1배선 및 다수의 제2배선과 중첩하는 씰패턴(도시하지 않음)이 형성된다. 이때, 제2 더미 컬럼 스페이서(165)는 회로블럭의 신호배선(119) 상부에 위치하는 제1 더미 컬럼 스페이서(164)와 표시영역(DA) 사이에 위치하고, 제1 및 제2 더미 컬럼 스페이서(164, 165)는 씰패턴과 표시영역(DA) 사이에 위치한다.
도 8은 비표시영역에 외력이 가해질 경우의 본 발명의 실시예에 따른 GIP 타입 액정표시장치를 개략적으로 도시한 단면도이다.
도 8에 도시한 바와 같이, 본 발명의 실시예에 따른 GIP 타입 액정표시장치에 외력이 가해질 경우, 상부의 제2기판(150)은 하부의 제1기판(110) 쪽으로 이동하여 휘게 되고, 제2기판(150) 하부의 제1 및 제2 더미 컬럼 스페이서(164, 165)도 함께 이동하게 되는데, 제2 더미 컬럼 스페이서(165)가 제2보호층(144)과 접촉하여 지지됨으로써 제2기판(150)이 외력에 의해 눌려 손상되는 것을 방지한다. 실제로, 제2보호층(144) 상부에는 배향막(도시하지 않음)이 형성되어, 외력이 가해질 경우 제2 컬럼 스페이서(165)는 배향막과 접촉하게 되는데, 제2 컬럼 스페이서(165)는 보다 넓은 면적을 가지고 있어 배향막과 접촉하더라도 배향막 갈림 현상이 나타나지 않는다.
이때, 제1 더미 컬럼 스페이서(164)는 스위칭 소자(SW)보다 상대적으로 낮은 단차를 가지는 신호배선(119)과 대응하여 위치하므로, 외력이 가해지더라도 제1기판(120)의 제2보호층(144), 보다 상세하게는, 배향막과 접촉하지 않아 배향막의 갈림을 방지할 수 있다.
한편, 제1 더미 컬럼 스페이서(164)가 제1기판(120)의 배향막과 접촉하게 되더라도, 상대적으로 넓은 면적을 가지고 배향막과 접촉하는 제2 더미 컬럼 스페이서(165)에 의해 제1 더미 컬럼 스페이서(164)의 수평방향으로의 움직임이 차단되므로, 배향막의 갈림을 방지할 수 있다.
따라서, 이물의 발생을 방지할 수 있으며, 이에 따라 블랙 화면 구현시 휘점 발생을 방지할 수 있다.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다.
113: 게이트배선 128: 데이터배선
119: 신호배선 143: 화소전극
146: 공통전극 146a: 개구부
162: 제1 컬럼 스페이서 163: 제2 컬럼 스페이서
164: 제1 더미 컬럼 스페이서 165: 제2 더미 컬럼 스페이서
Tr: 박막트랜지스터 SW: 스위칭 소자
DA: 표시영역 NDA: 비표시영역

Claims (10)

  1. 서로 마주보며 이격되고, 각각 표시영역 및 상기 표시영역을 둘러싸는 비표시영역이 정의되는 제1 및 제2기판과;
    상기 제1기판의 표시영역에 형성되고, 서로 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선과;
    상기 게이트 배선 및 상기 데이터 배선에 연결되는 박막트랜지스터와;
    상기 박막트랜지스터에 연결되는 화소전극과;
    상기 제1기판의 비표시영역에 형성되고 상기 게이트 배선에 연결되는 스위칭 소자와;
    상기 제1기판의 비표시영역에 형성되고 상기 스위칭 소자에 연결되는 신호배선과;
    상기 제2기판의 비표시영역에 형성되고, 상기 신호배선에 대응하는 제1 더미 컬럼 스페이서와;
    상기 표시영역에 인접한 상기 제2기판의 비표시영역에 형성되고, 상기 제1 더미 컬럼 스페이서보다 넓은 면적을 가지는 제2 더미 컬럼 스페이서
    를 포함하는 GIP(gate-in-panel) 타입 액정표시장치.
  2. 제1항에 있어서,
    상기 신호배선은 상기 게이트 배선과 동일 물질로 동일 층에 형성되는 것을 특징으로 하는 GIP 타입 액정표시장치.
  3. 제1항에 있어서,
    상기 제2 더미 컬럼 스페이서에 대응하는 상기 제1기판의 비표시영역에는 절연막 만이 위치하는 것을 특징으로 하는 GIP 타입 액정표시장치.
  4. 제1항에 있어서,
    상기 제1 더미 컬럼 스페이서는 원모양의 평면 구조를 가지며, 상기 제2 더미 컬럼 스페이서는 사각모양의 평면 구조를 가지는 것을 특징으로 하는 GIP 타입 액정표시장치.
  5. 제1항에 있어서,
    상기 제2기판의 표시영역에 형성되고 서로 다른 박막트랜지스터에 각각 대응하는 제1 및 제2 컬럼 스페이서를 더 포함하고, 상기 제1 컬럼 스페이서의 높이는 상기 제2 컬럼 스페이서의 높이보다 높은 것을 특징으로 하는 GIP 타입 액정표시장치.
  6. 제5항에 있어서,
    상기 제1 및 제 2 더미 컬럼 스페이서의 높이는 상기 제2 컬럼 스페이서의 높이와 동일한 것을 특징으로 하는 GIP 타입 액정표시장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 화소전극 상부 전면에 형성되는 보호층과;
    상기 보호층 상부 전면에 형성되고, 상기 화소전극에 대응하여 개구부를 가지는 공통전극
    을 더 포함하는 것을 특징으로 하는 GIP 타입 액정표시장치.
  8. 제7항에 있어서,
    상기 제2기판의 표시영역에 형성되고, 상기 게이트배선과 데이터배선 및 박막트랜지스터에 대응하는 블랙매트릭스와;
    상기 블랙매트릭스 하부에 형성되고, 적, 녹, 청의 컬러필터 패턴을 포함하는 컬러필터층
    을 더 포함하는 것을 특징으로 하는 GIP 타입 액정표시장치.
  9. 제1항에 있어서,
    상기 제1 및 제2 기판 사이의 상기 비표시영역에 씰패턴이 형성되고, 상기 제1 및 제2 더미 컬럼 스페이서는 상기 씰패턴과 상기 표시영역 사이에 위치하는 GIP 타입 액정표시장치.
  10. 제1항에 있어서,
    상기 제1 기판의 최상층으로부터 상기 제1 더미 컬럼 스페이서까지의 거리는 상기 제1 기판의 최상층으로부터 상기 제2 더미 컬럼 스페이서까지의 거리보다 작은 GIP 타입 액정표시장치.
KR1020120147454A 2012-12-17 2012-12-17 액정표시장치 KR102046764B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120147454A KR102046764B1 (ko) 2012-12-17 2012-12-17 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120147454A KR102046764B1 (ko) 2012-12-17 2012-12-17 액정표시장치

Publications (2)

Publication Number Publication Date
KR20140078270A KR20140078270A (ko) 2014-06-25
KR102046764B1 true KR102046764B1 (ko) 2019-11-20

Family

ID=51129920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147454A KR102046764B1 (ko) 2012-12-17 2012-12-17 액정표시장치

Country Status (1)

Country Link
KR (1) KR102046764B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102576214B1 (ko) * 2018-06-28 2023-09-07 삼성디스플레이 주식회사 배선 기판 및 이를 포함하는 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101146457B1 (ko) * 2005-01-31 2012-05-21 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101182554B1 (ko) * 2005-08-31 2012-09-12 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101255310B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 Ｇｉｐ 구조의 액정표시장치용 기판 및 ｇｉｐ 구조의 액정표시장치의 제조 방법
KR20100079089A (ko) * 2008-12-30 2010-07-08 엘지디스플레이 주식회사 액정표시패널의 제조방법
KR101574097B1 (ko) * 2009-08-11 2015-12-03 엘지디스플레이 주식회사 액정표시장치
KR101598951B1 (ko) * 2009-09-02 2016-03-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101300034B1 (ko) * 2010-10-18 2013-08-29 엘지디스플레이 주식회사 액정표시장치용 기판 및 이를 이용한 액정표시장치

Also Published As

Publication number Publication date
KR20140078270A (ko) 2014-06-25

Similar Documents

Publication Publication Date Title
US10802358B2 (en) Display device with signal lines routed to decrease size of non-display area
US10451942B2 (en) Display device
KR101717076B1 (ko) 네로우 베젤 타입 어레이 기판 및 이를 구비한 액정표시장치
US8582070B2 (en) Array substrate for multi-vision and liquid crystal display device including the same
US9875699B2 (en) Display device
KR101024535B1 (ko) 액정표시장치
US20130093657A1 (en) Liquid crystal display having minimized bezel area
US9575386B2 (en) Thin film transistor substrate, method of manufacturing the same and display device having the same
US10319316B2 (en) Electro-optical device including a plurality of scanning lines
JP2010231035A (ja) 液晶表示装置
US8355087B2 (en) Pixel array substrate, conductive structure and display panel
US20160004110A1 (en) Display panel and method of producing display panel
KR20110024603A (ko) 액정표시장치 및 그 제조방법
WO2014129272A1 (ja) 表示装置
US8670080B2 (en) Liquid crystal display device
JP2008003194A (ja) 基板装置および表示素子の製造方法
KR102046764B1 (ko) 액정표시장치
KR20080002336A (ko) 액정표시장치
US9651836B2 (en) Display device
US8773630B2 (en) Display device
KR101394920B1 (ko) 씨오지 타입 액정표시장치
JP2010139962A (ja) アレイ基板、平面表示装置、マザー基板及びアレイ基板の製造方法
JP2012128070A (ja) 電子機器
JP2004317885A (ja) 表示パネル形成板及び表示パネル
JP2010096947A (ja) 電気光学装置の製造方法および電気光学装置、ならびに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant