JP2012128070A - 電子機器 - Google Patents

Abstract

【課題】 画像を表示でき、精細度を低下させること無しに画素の開口率の低下を抑制することができ、かつ入力手段にて接触される個所の位置情報を精度良く抽出することができる電子機器を提供する。
【解決手段】 電子機器は、表示パネルと、表示パネルに設けられたセンサモジュールＭとを備える。センサモジュールＭは、複数のセンサ回路ＳＮと、複数の容量カップリング線ｃｕｐと、複数のプリチャージ線ｐｒｅと、複数のプリチャージ制御線ｐｒｅｇと、複数の出力線ｏｕｔと、複数の出力制御線ｏｕｔｇとを有している。センサ回路ＳＮは、それぞれ隣合う複数の画素ＰＸが設けられた領域内に１つの割合で配置され、行方向Ｘに延在し、入力手段による入力動作に応じて静電容量結合の強弱が生じる検知電極Ｃｆを具備している。
【選択図】図２

Description

本発明の実施形態は、電子機器に関する。

一般に、ＰＤＡ（パーソナル・デジタル・アシスタント）及びタブレットＰＣ（パーソナルコンピュータ）のような電子機器は、ペン等を用いて表示画面から直接データを入力可能に構成されている。上記電子機器は、画像を表示する表示領域内に静電容量の変化を検出するセンサ回路を備えている。このため、電子機器は、センサ回路の静電容量の変化を取り出すことで、入力手段にて接触される個所の位置情報を抽出することができる。

特開２００９−３４１４号公報 特開２００９−３９１６号公報 特開２００９−１５１１３８号公報

ところで、表示領域内にセンサ回路を設けた場合、画素の開口率が低下する問題がある。特に、センサ感度を向上させるためにセンサ回路のサイズを大きくすると、画素の開口率は大幅に低下してしまう。このため、画像を表示でき、精細度を低下させること無しに画素の開口率の低下を抑制することができ、かつ入力手段にて接触される個所の位置情報を精度良く抽出することができる電子機器が求められている。

この発明は以上の点に鑑みなされたもので、その目的は、画像を表示でき、精細度を低下させること無しに画素の開口率の低下を抑制することができ、かつ入力手段にて接触される個所の位置情報を精度良く抽出することができる電子機器を提供することにある。

一実施形態に係る電子機器は、
画像を表示し、入力手段にて接触される個所の位置情報を抽出する電子機器において、
列方向に延在した複数の信号線と、行方向に延在した複数の走査線及び複数の補助容量線と、前記複数の信号線並びに前記複数の走査線及び前記複数の補助容量線の交差部近傍に設けられた複数の画素と、を有したアレイ基板を備えた表示パネルと、
前記表示パネルに設けられたセンサモジュールと、を備え、
前記センサモジュールは、
それぞれ隣合う前記複数の画素が設けられた領域内に１つの割合で配置され、前記行方向に延在し、前記入力手段による入力動作に応じて静電容量結合の強弱が生じる検知電極と、前記検知電極に接続されたプリチャージ制御スイッチ及び出力制御スイッチと、を具備した複数のセンサ回路と、
前記複数のセンサ回路の検知電極との間に容量を形成し、前記複数のセンサ回路の検知電極の電圧をプルアップ又はプルダウンする複数の容量カップリング線と、
前記複数のセンサ回路のプリチャージ制御スイッチに接続され、プリチャージ電圧が与えられる複数のプリチャージ線と、
前記複数のセンサ回路のプリチャージ制御スイッチに接続され、プリチャージ制御信号が与えられる複数のプリチャージ制御線と、
前記複数のセンサ回路の出力制御スイッチに接続された複数の出力線と、
前記複数のセンサ回路の出力制御スイッチに接続され、出力制御信号が与えられる複数の出力制御線と、を有し、
前記プリチャージ制御スイッチは、前記プリチャージ制御信号に応じて前記プリチャージ電圧を前記センサ回路の検知電極に出力するかどうかを切替え、
前記出力制御スイッチは、前記出力制御信号に応じて前記検知電極の電圧値を前記出力線に出力するかどうかを切替えることを特徴としている。

図１は、一実施形態に係る電子機器を示す概略斜視図である。 図２は、上記電子機器の画素及びセンサ回路等の等価回路を示す図である。 図３は、上記電子機器のアレイ基板の一部を示す平面図である。 図４は、図３の線ＩＶ−ＩＶに沿った上記電子機器の断面図である。

以下、図面を参照しながら一実施形態に係る電子機器について詳細に説明する。
図１乃至図４に示すように、電子機器は、画像を表示する表示パネルとしての液晶表示パネルＰと、液晶表示パネルＰに設けられたセンサモジュールＭと、バックライトユニットＢとを備えている。

図１及び図４に示すように、液晶表示パネルＰは、アレイ基板ＡＳと、対向基板ＯＳと、液晶層ＬＣとを備えている。アレイ基板ＡＳ及び対向基板ＯＳは、それぞれ矩形状に形成されている。アレイ基板ＡＳは、対向基板ＯＳよりも大きな寸法に形成されている。アレイ基板ＡＳ及び対向基板ＯＳは、各々の３辺がほぼ重なるように配置されている。

図示しないが、アレイ基板ＡＳの残る一辺において、アレイ基板ＡＳは対向基板ＯＳよりも外側へ延出している。アレイ基板ＡＳの延出部には図示しない駆動回路が実装されている。液晶表示パネルＰは、アレイ基板ＡＳ及び対向基板ＯＳに重なった矩形状の表示領域Ｒ１を有している。なお、後述する入力領域Ｒ２は表示領域Ｒ１に重なっている。

アレイ基板ＡＳ及び対向基板ＯＳは、図示しない複数本の柱状スペーサにより所定の隙間を保持して対向配置されている。アレイ基板ＡＳ及び対向基板ＯＳは、表示領域Ｒ１の周縁部である両基板の周縁部に配置された矩形枠状のシール材２１により互いに接合されている。

液晶層ＬＣは、アレイ基板ＡＳ及び対向基板ＯＳ間に挟持され、シール材２１で囲まれている。シール材２１の一部に形成された液晶注入口２２は、封止材２３により封止されている。この実施形態において、アレイ基板ＡＳは、表示面Ｓｃを有している。また、表示面Ｓｃは入力面としても機能している。

バックライトユニットＢは、対向基板ＯＳに対してアレイ基板ＡＳの反対側に配置されている。バックライトユニットＢは、対向基板ＯＳに対向配置された導光板と、導光板の一側縁に対向配置された光源及び反射板とを備えている。バックライトユニットＢは、対向基板ＯＳに向けて光を放出する。

液晶表示パネルＰは、入射されるバックライトを透過させるかどうか制御される。液晶表示パネルＰは、対向基板ＯＳの外面側に光を放射させることにより、表示領域Ｒ１に画像を表示する。

図２に示すように、アレイ基板ＡＳは、互いに直交する行方向Ｘ及び列方向Ｙに沿ってマトリクス状に設けられた複数の画素ＰＸを有している。複数の画素ＰＸは、表示領域Ｒ１に重なっている。画素ＰＸの数はｍ×ｎである（ｍ，ｎ：自然数）。

画素ＰＸは、赤色、緑色及び青色の何れかを表示する。この実施形態において、赤色の画素ＰＸ、緑色の画素ＰＸ及び青色の画素ＰＸは、行方向Ｘに繰返し並べられている。赤色の画素ＰＸは後述する赤色の着色層に、緑色の画素ＰＸは後述する緑色の着色層に、青色の画素ＰＸは後述する青色の着色層に、それぞれ重なっている。

アレイ基板ＡＳは、複数の信号線ｓ（ｓ１乃至ｓｍ）と、複数の走査線ｇ（ｇ１乃至ｇｎ）と、複数の補助容量線ｃ（ｃ１乃至ｃｎ）とを有している。信号線ｓは、列方向Ｙに延在し、行方向Ｘに間隔を置いて並んでいる。

走査線ｇは、行方向Ｘに延在し、列方向Ｙに間隔を置いて並んでいる。補助容量線ｃは、走査線ｇに間隔を置いて並べられている。補助容量線ｃは、走査線ｇと同様、行方向Ｘに延在し、列方向Ｙに間隔を置いて並んでいる。水平走査期間中や垂直走査期間中、複数の信号線ｓには、映像信号が与えられる。

複数の画素ＰＸは、複数の信号線ｓ並びに複数の走査線ｇ及び複数の補助容量線ｃの交差部近傍に設けられている。画素ＰＸは、信号線ｓ、走査線ｇ及び補助容量線ｃに接続されている。画素ＰＸは、スイッチング素子ＧＳＷと、画素電極ＰＥと、補助容量Ｃｓとを有している。

スイッチング素子ＧＳＷは、走査線ｇ及び信号線ｓに電気的に接続され、ＴＦＴ（薄膜トランジスタ）で形成されている。画素電極ＰＥは、スイッチング素子ＧＳＷに電気的に接続されている。補助容量Ｃｓは、画素電極ＰＥに電気的に接続されている。後述するが、補助容量Ｃｓは、補助容量電極ｃｓｅ及び補助容量線ｃｓｌを有し、容量を形成する。

センサモジュールＭは、複数のセンサ回路ＳＮと、複数の容量カップリング線ｃｕｐ（ｃｕｐ１乃至ｃｕｐｍ／９）と、複数のプリチャージ線ｐｒｅ（ｐｒｅ１乃至ｐｒｅｍ／９）と、複数のプリチャージ制御線ｐｒｅｇ（ｐｒｅｇ１乃至ｐｒｅｇｎ／２）と、複数の出力線ｏｕｔ（ｏｕｔ１乃至ｏｕｔｍ／９）と、複数の出力制御線ｏｕｔｇ（ｏｕｔｇ１乃至ｏｕｔｇｎ／２）と、を有している。

センサ回路ＳＮは、それぞれ隣合う複数の画素ＰＸが設けられた領域内に１つの割合で配置されている。この実施形態において、センサ回路ＳＮは、１８画素ＰＸ（２行×９列）毎に１つ配置されている。センサ回路ＳＮの数は（ｎ／２）×（ｍ／９）である。

プリチャージ制御線ｐｒｅｇは、走査線ｇ及び補助容量線ｃに間隔を置いて並べられている。プリチャージ制御線ｐｒｅｇは、行方向Ｘに延在し、列方向Ｙに間隔を置いて並んでいる。プリチャージ制御線ｐｒｅｇには、プリチャージ制御信号が与えられる。出力制御線ｏｕｔｇは、走査線ｇ、補助容量線ｃ及びプリチャージ制御線ｐｒｅｇに間隔を置いて並べられている。出力制御線ｏｕｔｇは、行方向Ｘに延在し、列方向Ｙに間隔を置いて並んでいる。出力制御線ｏｕｔｇには、出力制御信号が与えられる。プリチャージ制御線ｐｒｅｇ及び出力制御線ｏｕｔｇの数は、それぞれｎ／２本である。

プリチャージ線ｐｒｅは、列方向Ｙに延在し、行方向Ｘに間隔を置いて並んでいる。出力線ｏｕｔは、プリチャージ線ｐｒｅに間隔を置いて並べられている。プリチャージ線ｐｒｅには、プリチャージ電圧が与えられる。出力線ｏｕｔは、列方向Ｙに延在し、行方向Ｘに間隔を置いて並んでいる。プリチャージ線ｐｒｅ及び出力線ｏｕｔの数は、それぞれｍ／９本である。

容量カップリング線ｃｕｐは、プリチャージ線ｐｒｅ及び出力線ｏｕｔに間隔を置いて並べられている。容量カップリング線ｃｕｐは、列方向Ｙに延在し、行方向Ｘに間隔を置いて並んでいる。容量カップリング線ｃｕｐは、１つのセンサ回路ＳＮ毎に７本ずつ配置されている。容量カップリング線ｃｕｐの数は、７×ｍ／９本である。容量カップリング線ｃｕｐは、後述する検知電極Ｃｆとの間に容量を形成し、検知電極Ｃｆの電圧をプルアップ又はプルダウンする。

センサ回路ＳＮは、検知電極Ｃｆと、プリチャージ制御スイッチＰＳＷと、アンプＡＭＰと、出力制御スイッチＯＳＷとを有している。検知電極Ｃｆは、行方向Ｘに延在し、入力手段３０による入力動作に応じて静電容量結合の強弱が生じるものである。

プリチャージ制御スイッチＰＳＷは、ＴＦＴで形成され、ここでは、ＮＭＯＳ型のＴＦＴで形成されている。プリチャージ制御スイッチＰＳＷは、プリチャージ線ｐｒｅ及び検知電極Ｃｆ間に接続され、プリチャージ線ｐｒｅを介して入力されるプリチャージ電圧を検知電極Ｃｆに与えるかどうか切替える。

詳しくは、プリチャージ制御スイッチＰＳＷにおいて、ゲート電極はプリチャージ制御線ｐｒｅｇに接続され、ソース電極はプリチャージ線ｐｒｅに接続され、ドレイン電極は検知電極Ｃｆに接続されている。プリチャージ制御スイッチＰＳＷは、プリチャージ制御信号に応じてプリチャージ電圧を検知電極Ｃｆに出力するのかどうか切替える。

プリチャージ制御スイッチＰＳＷは、プリチャージ制御線ｐｒｅｇを介してゲート電極にハイ（Ｈ）レベルのプリチャージ制御信号が与えられるタイミングで、プリチャージ電圧を検知電極Ｃｆに与える。

アンプＡＭＰは、ＴＦＴで形成され、ここでは、ＮＭＯＳ型のＴＦＴで形成されている。アンプＡＭＰにおいて、ゲート電極は検知電極Ｃｆに接続され、ソース電極は容量カップリング線ｃｕｐ（信号線ｓ８、ｓｍ−１等）に接続されている。アンプＡＭＰは、検知電極Ｃｆに与えられたプリチャージ電圧の減衰量が少ない場合に導通状態（オン）となり、検知電極Ｃｆに与えられたプリチャージ電圧の減衰量が多い場合に非導通状態（オフ）となる。

出力制御スイッチＯＳＷは、ＴＦＴで形成され、ここでは、ＮＭＯＳ型のＴＦＴで形成されている。出力制御スイッチＯＳＷは、アンプＡＭＰを介して検知電極Ｃｆに接続されている。出力制御スイッチＯＳＷは、アンプＡＭＰのドレイン電極及び出力線ｏｕｔ間に接続され、検知電極Ｃｆの静電容量変動を読み取る際に導通状態に切替えられる。

詳しくは、出力制御スイッチＯＳＷにおいて、ゲート電極は出力制御線ｏｕｔｇに接続され、ソース電極はアンプＡＭＰのドレイン電極に接続され、ドレイン電極は出力線ｏｕｔに接続されている。出力線ｏｕｔには他のプリチャージ電圧が与えられる。出力制御スイッチＯＳＷは、出力制御信号に応じて検知電極Ｃｆの電圧値を出力線ｏｕｔに出力するのかどうか切替える。

出力制御スイッチＯＳＷは、出力制御線ｏｕｔｇを介してゲート電極にハイ（Ｈ）レベルの出力制御信号が与えられるタイミングで導通状態に切替えられる。その際、出力線ｏｕｔの電位は、検知電極Ｃｆの静電容量変動に応じて変動することになる。すなわち、出力線ｏｕｔの電位の変動を取得することにより、入力手段３０にて接触される個所の位置情報を抽出することができる。

なお、センサモジュールＭを用いた入力手段３０にて接触される個所の位置情報の抽出は、映像信号の書込みをしていない水平ブランキング期間中や垂直ブランキング期間中等に行われる。

検知電極Ｃｆにおいて、信号線ｓと交差する個所の幅は、信号線ｓ間に位置する個所の幅より小さい。各検知電極Ｃｆは、７本の容量カップリング線ｃｕｐと交差し、これら容量カップリング線ｃｕｐとの間に容量Ｃｃを形成している。
複数の容量カップリング線ｃｕｐ、複数のプリチャージ線ｐｒｅ及び複数の出力線ｏｕｔは、互いに独立し、複数の信号線ｓと共用している。

図３に示すように、容量カップリング線ｃｕｐは、行方向Ｘに突き出た複数のシールド電極ＳＬＤを有している。検知電極Ｃｆは、複数のシールド電極ＳＬＤで囲まれている。検知電極Ｃｆは、複数の容量カップリング線ｃｕｐ（複数のシールド電極ＳＬＤ）で静電遮蔽されている。このため、検知電極Ｃｆが各々の配線や電極との間に形成する恐れのある寄生容量を抑制することができる。

複数の画素ＰＸは、行方向Ｘに沿って一様に並べられ、列方向Ｙに沿って１行毎に反転して並べられている。
列方向Ｙにおいて、補助容量部の幅ｗ１は、センサ部の幅ｗ２と同一である。

図４に示すように、アレイ基板ＡＳは、透明な絶縁基板として、矩形状のガラス基板１を有している。ガラス基板１上に、アンダーコート絶縁膜２が成膜されている。アンダーコート絶縁膜２上には、半導体層３が形成されている。半導体層３が形成されたアンダーコート絶縁膜２は、ゲート絶縁膜４で覆われている。

ゲート絶縁膜４上には導電膜５が形成され、導電膜５が形成されたゲート絶縁膜４は、層間絶縁膜６で覆われている。層間絶縁膜６上には導電膜７が形成されている。導電膜７は、ゲート絶縁膜４と層間絶縁膜６を貫通するコンタクトホールＣＨ１を通って半導体層３に接続されている。導電膜７が形成された層間絶縁膜６は、有機絶縁膜８で覆われている。

有機絶縁膜８の上には透明電極膜９が形成されている。透明電極膜９は、ＩＴＯ（Indium Tin Oxide）等の透明な導電材料で形成されている。透明電極膜９は、有機絶縁膜８を貫通するコンタクトホールＣＨ２を通って導電膜７に接続されている。透明電極膜９が形成された有機絶縁膜８は、配向膜１０で覆われている。

対向基板ＯＳは、透明な絶縁基板として、矩形状のガラス基板１１を有している。ガラス基板１１上に、カラーフィルタ層１２及びブラックマトリクス層１３が形成されている。カラーフィルタ層１２及びブラックマトリクス層１３が形成されたガラス基板１１は、オーバーコート層１４で覆われている。オーバーコート層１４上には対向電極１５が形成されている。対向電極１５は、ＩＴＯ等の透明な導電材料で形成されている。対向電極１５は、配向膜１6で覆われている。

上記走査線ｇ、補助容量線ｃｓｌ、プリチャージ制御線ｐｒｅｇ、出力制御線ｏｕｔｇ、及び検知電極Ｃｆは、導電膜５で形成されている。信号線ｓ及びシールド電極ＳＬＤは導電膜７で形成されている。
複数の画素電極ＰＥは、検知電極Ｃｆから外れて位置している。対向電極１５は、検知電極Ｃｆに対向した複数の欠落部１５ａを有している。

以上のように構成された一実施形態に係る電子機器によれば、電子機器は、画像を表示し、入力手段３０にて接触される個所の位置情報を抽出するものである。電子機器は、液晶表示パネルＰと、液晶表示パネルＰに設けられたセンサモジュールＭとを備えている。

センサモジュールＭは、複数のセンサ回路ＳＮと、複数の容量カップリング線ｃｕｐと、複数のプリチャージ線ｐｒｅと、複数のプリチャージ制御線ｐｒｅｇと、複数の出力線ｏｕｔと、複数の出力制御線ｏｕｔｇとを有している。センサ回路ＳＮは、それぞれ隣合う複数の画素ＰＸが設けられた領域内に１つの割合で配置され、行方向Ｘに延在し、入力手段３０による入力動作に応じて静電容量結合の強弱が生じる検知電極Ｃｆと、検知電極Ｃｆに接続されたプリチャージ制御スイッチＰＳＷ及び出力制御スイッチＯＳＷとを備えている。

容量カップリング線ｃｕｐは、検知電極Ｃｆの電圧をプルアップ又はプルダウンするものである。検知電極Ｃｆは、複数の画素ＰＸが設けられた領域内に１つの割合で配置されている。検知電極Ｃｆを行方向Ｘに延在させることで列方向Ｙの幅が狭くとも検知電極Ｃｆの十分な面積を確保することができる。列方向Ｙの画素の開口部の幅ｗ３の低下を抑制することができるため、精細度を低下させること無しに画素の開口率の低下を抑制することができ、かつ入力手段にて接触される個所の位置情報を精度良く抽出することができる。

複数の容量カップリング線ｃｕｐ、複数のプリチャージ線ｐｒｅ及び複数の出力線ｏｕｔは、互いに独立し、複数の信号線ｓと共用している。このため、画素の開口率の低下を一層抑制することができる。

検知電極Ｃｆは、複数の容量カップリング線ｃｕｐ（複数のシールド電極ＳＬＤ）で静電遮蔽されている。複数の画素電極ＰＥは、検知電極Ｃｆから外れて位置している。対向電極１５は、複数の検知電極Ｃｆに対向した複数の欠落部１５ａを有している。検知電極Ｃｆが各々の配線や電極との間に形成する恐れのある寄生容量を抑制することができるため、入力手段３０にて接触される個所の位置情報を一層精度良く抽出することができる。

複数の画素ＰＸは、行方向Ｘに沿って一様に並べられ、列方向Ｙに沿って１行毎に反転して並べられている。補助容量部の幅ｗ１と、センサ部の幅ｗ２を同一にすることができるため、画素ピッチを等しくすることができ、表示品位の低下を抑制することができる。さらに、画素ＰＸの開口率の低下を抑えてセンサ回路ＳＮ配置するスペースを確保することができるため、入力手段３０にて接触される個所の位置情報を一層精度良く抽出することができる。

上記のことから、画像を表示でき、精細度を低下させること無しに画素の開口率の低下を抑制することができ、かつ入力手段３０にて接触される個所の位置情報を精度良く抽出することができる電子機器を得ることができる。

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。

例えば、センサ回路ＳＮは、１８個の画素ＰＸが設けられた領域内に１つの割合で配置されているが、これに限定されるものではなく、種々変形可能であり、センサ回路ＳＮは、隣合う２以上の画素ＰＸが設けられた領域内に１つの割合で配置されていればよい。
入力手段３０は、導体であればよい。

上記実施形態では、アレイ基板ＡＳ側からの（入力）接触を想定しているため、より入力手段３０との距離が近くなるように検知電極Ｃｆは導電膜５で形成しているが、これに限らず、種々変形可能である。例えば、検知電極Ｃｆは導電膜７や透明電極膜９を利用してもよい。対向基板ＯＳ側からの（入力）接触を想定した場合、検知電極Ｃｆは透明電極膜９で形成したほうが望ましい。

表示パネルは、液晶表示パネルＰに限定されるものではなく、画像を表示領域Ｒ１に表示するように構成されたものであれば良い。
この発明は、上記電子機器に限定されるものではなく、各種の電子機器に適応可能である。

１５…対向電極、１５ａ…欠落部、３０…入力手段、Ｐ…液晶表示パネル、Ｍ…センサモジュール、ＡＳ…アレイ基板、ＯＳ…対向基板、ＬＣ…液晶層、Ｓｃ…表示面、ＰＸ…画素、ｓ…信号線、ｇ…走査線、ｃ…補助容量線、ＧＳＷ…スイッチング素子、ＰＥ…画素電極、Ｃｓ…補助容量、ＳＮ…センサ回路、ｃｕｐ…容量カップリング線、ｐｒｅ…プリチャージ線、ｐｒｅｇ…プリチャージ制御線、ｏｕｔ…出力線、ｏｕｔｇ…出力制御線、Ｃｆ…検知電極、ＰＳＷ…プリチャージ制御スイッチ、ＡＭＰ…アンプ、ＯＳＷ…出力制御スイッチ、ＳＬＤ…シールド電極、Ｃｃ…容量、Ｒ１…表示領域、Ｒ２…入力領域、Ｘ…行方向、Ｙ…列方向。

Claims (6)

1. 画像を表示し、入力手段にて接触される個所の位置情報を抽出する電子機器において、
   列方向に延在した複数の信号線と、行方向に延在した複数の走査線及び複数の補助容量線と、前記複数の信号線並びに前記複数の走査線及び前記複数の補助容量線の交差部近傍に設けられた複数の画素と、を有したアレイ基板を備えた表示パネルと、
   前記表示パネルに設けられたセンサモジュールと、を備え、
   前記センサモジュールは、
   それぞれ隣合う前記複数の画素が設けられた領域内に１つの割合で配置され、前記行方向に延在し、前記入力手段による入力動作に応じて静電容量結合の強弱が生じる検知電極と、前記検知電極に接続されたプリチャージ制御スイッチ及び出力制御スイッチと、を具備した複数のセンサ回路と、
   前記複数のセンサ回路の検知電極との間に容量を形成し、前記複数のセンサ回路の検知電極の電圧をプルアップ又はプルダウンする複数の容量カップリング線と、
   前記複数のセンサ回路のプリチャージ制御スイッチに接続され、プリチャージ電圧が与えられる複数のプリチャージ線と、
   前記複数のセンサ回路のプリチャージ制御スイッチに接続され、プリチャージ制御信号が与えられる複数のプリチャージ制御線と、
   前記複数のセンサ回路の出力制御スイッチに接続された複数の出力線と、
   前記複数のセンサ回路の出力制御スイッチに接続され、出力制御信号が与えられる複数の出力制御線と、を有し、
   前記プリチャージ制御スイッチは、前記プリチャージ制御信号に応じて前記プリチャージ電圧を前記センサ回路の検知電極に出力するかどうかを切替え、
   前記出力制御スイッチは、前記出力制御信号に応じて前記検知電極の電圧値を前記出力線に出力するかどうかを切替えることを特徴とする電子機器。
2. 前記複数の容量カップリング線、複数のプリチャージ線及び複数の出力線は、互いに独立し、前記複数の信号線と共用していることを特徴とする請求項１に記載の電子機器。
3. 前記センサ回路の検知電極は、それぞれ前記複数の容量カップリング線との間に容量を形成し、
   前記複数の容量カップリング線は、前記複数の信号線と共用していることを特徴とする請求項１に記載の電子機器。
4. 前記複数のセンサ回路の検知電極は、前記複数の容量カップリング線で静電遮蔽されていることを特徴とする請求項１に記載の電子機器。
5. 前記複数の画素は、それぞれ画素電極を含み、
   前記表示パネルは、前記アレイ基板に隙間を置いて対向配置され、前記複数の画素の画素電極に対向した対向電極を有した対向基板をさらに備え、
   前記複数の画素電極は、前記複数のセンサ回路の検知電極から外れて位置し、
   前記対向電極は、前記複数のセンサ回路の検知電極に対向した複数の欠落部を有していることを特徴とする請求項１に記載の電子機器。
6. 前記複数の画素は、前記行方向に沿って一様に並べられ、前記列方向に沿って１行毎に反転して並べられていることを特徴とする請求項１に記載の電子機器。

Images