JP2004199074A - 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 - Google Patents

薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 Download PDF

Info

Publication number
JP2004199074A
JP2004199074A JP2003420084A JP2003420084A JP2004199074A JP 2004199074 A JP2004199074 A JP 2004199074A JP 2003420084 A JP2003420084 A JP 2003420084A JP 2003420084 A JP2003420084 A JP 2003420084A JP 2004199074 A JP2004199074 A JP 2004199074A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
data line
gate
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003420084A
Other languages
English (en)
Other versions
JP4928712B2 (ja
Inventor
Dong-Gyo Kim
東 奎 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004199074A publication Critical patent/JP2004199074A/ja
Application granted granted Critical
Publication of JP4928712B2 publication Critical patent/JP4928712B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】液晶表示装置の表示特性を向上させることができる薄膜トランジスタアレイ基板及びこれを含む液晶表示装置を提供する。
【解決手段】薄膜トランジスタアレイ基板１００には、絶縁基板上にゲート線１２１、ゲート電極１２３を含むゲート配線が形成され、これを覆うゲート絶縁膜１４０上には非晶質シリコンからなる半導体層１５０が形成されている。半導体層またはゲート絶縁膜上にはデータ線１７１、ソース電極及びドレーン電極１７５を含むデータ配線が形成されている。ここで、半導体層はデータ線の下部まで一部延びているが、ゲート配線と同一層にはデータ線の下部に位置する半導体層の一部と重なっている光遮断膜１２９が形成されている。光遮断膜１２９は、基板の下部から出るバックライトの光が非晶質シリコン層に入射されることを遮断する機能を有する。
【選択図】図２

Description

本発明は薄膜トランジスタアレイ基板及びこれを含む液晶表示装置に関する。
液晶表示装置は現在最も広く使われている平板表示装置の一つで、電極が形成されている二枚の基板とその間に挿入されている液晶層から構成され、電極に電圧を印加して液晶層の液晶分子を再配列することにより、透過する光の量を調節する表示装置である。液晶表示装置の中でも現在主流となっているものは、二つの基板に電極が各々形成されて、電極に印加される電圧をスイッチングする薄膜トランジスタを有する液晶表示装置である。
このような液晶表示装置の一つの基板には、ゲート信号を伝達するゲート線または画像信号を伝達するデータ線を含む信号用配線と、データ線を通じて印加された画像信号が伝達される画素電極及びゲート信号を通じて各画素の画素電極に伝達される画像信号を制御する薄膜トランジスタなどが形成されている。他の基板には、様々な色の画像を実現するためのカラーフィルター及び画素間の光漏れを遮断したりコントラスト比の低下を防止するためのブラックマトリックスが形成されている。
この時、薄膜トランジスタの半導体層としては、水素化された非晶質シリコンが主に用いられるが、製造工程の時に配線下部の非晶質シリコン層が除去できないので、配線の断線を防止するために、データ線の下部に非晶質シリコン層を残留させることが望ましい。
しかし、液晶表示装置の光源であるバックライトから出る光は、非晶質シリコン層に入射して、非晶質シリコン層に電孔や電子を発生させ、光漏れ電流を生成する。このような光漏れ電流は液晶表示装置の特性を低下させる原因になる。特に、このような光漏れ電流はデータ線を通じて伝えられる画像信号を変化させる。結果的に、画素電極に伝達される画素電圧を変化させ、画像表示の時に輝度差のある帯が上下に動く現象が生じ、画質を低下させる。
本発明が目的とする技術的課題は、液晶表示装置の表示特性を向上させることができる薄膜トランジスタアレイ基板及びこれを含む液晶表示装置を提供することである。
本発明による薄膜トランジスタアレイ基板及びこれを含む液晶表示装置には、データ線下部に位置する非晶質シリコン層下部に光遮断膜が形成されている。
本発明の実施例による液晶表示装置用薄膜トランジスタアレイ基板には、絶縁基板上部にゲート線及びゲート線と連結されたゲート電極を含むゲート配線が形成されている。ゲート配線を覆うゲート絶縁膜上部には、ゲート線と交差するデータ線、データ線に連結されているソース電極、ゲート電極を中心にソース電極と対向するドレーン電極を含むデータ配線が形成されている。ここで、ゲート電極のゲート絶縁膜上部には半導体層が形成され、半導体層の一部はデータ線下部まで延びており、基板上部にはゲート配線と同一層でデータ線の下の半導体層と重なっている光遮断膜が形成されている。また、基板上部にはドレーン電極と電気的に連結されている画素電極が形成されている。
この時、半導体層と重なる光遮断膜の幅は、半導体層の幅に比して少なくとも６０％以上であることが好ましい。データ線下部の半導体層はデータ線と同じであるかデータ線より広い幅を有するように構成できる。ここで、ソース電極とドレーン電極との間のチャンネル部を除いた半導体層は、データ配線と同一のパターンで構成することができ、半導体層の一部をデータ配線の周縁の外部に露出させることもできる。
データ配線は下部膜と下部膜の上部に形成され、下部膜と異なる模様を有する上部膜を含む構成にすることができる。
このような本発明による薄膜トランジスタアレイ基板を含む液晶表示装置の光源として使用されるバックライトは、オン/オフの矩形波信号を出力するインバータにより駆動される。
本発明では、データ線の下部に位置する非晶質シリコン層に入射されるバックライトの光を遮断する光遮断膜が配置されて液晶表示装置の表示特性を向上させることができる。特に、インバータにより駆動されるバックライトを利用する液晶表示装置において、画像が表示される時に輝度差のある帯が発生することを防止でき、帯が動く滝現象を除去することができる。
添付した図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、種々の層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通じて類似した部分については同一の図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時は、中間に他の部分がないことを意味する。
以下、本発明の実施例による薄膜トランジスタアレイ基板及びこれを含む液晶表示装置に対して図面を参照して詳細に説明する。
まず、図１及び図２を参照して本発明の第１の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造について詳細に説明する。図１は本発明の実施例による液晶表示装置用薄膜トランジスタアレイ基板の配置図で、図２は図１のII-II'線に沿った断面図で、薄膜トランジスタアレイ基板とこれと対向する対向基板と一緒に示されている。
薄膜トランジスタアレイ基板１００には、下部絶縁基板１１０上に単一のアルミニウム（Ａｌ）からなる下部膜２０１と、モリブデンまたはクロムなどと他の物質と接触特性の良い上部膜２０２を含むゲート線１２１がテーパ構造で形成されている。ゲート線１２１は、端部１２５を通じて外部からのゲート信号の印加を受ける。ゲート線１２１には薄膜トランジスタのゲート電極１２３が含まれている。また、ゲート線１２１は、以降形成される画素電極１９０と連結されている維持蓄電器用導電体パターン１７７と重なって、画素の電荷保存能力を向上させる維持蓄電器を構成する。ここで、電荷保存能力が不足する場合は、ゲート配線と分離する維持配線を追加することもできる。また、絶縁基板１１０上部には縦方向に延びて、フローティングされている光遮断膜１２９が形成されている。光遮断膜１２９は、以降形成されるデータ線１７１下部に位置する非晶質シリコン層１５０、１６３と重なって、基板１１０の下部から入射されるバックライト光が、非晶質シリコン層１５０、１６３に入射されることを遮断する機能を有する。
基板１１０上には、窒化ケイ素（ＳｉＮｘ）などからなるゲート絶縁膜１４０がゲート線１２１と光遮断膜１２９を覆っている。
ゲート電極１２５のゲート絶縁膜１４０上部には、非晶質シリコンなどの半導体からなる半導体層１５０が形成されている。半導体層１５０上部には、シリサイドまたはｎ型不純物が高濃度でドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた抵抗接触層１６３、１６５が各々形成されている。この場合、非晶質シリコン層１５０、１６３は、以降形成されるデータ線１７１が段差のため断線されることを防止するために、データ線１７１に沿って縦方向に延びて、光遮断膜１２９と重なっている。ここでは、光遮断膜１２９の幅が非晶質シリコン層１５０、１６３の幅より広いが、狭い幅を有することができる。光遮断膜１２９と非晶質シリコン層が重なる幅は、非晶質シリコン層１５０、１６３の幅に対して少なくとも６０％以上であることが好ましい。また、光遮断膜１２９は、以降形成される互いに隣接する画素領域の画素電極１９０間に位置するが、画素電極１９０と重ならないことが好ましい。
抵抗接触層１６３、１６５またはゲート絶縁膜１４０上には、モリブデンやモリブデン合金からなる複数のデータ線１７１及びドレーン電極１７５が形成されている。データ線１７１は、縦方向に延びてゲート線１２１と交差して画素領域を定義しており、光遮断膜１２９及び縦方向に延びた非晶質シリコン層１５０、１６３と重なっている。データ線１７１のうち抵抗接触層１６３上部まで延びている部分は、薄膜トランジスタのソース電極１７３である。データ線１７１の一端に連結されている端部１７９は外部からの画像信号の印加を受ける。また、データ線１７１と同一層には、保持容量を向上させるためにゲート線１２１と重なっており、以降形成される画素電極１９０と電気的に連結されている維持蓄電器用導電体パターン１７７が形成されている。
ここで、データ線１７１及びドレーン電極１７５は、ゲート線１２１と同様にアルミニウムやアルミニウム合金または銀や銀合金の導電膜を含むことが好ましく、クロムまたはモリブデンやモリブデン合金の導電膜を含む多層膜から構成されることができる。また、モリブデンやモリブデン合金の導電膜/アルミニウムの導電膜/モリブデンまたはモリブデン合金の導電膜の３層膜から構成されることもできる。
データ線１７１とドレーン電極１７５及びこれらに覆われない半導体層１５０上部には、窒化ケイ素またはａ-Ｓｉ：Ｃ：Ｏ：Ｈなどを含む低誘電率絶縁物質の保護膜１８０が形成されている。ここで、保護膜１８０は、平坦化特性が優れて感光性を有する有機物質からなる有機絶縁膜をさらに含むことができる。このような場合、有機絶縁膜はソース及びドレーン電極１７３、１７５の間に露出される半導体層１５０を直接覆わないことが好ましい。また、ゲート線１２１及びデータ線１７１それぞれの端部１２５、１７９が位置するパッド部からは有機絶縁物質を完全に取り除くことが好ましい。このような構造は、パッド部のゲート線１２１及びデータ線１７１上部に走査信号及び映像信号を各々伝達するために、薄膜トランジスタ基板上部にゲート駆動集積回路及びデータ駆動集積回路を直接実装するＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式の液晶表示装置に適用する時にさらに有効である。
保護膜１８０には、ドレーン電極１７５、維持蓄電器用導電体パターン１７７及びデータ線端部１７９を各々露出する接触孔１８５、１８７、１８９が形成されており、ゲート絶縁膜１４０と一緒にゲート線端部１２５を露出する接触孔１８２が形成されている。
保護膜１８０上部には、接触孔１８５を通じてドレーン電極１７５と電気的に連結され、画素領域に位置し、透明な導電物質であるＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）またはＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）から構成される画素電極１９０が形成されている。この時、開口率を確保するために画素電極１９０はデータ線１７１またはゲート線１２１と重なることが好ましい。しかし、保護膜１８０の誘電率を考慮して、データ線１７１及びゲート線１２１を通じて伝えられる信号の干渉を最少化するために、画素電極１９０はデータ線１７１またはゲート線１２１と重ならない構成にすることもできる。また、保護膜１８０上には、接触孔１８２、１８９を通じて各々ゲート線及びデータ線それぞれの端部１２５、１７９と連結されている補助ゲート部材９２及び補助データ部材９７が形成されている。ここで、補助ゲート及びデータ部材９２、９７は、ゲート線及びデータ線それぞれの端部１２５、１７９を保護するためのもので必須ではない。
薄膜トランジスタアレイ基板１００と対向する対向基板２００には、上部絶縁基板２１０に、画素領域に開口部を有するブラックマトリックス（図示せず）が形成されている。そして、それぞれの画素領域には赤色、緑色、青色のカラーフィルター（図示せず）が形成されており、画素電極１９０と対向して液晶分子を駆動するために、共通電圧が伝達される共通電極２１０が全面に形成されている。
このような本発明の第１の実施例による薄膜トランジスタアレイ基板１００を含む液晶表示装置は、薄膜トランジスタ基板１００と対向する対向基板２００及び薄膜トランジスタアレイ基板１００を中心に対向基板２００の反対側から入射する光を発光するバックライト５００を含む。この時、バックライト５００はインバータを通じて出力されるオン／オフの信号の矩形波により駆動される。
本発明の第１の実施例とは異なって、光遮断膜１２９を有しない液晶表示装置の場合、バックライトがオンになった時は、バックライトから発光した光が非晶質シリコン層１５０、１６３に入射する。入射したバックライトの光により非晶質シリコン層１５０、１６３には電子と正孔が生成され、これらは画像信号印加の際にデータ線１７１を通じて伝達される電荷と再結合する。一方、バックライトがオフになった時は、非晶質シリコン層１５０、１６３には電子と正孔が生成されず、データ線１７１を通じて伝達される画像信号の遅延だけが発生する。これにより、バックライトのオン／オフによりデータ線１７１を通じて伝達される画像信号が変化して、以降の画素電極１９０に伝達される画素電圧を変化させることになる。その結果、画像表示の時に輝度差のある帯が発生する。さらに、バックライトを駆動するインバータの周波数、つまりバックライトのオン／オフ周波数とフレーム周波数、即ち全てのゲート線１２１に対して順次にゲート信号が印加される周波数が同期されなかった時には、輝度差のある帯が上下に動く滝現象が発生する。
本発明の第１の実施例による薄膜トランジスタアレイ基板を含む液晶表示装置は、データ線１７１に沿って形成された非晶質シリコン層１５０、１６３下部に光遮断膜１２９を備えており、バックライトがオンになった時非晶質シリコン層１５０、１６３に入射するバックライトの光を遮断することができる。従って、光遮断膜１２９は、非晶質シリコン層１５０、１６３にバックライトによる電子または正孔が生成することを防止して、画像表示の時に輝度差のある帯の発生や滝現象が発生することを防止し、液晶表示装置の画質を向上させることができる。
一方、このような本発明の第１の実施例による液晶表示装置用薄膜トランジスタアレイ基板は、ゲート配線１２１またはデータ線１７１が比抵抗の低いアルミニウムを含んでおり、大型の液晶表示装置に適用することができ、表示特性を向上させることができる。
以下、図３ａ乃至図６ｂ、図１及び図２を参照して本発明の実施例による薄膜トランジスタアレイ基板の製造方法について具体的に説明する。
まず、図３ａ及び図３ｂに示したように、ガラス基板１１０上部にアルミニウムの下部膜２０１とクロムまたはモリブデンやモリブデン合金の上部膜２０２を各々２０００Å〜４０００Å及び５００Å〜２０００Å程の厚さに順次積層し、マスクを利用した写真エッチング工程により上部膜２０２と下部膜２０１を一緒にパターニングして、ゲート線１２１と光遮断膜２９を形成する。この時、ゲート線１２１及び光遮断膜１２９は、２０〜８０゜範囲のテーパ角を有するテーパ構造に形成する。エッチング工程は湿式エッチングが好ましい。上部膜２０２がモリブデンやモリブデン合金である場合は、同一なエッチング液を利用して一つのエッチング条件でパターニングすることもできる。
次に、図４ａ及び図４ｂに示したように、窒化ケイ素（ＳｉＮX）からなるゲート絶縁膜１４０、非晶質シリコン（ａ-Ｓｉ：Ｈ）からなる半導体層１５０、ドーピングされた非晶質シリコン層（ｎ+ａ-Ｓｉ：Ｈ）１６０の３層膜を連続して積層し、マスクを利用したパターニング工程により半導体層１５０とドーピングされた非晶質シリコン層１６０をパターニングして、ゲート電極１２５と対向するゲート絶縁膜１４０上部に半導体層１５０と抵抗接触層１６０を形成する。この時、非晶質シリコン層１５０、１６０は、乾式エッチングで一度にパターニングして、以降形成されるデータ線１７１が非晶質シリコン層１５０、１６０の段差のため断線されることを防止するために、データ線１７１に沿って縦方向に形成する。しかし、前述のように、インバータを利用して駆動するバックライトの光が非晶質シリコン層１５０、１６０に入射する時は、液晶表示装置の特性が低下する。本発明の実施例においては、バックライトの光が非晶質シリコン層１５０、１６０に入射することを防止するために、データ線１７１下部に位置する非晶質シリコン層１５０、１６０下部に光遮断膜１２９を形成する。
次に、図５ａ乃至図５ｂに示したように、アルミニウムやアルミニウム合金の導電膜、またはクロムまたはモリブデンやモリブデン合金の導電膜を２０００Å程度の厚さに積層し、マスクを利用した写真エッチング工程によりパターニングして、ゲート線１２１と交差するデータ線１７１、ドレーン電極１７５、維持蓄電器用導電体パターン１７７をテーパ構造で形成する。
この時、データ配線１７１はアルミニウムの導電膜を含む構成とすることができ、このような場合には、アルミニウムの導電膜が中央に位置させて、その上部及び下部にモリブデンやモリブデン合金の導電膜を形成することが好ましい。
次に、データ配線１７１及びドレーン電極１７５で覆われないドーピングされた非晶質シリコン層パターン１６０をエッチングし、ゲート電極１２３を中心に両側に分離させる一方、両側のドーピングされた非晶質シリコン層１６３、１６５間の半導体層パターン１５０を露出させる。次に、露出された半導体層１５０表面を安定化させるために酸素プラズマ処理を実施することが好ましい。
次に、図６ａ及び６ｂのように、窒化ケイ素を積層したり、ＰＥＣＶＤ（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）方法によりａ-Ｓｉ：Ｃ：Ｏ膜またはａ-Ｓｉ：Ｏ：Ｆ膜などの低誘電率ＣＶＤ膜を蒸着して保護膜１８０を形成する。次いで、マスクを利用した写真エッチング工程によりゲート絶縁膜１４０と一緒にパターニングし、ゲート線端部１２５、ドレーン電極１７５、データ線端部１７９及び維持蓄電器用導電体パターン１７７を露出する接触孔１８２、１８５、１８９、１８７を形成する。この時、接触孔１８２、１８５、１８９、１８７を通じて露出された部分からアルミニウムの導電膜が露出する場合は、以降形成されるＩＴＯまたはＩＺＯの画素電極１９０との接触特性を考慮して、アルミニウムの導電膜を取り除くことが好ましい。
次に、図１及び図２のように、ＩＴＯまたはＩＺＯの透明導電物質を９００Å程度の厚さに蒸着し、マスクを写真エッチング工程によりパターニングして、接触孔１８７、１８５を通じてドレーン電極１７５及び維持蓄電器用導電体パターン１７７と連結される画素電極１９０と接触孔１８２、１８９を通じてゲート線及びデータ線の各端部１２５、１７９とそれぞれ連結される補助ゲート部材９２及び補助データ部材９７を形成する。
前記、半導体層とデータ線を互いに異なるマスクを利用した写真エッチング工程により形成する方法に基づいて本発明の実施例を説明した。ところが、製造コストを最少化するために、半導体層とデータ線を一つの感光膜パターンを利用した写真エッチング工程により形成する液晶表示装置用薄膜トランジスタアレイ基板の製造方法によっても、データ線下部に非晶質シリコン層が残されて光遮断膜を有する本発明の実施例を同様に適用できる。これについて図面を参照して詳細に説明する。
まず、図７〜図９を参照して本発明の第２の実施例による液晶表示装置用薄膜トランジスタ基板の単位画素構造について詳細に説明する。
図７は本発明の第２の実施例による液晶表示装置用薄膜トランジスタ基板の配置図で、図８及び図９は各々図７に示した薄膜トランジスタ基板のVIII-VIII'線及びIX-IX'線に沿った断面図である。図８及び図９には対向基板が省略されている。
まず、絶縁基板１１０上に、アルミニウムからなる導電膜を含む複数のゲート線１２１がテーパ構造で形成されている。ゲート線１２１と同一の層には、ゲート線１２１と平行で、対向基板２００（図２参照）の共通電極２２０（図２参照）に入力される共通電極電圧または隣接する画素行の薄膜トランジスタにゲート信号を伝達する前段のゲート線１２１に電気的に連結されて、前段のゲート電圧などの電圧の印加を受ける維持電極線１３１が形成されている。維持電極線１３１は、後述する画素電極１９０と連結されたドレーン電極１７５と重なって、画素の電荷保存能力を向上させる維持蓄電器を構成するが、後述する画素電極１９０とゲート線１２１の重畳で発生する保持容量が充分な場合には形成しないこともある。また、ゲート線１２１と同一の層には、以降形成されるデータ線１７１下部に位置する非晶質シリコン層１５２、１６３と重なって、基板１１０の下部から非晶質シリコン層１５２、１６３に入射する光を遮断するための光遮断膜１２９が形成されている。ここでは、光遮断膜１２９が第１の実施例と異なって、非晶質シリコン層１５２、１６３より狭い幅を有する。そして、第１の実施例と同様に、光遮断膜１２９と非晶質シリコン層１５２、１６３が重なる幅は非晶質シリコン層１５２、１６３の幅に対して少なくとも６０％以上であることが好ましい。
ゲート線１２１及び維持電極線１３１上には、窒化ケイ素（ＳｉＮx）などからなるゲート絶縁膜１４０が形成され、ゲート線１２１、維持電極線１３１及び光遮断膜１２９を覆っている。
ゲート絶縁膜１４０上には、多結晶シリコンまたは非晶質シリコンなどからなる半導体パターン１５２が形成されている。半導体パターン１５２上には、リン（Ｐ）などのｎ型またはｐ型不純物で高濃度にドーピングされた非晶質シリコンなどから構成される抵抗性接触層パターンまたは中間層パターン１６３、１６５が形成されている。
抵抗性接触層パターン１６３、１６５上には、クロムまたはモリブデンやモリブデン合金からなる導電膜またはアルミニウムやアルミニウム合金の導電膜を含むデータ線１７１及びドレーン電極１７５がテーパ構造で形成されている。データ線１７１は縦方向に延びてゲート線１２１と交差しており、外部から画像信号の印加を受けるデータ線端部１７９と薄膜トランジスタのソース電極１７３を有する。ソース電極１７３は、薄膜トランジスタのチャンネル部（Ｃ）に対して維持電極線１３１と重なる薄膜トランジスタのドレーン電極１７５の反対側に位置する。
接触層パターン１６３、１６５は、その下部の半導体パターン１５２とその上部のデータ線１７１及びドレーン電極１７５の接触抵抗を低くする役割をし、データ線１７１及びドレーン電極１７５と完全に同一な形態を有する。即ち、データ線部中間層パターン１６３はデータ線１７１と同一で、ドレーン電極用中間層パターン１６３はドレーン電極１７３と同一である。
一方、半導体パターン１５２は、薄膜トランジスタのチャンネル部Ｃを除けば、データ線１７１及びドレーン電極１７５とその下部の抵抗性接触層パターン１６３、１６５とパターンが同一である。具体的には、薄膜トランジスタのチャンネル部（Ｃ）において、データ線部１７１、特にソース電極１７３とドレーン電極１７５が分離されており、データ線部中間層１６３とドレーン電極用接触層パターン１６５も分離されている。しかし、薄膜トランジスタ用半導体パターン１５２は、ここで分離されず連結されて薄膜トランジスタのチャンネルを生成する。ここで、半導体パターン１５２はデータ線１７１周縁外部に露出されており、データ線１７１下部に位置する半導体パターン１５２は光遮断膜１２９より広い幅を有する。
データ線１７１及びドレーン電極１７５とこれらにより覆われない半導体層１５２上部には、低い誘電率を有する有機物質から構成される有機絶縁膜または第１の実施例と同様の低誘電率ＰＥＣＶＤ膜を含む保護膜１８０が形成されている。保護膜１８０は、データ線端部１７９及びドレーン電極１７５を露出する接触孔１８９、１８５を有し、さらにゲート絶縁膜１４０と共にゲート線端部１２５を露出する接触孔１８２を有する。
保護膜１８０上には、薄膜トランジスタから画像信号を受けて、上板の電極と共に電場を生成する画素電極１９０が形成されている。画素電極１９０は、ＩＴＯまたはＩＺＯなどの透明な導電物質、またはアルミニウムまたは銀のような反射度を有する導電物質から構成されており、接触孔１８５を通じてドレーン電極１７５と物理的・電気的に連結され、画像信号の伝達を受ける。ここで、保護膜１８０は低誘電率を有する有機絶縁膜を含み、画素電極１９０は隣接するゲート線１２１及びデータ線１７１と重なり開口率を高めても、これらの重畳のため信号の干渉は殆ど生じない。そして、光遮断膜１２９は、互いに隣接する画素領域の画素電極１９０と重なり、隣接する画素領域間に漏れる光を遮断するように構成できる。一方、ゲート線及びデータ線の各端部１２５、１７９上には、接触孔１８２、１８９を通じて各々これらと連結される補助ゲート部材９２及び補助データ部材９７が形成されている。これらは、ゲート線及びデータ線それぞれの端部１２５、１７９と外部回路装置との接着性を補完し、保護する役割をするもので、必須ではなく適用の可否は選択的である。
このような本発明の第２の実施例による薄膜トランジスタアレイ基板においても、第１の実施例と同様に、バックライトがオンになった時、データ線１７１下部の非晶質シリコン層１６３に入射される光を遮断する光遮断膜１２９を備えている。そのため、画像表示の時に輝度差のある帯が発生したり、帯が動く滝現象が発生することを防止し、液晶表示装置の画質を向上させることができる。
以下、図７〜図９の構造を有する液晶表示装置用薄膜トランジスタアレイ基板を製造する方法について図７〜図９及び図１０ａ〜図１６ｃを参照して詳細に説明する。
まず、図１０ａ〜１０ｃに示したように、アルミニウムやアルミニウムを含む導電膜またはモリブデンやモリブデン合金またはクロムの導電膜を積層し、マスクを利用した写真エッチング工程によりパターニングして、ゲート線１２１、維持電極線１３１及び光遮断膜１２９をテーパ構造で形成する。
次に、図１１ａ及び１１ｂに示したように、窒化ケイ素からなるゲート絶縁膜１４０、ドーピングされない非晶質シリコンの半導体層１５０、ドーピングされた非晶質シリコンの中間層１６０を化学気相蒸着法を利用して各々１５００Å〜５０００Å、５００Å〜２０００Å、１４００Å〜６００Åの厚さに連続蒸着する。次いで、モリブデンやモリブデン合金からなる導電物質またはアルミニウムを含む導電物質の導電体層１７０をスパッタリング方法等により１５００Å〜３０００Åの厚さに蒸着した後、その上に感光膜２１０を１μｍ〜２μｍの厚さに塗布する。
その後、マスクを通じて感光膜２１０に光を照射した後現像し、図１２ｂ及び１２ｃに示したように、感光膜パターン２１２、２１４を形成する。この時、感光膜パターン２１２、２１４のうち薄膜トランジスタのチャンネル部Ｃ、即ちソース電極１７３とドレーン電極１７５との間に位置した第１部分２１４は、データ配線部Ａ、つまりデータ線１７１が形成される部分に位置した第２部分２１２より厚さを薄くし、その他の部分Ｂの感光膜は全て取り除く。ここで、チャンネル部Ｃに残っている感光膜２１４の厚さとデータ配線部Ａに残っている感光膜２１２の厚さとの比は、後述するエッチング工程における工程条件により異ならせる必要があるが、第１部分２１４の厚さが第２部分２１２の厚さの１/２以下であることが好ましく、例えば、４０００Å以下が好適である。
このように、位置によって感光膜の厚さを異ならせるには様々の方法があって、Ａ領域の光透過量を調節するために主にスリットや格子形態のパターンを形成したり、半透明膜を使用する。この時、スリット間に位置したパターンの線幅やパターン間の間隔、つまりスリットの幅は露光時に使用する露光器の分解能より小さいのが好ましい。半透明膜を利用する場合には、マスク作製の時に透過率を調節するために、透過率の異なる薄膜を利用したり、厚さの異なる薄膜を利用することができる。
このようにマスクを通じて感光膜に光を照射すれば、光に直接露出される部分は高分子が完全に分解されるが、スリットパターンや半透明膜が形成されている部分は光の照射量が少ないので高分子は不完全分解の状態となり、遮光幕で遮った部分は高分子がほとんど分解されない。次いで、感光膜を現像すれば分子が分解されない高分子だけが残され、照射光が少ない中央部分には光が全く照射されなかった部分より厚さの薄い感光膜を残すことができる。この時、露光時間が長いと全ての分子が分解されてしまうため、そうならないように注意が必要である。
このような薄い厚さの感光膜２１４はリフローが可能な物質からなる感光膜を利用して、光が完全に透過できる部分と光が完全に透過できない部分に分けられた通常のマスクにより露光して現像し、リフローさせて、感光膜が残留しない部分に感光膜の一部が流れるようにして形成することもできる。
次に、感光膜パターン２１４及びその下部の膜、つまり導電体層１７０、中間層１６０及び半導体層１５０に対するエッチングを行う。この時、データ配線部Ａにはデータ線及びその下部の膜がそのまま残ること、そしてチャンネル部Ｃには半導体層だけ残る必要がある。他の部分Ｂには、前記三つの層１７０、１６０、１５０が全て除去され、ゲート絶縁膜１４０が露出される必要がある。
まず、図１３ａ及び１３ｂに示したように、その他の部分Ｂの露出されている導電体層１７０を除去し、その下の中間層１６０を露出させる。この過程では、乾式エッチングまたは湿式エッチングを両方用いることができる。この時、導電体層１７０はエッチングされ、感光膜パターン２１２、２１４はほぼエッチングされない条件下で行うことが良い。しかし、乾式エッチングの場合、導電体層１７０のみをエッチングし、感光膜パターン２１２、２１４はエッチングされない条件を見つけ出すことが難しいため、感光膜パターン２１２、２１４も共にエッチングされる条件下で行っても良い。その時は、湿式エッチングの場合より第１部分２１４の厚さを厚くして、第１部分２１４が取り除かれて下部の導電体層１７０が露出されることがないように注意する。
このようにすれば、図１３ａ及び図１３ｂに示したように、チャンネル部Ｃ及びデータ配線部Ａの導電体層、つまりソース/ドレーン用導電体パターン１７８のみが残る。その他の部分Ｂの導電体層１７０は全て取り除かれ、その下の中間層１６０が露出される。残った導電体パターン１７８は、ソース及びドレーン電極１７３、１７５が分離されず連結されている点を除けば、データ線１７１とドレーン電極１７５の形態と同一である。また、乾式エッチングを使用した場合、感光膜パターン２１２、２１４もある程度の厚さがエッチングされる。
次に、図１４ａ及び１４ｂに示したように、その他の部分Ｂの露出された中間層１６０及びその下部の半導体層１５０を感光膜の第１部分２１４と一緒に乾式エッチング方法により同時に取り除く。この時のエッチングは、感光膜パターン２１２、２１４と中間層１６０及び半導体層１５０（半導体層と中間層はエッチング選択性がほとんど無い。）が同時にエッチングされ、ゲート絶縁膜１４０はエッチングされない条件下で行う必要がある。特に、感光膜パターン２１２、２１４と半導体層１５０に対するエッチング比がほぼ同じな条件下でエッチングすることが好ましい。例えば、ＳＦ6とＨＣｌの混合気体や、ＳＦ6とＯ2の混合気体を使用すれば、ほぼ同じ厚さに二つの膜をエッチングすることができる。感光膜パターン２１２、２１４と半導体層１５０に対するエッチング比が同じである場合、第１部分２１４の厚さは半導体層１５０と中間層１６０の厚さを合せたものと同じか、それより小さいことが好ましい。
このようにすれば、図１４ａ及び１４ｂに示したように、チャンネル部Ｃの第１部分２１４が取り除かれ、ソース/ドレーン用導電体パターン１７８が露出される。そして、その他の部分Ｂの中間層１６０及び半導体層１５０が取り除かれ、その下のゲート絶縁膜１４０が露出される。一方、データ配線部Ａの第２部分２１２もエッチングされて厚さが薄くなる。また、この段階で、半導体パターン１５２が完成する。図面符号１６８は各々ソース/ドレーン用導電体パターン１７８下部の中間層パターンを示す。
次に、アッシングによりチャンネル部Ｃのソース/ドレーン用導電体パターン１７８の表面に残っている感光膜を取り除く。このようにすれば、感光膜パターン２１２の厚さ及び幅も一部が取り除かれて、ソース/ドレーン用導電体パターン１７８とその下部の中間層パターン１６８及び半導体パターン１５２の縁周部分が感光膜パターン２１２外部に露出される。
次に、図１５ａ及び１５ｂに示したように、チャンネル部Ｃのソース/ドレーン用導電体パターン１７８及びその下部のソース/ドレーン用中間層パターン１６８をエッチングして取り除く。この時、エッチングは、ソース/ドレーン用導電体パターン１７８と中間層パターン１６８全てに対して乾式エッチングのみを行うことができる。また、ソース/ドレーン用導電体パターン１７８に対してはエッチング液を利用する湿式エッチングを、中間層パターン１６８に対しては乾式エッチングを行うこともできる。前者の場合、ソース/ドレーン用導電体パターン１７８と中間層パターン１６８のエッチング選択比の大きい条件下でエッチングを行うことが好ましい。その理由は、エッチング選択比の大きくない場合にはエッチング終了点を見つけることが難しく、チャンネル部Ｃに残る半導体パターン１５２の厚さを調節することが容易ではないためである。中間層パターン１６８及び半導体パターン１５２をエッチングする時に使用するエッチング気体の例としては、ＣＦ4とＨＣｌの混合気体やＣＦ4とＯ2の混合気体があり、ＣＦ4とＯ2を用いると半導体パターン１５２を均一な厚さに残すことができる。この時、図１５ｂに示したように、半導体パターン１５２の一部が除去されて厚さが薄くなることがあり、感光膜パターンの第２部分２１２もこの時ある程度の厚さがエッチングされる。この際のエッチングは、ゲート絶縁膜１４０がエッチングされない条件下で行う必要があり、第２部分２１２がエッチングされて、その下のデータ線１７１及びドレーン電極１７５が露出されないように感光膜パターンの厚いことが好ましい。
前記のようにして、図１２ａのように、データ線１７１からドレーン電極１７５が分離されながらこれらの下の接触層パターン１６３、１６５が完成する。
最後に、データ配線部Ａに残っていた感光膜第２部分２１２を取り除く。しかし、第２部分２１２の除去はチャンネル部Ｃソース/ドレーン用導電体パターン１７８を取り除いた後、その下の中間層パターン１６８を取り除く前に行うこともできる。
前述のように、湿式エッチングと乾式エッチングを交互に実施したり、乾式エッチングのみを用いることもできる。後者の場合には、一種類のエッチングのみを使用するため工程が比較的に簡便だが、適当なエッチング条件を見つけだすことが難しい。前者の場合には、エッチング条件を見つけることは比較的に簡単だが工程が後者に比べて面倒な点がある。
このようにして、データ線１７１及びドレーン電極１７５を形成した後、図１６ａ〜１６ｃに示したように、有機絶縁物質を積層して保護膜１８０を形成し、マスクを利用して保護膜１８０をゲート絶縁膜１４０と一緒にエッチングし、ゲート線及びデータ線それぞれの端部１２５、１７９及びドレーン電極１７５を各々露出する接触孔１８２、１８９、１８５を形成する。
次に、図７〜図９に示したように、５００Å〜１０００Å厚さのＩＴＯまたはＩＺＯを蒸着し、マスクにより湿式エッチングし、ドレーン電極１７５と連結された画素電極１９０、ゲート線及びデータ線それぞれの端部１２５、１７９と連結された補助ゲート部材９２及び補助データ部材９７を形成する。
このような本発明の第２の実施例においては、データ線１７１とその下部の接触層パターン１６３、１６５、１６７及び半導体パターン１５２、１５７を一つのマスクを利用して形成し、この過程でソース電極１７３とドレーン電極１７５が分離され、製造工程を単純化することができる。
前記本発明の第１及び第２の実施例においては、非晶質シリコン層１５０、１５２がデータ線１７１より幅が広い場合と狭い場合について説明したが、非晶質シリコン層がデータ線と同じ幅を有することもできる。これについて図面を参照して具体的に説明する。
図１７は本発明の第３の実施例による液晶表示装置用薄膜トランジスタアレイ基板であり、図１８は図１７に示した薄膜トランジスタアレイ基板のXVIII-XVIII'線に沿った断面図である。
絶縁基板１１０上に、低抵抗を有する銀や銀合金またはアルミニウムやアルミニウム合金の金属物質からなる導電膜を含むゲート線１２１と、上板の共通電極に入力される共通電極電圧または隣接する画素行の薄膜トランジスタに伝達されるゲート電圧等の印加を外部から受ける維持電極線１３１が３０〜７０゜範囲のテーパ角を有するテーパ構造で形成されている。また、基板１１０上部には、第１及び第２の実施例と同様に、縦方向に光遮断膜１２９が形成されている。
ゲート電極１２５のゲート絶縁膜１４０上部には、非晶質シリコンなどの半導体からなる半導体層パターン１５２及び抵抗性接触層１６３、１６５が、３０〜８０゜範囲のテーパ角を有するテーパ構造で形成されている。
抵抗接触層１６３、１６５上には、モリブデン（Ｍｏ）やモリブデン-タングステン（ＭｏＷ）合金、クロム（Ｃｒ）、タンタル（Ｔａ）、チタニウム（Ｔｉ）などのバリア金属（ｂａｒｒｉｅｒ ｍｅｔａｌ）からなる下部膜７０１と、低抵抗の銀や銀合金またはアルミニウム（Ａｌ）やアルミニウム合金（Ａｌ ａｌｌｏｙ）からなる上部膜７０２を含むデータ線１７１及びドレーン電極１７５が形成されている。
この時、データ配線１７１のうちアルミニウムやアルミニウム合金からなる上部膜７０２は、接触部、つまりドレーン電極１７５及びデータ線端部１７９の一部では取り除かれている。上部膜７０２が取り除かれた接触部では、他の物質との接触特性が良く、アルミニウムやアルミニウム合金がケイ素層１５０、１６３、１６５に拡散されることを防止するためのバリア金属からなる下部膜７０１が露出されて、上部膜７０２の境界線が下部膜７０１の上部に位置し、データ線１７１は互いに異なる模様のパターンを有する下部膜７０１と上部膜７０２を含む。
ここで、半導体層パターン１５２は、ゲート電極１２３、ドレーン電極１７５及びソース電極１７３が位置する薄膜トランジスタ部を除けば、データ線１７１及びドレーン電極１７５は抵抗性接触層パターン１６３、１６５と同じ模様である。特に、データ線１７１下部の半導体パターン１５２は、データ線１７１と同じ幅を有するが、これは、製造工程の時にデータ線１７１またはこのデータ線１７１をパターニングするための感光膜パターンをエッチングマスクとして用いて、半導体パターン１５２をパターニングするためである。
平坦化特性が優れた感光性を有する有機物質またはａ-Ｓｉ：Ｃ：Ｏ膜またはａ-Ｓｉ：Ｏ：Ｆ膜等を含む低誘電率絶縁物質または窒化ケイ素を含む保護膜には、接触部であるドレーン電極１７５及びデータ線端部１７９の下部膜７０１を各々露出させる接触孔１８５、１８９が形成され、ゲート絶縁膜１４０と共にゲート線端部１２５を露出させる接触孔１８２が形成されている。この時、接触孔１８５、１８７、１８９を通じて露出された下部膜７０１の表面は段差のある凹凸構造で、アンダーカットの構造なしに保護膜１８０は接触孔１８５、１８９の周縁で下部膜７０１と接触し、接触孔１８５、１８９を通じて露出された下部膜７０１を覆っている。
保護膜１８０上には、第１または第２の実施例と同様に、画素電極１９０、補助ゲート部材９２及び補助データ部材９７が形成されている。画素電極１９０と補助データ部材９７は、接触孔を通じて露出されたドレーン電極１７５とデータ部材１７９の凹凸構造に接触している。
このような本発明の第３の実施例による薄膜トランジスタアレイ基板にも、光遮断膜１２９が形成され、第１及び第２の実施例による効果を得ることができる。ＩＴＯ膜またはＩＺＯ膜１９０、９２、９７は、接触部でドレーン電極１７５及びデータ線端部１７９の下部膜７０１上部で下部膜７０１にのみ接触して、接触部の接触抵抗を低く確保することができ、表示装置の特性を向上させることができる。
ここでは、画素電極１９０の材料の例として透明なＩＺＯまたはＩＴＯを挙げたが、透明な導電性ポリマーなどで形成することもでき、反射型液晶表示装置の場合には不透明な導電物質を用いても構わない。
以下、このような本発明の第３の実施例による液晶表示装置用薄膜トランジスタアレイ基板の製造方法について図１７及び図１８、図１９ａ〜図２３ｂを参照して詳細に説明する。
まず、図１９ａ及び図１９ｂに示したように、ガラス基板１１０上部にゲート線１２１及び維持電極線１３１を含むゲート配線をテーパ構造で形成する。
次に、図２０ａ及び図２０ｂに示したように、ゲート絶縁膜１４０、非晶質シリコンからなる半導体層１５０、ドーピングされた非晶質シリコン層１６０の３層膜を連続積層する。ここで、ゲート絶縁膜１４０は窒化ケイ素を２５０〜４００℃の範囲、２０００〜５０００Å程の厚さに積層して形成することが好ましい。次いで、その上部に、半導体層１５０またはドーピングされた非晶質シリコン層１６０により他の物質が拡散されることを防止すると共に、ＩＴＯまたはＩＺＯなどのように他の物質との接触特性の良いバリアー金属のうちモリブデンやモリブデン合金またはクロムなどからなる下部膜７０１を５００Å程の厚さに積層し、低抵抗のアルミニウムやアルミニウム合金のうち２ａｔ％のＮｄを含むＡｌ-Ｎｄ合金の標的を利用して、上部膜７０２を１５０℃で２５００Å程の厚さに順次に積層する。次に、データ配線用マスクを利用した写真エッチング工程により上部膜７０２と下部膜７０１をパターニングし、データ線１７１及びドレーン電極１７５を形成する。ここで、上部膜７０２及び下部膜７０１は全て湿式エッチングでエッチングすることができ、上部膜７０２は湿式エッチングで、下部膜７０１は乾式エッチングでエッチングすることもできる。そして、下部膜７０１がモリブデンやモリブデン合金膜である場合は、下部膜７０１と上部膜７０２を一つのエッチング条件でパターニングすることができる。
次に、図２１ａ及び図２１ｂのように、半導体パターン用マスクを利用した写真工程により露光及び現像して、半導体パターン用感光膜パターン２１０を形成する。この時、感光膜パターン２１０は少なくともデータ配線のうち接触部として使用するデータ線端部１７９及びドレーン電極１７５を覆わないように形成する。次いで、まず感光膜パターン２１０をエッチングマスクとしてアルミニウムを含む上部膜７０２をエッチングし、接触部でデータ線端部１７９及びドレーン電極１７５の下部膜７０１を露出させる。この時、感光膜パターン２１０は少なくとも接触部として使用するデータ線端部１７９及びドレーン電極１７５の上部にも一部残し、以降形成される接触孔１８５、１８７、１８９を通じて露出される接触部に上部膜７０２を残すようにする。これは、以降の乾式エッチング工程の時に接触部で下部膜７０１が全面的に露出された場合、下部膜７０１の表面が損傷を受けることがあるので、それを防止するためである。この時、データ線端部１７９及びドレーン電極１７５の接触部に残した上部膜７０２は、以降形成される保護膜１８０の接触孔１８５、１８９より小さく、島状であることが好ましい。次いで、データ配線１７１及びドレーン電極１７５と感光膜パターン２１０をエッチングマスクとして用いて、露出されたドーピングされた非晶質シリコン層１６０と半導体層１５０をエッチングして半導体層パターン１５２を完成し、その上部にドーピングされた非晶質シリコン層１６０を残す。ここで、半導体層パターン１５２は、データ線１７１及びドレーン電極１７５の下部と感光膜パターン２１０で覆われない部分にのみ残るので、少なくともデータ線１７１及びドレーン電極１７５より広い面積を有することになる。ここで、感光膜パターン２１０をエッチングマスクとして利用して接触部でアルミニウムを含む上部膜７０２を取り除かなければならないため、感光膜パターン２１０は少なくともデータ配線の一部分であるデータ線端部１７９及びドレーン電極１７５の一部を覆わないことが必要である。そして、ソース電極１７３とドレーン電極１７５との間のチャンネル部では、半導体層がエッチングされることを防止するために、少なくともチャンネル部を覆うことが必要である。
ここで、データ線１７１及びドレーン電極１７５は二重膜で形成されているが、単一膜で形成することもできる。感光膜パターン２１０はデータ線１７１を完全に覆うように形成することもできる。
次に、感光膜パターン２１０を取り除いて、図２２のように、データ線１７１及びドレーン電極１７５で覆われないドーピングされた非晶質シリコン層パターン１６０をエッチングしてゲート電極１２３を中心に両側に分離する一方、両側のドーピングされた非晶質シリコン層１６３、１６５間の半導体層パターン１５２を露出させる。ドーピングされた非晶質シリコン層パターン１６０をエッチングする方法として乾式エッチングを適用するが、乾式エッチングの時にデータ線端部１７９及びドレーン電極１７５の接触部で下部膜７０１が完全に露出される時は全面に損傷を受けることがあるため、前述のように、データ線端部１７９及びドレーン電極１７５の接触部に上部膜７０２を残した後、乾式エッチングを実施する。
次に、図２３ａ及び図２３ｂのように、保護膜１８０を形成し、ゲート絶縁膜１４０と一緒に乾式エッチングによりパターニングし、ゲート線端部１２５とドレーン電極１７５及びデータ線端部１７９の下部膜７０１を各々露出させる接触孔１８２、１８５、１８７、１８９を形成する。この時、接触孔１８５、１８９は保護膜１８０を乾式エッチングによりパターニングして形成するが、乾式エッチングの時に、接触孔１８５、１８９を通じて露出されたデータ線端部１７９及びドレーン電極１７５の接触部で上部膜７０２により覆われず露出された下部膜７０１が一部エッチングされ、上部膜７０２により覆われた部分はエッチングされないため、接触部の下部膜７０１は段差を有する凹凸構造になる。
次に、アルミニウム全面エッチングにより、接触孔１８５、１８９を通じて露出されたアルミニウムやアルミニウム合金からなる上部膜７０２を取り除き、最後に、図１７及び１８に示したように、接触孔１８５を通じてドレーン電極１７５の下部膜７０１と連結される画素電極１９０と、接触孔１８２、１８９を通じてゲート線及びデータ線のそれぞれの端部１２５、１７９の下部膜７０１と各々連結される補助ゲート部材９２及び補助データ部材９７を各々形成する。本発明の実施例におけるＩＺＯ膜１９０、９２、９７を形成するための標的は、出光（ｉｄｅｍｉｔｓｕ）社のＩＤＩＸＯ（ｉｎｄｉｕｍｘ-ｍｅｔａｌ ｏｘｉｄｅ）という商品を使用し、標的はＩｎ2Ｏ3及びZｎＯを含む。Ｉｎ+ZｎのZｎ含有量は１５〜２０ａｔ％範囲であることが好ましい。また、接触抵抗を最少化するためにＩＺＯ膜は２５０℃以下の範囲で積層することが好ましい。
一方、本発明の第３の実施例による薄膜トランジスタアレイ基板の製造方法において、半導体パターン用感光膜パターン２１０の幅をデータ線１７１より広い幅に現像して形成することができる。このような製造工程で完成した構造について図面を参照して具体的に説明する。
図２４は本発明の第４の実施例による液晶表示装置用薄膜トランジスタアレイ基板で、図２５は図２４に示した薄膜トランジスタアレイ基板のXXV-XXV'線に沿った断面図である。
図２４及び図２５によれば、構造に関しては大部分本発明の第３の実施例と同様である。しかし、半導体パターン１５２の幅がデータ線１７１より広い幅を有し、アルミニウムを含む上部膜７０２はデータ線１７１の全面に形成されている。また、光遮断膜１２９の幅はデータ線１７１より狭い幅で形成されている。
一方、基板にほぼ平行に配列されている液晶分子を同一な基板上に線形で対向して配置されている画素電極と共通電極を利用して制御する平面駆動方式の液晶表示装置用薄膜トランジスタ基板にも、同様に本発明の第１〜第４の実施例のような光遮断膜を適用することができる。
図２６は本発明の第５の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図で、図２７は図２６に示した薄膜トランジスタアレイ基板のXXVII-XXVII'線に沿った断面図で、図２８は本発明の第６の実施例による液晶表示装置用薄膜トランジスタアレイ基板の配置図で、図２９は図２８に示した薄膜トランジスタアレイ基板のXXIX-XXIX'線に沿った断面図である。
図２６及び図２７に示したように、絶縁基板１１０上にゲート線１２１及び共通配線が形成されている。共通配線は、ゲート線１２１と平行に横方向に延びている共通信号線１３６及び共通信号線１３６に連結されて共通信号線１３６を通じて共通信号が印加される共通電極１３８を含む。ここで、共通配線１３６、１３８は、以降形成される画素配線１７６、１７８と重なって保持容量を形成する維持電極の機能を有することができる。また、絶縁基板１１０上部には、以降形成されるデータ線１７１下部に位置する半導体層１５０と重なる光遮断膜１２９が縦方向に延びている。
ゲート線１２１及び共通配線１３６、１３８を覆っているゲート絶縁膜１４０上部には、以降形成されるデータ線１７１に沿って縦方向に延びて光遮断膜と重なる一部を有する半導体層１５０が形成され、その上部には抵抗性接触層１６５、１６３が形成されている。
抵抗性接触層１６３、１６５またはゲート絶縁膜１４０上部には、データ線１７１及びドレーン電極１７５が形成されている。また、データ線と同一層には、ドレーン電極１７５と連結され、横方向に延びて共通信号線１３６と対向するかまたは重なって維持蓄電器を構成する画素信号線１７６及び画素信号線１７６と連結され、縦に延びて共通電極１３８と平行に対向する画素電極１７８を含む画素配線が形成されている。
基板１１０の上部には保護膜１８０が形成されている。保護膜１８０には、第１〜第４の実施例のように、ゲート線及びデータ線のそれぞれの端部を露出する接触孔を有することができる。保護膜の上部には、データ配線１７１と連結される補助データ線が形成されることができ、ゲート線及びデータ線のそれぞれの端部と電気的に連結される補助部材が形成されることができる。
一方、本発明の第６の実施例の構造は、大概第５の実施例による構造と同様である。しかし、チャンネル部を除いた半導体層１５２がデータ線１７１及びドレーン電極１７５と同一のパターンを有する。
本発明の第５及び第６の実施例における画素配線１７６、１７８は、データ線１７１及びドレーン電極１７５と同一層に位置しているが、ゲート線１２１と同一層または保護膜１８０の上部に形成することができる。共通配線１３６、１３８はゲート線１２１と異なる層に形成することができ、画素配線１７６、１７８と同一層に形成することもできる。
一方、赤色、緑色、青色のカラーフィルターは主に対向基板に配置されるが、薄膜トランジスタアレイ基板に配置することもできる。これについて図面を参照して具体的に説明する。
図３０は本発明の第７の実施例による薄膜トランジスタアレイ基板の配置図で、図３１は図３０に示す薄膜トランジスタアレイ基板のXXXI-XXXI'線に沿った断面図である。
図３０及び図３１に示すように、本発明の第７の実施例による構造は概ね図１及び図２と同様である。この時、本発明の第７の実施例による薄膜トランジスタアレイ基板には画素電極１９０の上部及び保護膜１８０の下部に赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルターが形成されている。
ここで、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルターが有する接触孔は、保護膜１８０が有する接触孔１８５、１８７より大きいが、小さく構成することもでき、接触孔１８５、１８７の側壁を階段状にすることもできる。接触孔を定義する側壁はテーパ構造であることが好ましい。
また、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルターは、ゲート線１２１と基板１１０との間に配置することができ、これらは互いにデータ線１７１と重なる周縁部が重なる構成とすることもできる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。
本発明の第１の実施例による液晶表示装置用薄膜トランジスタ基板の構造を示す配置図である。 図１のII-II'線に沿った液晶表示装置の断面図である。 本発明の実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図３ａのIIIb-IIIb'線に沿った断面図である。 本発明の実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図４ａのIVb-IVb'線に沿った断面図で図３ｂの次の段階を示す。 本発明の実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図５ａのVb-Vb'線に沿った断面図で図４ｂの次の段階を示す。 本発明の実施例による液晶表示装置用薄膜トランジスタ基板を製造する中間過程での薄膜トランジスタ基板の配置図である。 図６ａのVIb-VIb'線に沿った断面図で図５ｂの次の段階を示す。 本発明の第２の実施例による液晶表示装置用薄膜トランジスタアレイ基板の配置図である。 図７に示した薄膜トランジスタアレイ基板のVIII-VIII'線に沿った断面図である。 図７に示した薄膜トランジスタアレイ基板のIX-IX'線に沿った断面図である。 本発明の第２の実施例に基づいて製造する第１段階の薄膜トランジスタアレイ基板の配置図である。 図１０ａのXb-Xb'線に沿った断面図である。 図１０ａのXc-Xc'線に沿った断面図である。 図１０ａのXb-Xb'線に沿った断面図で図１０ｂの次の段階を示す。 図１０ａのXc-Xc'線に沿った断面図で図１０ｃの次の段階を示す。 図１１ａ及び１１ｂの次の段階の薄膜トランジスタアレイ基板の配置図である。 図１２ａのXIIb-XIIb'線に沿った断面図である。 図１２ａのXIIc-XIIc'線に沿った断面図である。 図１２ａのXIIb-XIIb'線に沿った断面図で、図１２ｂの次の段階を工程順によって示すものである。 図１２ａのXIIc-XIIc'線に沿った断面図で、図１２ｃの次の段階を工程順によって示すものである。 図１２ａのXIIb-XIIb'線に沿った断面図で、図１２ｂの次の段階を工程順によって示すものである。 図１２ａのXIIc-XIIc'線に沿った断面図で、図１２ｃの次の段階を工程順によって示すものである。 図１２ａのXIIb-XIIb'線に沿った断面図で、図１２ｂの次の段階を工程順によって示すものである。 図１２ａのXIIc-XIIc'線に沿った断面図で、図１２ｃの次の段階を工程順によって示すものである。 図１５ａ及び図１５ｂの次の段階の薄膜トランジスタアレイ基板の配置図である。 図１６ａのXVIb-XVIb'線に沿った断面図である。 図１６ａのXVIc-XVIc'線に沿った断面図である。 本発明の第３の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示す配置図である。 図１７に示す薄膜トランジスタアレイ基板のXVIII-XVIII'線に沿った断面図である。 本発明の第３の実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する中間過程をその工程順によって示した薄膜トランジスタアレイ基板の配置図である。 図１９ａのXIXb-XIXb'線に沿った断面図である。 本発明の第３の実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する中間過程をその工程順によって示した薄膜トランジスタアレイ基板の配置図である。 図２０ａのXXb-XXb'線に沿った断面図で図１９ｂの次の段階を示す。 本発明の第３の実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する中間過程をその工程順によって示した薄膜トランジスタアレイ基板の配置図である。 図２１ａのXXIb-XXIb'線に沿った断面図で図２０ｂの次の段階を示す。 図２１ａのXXIb-XXIb'線に沿った断面図で図２１ｂの次の段階を示す。 本発明の第３の実施例による液晶表示装置用薄膜トランジスタアレイ基板を製造する中間過程をその工程順によって示した薄膜トランジスタアレイ基板の配置図である。 図２３ａのXXIIIb-XXIIIb'線に沿った断面図で図２２の次の段階を示す。 本発明の第４の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図である。 図２４に示した薄膜トランジスタアレイ基板のXXV-XXV'線に沿った断面図である。 本発明の第５の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示した配置図である。 図２６に示した薄膜トランジスタアレイ基板のXXVII-XXVII'線に沿った断面図である。 本発明の第６の実施例による液晶表示装置用薄膜トランジスタアレイ基板の構造を示す配置図である。 図２８に示した薄膜トランジスタアレイ基板のXXIX-XXIX'線に沿った断面図である。 本発明の第７の実施例による薄膜トランジスタアレイ基板の配置図である。 図３０に示した薄膜トランジスタアレイ基板のXXXI-XXXI'線に沿った断面図である。
符号の説明
９２ 補助ゲート部材
９７ 補助データ部材
１００ 薄膜トランジスタアレイ基板
１１０ 絶縁基板
１２１ ゲート線
１２３ ゲート電極
１２９ 光遮断膜
１３１ 維持電極線
１３６、１３８ 共通配線
１４０ ゲート絶縁膜
１５０ 半導体層
１５２ 半導体パターン
１６０ 抵抗接触層
１６３、１６５ 抵抗性接触層パターン
１７０ 導電体層
１７１ データ線
１７５ ドレーン電極
１７７ 維持蓄電器用導電体パターン
１７８ ソース/ドレーン用導電体パターン
１７６、１７８ 画素配線
１８０ 保護膜
１９０ 画素電極
２００ 対向基板
２０１ 下部膜
２０２ 上部膜
２１０、２１２、２１４ 感光膜パターン
５００ バックライト

Claims (7)

  1. 絶縁基板と、
    前記絶縁基板上に形成され、ゲート線及び前記ゲート線と連結されているゲート電極を含むゲート配線と、
    前記ゲート配線を覆うゲート絶縁膜と、
    前記ゲート線と交差するデータ線、前記データ線に連結されているソース電極、前記ゲート電極を中心に前記ソース電極と対向するドレーン電極を含むデータ配線と、
    前記ゲート絶縁膜上部に形成され、一部は前記データ線の下部まで延びている半導体層と、
    前記データ線の下部の前記半導体層と重なり、前記ゲート配線と同一層に形成されている光遮断膜と、
    前記ドレーン電極と電気的に連結されている画素電極と、
    を含む薄膜トランジスタアレイ基板。
  2. 前記半導体層と重なる前記光遮断膜の幅は、前記半導体層の幅に比べて少なくとも６０％以上である請求項１に記載の薄膜トランジスタアレイ基板。
  3. 前記データ線の下部の前記半導体層は、前記データ線と同一であるか、より広い幅で形成されている請求項１に記載の薄膜トランジスタアレイ基板。
  4. 前記ソース電極と前記ドレーン電極との間のチャンネル部を除いた前記半導体層は、前記データ配線と同一のパターンで形成されている請求項２に記載の薄膜トランジスタアレイ基板。
  5. 前記半導体層の一部は、前記データ配線の周縁外部に露出している請求項１に記載の薄膜トランジスタアレイ基板。
  6. 前記データ配線は、下部膜と前記下部膜の上部に形成され、前記下部膜と異なる模様の上部膜を含む請求項２に記載の薄膜トランジスタアレイ基板。
  7. 請求項１に記載の薄膜トランジスタアレイ基板と、
    前記薄膜トランジスタアレイ基板と対向する対向基板と、
    前記薄膜トランジスタアレイ基板を中心に前記対向基板の反対側から前記薄膜トランジスタアレイ基板に入射する光を発光するバックライトを含む液晶表示装置において、
    前記バックライトは、オン/オフの矩形波信号を出力するインバータによって駆動される液晶表示装置。
JP2003420084A 2002-12-17 2003-12-17 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 Expired - Lifetime JP4928712B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002-080812 2002-12-17
KR1020020080812A KR100905472B1 (ko) 2002-12-17 2002-12-17 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치

Publications (2)

Publication Number Publication Date
JP2004199074A true JP2004199074A (ja) 2004-07-15
JP4928712B2 JP4928712B2 (ja) 2012-05-09

Family

ID=32768475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003420084A Expired - Lifetime JP4928712B2 (ja) 2002-12-17 2003-12-17 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置

Country Status (5)

Country Link
US (2) US7436474B2 (ja)
JP (1) JP4928712B2 (ja)
KR (1) KR100905472B1 (ja)
CN (1) CN100444004C (ja)
TW (1) TWI357590B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007286592A (ja) * 2006-04-18 2007-11-01 Lg Phillips Lcd Co Ltd 横電界方式の液晶表示装置用アレイ基板とその製造方法
JP2007298943A (ja) * 2006-05-02 2007-11-15 Au Optronics Corp 液晶表示装置のアレイ基板及びその製造方法
JP2007304235A (ja) * 2006-05-10 2007-11-22 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2015111699A (ja) * 2008-10-24 2015-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016187040A (ja) * 2007-12-03 2016-10-27 株式会社半導体エネルギー研究所 半導体装置と半導体装置の作製方法
KR20170055986A (ko) * 2014-09-12 2017-05-22 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막 트랜지스터 어레이 기판 및 그 제조 방법, 액정 디스플레이 기기
JP2019168596A (ja) * 2018-03-23 2019-10-03 株式会社ジャパンディスプレイ 表示装置
JP2022109334A (ja) * 2018-03-23 2022-07-27 株式会社ジャパンディスプレイ 表示装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4062171B2 (ja) 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
TWI429327B (zh) 2005-06-30 2014-03-01 Semiconductor Energy Lab 半導體裝置、顯示裝置、及電子設備
TWI485681B (zh) * 2005-08-12 2015-05-21 Semiconductor Energy Lab 顯示裝置
KR100647704B1 (ko) * 2005-09-26 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR101230312B1 (ko) * 2006-04-11 2013-02-06 삼성디스플레이 주식회사 액정 표시 장치
KR101255307B1 (ko) 2006-06-19 2013-04-15 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101319301B1 (ko) * 2006-12-15 2013-10-16 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
CN101566766A (zh) * 2008-04-23 2009-10-28 深超光电（深圳）有限公司 画素布局结构及其制造方法
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
TWI398707B (zh) * 2008-05-16 2013-06-11 Au Optronics Corp 光感測單元及具有此光感測單元之畫素結構與液晶顯示面板
CN101872770B (zh) * 2009-04-27 2014-02-05 上海天马微电子有限公司 像素单元、共面转换型液晶显示装置及制造方法
KR20110067765A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI424238B (zh) * 2010-10-29 2014-01-21 Au Optronics Corp 畫素結構以及顯示面板
KR101750430B1 (ko) * 2010-11-29 2017-06-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
KR101920888B1 (ko) * 2011-10-31 2018-11-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN202661759U (zh) * 2012-05-17 2013-01-09 北京京东方光电科技有限公司 一种像素结构、双栅像素结构及显示装置
KR102002858B1 (ko) * 2012-08-10 2019-10-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI483036B (zh) * 2012-11-19 2015-05-01 Au Optronics Corp 陣列基板及其製作方法
KR101970779B1 (ko) 2012-12-10 2019-04-22 삼성디스플레이 주식회사 표시 장치
KR102102899B1 (ko) * 2013-01-24 2020-04-21 엘지디스플레이 주식회사 쉬프트 레지스터
KR102223145B1 (ko) * 2014-07-04 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
JP2016148807A (ja) * 2015-02-13 2016-08-18 株式会社ジャパンディスプレイ 液晶表示装置
KR102412493B1 (ko) 2015-09-08 2022-06-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조방법
KR20170035408A (ko) * 2015-09-22 2017-03-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN105785682B (zh) * 2016-05-23 2020-09-04 深圳市华星光电技术有限公司 阵列基板、液晶显示面板及阵列基板的制造方法
CN106444197B (zh) * 2016-11-30 2020-06-19 厦门天马微电子有限公司 一种阵列基板、显示面板以及显示装置
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110488546A (zh) 2019-08-21 2019-11-22 深圳市华星光电半导体显示技术有限公司 阵列基板、液晶显示面板及液晶显示器
CN111679474B (zh) * 2020-06-15 2021-12-03 深圳市华星光电半导体显示技术有限公司 像素设计方法、装置及电子设备
CN111785735B (zh) * 2020-07-02 2022-07-12 Tcl华星光电技术有限公司 阵列基板及其制作方法、显示面板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263700A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH0895085A (ja) * 1994-09-29 1996-04-12 Sanyo Electric Co Ltd 半導体装置，半導体装置の製造方法，表示装置
JPH0933951A (ja) * 1995-07-25 1997-02-07 Hitachi Ltd 液晶表示装置およびその製造方法
JP2000164886A (ja) * 1998-11-19 2000-06-16 Samsung Electronics Co Ltd 薄膜トランジスタ―基板及びその製造方法
JP2000221542A (ja) * 1999-01-29 2000-08-11 Fujitsu Ltd 薄膜トランジスタ基板
JP2000241832A (ja) * 1999-02-23 2000-09-08 Sharp Corp 液晶表示装置およびその製造方法
JP2000323698A (ja) * 1999-03-11 2000-11-24 Sharp Corp アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2001312241A (ja) * 2000-05-02 2001-11-09 Sharp Corp 光変調情報表示装置および照明制御装置
JP2003172919A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003273365A (ja) * 2002-03-19 2003-09-26 Advanced Display Inc 表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
US5461419A (en) * 1992-10-16 1995-10-24 Casio Computer Co., Ltd. Photoelectric conversion system
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
KR100471771B1 (ko) * 1996-12-23 2005-07-07 삼성전자주식회사 광차단막을이용한데이터오픈프리박막트랜지스터액정표시장치
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
JP3401589B2 (ja) * 1998-10-21 2003-04-28 株式会社アドバンスト・ディスプレイ Ｔｆｔアレイ基板および液晶表示装置
JP2001343669A (ja) * 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
KR100650400B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100685946B1 (ko) * 2001-03-02 2007-02-23 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263700A (ja) * 1994-03-17 1995-10-13 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH0895085A (ja) * 1994-09-29 1996-04-12 Sanyo Electric Co Ltd 半導体装置，半導体装置の製造方法，表示装置
JPH0933951A (ja) * 1995-07-25 1997-02-07 Hitachi Ltd 液晶表示装置およびその製造方法
JP2000164886A (ja) * 1998-11-19 2000-06-16 Samsung Electronics Co Ltd 薄膜トランジスタ―基板及びその製造方法
JP2000221542A (ja) * 1999-01-29 2000-08-11 Fujitsu Ltd 薄膜トランジスタ基板
JP2000241832A (ja) * 1999-02-23 2000-09-08 Sharp Corp 液晶表示装置およびその製造方法
JP2000323698A (ja) * 1999-03-11 2000-11-24 Sharp Corp アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
JP2001312241A (ja) * 2000-05-02 2001-11-09 Sharp Corp 光変調情報表示装置および照明制御装置
JP2003172919A (ja) * 2001-12-06 2003-06-20 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003273365A (ja) * 2002-03-19 2003-09-26 Advanced Display Inc 表示装置

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8345175B2 (en) 2006-04-18 2013-01-01 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
US8525944B2 (en) 2006-04-18 2013-09-03 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
JP2011164658A (ja) * 2006-04-18 2011-08-25 Lg Display Co Ltd 横電界方式の液晶表示装置用アレイ基板とその製造方法
JP2011203748A (ja) * 2006-04-18 2011-10-13 Lg Display Co Ltd 横電界方式の液晶表示装置用アレイ基板とその製造方法
US8040445B2 (en) 2006-04-18 2011-10-18 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
US8223281B2 (en) 2006-04-18 2012-07-17 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
JP2007286592A (ja) * 2006-04-18 2007-11-01 Lg Phillips Lcd Co Ltd 横電界方式の液晶表示装置用アレイ基板とその製造方法
JP2007298943A (ja) * 2006-05-02 2007-11-15 Au Optronics Corp 液晶表示装置のアレイ基板及びその製造方法
US7738072B2 (en) 2006-05-02 2010-06-15 Au Optronics Corporation Liquid crystal display array substrate and its manufacturing method
JP4592677B2 (ja) * 2006-05-02 2010-12-01 友達光電股▲ふん▼有限公司 液晶表示装置のアレイ基板及びその製造方法
US7864288B2 (en) 2006-05-02 2011-01-04 Au Optronics Corporation Liquid crystal display array substrate and its manufacturing method
US8253909B2 (en) 2006-05-10 2012-08-28 Seiko Epson Corporation Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2007304235A (ja) * 2006-05-10 2007-11-22 Seiko Epson Corp 電気光学装置用基板及び電気光学装置、並びに電子機器
JP2016187040A (ja) * 2007-12-03 2016-10-27 株式会社半導体エネルギー研究所 半導体装置と半導体装置の作製方法
JP2015111699A (ja) * 2008-10-24 2015-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20170055986A (ko) * 2014-09-12 2017-05-22 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막 트랜지스터 어레이 기판 및 그 제조 방법, 액정 디스플레이 기기
JP2017526978A (ja) * 2014-09-12 2017-09-14 深▲セン▼市華星光電技術有限公司 薄膜トランジスタアレイ基板、及びその製造方法、液晶表示装置
JP2019168596A (ja) * 2018-03-23 2019-10-03 株式会社ジャパンディスプレイ 表示装置
JP7083675B2 (ja) 2018-03-23 2022-06-13 株式会社ジャパンディスプレイ 表示装置
JP2022109334A (ja) * 2018-03-23 2022-07-27 株式会社ジャパンディスプレイ 表示装置
JP7218467B2 (ja) 2018-03-23 2023-02-06 株式会社ジャパンディスプレイ 表示装置

Also Published As

Publication number Publication date
TW200419519A (en) 2004-10-01
US7768601B2 (en) 2010-08-03
US20090032818A1 (en) 2009-02-05
CN100444004C (zh) 2008-12-17
KR100905472B1 (ko) 2009-07-02
US7436474B2 (en) 2008-10-14
CN1508612A (zh) 2004-06-30
JP4928712B2 (ja) 2012-05-09
TWI357590B (en) 2012-02-01
US20040169812A1 (en) 2004-09-02
KR20040053636A (ko) 2004-06-24

Similar Documents

Publication Publication Date Title
JP4928712B2 (ja) 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置
US7355206B2 (en) Thin film transistor array panel and manufacturing method thereof
US8796680B2 (en) Thin-film transistor substrate and method of manufacturing the same
US20060050192A1 (en) Thin film transistor array panel and method for manufacturing the same
US8045077B2 (en) Liquid crystal display device and fabrication method thereof
JP2015133479A (ja) 薄膜トランジスタ表示板
JP2004226975A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2004280110A (ja) 表示装置用表示板及びその製造方法とその表示板を含む液晶表示装置
JP2004311931A (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2005049877A (ja) 薄膜トランジスタ表示板及びその製造方法
KR101012784B1 (ko) 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
JP2007102225A (ja) 薄膜トランジスタ表示板及びその製造方法
JP2005018069A (ja) 液晶表示装置
KR100980019B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR102197854B1 (ko) 박막 트랜지스터, 이를 포함하는 표시기판 및 이의 제조방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100997969B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20080034634A (ko) 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치
KR20050019278A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
JP2007213075A (ja) 薄膜トランジスタ基板の製造方法、薄膜トランジスタ基板、及びそれを有する表示パネル
KR20050006340A (ko) 박막 트랜지스터 표시판
KR20060019028A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20050004412A (ko) 박막 트랜지스터 표시판
KR20090051944A (ko) 액정표시장치용 어레이기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120213

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4928712

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term