JP2019168596A - 表示装置 - Google Patents

Abstract

【課題】表示品位の低下を抑制する。【解決手段】第１絶縁基板と、走査線と、前記走査線と交差する信号線と、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた第１基板と、第２絶縁基板と、前記画素電極と対向する共通電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に位置し、筋状のポリマーと、液晶分子とを含む液晶層と、を備え、前記走査線は、前記第１絶縁基板と前記液晶層との間に位置する導電層と、前記第１絶縁基板と前記導電層との間に位置し、前記導電層より高い反射率を有する第１反射層と、を備えた、表示装置。【選択図】 図１１

Description

本発明の実施形態は、表示装置に関する。

近年、様々な形態の表示装置が提案されている。一例では、高分子分散液晶層と反射層との間にカラーフィルタが配置され、反射層での反射光を利用してカラー表示を実現する表示装置が開示されている。また、他の例では、上部基板上に反射層が配置され、反射層によってミラー機能を提供するとともに、反射層の開口領域で画像を表示する表示機能を提供するミラー型表示装置が開示されている。さらに他の例では、駆動トランジスタと発光素子との間に反射層が配置され、発光素子からの光が駆動トランジスタに照射されることを防ぐ電気光学装置が開示されている。
一方で、入射光を散乱する散乱状態と入射光を透過する透過状態とを切り替え可能な高分子分散液晶（Polymer Dispersed Liquid Crystal：以下、『ＰＤＬＣ』と称する場合がある）を用いた照明装置が提案されている。
ところで、ＰＤＬＣを用いた表示装置においては、表示品位の低下を抑制することが要望されている。

特開２０１１−９５４０７号公報 特開２０１６−２１２３９０号公報 特開２０１７−１４６３６９号公報 特許第５４６７３８９号公報

本実施形態の目的は、表示品位の低下を抑制することが可能な表示装置を提供することにある。

一実施形態によれば、
第１絶縁基板と、走査線と、前記走査線と交差する信号線と、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた第１基板と、第２絶縁基板と、前記画素電極と対向する共通電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に位置し、筋状のポリマーと、液晶分子とを含む液晶層と、を備え、前記走査線は、前記第１絶縁基板と前記液晶層との間に位置する導電層と、前記第１絶縁基板と前記導電層との間に位置し、前記導電層より高い反射率を有する第１反射層と、を備えた、表示装置が提供される。
一実施形態によれば、
第１絶縁基板と、導電層と、反射層と、を備えた第１基板と、第２絶縁基板を備えた第２基板と、前記第１基板と前記第２基板との間に位置し、筋状のポリマーと、液晶分子とを含む液晶層と、を備え、前記導電層は、前記第１絶縁基板と前記液晶層との間に位置し、前記反射層は、前記第１絶縁基板と前記導電層との間に位置し、前記導電層より高い反射率を有する、表示装置が提供される。
一実施形態によれば、
第１絶縁基板と、スイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた第１基板と、第２絶縁基板と、前記画素電極と対向する共通電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に位置し、筋状のポリマーと、液晶分子とを含む液晶層と、を備え、前記スイッチング素子は、前記第１絶縁基板と前記液晶層との間に位置するゲート電極と、前記ゲート電極と前記液晶層との間に位置する半導体層と、前記半導体層に接するソース電極及びドレイン電極と、を備え、前記ゲート電極は、前記第１絶縁基板と対向する反射層と、前記反射層に積層され前記半導体層と対向する導電層と、を備えた、表示装置が提供される。

図１は、本実施形態における表示装置ＤＳＰの一構成例を示す平面図である。 図２は、図１に示した表示装置ＤＳＰの斜視図である。 図３は、図１に示した表示装置ＤＳＰの断面図である。 図４は、図３に示した表示パネルＰＮＬの一構成例を示す断面図である。 図５は、オフ状態の液晶層３０を模式的に示す図である。 図６は、オン状態の液晶層３０を模式的に示す図である。 図７は、液晶層３０がオフ状態である場合の表示パネルＰＮＬを示す断面図である。 図８は、液晶層３０がオン状態である領域を含む場合の表示パネルＰＮＬを示す断面図である。 図９は、第１基板ＳＵＢ１における画素ＰＸの一例を示す平面図である。 図１０は、図９に示したスイッチング素子ＳＷの一例を示す拡大平面図である。 図１１は、図１０に示したスイッチング素子ＳＷを含むＡ−Ａ’線に沿った表示パネルＰＮＬを示す断面図である。 図１２は、図１０に示した走査線Ｇ２及び接続部ＤＥＡを含むＢ−Ｂ’線に沿った表示パネルＰＮＬを示す断面図である。 図１３は、図１０に示した信号線Ｓ１を含むＣ−Ｃ’線に沿った表示パネルＰＮＬを示す断面図である。 図１４は、信号線Ｓ１及びＳ２、走査線Ｇ１及びＧ２、及び、遮光層１８を示す平面図である。 図１５は、発光素子ＬＳからの出射光が表示パネルＰＮＬを伝播する様子を説明するための図である。 図１６は、本実施形態の表示装置ＤＳＰ及び比較例の表示装置における輝度の測定結果を示す図である。

以下、いくつかの実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態における表示装置ＤＳＰの一構成例を示す平面図である。図中において、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、互いに９０度以外の角度で交差していてもよい。本明細書において、第３方向Ｚを示す矢印の先端側の位置を「上」と称し、矢印の先端とは逆側の位置を「下」と称する場合がある。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよいし、第１部材から離間していてもよい。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面に向かってみることを平面視という。

本実施形態においては、表示装置ＤＳＰの一例として、高分子分散型液晶を適用した表示装置について説明する。表示装置ＤＳＰは、表示パネルＰＮＬ、及び、配線基板Ｆ１乃至Ｆ３を備えている。また、表示装置ＤＳＰは、ここでは図示しない光源ユニットも備えている。

表示パネルＰＮＬは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２を備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、Ｘ−Ｙ平面と平行な平板状に形成されている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、平面視で重畳している。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２が重畳している領域に位置している。表示パネルＰＮＬは、表示領域ＤＡにおいて、ｎ本の走査線Ｇ（Ｇ１〜Ｇｎ）、及び、ｍ本の信号線Ｓ（Ｓ１〜Ｓｍ）を備えている。なお、ｎ及びｍはいずれも正の整数であり、ｎがｍと等しくてもよいし、ｎがｍとは異なっていてもよい。複数の走査線Ｇは、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔をおいて並んでいる。複数の信号線Ｓは、それぞれ第２方向Ｙに延出し、第１方向Ｘに間隔をおいて並んでいる。
第１基板ＳＵＢ１は、第１方向Ｘに沿って延出した端部Ｅ１１及びＥ１２と、第２方向Ｙに沿って延出した端部Ｅ１３及びＥ１４とを有している。第２基板ＳＵＢ２は、第１方向Ｘに沿って延出した端部Ｅ２１及びＥ２２と、第２方向Ｙに沿って延出した端部Ｅ２３及びＥ２４とを有している。図示した例では、平面視で、端部Ｅ１１及びＥ２１、端部Ｅ１３及びＥ２３、及び、端部Ｅ１４及びＥ２４は、それぞれ重畳しているが、重畳していなくてもよい。端部Ｅ２２は、平面視で、端部Ｅ１２と表示領域ＤＡとの間に位置している。第１基板ＳＵＢ１は、端部Ｅ１２と端部Ｅ２２との間に延出部Ｅｘを有している。

配線基板Ｆ１乃至Ｆ３は、それぞれ延出部Ｅｘに接続され、この順に第１方向Ｘに並んでいる。配線基板Ｆ１は、ゲートドライバＧＤ１を備えている。配線基板Ｆ２は、ソースドライバＳＤを備えている。配線基板Ｆ３は、ゲートドライバＧＤ２を備えている。なお、配線基板Ｆ１乃至Ｆ３は、単一の配線基板に置換されてもよい。
複数の信号線Ｓは、非表示領域ＮＤＡに引き出され、ソースドライバＳＤに接続されている。複数の走査線Ｇは、非表示領域ＮＤＡに引き出され、ゲートドライバＧＤ１及びＧＤ２に接続されている。図示した例では、奇数番目の走査線Ｇは、端部Ｅ１４と表示領域ＤＡとの間に引き出され、ゲートドライバＧＤ２に接続されている。また、偶数番目の走査線Ｇは、端部Ｅ１３と表示領域ＤＡとの間に引き出され、ゲートドライバＧＤ１に接続されている。なお、ゲートドライバＧＤ１及びＧＤ２と各走査線Ｇとの接続関係は図示した例に限らない。

図２は、図１に示した表示装置ＤＳＰの斜視図である。ここでは、配線基板Ｆ１乃至Ｆ３の図示を省略している。光源ユニットＬＵは、第１基板ＳＵＢ１の上に位置し、端部Ｅ２２に沿って配置されている。光源ユニットＬＵは、光源としての発光素子ＬＳと、点線で示した配線基板Ｆ４とを備えている。発光素子ＬＳは、例えば発光ダイオードである。複数の発光素子ＬＳは、第１方向Ｘに沿って間隔をおいて並んでいる。発光素子ＬＳの各々は、配線基板Ｆ４に接続されている。発光素子ＬＳは、第１基板ＳＵＢ１と配線基板Ｆ４との間に位置している。発光素子ＬＳは、発光部ＥＭを有している。発光部ＥＭは、端部Ｅ２２と向かい合っている。発光部ＥＭは、端部Ｅ２２に接触していてもよい。また、発光部ＥＭと端部Ｅ２２との間に、空気層、光学素子などが介在していてもよい。端部Ｅ２２は、発光部ＥＭから出射された光が入射する入光部に相当する。

図３は、図１に示した表示装置ＤＳＰの断面図である。ここでは、第２方向Ｙ及び第３方向Ｚによって規定されるＹ−Ｚ平面における表示装置ＤＳＰの断面において、主要部のみを説明する。表示パネルＰＮＬは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持された液晶層３０を備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シール４０によって接着されている。
図示した例では、発光素子ＬＳは、延出部Ｅｘと配線基板Ｆ４との間に位置している。また、発光素子ＬＳは、配線基板Ｆ１乃至Ｆ３と第２基板ＳＵＢ２との間に位置している。発光素子ＬＳは、発光部ＥＭから端部Ｅ２２に向けて光を出射する。端部Ｅ２２から入射した光は、後述するように、第２方向Ｙを示す矢印とは逆向きに表示パネルＰＮＬを伝播する。なお、発光素子ＬＳは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の両方の端部と対向していてもよく、例えば、端部Ｅ１１及びＥ２１と対向していてもよい。

図４は、図３に示した表示パネルＰＮＬの一構成例を示す断面図である。第１基板ＳＵＢ１は、透明基板（第１絶縁基板）１０、配線１１、絶縁層１２、画素電極１３、及び、配向膜１４を備えている。第２基板ＳＵＢ２は、透明基板（第２絶縁基板）２０、共通電極２１、及び、配向膜２２を備えている。透明基板１０及び２０は、ガラス基板やプラスチック基板などの絶縁基板である。配線１１は、モリブデン、タングステン、アルミニウム、チタン、銀などの不透明な金属材料によって形成されている。図示した配線１１は、第１方向Ｘに延出しているが、第２方向Ｙに延出していてもよい。絶縁層１２は、透明な絶縁材料によって形成されている。画素電極１３及び共通電極２１は、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成されている。画素電極１３は、画素ＰＸ毎に配置されている。共通電極２１は、複数の画素ＰＸに亘って配置されている。配向膜１４及び２２は、Ｘ−Ｙ平面に略平行な配向規制力を有する水平配向膜であってもよいし、第３方向Ｚに略平行な配向規制力を有する垂直配向膜であってもよい。

液晶層３０は、配向膜１４と配向膜２２との間に位置している。液晶層３０は、ポリマー３１と、液晶分子３２と、を含む高分子分散型液晶を備えている。一例では、ポリマー３１は、液晶性ポリマーである。ポリマーは、例えば、液晶性モノマーが配向膜１４及び２２の配向規制力によって所定の方向に配向した状態で重合されることによって得られる。一例では、配向膜１４及び２２の配向処理方向は第１方向Ｘであり、配向膜１４及び２２は第１方向Ｘに沿った配向規制力を有している。このため、ポリマー３１は、第１方向Ｘに沿って延出した筋状に形成されている。液晶分子３２は、ポリマー３１の隙間に分散され、その長軸が第１方向Ｘに沿うように配向される。
ポリマー３１及び液晶分子３２の各々は、光学異方性あるいは屈折率異方性を有している。液晶分子３２は、正の誘電率異方性を有するポジ型の液晶性分子であってもよいし、負の誘電率異方性を有するネガ型の液晶性分子であってもよい。ポリマー３１及び液晶分子３２の各々の電界に対する応答性は異なる。ポリマー３１の電界に対する応答性は、液晶分子３２の電界に対する応答性より低い。なお、図中の拡大部分において、ポリマー３１は右上がりの斜線で示し、液晶分子３２は右下がりの斜線で示している。

図５は、オフ状態の液晶層３０を模式的に示す図である。ここでは、光源ユニットＬＵからの光の進行方向である第２方向Ｙと交差するＸ−Ｚ平面における液晶層３０の断面を示している。オフ状態とは、液晶層３０に電圧が印加されていない状態（例えば画素電極１３と共通電極２１との間の電位差がほぼゼロである状態）に相当する。ポリマー３１の光軸Ａｘ１及び液晶分子３２の光軸Ａｘ２は、互いに平行である。図示した例では、光軸Ａｘ１及び光軸Ａｘ２は、いずれも第１方向Ｘに平行である。ポリマー３１及び液晶分子３２は、ほぼ同等の屈折率異方性を有している。つまり、ポリマー３１及び液晶分子３２のそれぞれの常光屈折率は互いにほぼ同等であり、また、ポリマー３１及び液晶分子３２のそれぞれの異常光屈折率は互いにほぼ同等である。このため、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚを含むあらゆる方向において、ポリマー３１と液晶分子３２との間にほとんど屈折率差がない。

図６は、オン状態の液晶層３０を模式的に示す図である。オン状態とは、液晶層３０に電圧が印加された状態（例えば画素電極１３と共通電極２１との間の電位差がしきい値以上である状態）に相当する。上記の通り、ポリマー３１の電界に対する応答性は、液晶分子３２の電界に対する応答性より低い。一例では、ポリマー３１の配向方向は、電界の有無にかかわらずほとんど変化しない。一方、液晶分子３２の配向方向は、液晶層３０にしきい値以上の高い電圧が印加された状態では、電界に応じて変化する。つまり、図示したように、光軸Ａｘ１は第１方向Ｘとほとんど平行であるのに対して、光軸Ａｘ２は第１方向Ｘに対して傾斜している。液晶分子３２がポジ型液晶性分子である場合には、液晶分子３２は、その長軸が電界に沿うように配向する。画素電極１３と共通電極２１との間の電界は、第３方向Ｚに沿って形成される。このため、液晶分子３２は、その長軸あるいは光軸Ａｘ２が第３方向Ｚに沿うように配向する。つまり、光軸Ａｘ１及びＡｘ２は、互いに交差する。したがって、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚを含むあらゆる方向において、ポリマー３１と液晶分子３２との間に大きな屈折率差が生ずる。

図７は、液晶層３０がオフ状態である場合の表示パネルＰＮＬを示す断面図である。発光素子ＬＳから照射された光Ｌ１１は、端部Ｅ２２から表示パネルＰＮＬに入射し、透明基板２０、第１液晶層３０、透明基板１０などを伝播する。液晶層３０がオフ状態である場合、光Ｌ１１は、液晶層３０でほとんど散乱されず透過する。光Ｌ１１は、透明基板１０の下面１０Ｂ及び透明基板２０の上面２０Ｔからほとんど漏れ出すことなく、表示パネルＰＮＬを伝播する。つまり、液晶層３０は、透明状態である。
表示パネルＰＮＬに入射する外部の自然光Ｌ１２は、液晶層３０でほとんど散乱されることなく透過する。つまり、下面１０Ｂから表示パネルＰＮＬに入射した自然光は上面２０Ｔを透過し、上面２０Ｔから表示パネルＰＮＬに入射した自然光は下面１０Ｂを透過する。このため、ユーザは、表示パネルＰＮＬを上面２０Ｔ側から観察した場合には、表示パネルＰＮＬを透かして下面１０Ｂ側の背景を視認することができる。同様に、ユーザは、表示パネルＰＮＬを下面１０Ｂ側から観察した場合には、表示パネルＰＮＬを透かして上面２０Ｔ側の背景を視認することができる。

図８は、液晶層３０がオン状態である領域を含む場合の表示パネルＰＮＬを示す断面図である。発光素子ＬＳから照射された光Ｌ２１は、端部Ｅ２２から表示パネルＰＮＬに入射し、透明基板２０、第１液晶層３０、透明基板１０などを伝播する。図示した例では、画素電極１３Ａと重畳する液晶層３０はオフ状態であり、画素電極１３Ｂと重畳する液晶層３０はオン状態である。このため、光Ｌ２１は、液晶層３０のうち画素電極１３Ａと重畳する領域でほとんど散乱されず透過し、画素電極１３Ｂと重畳する領域で散乱される。光Ｌ２１のうち、一部の散乱光Ｌ２１１は上面２０Ｔを透過し、一部の散乱光Ｌ２１２は下面１０Ｂを透過し、他の散乱光は表示パネルＰＮＬを伝播する。
画素電極１３Ａと重畳する領域では、表示パネルＰＮＬに入射する自然光Ｌ２２は、図７に示した自然光Ｌ１２と同様に、液晶層３０でほとんど散乱されることなく透過される。画素電極１３Ｂと重畳する領域では、下面１０Ｂから入射した自然光Ｌ２３は、その一部が液晶層３０で散乱され、その一部の光Ｌ２３１が上面２０Ｔを透過する。また、上面２０Ｔから入射した自然光Ｌ２４は、その一部が液晶層３０で散乱され、その一部の光Ｌ２４１が下面１０Ｂを透過する。このため、ユーザは、表示パネルＰＮＬを上面２０Ｔ側から観察した場合には、画素電極１３Ｂと重畳する領域で光Ｌ２１の色を視認することができる。加えて、一部の自然光Ｌ２３１が表示パネルＰＮＬを透過するため、ユーザは、表示パネルＰＮＬを透かして下面１０Ｂ側の背景を視認することもできる。同様に、ユーザは、表示パネルＰＮＬを下面１０Ｂ側から観察した場合には、画素電極１３Ｂと重畳する領域で光Ｌ２１の色を視認することができる。加えて、一部の自然光Ｌ２４１が表示パネルＰＮＬを透過するため、ユーザは、表示パネルＰＮＬを透かして上面２０Ｔ側の背景を視認することもできる。なお、画素電極１３Ａと重なる領域では、液晶層３０が透明状態であるため、光Ｌ２１の色はほとんど視認されず、ユーザは、表示パネルＰＮＬを透かして背景を視認することができる。

次に、より具体的な構成例について説明する。

図９は、第１基板ＳＵＢ１における画素ＰＸの一例を示す平面図である。図示した例では、画素ＰＸは、第１方向Ｘに並ぶ２本の信号線Ｓ１及びＳ２と、第２方向Ｙに並ぶ２本の走査線Ｇ１及びＧ２とで区画されている。画素ＰＸは、スイッチング素子ＳＷと、画素電極１３とを備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタであり、走査線Ｇ２及び信号線Ｓ１と電気的に接続されている。スイッチング素子ＳＷの具体的な構成については、後述するが、スイッチング素子ＳＷは、半導体層の下にゲート電極が位置するボトムゲート型であってもよいし、半導体層の上にゲート電極が位置するトップゲート型であってもよい。半導体層は、例えばアモルファスシリコンによって形成されるが、多結晶シリコンや酸化物半導体によって形成されてもよい。画素電極１３は、スイッチング素子ＳＷと電気的に接続されている。また、画素電極１３は、容量電極１５と重畳している。容量電極１５は、複数の画素ＰＸに亘って配置され、さらには第１基板ＳＵＢ１のほぼ全域に亘って配置されている。容量電極１５は、スイッチング素子ＳＷ、走査線Ｇ１及びＧ２、及び、信号線Ｓ１及びＳ２とそれぞれ重畳している。図示した例では、スペーサＳＰは、スイッチング素子ＳＷと重畳し、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に所定のセルギャップを形成している。

図１０は、図９に示したスイッチング素子ＳＷの一例を示す拡大平面図である。スイッチング素子ＳＷは、ゲート電極ＧＥ、ソース電極ＳＥ、及び、ドレイン電極ＤＥを備えている。ゲート電極ＧＥは、走査線Ｇ２と一体的に形成されている。半導体層ＳＣは、ゲート電極ＧＥと重畳している。２つのソース電極ＳＥは、信号線Ｓ１と一体的に形成され、それぞれ半導体層ＳＣに接している。ドレイン電極ＤＥは、２つのソース電極ＳＥの間に位置し、半導体層ＳＣに接している。ドレイン電極ＤＥは、図９に示した画素電極１３と接続される接続部ＤＥＡを有している。接続部ＤＥＡは、容量電極１５に形成された開口部１５Ａ、及び、コンタクトホールＣＨと重畳している。遮光層１７は、走査線Ｇ２及び信号線Ｓ１と重畳している。また、遮光層１７は、スイッチング素子ＳＷ、特に、ソース電極ＳＥ、ドレイン電極ＤＥ、及び、半導体層ＳＣと重畳している。また、後述する第２基板ＳＵＢ２に設けられた遮光層２３も、遮光層１７と同様に、走査線Ｇ２、信号線Ｓ１、スイッチング素子ＳＷとそれぞれ重畳している。

図１１は、図１０に示したスイッチング素子ＳＷを含むＡ−Ａ’線に沿った表示パネルＰＮＬを示す断面図である。

第１基板ＳＵＢ１において、走査線Ｇ２と一体のゲート電極ＧＥは、透明基板１０の上に位置し、例えば図４に示した配線１１に相当する。絶縁層１２１は、ゲート電極ＧＥ及び走査線Ｇ２を覆い、透明基板１０の上面１０Ｔに接している。半導体層ＳＣは、ゲート電極ＧＥの直上において、絶縁層１２１の上に位置している。信号線Ｓ１と一体の２つのソース電極ＳＥは、それぞれ半導体層ＳＣに接し、それらの一部が絶縁層１２１の上に位置している。ドレイン電極ＤＥは、半導体層ＳＣに接している。絶縁層１２２は、半導体層ＳＣ、ソース電極ＳＥ、ドレイン電極ＤＥ、及び、絶縁層１２１を覆っている。絶縁層１２３は、絶縁層１２２を覆っている。遮光層１７は、半導体層ＳＣ、ソース電極ＳＥ、及び、ドレイン電極ＤＥの直上において、絶縁層１２３の上に位置している。容量電極１５は、絶縁層１２３及び遮光層１７を覆っている。遮光層１７は、容量電極１５と接し、互いに電気的に接続されている。絶縁層１２４は、容量電極１５を覆っている。画素電極１３は、絶縁層１２４の上に位置している。画素電極１３及び容量電極１５は、絶縁層１２４を介して対向し、画素ＰＸにおいて画像表示に必要な蓄積容量を形成する。配向膜１４は、画素電極１３及び絶縁層１２４を覆っている。

絶縁層１２１乃至１２４は、例えば図４に示した絶縁層１２に相当する。絶縁層１２１、１２２、及び、１２４は、例えばシリコン窒化物やシリコン酸化物などの透明な無機絶縁材料によって形成されている。絶縁層１２３は、例えばアクリル樹脂などの透明な有機絶縁材料によって形成されている。

ゲート電極ＧＥ及び走査線Ｇ２は、透明基板１０と対向する反射層（第１反射層）４１と、透明基板１０と液晶層３０との間に位置する導電層４２と、を備えている。反射層４１は、透明基板１０と導電層４２との間に位置し、図示した例では、透明基板１０の上面１０Ｔに接している。透明基板１０と反射層４１との間に透明な絶縁層が介在してもよい。但し、透明基板１０と反射層４１との間には、反射層４１よりも光吸収率が高い薄膜は介在していない。導電層４２は、反射層４１と液晶層３０との間に位置し、図示した例では、反射層４１の上面４１Ｔに積層され、絶縁層１２１を介して半導体層ＳＣと対向している。
反射層４１及び導電層４２は、いずれも金属材料によって形成されているが、互いに異なる金属材料によって形成されている。反射層４１は、導電層４２よりも高い反射率を有する金属材料によって形成されている。一例では、反射層４１はアルミニウムによって形成され、導電層４２はモリブデンによって形成されている。なお、反射層４１は、アルミニウムに限らず、チタンや銀などの比較的高い反射率を有する金属材料によって形成されてもよい。
反射層４１及び導電層４２は、それぞれ第３方向Ｚに沿った厚さＴ４１及びＴ４２を有している。厚さＴ４１は、厚さＴ４２よりも厚い。一例では、厚さＴ４１は、厚さＴ４２の１０倍以上である。

ソース電極ＳＥ、ドレイン電極ＤＥ、及び、遮光層１７は、例えば複数の導電層が積層された積層体である。一例では、ソース電極ＳＥ等は、モリブデン（Ｍｏ）を含む導電層、アルミニウム（Ａｌ）を含む導電層、及び、モリブデン（Ｍｏ）を含む導電層がこの順に積層された積層体であるが、これに限らず、チタン（Ｔｉ）を含む導電層、アルミニウム（Ａｌ）を含む導電層、及び、チタン（Ｔｉ）を含む導電層がこの順に積層された積層体であってもよい。
容量電極１５は、ＩＴＯやＩＺＯなどの透明導電材料によって形成されている。

第２基板ＳＵＢ２において、遮光層２３は、透明基板２０の下に位置し、且つ、スイッチング素子ＳＷの直上、あるいは、ゲート電極ＧＥ及び走査線Ｇ２の直上に位置している。共通電極２１は、遮光層２３を覆い、透明基板２０の下面２０Ｂに接している。共通電極２１は、容量電極１５と電気的に接続され、容量電極１５と同電位である。共通電極２１は、液晶層３０を介して画素電極１３と対向している。オーバーコート層２４は、共通電極２１を覆っている。配向膜２２は、オーバーコート層２４を覆っている。液晶層３０は、配向膜１４及び２２に接触している。

遮光層２３は、透明基板２０と対向する反射層（第３反射層）５１と、透明基板２０と液晶層３０との間に位置する導電層５２と、を備えている。反射層５１は、透明基板２０と導電層５２との間に位置し、図示した例では、透明基板２０の下面２０Ｂに接している。透明基板２０と反射層５１との間には、反射層５１よりも光吸収率が高い薄膜は介在していない。導電層５２は、反射層５１と液晶層３０との間に位置し、図示した例では、反射層５１の下面５１Ｂに積層され、共通電極２１に接している。
反射層５１及び導電層５２は、互いに異なる金属材料によって形成されている。反射層５１は、導電層５２よりも高い反射率を有する金属材料によって形成されている。一例では、反射層５１はアルミニウムによって形成され、導電層５２はモリブデンによって形成されている。なお、反射層５１は、チタンや銀などの比較的高い反射率を有する金属材料によって形成されてもよい。
反射層５１の厚さＴ５１は、導電層５２の厚さＴ５２よりも厚く、一例では、厚さＴ５１は、厚さＴ５２の１０倍以上である。

図１２は、図１０に示した走査線Ｇ２及び接続部ＤＥＡを含むＢ−Ｂ’線に沿った表示パネルＰＮＬを示す断面図である。
第１基板ＳＵＢ１において、走査線Ｇ２は、図１１に示したゲート電極ＧＥと同様に、透明基板１０に接する反射層４１と、反射層４１に積層された導電層４２と、を備えている。接続部ＤＥＡは、絶縁層１２１の上に位置し、絶縁層１２２によって覆われている。画素電極１３は、絶縁層１２２乃至１２４をそれぞれ貫通するコンタクトホールＣＨ、及び、容量電極１５の開口部１５Ａにおいて、接続部ＤＥＡに接触している。遮光層１７は、走査線Ｇ２の直上に位置している。遮光層１７の第２方向Ｙに沿った幅１７Ｗｙは、走査線Ｇ２の第２方向Ｙに沿った幅ＧＷｙと同等である。
第２基板ＳＵＢ２において、遮光層２３は、走査線Ｇ２及び接続部ＤＥＡの直上に位置している。

図１３は、図１０に示した信号線Ｓ１を含むＣ−Ｃ’線に沿った表示パネルＰＮＬを示す断面図である。
第１基板ＳＵＢ１において、遮光層１８は、透明基板１０と信号線Ｓ１との間に位置している。図示した例では、遮光層１８は、透明基板１０と絶縁層１２１との間に位置している。つまり、遮光層１８は、図１１等で説明した走査線Ｇ２及びゲート電極ＧＥと同一層に位置している。但し、遮光層１８は、走査線Ｇ２及びゲート電極ＧＥとは電気的に絶縁されている。遮光層１８は、走査線Ｇ２等と同様に、少なくとも反射層（第２反射層）６１を備えている。図示した例では、遮光層１８は、反射層６１に積層された導電層６２を備えているが、導電層６２は省略してもよい。反射層６１は、透明基板１０に接し、反射層４１と同一層に位置し、反射層４１と同一材料によって形成されている。導電層６２は、導電層４２と同一層に位置し、導電層４２と同一材料によって形成されている。
信号線Ｓ１は、絶縁層１２１を介して遮光層１８の直上に位置している。遮光層１７は、信号線Ｓ１の直上に位置している。遮光層１７の第１方向Ｘに沿った幅１７Ｗｘは、信号線Ｓ１の第１方向Ｘに沿った幅ＳＷｘと同等である。また、遮光層１８の第１方向Ｘに沿った幅１８Ｗｘは、信号線Ｓ１の幅ＳＷｘと同等である。なお、遮光層１８を省略して、信号線Ｓ１が絶縁層１２１と接する反射層を備えていてもよい。
第２基板ＳＵＢ２において、遮光層２３は、信号線Ｓ１の直上に位置している。

図１４は、信号線Ｓ１及びＳ２、走査線Ｇ１及びＧ２、及び、遮光層１８を示す平面図である。
遮光層１８は、図１２及び図１３を参照して説明したように、走査線Ｇ２と同一層に位置している。走査線Ｇ１及びＧ２は第１方向Ｘに沿って延出し、遮光層１８は第２方向Ｙに沿って延出し、信号線Ｓ１及びＳ２のそれぞれと重畳している。信号線Ｓ１及びＳ２と走査線Ｇ１及びＧ２との交差部近傍においては、遮光層１８は、走査線Ｇ１及びＧ２から離間している。このため、遮光層１８は、いずれの配線にも接続されず、電気的にフローティング状態である。

図１５は、発光素子ＬＳからの出射光が表示パネルＰＮＬを伝播する様子を説明するための図である。
発光素子ＬＳからの出射光は、図中に矢印で示したように、入光部である端部Ｅ２２からの距離が遠いほど減衰する。透明基板１０及び２０における光吸収率は０．１％にも満たないため、出射光が減衰する主な原因は、透明基板１０と透明基板２０との間の各種薄膜における光吸収によるものである。
特に、透明基板１０及び２０の近傍に位置する配線部（走査線、信号線、スイッチング素子等）や遮光層は、比較的光吸収率が高い薄膜を含む場合がある。一例では、モリブデンによって形成された薄膜は、４０％を超える光吸収率を有する。このため、モリブデン層が透明基板１０及び２０に面している場合、透明基板１０及び２０を透過した光がモリブデン層で吸収されて、光の減衰を招く。

本実施形態によれば、スイッチング素子ＳＷのゲート電極ＧＥ及び走査線は透明基板１０に面する反射層４１を備え、信号線Ｓと透明基板１０との間に位置する遮光層１８は透明基板１０に面する反射層６１を備えている。このため、第１基板ＳＵＢ１においては、透明基板１０に面する光吸収層がほとんど存在しない。このため、透明基板１０を透過して配線部に到達した光は、反射層４１または６１でほとんど吸収されることなく反射される。
また、遮光層２３は、透明基板２０に面する反射層５１を備えている。このため、第２に基板ＳＵＢ２においては、透明基板２０に面する光吸収層がほとんど存在しない。このため、透明基板２０を透過して遮光層２３に到達した光は、反射層５１でほとんど吸収されることなく反射される。
したがって、表示パネルＰＮＬを伝播する光の各種薄膜による吸収を抑制し、光の減衰を抑制することができる。これにより、表示領域ＤＡのうち、入光部から離れた位置の画素ＰＸにおいても発光素子ＬＳからの光が到達し、表示品位の低下を抑制することができる。

図１６は、本実施形態の表示装置ＤＳＰ及び比較例の表示装置における輝度の測定結果を示す図である。
比較例の表示装置は、第１基板ＳＵＢ１における配線部が透明基板１０に面するモリブデン層を備えている。一方、本実施形態の表示装置ＤＳＰは、上記の通り、配線部が透明基板１０に面するアルミニウム製の反射層を備えている点で、比較例の表示装置とは相違している。入光部からの距離を変えて各表示装置の輝度を測定した。図１６の横軸は入光部からの距離であり、縦軸は輝度の相対値である。図示したように、本実施形態の表示装置ＤＳＰによれば、比較例の表示装置に比べて、入光部から遠く離れても輝度の低下が少なく、光の減少を抑制できることが確認された。

以上説明したように、本実施形態によれば、表示品位の低下を抑制することが可能な表示装置を提供することができる。

なお、この発明は、上記各実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、各実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、各実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル ＬＵ…光源ユニット ＬＳ…発光素子
ＳＵＢ１…第１基板 １０…透明基板（第１絶縁基板）
Ｇ…走査線 ４１…反射層（第１反射層） ４２…導電層
Ｓ…信号線 ＳＷ…スイッチング素子 ＧＥ…ゲート電極
１３…画素電極 １７…遮光層
１８…遮光層 ６１…反射層（第２反射層） ６２…導電層
ＳＵＢ２…第２基板 ２０…透明基板（第２絶縁基板） ２１…共通電極
２３…遮光層 ５１…反射層（第３反射層） ５２…導電層
３０…液晶層 ３１…ポリマー ３２…液晶分子

Claims (12)

1. 第１絶縁基板と、走査線と、前記走査線と交差する信号線と、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた第１基板と、
   第２絶縁基板と、前記画素電極と対向する共通電極と、を備えた第２基板と、
   前記第１基板と前記第２基板との間に位置し、筋状のポリマーと、液晶分子とを含む液晶層と、を備え、
   前記走査線は、
   前記第１絶縁基板と前記液晶層との間に位置する導電層と、
   前記第１絶縁基板と前記導電層との間に位置し、前記導電層より高い反射率を有する第１反射層と、を備えた、表示装置。
2. 前記第１基板は、さらに、前記第１絶縁基板と前記信号線との間に位置する第２反射層を備え、
   前記第２反射層は、前記走査線とは電気的に絶縁されている、請求項１に記載の表示装置。
3. 前記第２反射層は、前記第１反射層と同一層に位置し、前記第１反射層と同一材料によって形成されている、請求項２に記載の表示装置。
4. 前記第１反射層及び前記第２反射層は、前記第１絶縁基板に接している、請求項２または３に記載の表示装置。
5. 前記スイッチング素子は、前記走査線と一体のゲート電極を備え、
   前記第１反射層は、前記ゲート電極に延在している、請求項１乃至４のいずれか１項に記載の表示装置。
6. 前記第２基板は、さらに、前記第２絶縁基板と前記液晶層との間に位置する第３反射層を備え、
   前記第３反射層は、前記走査線及び前記信号線と重畳している、請求項１乃至５のいずれか１項に記載の表示装置。
7. 前記第３反射層は、前記共通電極に接している、請求項６に記載の表示装置。
8. 前記第３反射層は、前記第２絶縁基板に接している、請求項６または７に記載の表示装置。
9. 第１絶縁基板と、導電層と、反射層と、を備えた第１基板と、
   第２絶縁基板を備えた第２基板と、
   前記第１基板と前記第２基板との間に位置し、筋状のポリマーと、液晶分子とを含む液晶層と、を備え、
   前記導電層は、前記第１絶縁基板と前記液晶層との間に位置し、
   前記反射層は、前記第１絶縁基板と前記導電層との間に位置し、前記導電層より高い反射率を有する、表示装置。
10. 第１絶縁基板と、スイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた第１基板と、
    第２絶縁基板と、前記画素電極と対向する共通電極と、を備えた第２基板と、
    前記第１基板と前記第２基板との間に位置し、筋状のポリマーと、液晶分子とを含む液晶層と、を備え、
    前記スイッチング素子は、
    前記第１絶縁基板と前記液晶層との間に位置するゲート電極と、
    前記ゲート電極と前記液晶層との間に位置する半導体層と、
    前記半導体層に接するソース電極及びドレイン電極と、を備え、
    前記ゲート電極は、前記第１絶縁基板と対向する反射層と、前記反射層に積層され前記半導体層と対向する導電層と、を備えた、表示装置。
11. さらに、前記第１基板は、前記スイッチング素子と前記液晶層との間に位置する遮光層を備えた、請求項１０に記載の表示装置。
12. さらに、前記第１基板及び前記第２基板の少なくとも一方の端部と対向する発光素子を備えた、請求項１乃至１１のいずれか１項に記載の表示装置。

Images