TWI720151B - 製造半導體裝置的方法 - Google Patents

製造半導體裝置的方法 Download PDF

Info

Publication number
TWI720151B
TWI720151B TW106108159A TW106108159A TWI720151B TW I720151 B TWI720151 B TW I720151B TW 106108159 A TW106108159 A TW 106108159A TW 106108159 A TW106108159 A TW 106108159A TW I720151 B TWI720151 B TW I720151B
Authority
TW
Taiwan
Prior art keywords
layer
polymer
semiconductor device
additive
curing
Prior art date
Application number
TW106108159A
Other languages
English (en)
Other versions
TW201819467A (zh
Inventor
廖思豪
余振華
郭宏瑞
胡毓祥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201819467A publication Critical patent/TW201819467A/zh
Application granted granted Critical
Publication of TWI720151B publication Critical patent/TWI720151B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00—Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06—Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1003—Preparatory processes
    • C08G73/1007—Preparatory processes from tetracarboxylic acids or derivatives and diamines
    • C08G73/1025—Preparatory processes from tetracarboxylic acids or derivatives and diamines polymerised by radiations
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D179/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09D161/00 - C09D177/00
    • C09D179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09D179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G2190/00—Compositions for sealing or packing joints
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明的實施例提供一種製造半導體裝置的方法，包括 將聚合物原材料混合物放置在基底上方。所述聚合物原材料可包含聚合物前體、光增感劑、及添加劑。將所述聚合物原材料混合物暴露至輻射以形成介電層，並在約150℃與約230℃之間的溫度下固化所述聚合物原材料混合物。

Description

製造半導體裝置的方法
本發明的實施例是有關於一種製造半導體裝置的方法。
半導體業已由於各種電子元件(例如，電晶體、二極體、電阻器、電容器等)的集成密度的不斷提高而經歷了快速成長。在大多數情況下，集成密度的此種提高是由於最小特徵尺寸的不斷減小(例如，使半導體製程節點朝次20nm(sub-20nm)節點縮小)，此使得更多元件能夠積集到給定區域中。由於對微型化、更高速度及更大頻寬以及更低功耗及延遲的需求，已出現對半導體晶粒的更小且更具創造性的封裝技術的需要。
隨著半導體技術的進一步推進，經堆疊及結合的半導體裝置已作為一種有效替代而出現，以進一步減小半導體裝置的實體尺寸。在經堆疊半導體裝置中，例如邏輯電路、記憶體電路、處理器電路等主動電路至少部分地製作在單獨基底上，且然後實體地及電性地結合在一起以形成功能裝置。此種結合製程利用精密技術，且期望得到各種改善。
本發明的實施例的製造半導體裝置的方法包括將聚合物原材料混合物放置在基底上方。所述聚合物原材料可包含聚合物前體、光增感劑、及添加劑。將所述聚合物原材料混合物暴露至輻射以形成介電層，且在約150℃與約230℃之間的溫度下固化所述聚合物原材料混合物。
101:第一承載基底
103:黏合劑層
105:聚合物層
107:第一晶種層
109:光阻
111:通孔
201:第一半導體裝置
203:第一基底
205:第一金屬化層
207:第一接觸墊
209:第一外部連接件
211:第一保護層
217:晶粒附著膜
301:第二半導體裝置
303:第二基底
305:第二金屬化層
307:第二接觸墊
309:第二外部連接件
311:第二保護層
401:包封體
500:重佈線結構
501:第一重佈線保護層
502:組件
503:第一重佈線通孔
505:第一重佈線層
507:第二重佈線保護層
509:第二重佈線層
511:第三重佈線保護層
513:第三重佈線層
515:第四重佈線保護層
517:第三外部連接件
519:凸塊下金屬
521:表面裝置
531:開口
700:第一封裝
701:第三基底
703:第三半導體裝置
705:第四半導體裝置
707:第三接觸墊
709:第二包封體
711:第四外部連接部
715:通孔
圖1說明根據某些實施例的通孔的形成。
圖2說明根據某些實施例的第一半導體裝置。
圖3說明根據某些實施例的第一半導體裝置及第二半導體裝置的放置。
圖4說明根據某些實施例的通孔、第一半導體裝置、及第二半導體裝置的包封。
圖5說明根據某些實施例的重佈線保護層的形成。
圖6A至圖6E進一步說明根據某些實施例的重佈線保護層的形成。
圖7說明根據某些實施例的重佈線結構的形成。
圖8A至圖8B進一步說明根據某些實施例的重佈線結構的形成。
圖9說明根據某些實施例的通孔的暴露。
圖10說明根據某些實施例的封裝的結合。
以下公開內容提供諸多不同實施例或實例，以用於實作本發明的不同特徵。以下闡述元件及排列的具體實例以簡化本公開內容。當然，這些僅為實例而並不旨在進行限制。舉例來說，在以下說明中在第二特徵上方或上形成第一特徵可包括其中所述第一特徵與所述第二特徵直接接觸的實施例，且也可包括其中可在所述第一特徵與所述第二特徵之間形成額外特徵以使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開內容可在各種實例中重複使用參考編號及/或字母。此種重複使用是為了簡單及清晰，但其本身並不表明所述各種實施例及/或所述配置之間的關係。
此外，在本文中，為易於說明，可使用空間相對性用語，例如“在...之下(beneath)”、“在...下面(below)”、“下方的(lower)”、“在...上方(above)”、“上方的(upper)”等來闡述圖中所說明的元件或特徵與另一(其他)元件或特徵的關係。所述空間相對性用語旨在除圖中所示取向以外還包括所述裝置在使用或操作中的不同取向。設備還可具有其他取向(旋轉90度或其他取向)，且本文中所用的空間相對性用語可相應地進行解釋。
現在參考圖1，圖中示出第一承載基底101，在第一承載 基底101上方具有黏合劑層103、聚合物層105、及第一晶種層107。第一承載基底101包含例如矽系材料(例如玻璃或氧化矽)或其他材料(例如氧化鋁)、這些材料的任一組合等。第一承載基底101為平面的，以接納例如第一半導體裝置201及第二半導體裝置301(在圖1中未說明，但在以下參考圖2至圖3來說明及論述)等半導體裝置的附著。
黏合劑層103放置在第一承載基底101上，以有助於上覆結構(例如，聚合物層105)的黏合。在一實施例中，黏合劑層103可包含紫外膠(ultra-violet glue)，所述紫外膠在暴露至紫外光時會喪失其黏合性質。然而，也可使用其他類型的黏合劑，例如壓敏黏合劑、可輻射固化黏合劑、環氧樹脂、這些的組合等。可將黏合劑層103以在壓力下易於變形的半液體形式或凝膠形式放置至第一承載基底101上。
聚合物層105放置在黏合劑層103上方，且一旦第一半導體裝置201及第二半導體裝置301已附著之後，聚合物層105便用於提供對例如第一半導體裝置201及第二半導體裝置301的保護。在一實施例中，聚合物層105可為正型材料(例如聚苯並噁唑(polybenzoxazole，PBO，例如材料HD8820))，但也可利用任何合適的材料，例如聚醯亞胺或聚醯亞胺衍生物。可使用例如旋塗製程將聚合物層105形成至約0.5μm與約10μm之間(例如5μm)的厚度，但可使用任何合適的方法及厚度。
第一晶種層107形成於聚合物層105上方。在一實施例 中，第一晶種層107為導電材料的薄層，其有助於在後續處理步驟期間形成更厚的層。第一晶種層107可包含約1,000Å厚的鈦層，以及約5,000Å厚的銅層。可依據所期望的材料而使用例如濺射製程、蒸鍍製程或電漿增強型化學氣相沉積(PECVD)製程等製程來形成第一晶種層107。第一晶種層107可被形成為具有約0.3μm與約1μm之間(例如約0.5μm)的厚度。
圖1還說明將光阻109放置在第一晶種層107上方及將光阻109圖案化。在一實施例中，可使用例如旋塗技術將光阻109放置在第一晶種層107上而具有約50μm與約250μm之間(例如約120μm)的厚度。一旦就位，接著便可通過以下方式將光阻109圖案化：將光阻109暴露至圖案化能量源(例如，圖案化光源)以引發化學反應，從而引發光阻109的被暴露至圖案化光源的那些部分的物理變化。然後對被暴露光阻109施加顯影劑，以利用所述物理變化並依據所期望的圖案而選擇性地移除光阻109的被暴露部分或光阻109的未暴露部分。
在一實施例中，被形成至光阻109中的圖案為通孔111的圖案。通孔111以此種放置方式被形成為位於例如第一半導體裝置201及第二半導體裝置301等隨後附著的裝置的不同側面上。然而，可利用通孔111的圖案的任何合適的佈置，例如被定位成使得第一半導體裝置201及第二半導體裝置被放置在通孔111的相對側上。
在一實施例中，通孔111形成於光阻109內。在一實施 例中，通孔111包含一種或多種導電材料(例如銅、鎢、其他導電材料等)，且可例如通過電鍍、無電鍍覆等形成。在一實施例中，使用電鍍製程，在所述電鍍製程中，將第一晶種層107及光阻109浸沒或浸漬在電鍍溶液中。第一晶種層107的表面電連接至外部直流(DC)電源的負極側(negative side)，以使得第一晶種層107在電鍍製程中用作陰極。實心導電陽極(例如銅陽極)也浸漬在所述溶液中並將所述實心導電陽極附著至電源的正極側。來自陽極的原子溶解於溶液中，陰極(例如，第一晶種層107)自所述溶液獲取所溶解的原子，從而將第一晶種層107的被暴露導電區域鍍覆在光阻109的開口內。
一旦已使用光阻109及第一晶種層107形成通孔111，便可使用合適的移除製程(在圖1中未說明，但在以下見於圖3中)來移除光阻109。在一實施例中，可使用電漿灰化製程來移除光阻109，從而可提高光阻109的溫度直至光阻109經歷熱分解且可被移除。然而，可利用任何其他合適的製程，例如濕式剝離。移除光阻109可暴露出第一晶種層107的下伏部分。
一旦被暴露之後，便可執行第一晶種層107的被暴露部分的移除(在圖1中未說明但在以下見於圖3中)。在一實施例中，可通過例如濕式蝕刻製程或乾式蝕刻製程來移除第一晶種層107的被暴露部分(例如，未被通孔111覆蓋的那些部分)。舉例來說，在乾式蝕刻製程中，可使用通孔111作為罩幕將反應劑朝第一晶種層107引導。在另一實施例中，可噴射蝕刻劑或以其他方式使 蝕刻劑與第一晶種層107接觸，以移除第一晶種層107的被暴露部分。在已蝕刻掉第一晶種層107的被暴露部分之後，在通孔111之間暴露出聚合物層105的一部分。
圖2說明將附著至通孔111內的聚合物層105(在圖2中未說明但在以下參考圖3進行說明及闡述)的第一半導體裝置201。在一實施例中，第一半導體裝置201包括第一基底203、第一主動裝置(未各別說明)、第一金屬化層205、第一接觸墊207、第一保護層211、及第一外部連接件209。第一基底203可包含經摻雜或未經摻雜的塊體矽、或絕緣體上覆矽(silicon-on-insulator，SOI)基底的主動層。一般來說，絕緣體上覆矽基底包含一層半導體材料，例如矽、鍺、矽鍺、絕緣體上覆矽、絕緣體上覆矽鍺(silicon germanium on insulator，SGOI)或其組合。可使用的其他基底包括多層式基底、梯度基底、或混合取向基底。
第一主動裝置包括可用來產生第一半導體裝置201的設計的所期望結構要求及功能要求的各種主動裝置及被動裝置(例如電容器、電阻器、電感器等)。可使用任何合適的方法在第一基底203內或上形成第一主動裝置。
第一金屬化層205形成於第一基底203及第一主動裝置上方，且被設計成連接所述各種主動裝置以形成功能性電路系統。在一實施例中，第一金屬化層205是由交替的介電材料層與導電材料層形成，且可通過任何合適的製程(例如沉積、鑲嵌、雙鑲嵌等)形成。在一實施例中，可存在通過至少一個層間介電 層(interlayer dielectric layer，ILD)而與第一基底203分離的四個金屬化層，但第一金屬化層205的精確數量相依於第一半導體裝置201的設計。
第一接觸墊207可形成於第一金屬化層205上方且與第一金屬化層205電接觸。第一接觸墊207可包含鋁，但可使用其他材料，例如銅。第一接觸墊207可使用沉積製程(例如濺射)來形成，以形成材料層(圖中未示出)，且然後可通過合適的製程(例如微影遮蔽及蝕刻)來移除所述材料層的部分，以形成第一接觸墊207。然而，可利用任何其他合適的製程來形成第一接觸墊207。第一接觸墊可被形成為具有約0.5μm與約4μm之間(例如1.45μm)的厚度。
第一保護層211可形成於第一基底203上、第一金屬化層205及第一接觸墊207上方。第一保護層211可由一種或多種合適的介電材料(例如聚苯並噁唑(PBO))製成，但可利用任何合適的材料，例如聚醯亞胺或聚醯亞胺衍生物。第一保護層211可使用例如旋塗製程而被形成至約5μm與約25μm之間(例如約7μm)的厚度，但可使用任何合適的方法及厚度。
第一外部連接件209可被形成為提供導電區以實現第一接觸墊207與例如第一重佈線層505(在圖2中未說明但在以下參考圖8B進行說明及闡述)之間的接觸。在一實施例中，第一外部連接件209可為導電柱，且可通過首先將光阻(圖中未示出)形成在第一保護層211上方並形成至約5μm與約20μm之間(例如 約10μm)的厚度來形成。可將光阻圖案化以暴露出第一保護層211的某些部分，導電柱將延伸穿過所述部分。一旦圖案化之後，便可接著使用所述光阻作為罩幕來移除第一保護層211的所期望部分，從而暴露出下伏第一接觸墊207的將與第一外部連接件209接觸的那些部分。
第一外部連接件209可形成於第一保護層211及光阻兩者的開口內。第一外部連接件209可由導電材料(例如銅)形成，但也可使用其他導電材料，例如鎳、金、或金屬合金、這些的組合等。另外，第一外部連接件209可使用例如電鍍等製程來形成，其中電流流經第一接觸墊207的期望形成第一外部連接件209的導電部分，且將第一接觸墊207浸漬在溶液中。所述溶液及電流將例如銅沉積在開口內以填充及/或過度填充光阻的開口及第一保護層211的開口，從而形成第一外部連接件209。然後可使用例如灰化製程、化學機械研磨(chemical mechanical polish，CMP)製程、這些的組合等來移除第一保護層211的開口外部的過量導電材料及光阻。
然而，如所屬領域中的普通技術人員將知，用以形成第一外部連接件209的上述製程僅為一個說明，但並不意在將實施例限制於此確切製程。相反，上述製程旨在僅為說明性的，因為可利用用於形成第一外部連接件209的任何合適的製程。所有合適的製程均旨在包含於本發明實施例的範圍內。
可將晶粒附著膜(die attach film，DAF)217放置在第一 基底203的相對側上以助於第一半導體裝置201附著至聚合物層105。在一實施例中，晶粒附著膜217為環氧樹脂、酚樹脂、丙烯酸橡膠、氧化矽填料、或其組合，且使用層疊技術來施加。然而，可利用任何其他合適的替代材料及形成方法。
圖3說明將第一半導體裝置201放置至聚合物層105上並一同放置第二半導體裝置301。在一實施例中，第二半導體裝置301可包括第二基底303、第二主動裝置(未各別說明)、第二金屬化層305、第二接觸墊307、第二保護層311、及第二外部連接件309。在一實施例中，第二基底303、第二主動裝置、第二金屬化層305、第二接觸墊307、第二保護層311、及第二外部連接件309可相似於第一基底203、第一主動裝置、第一金屬化層205、第一接觸墊207、第一保護層211、及第一外部連接件209，但他們也可不同。
在一實施例中，可使用例如拾取及放置製程(pick and place process)將第一半導體裝置201及第二半導體裝置301放置至聚合物層105上。然而，也可利用放置第一半導體裝置201及第二半導體裝置301的任何其他方法。
圖4說明通孔111、第一半導體裝置201及第二半導體裝置301的包封。可在模製裝置(在圖4中未說明)中執行包封，所述模製裝置可包括頂部模製部分及可與所述頂部模製部分分離的底部模製部分。當頂部模製部分降低至相鄰於底部模製部分時，可為第一承載基底101、通孔111、第一半導體裝置201、及 第二半導體裝置301形成模製空腔。
在包封製程期間，可相鄰於底部模製部分放置頂部模製部分，從而將第一承載基底101、通孔111、第一半導體裝置201、及第二半導體裝置301封閉在模製空腔內。一旦被封閉之後，頂部模製部分及底部模製部分便可形成氣密密封以控制氣體流入模製空腔及自模製空腔流出。一旦密封之後，便可將包封體401放置在模製空腔內。包封體401可為模製化合物樹脂，例如聚醯亞胺、PPS、PEEK、PES、耐熱晶體樹脂、這些的組合等。可在頂部模製部分與底部模製部分對準之前將包封體401放置在模製空腔內，抑或可通過注射口將包封體401注射至模製空腔內。
一旦包封體401已放置至模製空腔內而使得包封體401包封第一承載基底101、通孔111、第一半導體裝置201、及第二半導體裝置301之後，便可將包封體401固化以硬化包封體401來實現最佳保護。儘管確切固化製程至少部分地相依於為包封體401選擇的特定材料，然而在選擇模製化合物作為包封體401的實施例中，可通過例如將包封體401加熱至約100℃與約130℃之間(例如約125℃)達約60秒至約3000秒(例如約600秒)的時間等製程來進行固化。另外，可在包封體401內包含引發劑及/或催化劑以更好地控制固化製程。
然而，如所屬領域中的普通技術人員將知，上述固化製程僅為示例性製程，而並不意在限制當前實施例。可使用其他固化製程，例如輻照或甚至使包封體401在周圍環境溫度下硬化。 可使用任何合適的固化製程，且所有此種製程均旨在包含於本文所述實施例的範圍內。
圖4還說明使包封體401薄化以暴露出通孔111、第一半導體裝置201、及第二半導體裝置301以供進一步處理。可例如使用機械研磨製程或化學機械研磨(CMP)製程來執行變薄，從而利用化學蝕刻劑及磨料來使包封體401、第一半導體裝置201、及第二半導體裝置301反應並研磨掉包封體401、第一半導體裝置201、及第二半導體裝置301，直至通孔111、第一外部連接件209(位於第一半導體裝置201上)及第二外部連接件309(位於第二半導體裝置301上)已被暴露出。如此一來，第一半導體裝置201、第二半導體裝置301、及通孔111可具有也與包封體401共面的平面表面。
然而，儘管上述化學機械研磨製程被呈現為一個說明性實施例，但其並不旨在限制所述實施例。可使用任何其他合適的移除製程來使包封體401、第一半導體裝置201、及第二半導體裝置301薄化並暴露出通孔111。舉例來說，可利用一系列化學蝕刻劑。可利用此製程及任何其他合適的製程來使包封體401、第一半導體裝置201、及第二半導體裝置301薄化，且所有此種製程均旨在包含於實施例的範圍內。
圖5至圖8B說明在包封體401及現在暴露出的第一半導體裝置201、第二半導體裝置301、及通孔111上方形成重佈線結構500(在圖8A中首次標注)，其中圖8B為圖8A的組件502的 放大圖。首先參見圖5，在一實施例中，可通過首先在包封體401上方形成第一重佈線保護層501而形成重佈線結構500。第一重佈線保護層501可為介電材料，例如低溫固化聚合物。
在一實施例中，第一重佈線保護層501可由包含溶劑、聚合物前體、交聯劑、及光增感劑的聚合物材料形成。混合物可更包含添加劑。可使用例如旋塗製程將聚合物材料形成至約5μm與約17μm之間(例如約7μm)的厚度，但可使用任何合適的方法及厚度。舉例來說，第一重佈線保護層501可為聚醯亞胺，但可利用任何合適的材料，例如聚丙烯酸酯、聚苯並噁唑(PBO)、聚醯亞胺前體、或聚醯亞胺衍生物。
在對組合物使用低溫固化聚醯亞胺的一個特定實施例中，聚合物材料可包含聚合物前體(例如低溫固化聚醯亞胺樹脂)以及放置至溶劑中的光增感劑、交聯劑、及添加劑。在一實施例中，低溫固化聚醯亞胺樹脂可包含由下式的單體構成的聚合物：
Figure 106108159-A0305-02-0015-1
另外，儘管低溫固化聚醯亞胺樹脂可為如上所述的實施例中的一者，但低溫固化聚醯亞胺樹脂並不旨在僅限於本文所述的具體實例。而是，可利用任何合適的低溫固化聚醯亞胺樹脂，且所有此種光增感劑聚醯亞胺樹脂均旨在包含於實施例的範圍 內。舉例來說，聚合物材料可包含約20重量%至40重量%或約25重量%至35重量%的聚合物前體。
在一實施例中，所述溶劑可為有機溶劑，且可包含任何合適的溶劑，例如酮、醇、多元醇、醚、乙二醇醚、環醚、芳族烴、酯、丙酸酯、乳酸鹽、乳酸酯、烷二醇單烷基醚、乳酸烷基酯、烷氧基丙酸烷基酯、環內酯、包含環的一元酮化合物、碳酸亞烷基酯、烷氧基乙酸烷基酯、丙酮酸烷基酯、乙二醇烷基醚乙酸酯、二乙二醇、丙二醇烷基醚乙酸酯、烷二醇烷基醚酯、烷二醇單烷基酯等。
可用作溶劑的材料的具體實例包括丙酮、甲醇、乙醇、甲苯、二甲苯、4-羥基-4-甲基-2-戊酮、四氫呋喃、甲基乙基酮、環己酮、甲基異戊基酮、2-庚酮、乙二醇、乙二醇單乙酸酯、乙二醇二甲醚、乙二醇甲乙醚、乙二醇單乙醚、甲基溶纖劑乙酸酯、乙基溶纖劑乙酸酯、二乙二醇、二乙二醇單乙酸酯、二乙二醇單甲醚、二乙二醇二乙醚、二乙二醇二甲醚、二乙二醇乙甲醚、二乙二醇單乙醚、二乙二醇單丁醚、2-羥基丙酸乙酯、2-羥基-2-甲基丙酸甲酯、2-羥基-2-甲基丙酸乙酯、乙氧基乙酸乙酯、羥基乙酸乙酯、2-羥基-2-甲基丁酸甲酯、3-甲氧基丙酸甲酯、3-甲氧基丙酸乙酯、3-乙氧基丙酸甲酯、3-乙氧基丙酸乙酯、乙酸乙酯、乙酸丁酯、乳酸甲酯及乳酸乙酯(ethyl lactate，EL)、丙二醇、丙二醇單乙酸酯、丙二醇單乙醚乙酸酯、丙二醇單甲醚乙酸酯、丙二醇單丙甲醚乙酸酯、丙二醇單丁醚乙酸酯、丙二醇單甲醚丙酸酯、 丙二醇單乙醚丙酸酯、丙二醇甲基醚乙酸酯、丙二醇乙基醚乙酸酯、乙二醇單甲醚乙酸酯、乙二醇單乙醚乙酸酯、丙二醇單甲醚、丙二醇單乙醚、丙二醇單丙醚、丙二醇單丁醚、乙二醇單甲醚、乙二醇單乙醚、乳酸丙酯及乳酸丁酯、3-乙氧基丙酸乙酯、3-甲氧基丙酸甲酯、3-乙氧基丙酸甲酯及3-甲氧基丙酸乙酯、β-丙內酯、β-丁內酯、γ-丁內酯、α-甲基-γ-丁內酯、β-甲基-γ-丁內酯、γ-戊內酯、γ-己內酯、γ-辛內酯、α-羥基-γ-丁內酯、2-丁酮、3-甲基丁酮、頻哪酮、2-戊酮、3-戊酮、4-甲基-2-戊酮、2-甲基-3-戊酮、4,4-二甲基-2-戊酮、2,4-二甲基-3-戊酮、2,2,4,4-四甲基-3-戊酮、2-己酮、3-己酮、5-甲基-3-己酮、2-庚酮、3-庚酮、4-庚酮、2-甲基-3-庚酮、5-甲基-3-庚酮、2,6-二甲基-4-庚酮、2-辛酮、3-辛酮、2-壬酮、3-壬酮、5-壬酮、2-癸酮、3-癸酮、4-癸酮、5-己-2-酮、3-戊-2-酮、環戊酮、2-甲基環戊酮、3-甲基環戊酮、2,2-二甲基環戊酮、2,4,4-三甲基環戊酮、環己酮、3-甲基環己酮、4-甲基環己酮、4-乙基環己酮、2,2-二甲基環己酮、2,6-二甲基環己酮、2,2,6-三甲基環己酮、環庚酮、2-甲基環庚酮、3-甲基環庚酮、丙烯碳酸酯、亞乙烯碳酸酯、乙烯碳酸酯、及丁烯碳酸酯、乙酸-2-甲氧基乙酯、乙酸-2-乙氧基乙酯、乙酸-2-(2-乙氧基乙氧)乙酯、乙酸-3-甲氧基-3-甲基丁酯、乙酸-1-甲氧基-2-丙酯、二丙二醇、單甲醚、單乙醚、單丙醚、單丁醚、單苯基醚、二丙二醇單乙酸酯、二噁烷、乳酸乙酯、乙酸甲酯、乙酸乙酯、乙酸丁酯、丙酮酸甲酯、丙酮酸乙酯、丙酮酸丙酯、甲氧基丙酸甲酯、乙氧基丙酸乙酯、正甲基-2- 吡咯烷酮或正甲基吡咯烷酮(n-methylpyrrolidone，NMP)、2-甲氧基乙基醚(二甘醇二甲醚)、乙二醇單甲醚、丙二醇單甲醚；丙酸甲酯、丙酸乙酯、及乙氧基丙酸乙酯、甲乙酮、環己酮、2-庚酮、二氧化碳、環戊酮、環己酮、3-乙氧基丙酸乙酯、丙二醇甲醚乙酸酯(propylene glycol methyl ether acetate，PGMEA)、亞甲基溶纖劑、乙酸丁酯、及2-乙氧基乙醇、N-甲基甲醯胺、N,N-二甲基甲醯胺或二甲基甲醯胺(dimethylformamide，DMF)、N-甲基甲醯苯胺、N-甲基乙醯胺、N,N-二甲基乙醯胺、N-甲基吡咯烷酮、二甲基亞碸、苯甲基乙醚、二己醚、丙酮基丙酮、異佛爾酮、己酸、辛酸、1-辛醇、1-壬醇、苯甲醇、乙酸苯甲酯、苯甲酸乙酯、草酸二乙酯、馬來酸二乙酯、γ-丁內酯、乙烯碳酸酯、丙烯碳酸酯、苯基溶纖劑乙酸酯等。然而，如所屬領域中的普通技術人員將知，本文所列化學化合物僅旨在作為溶劑的所說明實例，而並不旨在將實施例限制於僅僅具體所述的那些溶劑。相反，可利用任何合適的溶劑，且所有此種溶劑均旨在包含於本發明實施例的範圍內。值得注意的是，所述溶劑可構成30重量%至60重量%或55重量%至70重量%的聚合物材料。另外，所述溶劑可包含有機材料的混合物，例如在所述混合物中，所述聚合物材料包含約45重量%至55重量%的NMP及約10重量%至15重量%的EL。
交聯劑形成將一個聚合物鏈鍵結至另一聚合物鏈的鍵。所得組合物可具有比其原本不交聯時大的剛性。在一實施例中，交聯劑可包含任何合適的交聯劑，例如四乙二醇二甲基丙烯酸酯 (丙烯酸酯)，其中所述聚合物材料包含1重量%至5重量%的交聯劑。
光增感劑或光敏組分(photoactive component，PAC)可為光敏組分，例如光酸產生劑、光堿產生劑、自由基產生劑等，且光增感劑可為正型的或負型的。在光增感劑為光酸產生劑的實施例中，光增感劑可包含鹵化三嗪、鎓鹽、重氮鹽、芳族重氮鹽、鏻鹽、鋶鹽、錪鹽、醯亞胺磺酸酯、肟磺酸酯、二碸、鄰硝基苯甲基磺酸酯、磺化酯、鹵化磺醯氧基二甲醯亞胺、重氮基二碸、α-氰基氧基胺-磺酸酯、醯亞胺磺酸酯、酮重氮基碸、磺醯基重氮酯、1,2-二(芳基磺醯基)肼、硝基苯甲酯、及s-三嗪衍生物、這些的合適的組合等。
可使用的光酸產生劑的具體實例包括α.-(三氟甲基磺醯氧基)-雙環[2.2.1]庚-5-烯-2,3-二甲醯亞胺(MDT)、N-羥基-萘二甲醯亞胺(DDSN)、安息香甲苯磺酸酯、叔丁基苯基-α-(對甲苯磺醯氧基)-乙酸酯及叔丁基-α-(對甲苯磺醯氧基)-乙酸酯、三芳基鋶及二芳基錪六氟銻酸酯、六氟砷酸酯、三氟甲磺酸酯、錪全氟辛磺酸酯、N-樟腦磺醯氧基萘二甲醯亞胺、N-五氟苯基磺醯氧基萘二甲醯亞胺、離子錪磺酸酯(例如二芳基錪(烷基或芳基)磺酸酯)及雙-(二-叔丁基苯基)錪莰基磺酸酯、全氟烷磺酸酯(例如全氟戊烷磺酸酯、全氟辛烷磺酸酯、全氟甲磺酸酯)、芳基(例如，苯基或苯甲基)三氟甲磺酸酯(例如三苯基鋶三氟甲磺酸酯或雙-(叔丁基苯基)錪三氟甲基磺酸酯)；連苯三酚衍生物(例如，連苯三酚 的三甲磺酸酯)、羥基醯亞胺的三氟甲磺酸酯、α,α'-雙-磺醯基-重氮甲烷、經硝基取代的苯甲基醇的磺酸酯、萘醌-4-二疊氮、烷基二碸等。
在光增感劑為自由基產生劑的實施例中，光增感劑可包含正苯基甘氨酸、芳族酮(例如苯甲酮)、N,N'-四甲基-4,4'-二氨基苯甲酮、N,N'-四乙基-4,4'-二氨基苯甲酮、4-甲氧基-4’-二甲基氨基苯甲酮、3,3'-二甲基-4-甲氧基苯甲酮、p,p'-雙(二甲基氨基)苯甲酮、p,p'-雙(二乙基氨基)-苯甲酮、蒽醌、2-乙基蒽醌、萘醌及菲醌、安息香類(例如安息香、安息香甲基醚、安息香乙基醚、安息香異丙醚、安息香-正丁醚、安息香-苯基醚、甲基安息香及乙基安息香)、苯甲基衍生物(例如二苯甲基、苯甲基二苯基二碸、及苯甲基二甲基縮酮)、吖啶衍生物(例如9-苯基吖啶及1,7-雙(9-吖啶)庚烷)、噻噸酮(例如2-氯噻噸酮、2-甲基噻噸酮、2,4-二乙基噻噸酮、2,4-二甲基噻噸酮、及2-異丙基噻噸酮)、苯乙酮(例如1,1-二氯苯乙酮、對叔丁基二氯-苯乙酮、2,2-二乙氧基苯乙酮、2,2-二甲氧基-2-苯基苯乙酮、及2,2-二氯-4-苯氧基苯乙酮)、2,4,5-三芳基咪唑二聚物(例如2-(鄰氯苯基)-4,5-二苯基咪唑二聚物、2-(鄰氯苯基)-4,5-二-(間甲氧基苯基咪唑二聚物、2-(鄰氟苯基)-4,5-二苯基咪唑二聚物、2-(鄰甲氧基苯基)-4,5-二苯基咪唑二聚物、2-(對甲氧基苯基)-4,5-二苯基咪唑二聚物、2,4-二(對甲氧基苯基)-5-苯基咪唑二聚物、2-(2,4-二甲氧基苯基)-4,5-二苯基咪唑二聚物、及2-(對甲基巰苯基)-4,5-二苯基咪唑二聚物)、這些的合適的 組合等。
在光增感劑為光堿產生劑的實施例中，光增感劑可包含季銨二硫代氨基甲酸酯、α氨基酮、含肟-尿烷的分子(例如二苯並醯苯肟六亞甲基二尿烷)、四有機基硼酸銨鹽、及N-(2-硝基苯甲氧基羰基)環胺、這些的合適的組合等。在一實施例中，可使用正型光增感劑(例如二苯並甲烷)或負型光增感劑(例如2,2’-(苯基亞氨基)二乙醇)作為光增感劑。然而，如所屬領域中的普通技術人員將知，本文所列的化學化合物僅旨在作為光增感劑的說明實例，而並不旨在將實施例限制於僅具體闡述的那些光增感劑。而是，可利用任何合適的光增感劑，且所有此種光增感劑均旨在包含於本發明實施例的範圍內。聚合物材料可包含約1重量%至8重量%的光增感劑。
添加劑有助於降低固化所需的溫度。具體而言，添加劑可用於增大混合物的自由體積。添加劑的高極性及/或高位阻(steric hindrance)可用於克服在暴露期間及暴露之後形成的聚合物的極性(例如通過減小偶極矩)。因此，如下所述，可使用較低的暴露能量。聚合物的反應性部分兩端的極性減小會使得分子的各分支能夠集合在一起以形成環，且因此在較低溫度下固化期間改善環化。添加劑可用作反應的催化劑，且因此在固化之前及固化之後保持與聚合物分離，但固化後的最終聚合物層或介電層可包含原始添加劑中的某些或全部。
添加劑可包含適合用於增大聚合物材料或聚合物混合物 的自由體積的任何分子。如上所述，添加劑可具有高極性及/或高位阻。為增大混合物的自由體積，可選擇添加劑，且所述添加劑可具有與所選擇交聯劑相似的結構。舉例來說，添加劑可為聚醚，例如聚乙二醇(PEG)(例如，分子量為600且包含5重量%的聚合物材料)、聚丙二醇(PPG)、這些的組合等。相似地，舉例來說，在使用四乙二醇二甲基丙烯酸酯作為交聯劑的實施例中，添加劑可為以上所列化合物、以下所說明的以下化合物、或具有相似化學結構的化合物中的一者。舉例來說，添加劑可包含含有如下醚基或端基的長烷基鏈：
Figure 106108159-A0305-02-0022-2
或
Figure 106108159-A0305-02-0022-3
其中R1可包含-H、-Si-Me3、烷基鏈、甲基、或叔丁基，R2可包含-H、-SiMe3、烷基鏈、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +、或-SO3H，且其中n介於約4與約200之間，但可使用任何合適的數量。
在另一實施例中，添加劑可包含環結構。舉例來說，添加劑可包含鄰苯二甲酸酯。另外，可使用具有環結構的任何合適的化合物。
此外，添加劑可包含多原子離子(例如磷酸根或硝酸根) 及其酸衍生物。可使用附著至有機分子的任何合適的多原子離子。
在再一實施例中，添加劑可包含含有如下醚基或端基的長烷基鏈：
Figure 106108159-A0305-02-0023-4
其中R3可包含-H、-Si-Me3、烷基鏈、甲基、或叔丁基，R4可包含-H、-Si-Me3、烷基鏈、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +、或-SO3H，且其中n在約4至約200之間，但可使用任何合適的數量。
在又一實施例中，添加劑可包含含有如下醚基或端基的長烷基鏈：
Figure 106108159-A0305-02-0023-5
其中R5可包含-NH、-NR、或SiR2，R6可包含-H、-Si-Me3、烷基鏈、甲基、或叔丁基，R-7可包含-H、-Si-Me3、烷基鏈、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +、或-SO3H，且其中n介於約4至約200之間，但可使用任何合適的數量。
在又一實施例中，添加劑可包含含有如下醚基或端基的長烷基鏈：
Figure 106108159-A0305-02-0024-6
其中R8可與R9相同或可與R9不同，其中R8及R9可包含-H、-Si-Me3、烷基鏈、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +、或-SO3H，且其中n介於約4至約200之間，但可使用任何合適的數量。
在又一實施例中，添加劑可包含含有具有如下不同端基的分支側鏈的長烷基鏈：
Figure 106108159-A0305-02-0024-7
其中R10可包含-H、-Si-Me3、烷基鏈、甲基、叔丁基、苯基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +或-SO3H，且R11可包含-H、-Si-Me3、烷基鏈、甲基、或叔丁基，其中R12可包含-H、-Si-Me3、烷基鏈、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +或-SO3H，且其中n介於約4至約200之間，但可使用任何合適的數量。
在又一實施例中，添加劑可包含含有具有如下不同端基的分支側鏈的長烷基鏈：
Figure 106108159-A0305-02-0024-8
其中R13可包含-H、-Si-Me3、烷基鏈、甲基、叔丁基、苯基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +、或-SO3H，其中R14可包含-H、-Si-Me3、烷基鏈、甲基、或叔丁基，其中R15可包含-H、-Si-Me3、烷基鏈、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +或-SO3H，且其中n介於約4至約200之間，但可使用任何合適的方法。
在具體實施例中，添加劑可包含塑化劑。舉例來說，添加劑可為中等分子量至高分子量酯、芳族羧酸、或芳族磷酸。也可使用如上所述的己二酸酯及鄰苯二甲酸酯。因此，添加劑可包含以下塑化劑中的一者或多者：
Figure 106108159-A0305-02-0025-9
Figure 106108159-A0305-02-0026-10
Figure 106108159-A0305-02-0027-11
Figure 106108159-A0305-02-0028-12
 佳發(Jayflex)® DINP
Figure 106108159-A0305-02-0028-13
Figure 106108159-A0305-02-0029-14
 Paraplex® G-30
Figure 106108159-A0305-02-0029-15
 Plasthall® DINP塑化劑
Figure 106108159-A0305-02-0029-16
Figure 106108159-A0305-02-0030-17
然而，如所屬領域中的普通技術人員將知，本文所列化學化合物僅旨在作為添加劑的說明實例，而並不旨在將實施限制於僅具體闡述的那些添加劑。而是，可利用任何合適的添加劑，且所有此種添加劑均旨在包含於本發明實施例的範圍內。在一實施例中，聚合物材料包含1重量%至10重量%的添加劑，例如3 重量%或5重量%的添加劑。
一旦準備就緒，便可通過首先施加聚合物材料至包封體401、被暴露第一半導體裝置201、第二半導體裝置301、及通孔111上來利用第一重佈線保護層501。第一重佈線保護層501可被施加成使得第一重佈線保護層501塗布包封體401的上部被暴露表面、被暴露第一半導體裝置201、第二半導體裝置、及通孔111，且可使用例如旋轉塗布製程、浸塗法、氣刀塗布法、簾塗法、絲-杆塗布法、凹版塗布法、層疊法、擠壓塗布法、這些的組合等製程來施加。可將第一重佈線保護層501放置至約7μm至約35μm之間的厚度。
一旦被施加之後，便可對第一重佈線保護層501進行烘烤以在暴露(以下進一步闡述)之前固化及乾燥第一重佈線保護層501。固化及乾燥第一重佈線保護層501會移除溶劑組分、同時留下樹脂、光增感劑、交聯劑、及任何其他所選擇添加劑。在一實施例中，可在適於蒸發掉溶劑的溫度(例如在約40℃與150℃之間(例如約150℃))下執行預烘烤，但精確的溫度相依於為第二重佈線保護層507所選擇的材料。所述預烘烤被執行達足以固化及乾燥第二重佈線保護層507的時間，例如約10秒至約5分鐘之間(例如約270秒)的時間。
如在圖6A中所說明，一旦已放置第一重佈線保護層501之後，便使用例如微影遮蔽及蝕刻製程或如果第一重佈線保護層501的材料為感光性的則通過對第一重佈線保護層501的材料進 行暴露及顯影而將第一重佈線保護層501圖案化以形成開口531。
在一實施例中，能量源供應能量(例如光)至第一重佈線保護層501以引發光增感劑的反應，所述光增感劑繼而與第一重佈線保護層聚合物樹脂反應以使得第一重佈線保護層501的被能量撞擊的那些部分發生化學改變。在一實施例中，所述能量可為電磁輻射，(例如g-射線(具有約436nm的波長)、i-射線(具有約365nm的波長))、紫外輻射、遠紫外輻射、x-射線、電子束等。能量源可為電磁輻射源，且可為KrF準分子雷射(具有248nm的波長)、ArF準分子雷射(具有193nm的波長)、F2準分子雷射(具有157nm的波長)等，但也可利用任何其他合適的能量源，例如汞蒸氣燈、氙燈、碳弧燈等。
圖案化罩幕位於能量源與第一重佈線保護層501之間以在能量實際撞擊第一重佈線保護層501之前阻擋能量的多個部分以形成圖案化能量。在一實施例中，圖案化罩幕可包括一系列層(例如，基底、吸收層、抗反射塗層、遮罩層等)以反射、吸收或以其他方式阻擋能量的某些部分到達第一重佈線保護層501的不期望被照射的那些部分。可通過以所期望的照射形狀形成穿過圖案化罩幕的開口而在圖案化罩幕中形成所期望的圖案。
在一實施例中，將第一重佈線保護層501放置在支撐板上。一旦圖案已對準至第一重佈線保護層501之後，能量源便產生所期望的能量(例如，光)，所述所期望的能量穿過圖案化罩幕而一路到達第一重佈線保護層501。撞擊在第一重佈線保護層501 的部分上的圖案化能量引發第一重佈線保護層501內的光增感劑的反應。光增感劑吸收圖案化能量後的化學反應產物(例如，酸/堿/自由基)接著與第二重佈線保護層聚合物樹脂反應，從而使第一重佈線保護層501在通過圖案化遮罩被照射的那些部分中發生化學改變。
在一實施例中，可利用為約2μm與200μm之間(例如約10μm)的底部臨界尺寸(bottom critical dimension，BCD)來進行暴露。另外，暴露寬容度(exposure latitude，EL)可大於約33%或大於約50%，聚焦深度(depth of focus，DOF)介於約-50μm與50μm之間(例如18μm)，暴露能量介於約60mJ與200mJ之間，且可小於220mJ或225mJ(例如減小了約22%而成為約175mJ)，且聚焦介於約30μm與48μm之間，例如36μm。
圖6B提供說明包含具有聚合物材料的添加劑的交聯及NMR結果。交聯級示出聚合物的高纏結(high entanglement)，所述高纏結使得聚合物不太可能移動及反應。如上所述，通過由添加劑使得自由體積增大來改善遷移率。在圖6B中，在聚合物材料的NMR結果中在3.5ppm處觀察到-O-CH2-CH2結構，所述聚合物材料包含約45%至55%的NMP作為溶劑、包含約10%至15%的EL作為另一溶劑、包含約25%至35%的聚醯胺酸酯作為聚合物前體、包含約1%至5%的四乙二醇二甲基丙烯酸酯作為交聯劑，且包含約1%至8%的2,2’-(苯基亞氨基)二乙醇作為光增感劑，並且包含約1%至10%或5%的以下添加劑：
Figure 106108159-A0305-02-0034-18
圖6C提供說明包含具有聚合物材料的添加劑的另一實施例的品質分析結果。分子量為約600的添加劑包含以下化學結構：
Figure 106108159-A0305-02-0034-19
如下文所詳細闡述的聚合物材料可經歷一系列反應。這些反應的化學機理在圖6D中進行說明。
在已對第一重佈線保護層501進行暴露之後，可使用第一暴露後烘烤(post-exposure bake，PEB)來幫助在暴露期間因能量撞擊在光增感劑上而產生的酸/堿/自由基的產生、分散、及反應。此種幫助有助於形成或增強化學反應，所述化學反應會在由能量撞擊的那些區與未被能量撞擊的那些區之間產生化學差異及不同極性。這些化學差異也造成由能量撞擊的區與未被能量撞擊的區之間的溶解度差異。在一實施例中，第一重佈線保護層501的溫度可升高至介於約70℃與約150℃之間達約40秒與約120秒之間(例如約2分鐘)的時間段。在一特定實施例中，顯影後烘烤可在140℃、150℃、130℃、110℃、90℃、及70℃的溫度下執行，分別執行約2分鐘。
一旦第一重佈線保護層501已被暴露及烘烤之後，便可使用顯影劑將第一重佈線保護層501顯影。在第一重佈線保護層 501為低溫固化聚醯亞胺的實施例中，第一顯影劑可為有機溶劑抑或可利用臨界流體來移除第一重佈線保護層501的未暴露至能量且因此保持其原始溶解度的那些部分。可利用的材料的具體實例包括烴溶劑、醇溶劑、醚溶劑、酯溶劑、臨界流體、這些的組合等。可用於負型溶劑的材料的具體實例包括環戊酮(A515)、己烷、庚烷、辛烷、甲苯、二甲苯、二氯甲烷、氯仿、四氯化碳、三氯乙烯、甲醇、乙醇、丙醇、丁醇、臨界二氧化碳、二乙醚、二丙醚、二丁醚、乙基乙烯醚、二噁烷、環氧丙烷、四氫呋喃、溶纖劑、甲基溶纖劑、丁基溶纖劑、甲基卡必醇、二乙二醇單乙醚、丙酮、甲基乙基酮、甲基異丁基酮、異佛爾酮、環己酮、乙酸甲酯、乙酸乙酯、乙酸丙酯、乙酸丁酯、吡啶、甲醯胺、N,N-二甲基甲醯胺等。
可使用例如旋轉塗布製程對第一重佈線保護層501施加第一顯影劑。在此製程中，在第一重佈線保護層501旋轉的同時自第二重佈線保護層507上方對第一重佈線保護層501施加第一顯影劑。在一實施例中，第一顯影劑可處於約10℃與約80℃之間(例如約50℃)的溫度下，且顯影可持續約1分鐘至約60分鐘之間，例如約30分鐘。
然而，儘管本文所述的旋轉塗布法為一種適合於在暴露之後將第一重佈線保護層501顯影的方法，但其旨在為說明性的，而並不旨在限制實施例。相反，可使用用於顯影的任何合適的方法，包括浸漬製程、液浸製程(puddle process)、噴塗製程、這些 的組合等。所有此種顯影製程均旨在包含於實施例的範圍內。
一旦第一重佈線保護層501已顯影之後，便可沖洗第一重佈線保護層501。在一實施例中，可使用沖洗液體(例如丙二醇單甲醚乙酸酯(C260))來沖洗第一重佈線保護層501，但可使用任何合適的沖洗溶液，例如水。
在顯影後，可利用顯影後烘烤製程來幫助在顯影製程之後使第一重佈線保護層501聚合及穩定。在一實施例中，顯影後烘烤製程可在約80℃與約200℃之間、或約80℃與約170℃之間(例如約140℃)的溫度下執行約60秒與約300秒之間(例如約2分鐘)的時間。
在顯影後烘烤及RDL表面處理之後，可使第一重佈線保護層501固化。在第一重佈線保護層501包含低溫固化聚醯亞胺的實施例中，固化製程可在低於約230℃的低溫(例如約200℃與230℃之間(例如約220℃)的溫度)、或小於約170℃的低溫(例如150℃與200℃之間的溫度)、抑或在約170℃下執行約1小時與約2小時之間的時間。溫度可始於約23℃，且以約0.5℃至約10℃的速率(例如以約4.5℃的速率)升高。系統以約0.5℃/分鐘至約10℃/分鐘(例如約1℃/分鐘)的速率冷卻。在特定實施例中，固化製程可在約170℃的溫度下執行約1小時，在約180℃的溫度下執行約1小時的時間、或在約160℃的溫度下執行約2小時的時間。然而，可利用任何合適的溫度及時間。
圖6E提供包含添加劑的實施例的測試資料，所述測試資 料說明使用1378cm-1/1501cm-1傅裡葉變換紅外光譜學(Fourier transform infrared spectroscopy，FTIR)比率的聚醯亞胺環化。具體而言，本文所述的低溫固化聚醯亞胺在170℃固化溫度下具有約1.78的聚醯亞胺環化。通過比較，無添加劑的聚合物材料可在230℃固化溫度下產出約1.74的聚醯亞胺環化，或在170℃固化溫度下產出約0.85的聚醯亞胺環化。
通過使用添加劑來固化第一重佈線保護層501，可實現高水準的聚醯亞胺環化。舉例來說，將包含3%添加劑的聚合物材料固化至最高約170℃可產出具有以下參數的膜：超過約82%的環化(例如約98%的環化)、約67%的伸長率、約175MPa的抗張強度、約3.8GPa的楊氏模量、約300℃的熱重量分析分解溫度(TGA-Td)、及約205℃的動態機械分析玻璃化轉變溫度(Tg(DMA))。再舉例來說，將包含5%添加劑的聚合物材料固化至最高約170℃可產出具有以下參數的膜：約100%的環化、約83%的伸長率、約180MPa的抗張強度、約3.4GPa的楊氏模量、約311℃的分解溫度(TGA-Td)、及約205℃的玻璃化轉變溫度(Tg(DMA))。
通過由例如低溫固化聚醯亞胺等材料形成第一重佈線保護層501，可獲得與下伏層的黏合得到增強的材料。此種增強的黏合使得在後續加工及使用期間第一重佈線保護層501與下伏層及元件之間的分層減少或甚至消除。
如在圖7至圖8B中所說明，一旦第一重佈線保護層501 已固化之後，便可在穿過第一重佈線保護層501的開口531中形成第一重佈線通孔503，以建立與第一半導體裝置201、第二半導體裝置301、及通孔111的電連接。開口531可使用導電材料(例如銅)來填充，且使用例如平面化製程(例如化學機械研磨)來移除任何過量的材料。然而，可利用任何合適的製程或材料。
在第一重佈線通孔503已形成之後，在與第一重佈線通孔503的電連接之上形成第一重佈線層505。在一實施例中，可通過首先經由合適的形成製程(例如化學氣相沉積或濺射)形成鈦銅合金的晶種層(圖中未示出)來形成第一重佈線層505。然後可形成光阻(圖中也未示出)來覆蓋所述晶種層，且然後可將光阻圖案化以暴露出晶種層的位於期望具有第一重佈線層505之處的那些部分。
一旦光阻已形成且被圖案化之後，便可通過沉積製程(例如鍍覆)而在晶種層上形成導電材料，例如銅。所述導電材料可被形成為具有介於約1μm與約10μm之間(例如約5μm)的厚度。然而，儘管所述材料及方法適合形成導電材料，但這些材料僅為示例性的。可使用任何其他合適的材料(例如AlCu或Au)及任何其他合適的形成製程(例如化學氣相沉積或物理氣相沉積)來形成第一重佈線層505。
一旦導電材料已形成之後，便可通過合適的移除製程(例如化學剝離及/或灰化)來移除光阻。另外，在移除所述光阻之後，可通過例如以導電材料作為罩幕的合適的蝕刻製程來移除晶種層 的被光阻覆蓋的那些部分。
視需要，如果需要，則在第一重佈線層505已形成之後，可執行第一重佈線層505的表面處理以助於保護第一重佈線層505。在一實施例中，表面處理可為清除浮渣處理(descum treatment)，例如電漿處理，其中第一重佈線層505的表面被暴露至例如氬、氮、氧、或混合Ar/N2/O2周圍環境電漿以改善第一重佈線層505與上覆層(例如，第二重佈線保護層507)之間的介面黏合。然而，可利用任何合適的表面處理。
在第一重佈線層505已形成之後，可形成第二重佈線保護層507以助於隔離第一重佈線層505。在一實施例中，第二重佈線保護層507可為與第一重佈線保護層501不同的材料，且可為例如另一介電材料(例如PBO)。視需要，第二重佈線保護層507可由與第一重佈線保護層501相似的材料來形成，且其可與第一重佈線保護層501相似地抑或如上文結合第一重佈線保護層501所述進行放置、顯影、及/或固化。
在第二重佈線保護層507已形成之後，可形成第二重佈線層509以延伸穿過形成於第二重佈線保護層507內的開口並與第一重佈線層505建立電連接。在一實施例中，可使用與第一重佈線層505相似的材料及製程來形成第二重佈線層509。舉例來說，可施加晶種層，且所述晶種層可被圖案化光阻覆蓋，可在晶種層上施加導電材料(例如銅)，可移除圖案化光阻，且可使用導電材料作為罩幕對所述晶種層進行蝕刻。然而，可使用任何合適 的材料或製造製程。
在第二重佈線層509已形成之後，在第二重佈線層509上方施加第三重佈線保護層511，以助於隔離及保護第二重佈線層509。在一實施例中，第三重佈線保護層511可由與第二重佈線保護層507相似的材料且以與第二重佈線保護層507相似的方式來形成。舉例來說，第三重佈線保護層511可由已被施加的低溫固化聚醯亞胺形成且如上文參考第二重佈線保護層507所述而被圖案化。然而，可利用任何合適的材料或製造製程。
在第三重佈線保護層511已被圖案化之後，可形成第三重佈線層513，以延伸穿過形成於第三重佈線保護層511內的開口並與第二重佈線層509建立電連接。在一實施例中，可使用與第一重佈線層505相似的材料及製程來形成第三重佈線層513。舉例而言，可施加晶種層且所述晶種層可被圖案化光阻覆蓋，可在晶種層上施加導電材料(例如銅)，可移除圖案化光阻，且可使用導電材料作為罩幕來蝕刻晶種層。然而，可使用任何合適的材料或製造製程。
在第三重佈線層513已形成之後，可在第三重佈線層513上方形成第四重佈線保護層515，以助於隔離及保護第三重佈線層513。在一實施例中，第四重佈線保護層515可由與第二重佈線保護層507相似的材料且以與第二重佈線保護層507相似的方式來形成。舉例而言，第四重佈線保護層515可由已被施加的低溫固化聚醯亞胺形成且如上文參考第二重佈線保護層507所述而被圖 案化。然而，可利用任何合適的材料或製造製程。
圖7至圖8B進一步說明形成凸塊下金屬(underbump metallization)519及第三外部連接件517以與第三重佈線層513進行電接觸。在一實施例中，凸塊下金屬519可各自包括三個導電材料層，例如鈦層、銅層、及鎳層。然而，所屬領域中的普通技術人員將知，存在許多適合用於形成凸塊下金屬519的合適的材料及層配置，例如鉻/鉻-銅合金/銅/金配置、鈦/鈦鎢/銅配置、或銅/鎳/金配置。可用於凸塊下金屬519的任何合適的材料或材料層均旨在包含於實施例的範圍內。
在一實施例中，通過在第三重佈線層513上方且沿著穿過第四重佈線保護層515的開口的內部形成每一個層而形成凸塊下金屬519。可使用鍍覆製程(例如電化學鍍覆)來執行每一個層的形成，但可依據所期望的材料而使用其他形成製程，例如濺射、蒸鍍、或電漿增強型化學氣相沉積製程。凸塊下金屬519可被形成為具有約0.7μm與約10μm之間(例如約5μm)的厚度。
在一實施例中，可將第三外部連接件517放置在凸塊下金屬519上且第三外部連接件517可為包含共晶材料(例如焊料)的球柵陣列(ball grid array，BGA)，但可使用任何合適的材料。在第三外部連接件517為焊料球的實施例中，可使用球滴(ball drop)方法(例如直接球滴製程)或使用球安裝及雷射鑽孔(ball mount and laser drill)製程來形成第三外部連接件517。另外，可通過首先經由任何合適的方法(例如蒸鍍、電鍍、印刷、焊料轉 移)形成錫層、然後執行回流以將材料造型成所期望的凸塊形狀來形成焊料球。一旦第三外部連接件517已形成之後，便可執行測試以確保所述結構適合用於進一步處理。
另外，也可將表面裝置521放置成通過凸塊下金屬519與第三重佈線層513接觸。可使用表面裝置521來對第一半導體裝置201、第二半導體裝置301、或整個封裝提供額外功能性或程式設計。在一實施例中，表面裝置521可為表面安裝裝置(surface mount device，SMD)或積體被動裝置(integrated passive device，IPD)，所述表面安裝裝置或積體被動裝置包括期望連接至第一半導體裝置201或第二半導體裝置301或封裝的其他部件且與第一半導體裝置201或第二半導體裝置301或封裝的其他部件搭配利用的被動裝置，例如電阻器、電感器、電容器、跳線、這些的組合等。
可例如通過以下方式將表面裝置521連接至凸塊下金屬519：將表面裝置521的連接件(例如焊料球)(在圖7至圖8B中未單獨示出)依序浸漬至助焊劑中，然後使用拾取及放置工具將表面裝置521的連接件與各別凸塊下金屬519在實體上對準。在表面裝置521使用例如焊料球等連接件的實施例中，一旦已放置表面裝置521之後，便可執行回流製程以將表面裝置521與下伏凸塊下金屬519實體結合，且可執行助焊劑清潔。然而，可利用任何其他合適的連接件或連接製程，例如金屬至金屬結合等。
圖9說明第一承載基底101自第一半導體裝置201及第 二半導體裝置301剝離。在一實施例中，可將第三外部連接件517且因此將包括第一半導體裝置201及第二半導體裝置301的結構附著至環結構(在圖9中未單獨說明)。所述環結構可為旨在在剝離製程期間及剝離製程之後對所述結構提供支撐及穩定性的金屬環。在一實施例中，使用例如紫外膠帶(在圖9中也未說明)將第三外部連接件517、第一半導體裝置201、及第二半導體裝置301附著至環結構，但可使用任何其他合適的黏合劑或附著方式。
一旦第三外部連接件517且因此包括第一半導體裝置201及第二半導體裝置301的結構附著至環結構之後，便可使用例如用以改變黏合劑層103的黏合性質的熱製程將第一承載基底101自包括第一半導體裝置201及第二半導體裝置301的結構剝離。在特定實施例中，利用例如紫外(UV)雷射、二氧化碳(CO2)雷射、或紅外(infrared，IR)雷射等能量源來輻照及加熱黏合劑層103，直至黏合劑層103喪失其黏合性質中的至少某些。一旦執行之後，便可使第一承載基底101及黏合劑層103自包括第三外部連接件517、第一半導體裝置201、及第二半導體裝置301的結構實體分離且自所述結構移除。
然而，儘管可使用環結構來支撐第三外部連接件517，但此種說明僅為可使用的一種方法，而並不旨在對實施例進行限制。在另一實施例中，可使用例如第一膠將第三外部連接件517附著至第二承載基底。在一實施例中，第二承載基底相似於第一承載基底101，但其也可為不同的。一旦附著之後，便可輻照黏合 劑層103，且可實體地移除黏合劑層103及第一承載基底101。
圖9還說明將聚合物層105圖案化以暴露出通孔111(以及相關聯的第一晶種層107)。在一實施例中，可使用例如雷射鑽孔方法來圖案化聚合物層105。在此種方法中，首先在聚合物層105上方沉積防護層，例如光-熱轉換(light-to-heat conversion，LTHC)層或hogomax層(在圖9中未單獨說明)。一旦得到保護之後，便將雷射射至聚合物層105的期望被移除的那些部分以暴露出下伏通孔111。在雷射鑽孔製程期間，鑽孔能量可處於0.1mJ至約30mJ的範圍內，且鑽孔角度相對於聚合物層105的法線為約0°(垂直於聚合物層105)至約85°。在一實施例中，所述圖案化可被形成為將開口在通孔111上方形成為具有約100μm與約300μm之間(例如約200μm)的寬度。
在另一實施例中，可通過以下方式將聚合物層105圖案化：首先對聚合物層105施加光阻(在圖9中未各別說明)，然後將光阻暴露至圖案化能量源(例如，圖案化光源)以引發化學反應，從而引發光阻的被暴露至圖案化光源的那些部分的物理變化。然後對被暴露光阻施加顯影劑，以利用物理變化並依據所期望的圖案而選擇性地移除光阻的被暴露部分或光阻的未被暴露部分，且利用例如乾式蝕刻製程來移除聚合物層105的下伏被暴露部分。然而，可利用任何其他合適的用於圖案化聚合物層105的方法。
圖10說明第一封裝700的結合。在一實施例中，第一封 裝700可包括第三基底701、第三半導體裝置703、第四半導體裝置705(結合至第三半導體裝置703)、第三接觸墊707、第二包封體709、及第四外部連接部711。在一實施例中，第三基底701可為例如包括用以將第三半導體裝置703及第四半導體裝置705連接至通孔111的內部互連件(例如，貫穿基底的通孔715)的封裝基底。
另外，第三基底701可為用作中間基底的插入器(interposer)以將第三半導體裝置703及第四半導體裝置705連接至通孔111。在此實施例中，第三基底701可為例如經摻雜或未經摻雜的矽基底、或絕緣體上覆矽(SOI)基底的主動層。然而，第三基底701也可為玻璃基底、陶瓷基底、聚合物基底、或可提供合適的保護及/或互連功能性的任何其他基底。可對第三基底701使用這些及任何其他合適的材料。
第三半導體裝置703可為被設計用於預期用途(例如作為邏輯晶粒、中央處理器(central processing unit，CPU)晶粒、記憶體晶粒(例如，動態隨機存取記憶體(DRAM)晶粒)、這些的組合等)的半導體裝置。在一實施例中，根據對於特定功能性而言所需要，第三半導體裝置703包括積體電路裝置，例如電晶體、電容器、電感器、電阻器、第一金屬化層(圖中未示出)等。在一實施例中，第三半導體裝置703被設計及製造成與第一半導體裝置201相結合地工作或與第一半導體裝置201同時工作。
第四半導體裝置705可相似於第三半導體裝置703。舉例 來說，第四半導體裝置705可為被設計用於預期用途(例如，動態隨機存取儲存器晶粒)且包括用於所期望功能性的積體電路裝置的半導體裝置。在一實施例中，第四半導體裝置705被設計成與第一半導體裝置201及/或第三半導體裝置703結合工作或與第一半導體裝置201及/或第三半導體裝置703同時工作。
第四半導體裝置705可結合至第三半導體裝置703。在一實施例中，第四半導體裝置705僅與第三半導體裝置703實體結合，例如通過使用黏合劑進行結合。在此實施例中，第四半導體裝置705及第三半導體裝置703可使用例如打線結合(wire bond)而電連接至第三基底701，但可利用任何合適的電結合。
另外，第四半導體裝置705可實體地及電性地結合至第三半導體裝置703。在此實施例中，第四半導體裝置705可包括四個外部連接部(在圖10中未單獨說明)，所述四個連接部與第三半導體裝置703上的第五外部連接部(在圖10中也未單獨說明)連接以將第四半導體裝置705與第三半導體裝置703互連。
第三接觸墊707可形成於第三基底701上以形成第三半導體裝置703與例如第四外部連接部711之間的電連接。在一實施例中，第三接觸墊707可形成於第三基底701上方且與第三基底701內的電路徑(例如貫穿基底的通孔715)電接觸。第三接觸墊707可包含鋁，但可使用其他材料，例如銅。可使用沉積製程(例如濺射)來形成第三接觸墊707，以形成材料層(圖中未示出)，且然後可通過合適的製程(例如微影遮蔽及蝕刻)來移除所 述材料層的部分以形成第三接觸墊707。然而，可利用任何其他合適的製程來形成第三接觸墊707。第三接觸墊707可被形成為具有約0.5μm與約4μm之間(例如約1.45μm)的厚度。
可使用第二包封體709來包封及保護第三半導體裝置703、第四半導體裝置705、及第三基底701。在一實施例中，第二包封體709可為模製化合物且可使用模製裝置(在圖10中未說明)來放置。舉例來說，可將第三基底701、第三半導體裝置703、及第四半導體裝置705放置在模製裝置的空腔內，且可將所述空腔氣密密封。可在所述空腔被氣密密封之前將第二包封體709放置在空腔內，或可通過注射口而將第二包封體709注射至空腔中。在一實施例中，第二包封體709可為模製化合物樹脂，例如聚醯亞胺、PPS、PEEK、PES、耐熱水晶樹脂、這些的組合等。
一旦已將第二包封體709放置至空腔中以使得第二包封體709包封第三基底701、第三半導體裝置703、以及第四半導體裝置705周圍的區之後，便可將第二包封體709固化以硬化第二包封體709來實現最佳保護。儘管確切固化製程至少部分地相依於為第二包封體709所選擇的特定材料，但在選擇模製化合物作為第二包封體709的實施例中，可通過例如將第二包封體709加熱至約100℃與約130℃之間(例如約125℃)達約60秒至約3000秒(例如約600秒)的時間的製程來進行固化。另外，可在第二包封體709內包含引發劑及/或催化劑以更好地控制所述固化製程。
然而，如所屬領域中的普通技術人員將知，上述固化製程僅為示例性製程，而並不旨在限制當前實施例。可使用其他固化製程，例如輻照或甚至使第二包封體709在周圍環境溫度下硬化。可使用任何合適的固化製程，且所有此種製程均旨在包含於本文所述實施例的範圍內。
在一實施例中，可形成第四外部連接部711以提供第三基底701與例如通孔111之間的外部連接。第四外部連接部711可為接觸凸塊(例如微凸塊或受控塌縮晶片連接(C4)凸塊)，且可包含例如錫等材料或例如銀或銅等其他合適的材料。在第四外部連接部711為錫焊料凸塊的實施例中，可通過首先經由任何合適的方法(例如蒸鍍、電鍍、印刷、焊料轉移、球放置等)將錫層形成至例如約100μm的厚度來形成第四外部連接部711。一旦錫層已形成於所述結構上之後，便執行回流以將所述材料造型成期望的凸塊形狀。
一旦第四外部連接部711已形成之後，便將第四外部連接部711對準通孔111且放置在通孔111上方，並且執行結合。舉例來說，在第四外部連接部711為焊料凸塊的實施例中，結合製程可包括回流製程，以使第四外部連接部711的溫度升高至使第四外部連接部711將液化及流動的程度，從而一旦第四外部連接部711重新凝固之後將第一封裝700結合至通孔111。
圖10還說明將第三外部連接件517自環結構剝離以及將所述結構單一化以形成第一積體扇出式堆疊封裝(integrated fan out package-on-package，InFO-POP)結構。在一實施例中，可通過首先使用例如第二紫外膠帶將第一封裝700結合至第二環結構而使第三外部連接件517自所述環結構剝離。一旦結合之後，便可使用紫外輻射來輻照紫外膠帶，且一旦紫外膠帶已喪失其黏合性，便可使第三外部連接件517自環結構實體分離。
一旦剝離，便執行所述結構的單一化以形成第一積體扇出式堆疊封裝結構。在一實施例中，可通過使用雷射或鋸片(圖中未示出)切穿包封體401及各通孔111之間的聚合物層105來執行單一化，從而使各區段彼此分離以形成具有第二半導體裝置301的第一積體扇出式堆疊封裝結構。然而，如所屬領域中的普通技術人員將知，利用鋸片將第一積體扇出式堆疊封裝結構單一化僅為一個說明性實施例，而並不旨在進行限制。可利用將第一積體扇出式堆疊封裝結構單一化的替代方法，例如利用一次或多次蝕刻來分離第一積體扇出式堆疊封裝結構。可利用這些方法及任何其他合適的方法來將第一積體扇出式堆疊封裝結構單一化。
在另一實施例中，不僅第一重佈線保護層501由與第二重佈線保護層507相似的材料(例如，低溫固化聚醯亞胺)製成，且第一保護層211也由與第二重佈線保護層507相似的材料形成。舉例來說，在此實施例中，第一保護層211(位於第一半導體裝置201上)可為通過如上所述進行施加、暴露、顯影、顯影後烘烤、及固化而形成的低溫固化聚醯亞胺。如此一來，在所述製程內利用全部為低溫固化聚醯亞胺的方案。
在再一實施例中，除第一保護層211與第一重佈線保護層501為相似材料外，聚合物層105也由與第二重佈線保護層507相似的材料形成。在此實施例中，聚合物層105不再是如上所述的例如PBO等材料，而是改為例如低溫聚醯亞胺等材料。舉例來說，在此實施例中，聚合物層105可為通過如上所述進行施加、暴露、顯影、及顯影後烘烤而形成的低溫固化聚醯亞胺。然而，可利用任何合適的材料或製造方法。
通過將第一保護層211、第一重佈線保護層501、及聚合物層105全部形成為與前側保護層(例如，第二重佈線保護層507、第三重佈線保護層511、及第四重佈線保護層515)相似的材料，可在包封體401的兩側上實現所述材料的有益效果(例如，其黏合力)。另外，通過將第一重佈線保護層501形成為低溫固化聚醯亞胺材料，可大大減少總體製造的熱預算。另外，在第一半導體裝置201為可非常容易因加熱而受到損壞的動態隨機存取記憶體裝置的實施例中，動態隨機存取記憶體/記憶體故障率可自4%(在使用具有高熱預算的動態隨機存取記憶體裝置的實施例中)減小為低至0%，此可使得每小時的晶圓自10個提高至16個以實現額外的成本降低。
在一實施例中，一種製造半導體裝置的方法包括將聚合物原材料混合物放置在基底上方。所述聚合物原材料可包含聚合物前體、光增感劑、及添加劑。將所述聚合物原材料混合物暴露至輻射以形成介電層，且在約150℃與約230℃之間的溫度下固化 所述聚合物原材料混合物。
在另一實施例中，一種製造半導體裝置的方法包括將混合物分配在基底上方。所述混合物可包含聚合物前體、光增感劑、及添加劑。可將所述混合物暴露至輻射以形成具有開口的保護層。可在約170℃與約230℃之間的溫度下固化所述保護層。在固化期間，添加劑可用作催化劑。然後可在所述保護層上方及在所述開口中形成重佈線層。
在再一實施例中，一種製造半導體裝置的方法包括將晶粒附著至基底。可在所述基底上方形成通孔。然後，可在所述晶粒及所述通孔上方形成包封體。所述包封體可接觸所述通孔的側壁及所述晶粒的側壁。可在所述晶粒、所述通孔、及所述包封體上方形成聚合物層。為了形成所述聚合物層，可將聚合物原材料安置在所述晶粒、所述通孔、及所述包封體上方。所述聚合物原材料可包含聚合物前體、光增感劑、及添加劑。可將所述聚合物原材料圖案化以形成聚合物材料。所述圖案化可涉及將所述聚合物原材料暴露至輻射。然後可在小於230℃的溫度下固化所述聚合物材料。所述固化可在所述聚合物層中形成超過約98%的環化。然後可在所述聚合物層上方形成重佈線層。
根據本發明的一些實施例，固化所述介電層是在小於200℃的溫度下進行。
根據本發明的一些實施例，固化所述介電層是在約170℃與約200℃之間的溫度下進行。
根據本發明的一些實施例，固化所述介電層是在小於約170℃的溫度下進行。
根據本發明的一些實施例，固化所述介電層是在約170℃的溫度下進行。
根據本發明的一些實施例，所述在約170℃下固化所述介電層是進行約1小時至約2小時之間。
根據本發明的一些實施例，所述聚合物前體具有在約25%與約35%之間的濃度，其中所述光增感劑具有在約1%與約8%之間的濃度，且其中所述添加劑具有在約1%與10%之間的濃度。
根據本發明的一些實施例，所述添加劑具有約5%的濃度。
根據本發明的一些實施例，所述添加劑具有約3%的濃度。
根據本發明的一些實施例，所述添加劑包含聚乙二醇(PEG)。
根據本發明的一些實施例，所述聚乙二醇具有約600的分子量。
根據本發明的一些實施例，所述添加劑包含聚丙二醇(PPG)。
根據本發明的一些實施例，所述添加劑包含酯。
根據本發明的一些實施例，所述添加劑包含醇。
根據本發明的一些實施例，所述固化在所述聚合物層中 形成約100%的環化。
根據本發明的一些實施例，在固化之後，所述聚合物層包含所述添加劑。
根據本發明的一些實施例，所述聚合物前體包含聚醯胺酸酯。
根據本發明的一些實施例，所述聚合物層具有大於約3.4GPa的楊氏模量。
上述內容概述了若干實施例的特徵，以使得所屬領域中的技術人員可更好地理解本公開的各個方面。所屬領域中的技術人員應理解，他們可容易地利用本公開內容作為基礎來設計或修改其他製程及結構以實施本文所介紹的實施例的相同目的及/或實現本文所介紹的實施例的相同優點。所屬領域中的技術人員還應意識到，此種等效構造並不背離本公開內容的精神及範圍，且他們可在不背離本公開內容的精神及範圍的條件下作出各種變化、替代、及改變。
105‧‧‧聚合物層
107‧‧‧第一晶種層
111‧‧‧通孔
201‧‧‧第一半導體裝置
401‧‧‧包封體
500‧‧‧重佈線結構
700‧‧‧第一封裝
701‧‧‧第三基底
703‧‧‧第三半導體裝置
705‧‧‧第四半導體裝置
707‧‧‧第三接觸墊
709‧‧‧第二包封體
711‧‧‧第四外部連接部
715‧‧‧通孔

Claims (9)

  1. 一種製造半導體裝置的方法，包括：將聚合物原材料放置在基底上方，所述聚合物原材料包含：聚合物前體；光增感劑；以及添加劑，所述添加劑為聚醚；將所述聚合物原材料暴露至輻射以形成介電層；以及在溫度下固化所述介電層，所述添加劑在所述固化期間用作催化劑。
  2. 如申請專利範圍第1項所述的方法，其中固化所述介電層是在約170℃與小於約200℃之間的溫度下進行。
  3. 如申請專利範圍第1項所述的方法，其中固化所述介電層是在小於約170℃的溫度下進行。
  4. 如申請專利範圍第1項所述的方法，其中所述聚合物前體具有在約25%與約35%之間的濃度，其中所述光增感劑具有在約1%與約8%之間的濃度，且其中所述添加劑具有在約1%與約10%之間的濃度。
  5. 如申請專利範圍第1項所述的方法，其中所述添加劑增大所述聚合物原材料的自由體積。
  6. 一種製造半導體裝置的方法，包括：將混合物分配在基底上方，所述混合物包含：聚合物前體； 光增感劑；以及添加劑，所述添加劑選自由聚乙二醇與聚丙二醇所組成的族群；將所述混合物暴露至輻射以形成具有開口的保護層；在約170℃與約230℃之間的溫度下固化所述保護層，所述添加劑在所述固化期間用作催化劑；以及在所述保護層上方且在所述開口中形成重佈線層。
  7. 如申請專利範圍第7項所述的方法，其中所述添加劑包含酯或醇。
  8. 一種製造半導體裝置的方法，包括：將晶粒附著至基底；在所述基底上方形成通孔；在所述晶粒及所述通孔上方形成包封體，所述包封體接觸所述通孔的側壁及所述晶粒的側壁；在所述晶粒、所述通孔、及所述包封體上方形成聚合物層，包括：在所述晶粒、所述通孔、及所述包封體上方安置聚合物原材料，所述聚合物原材料包含聚合物前體、光增感劑、及添加劑，所述添加劑為聚醚；將所述聚合物原材料圖案化以形成聚合物材料，所述圖案化包括將所述聚合物原材料暴露至輻射；以及在小於約230℃的溫度下固化所述聚合物材料，所述固化在所述聚合物層中形成超過約98%的環化；以及 在形成所述聚合物層之後，在所述聚合物層上方形成重佈線層。
  9. 如申請專利範圍第8項所述的方法，所述固化在所述聚合物層中形成約100%的環化。
TW106108159A 2016-08-23 2017-03-13 製造半導體裝置的方法 TWI720151B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662378564P 2016-08-23 2016-08-23
US62/378,564 2016-08-23
US15/368,192 US10658199B2 (en) 2016-08-23 2016-12-02 Semiconductor device and method
US15/368,192 2016-12-02

Publications (2)

Publication Number Publication Date
TW201819467A TW201819467A (zh) 2018-06-01
TWI720151B true TWI720151B (zh) 2021-03-01

Family

ID=61240727

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108159A TWI720151B (zh) 2016-08-23 2017-03-13 製造半導體裝置的方法

Country Status (3)

Country Link
US (3) US10658199B2 (zh)
CN (1) CN107768261B (zh)
TW (1) TWI720151B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
CN107755187B (zh) * 2017-11-15 2020-04-28 深圳市华星光电半导体显示技术有限公司 一种配向膜涂布机及涂布方法
US10861710B2 (en) 2018-06-29 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices
KR20200099037A (ko) * 2019-02-13 2020-08-21 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조 방법
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11454888B2 (en) 2020-09-15 2022-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11868047B2 (en) 2020-09-21 2024-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Polymer layer in semiconductor device and method of manufacture
US12119235B2 (en) * 2020-11-04 2024-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of manufacture of semiconductor devices having redistribution layer using dielectric material having photoactive component

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020025494A1 (en) * 2000-06-26 2002-02-28 Arch Specialty Chemicals, Inc. Photosensitive polyimide precursor compositions
TW200913210A (en) * 2007-07-09 2009-03-16 Micron Technology Inc Packaged semiconductor assemblies and methods for manufactruing such assemblies

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582564B2 (en) * 2001-03-14 2009-09-01 Applied Materials, Inc. Process and composition for conductive material removal by electrochemical mechanical polishing
TWI270965B (en) * 2004-10-14 2007-01-11 Advanced Semiconductor Eng Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer
JP4881044B2 (ja) * 2006-03-16 2012-02-22 株式会社東芝 積層型半導体装置の製造方法
US20070269659A1 (en) * 2006-05-17 2007-11-22 Eic Laboratories, Inc. Electrically disbondable compositions and related methods
US20070281091A1 (en) * 2006-05-31 2007-12-06 Cabot Corporation Polyimide insulative layers in multi-layered printed electronic features
JP5098276B2 (ja) * 2006-09-29 2012-12-12 富士通セミコンダクター株式会社 半導体装置の製造方法
US20100030052A1 (en) * 2008-07-31 2010-02-04 Bommakanti Balasubrahmanya S Analyte sensors comprising plasticizers
US8847388B2 (en) * 2011-10-06 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Bump with protection structure
US11635688B2 (en) * 2012-03-08 2023-04-25 Kayaku Advanced Materials, Inc. Photoimageable compositions and processes for fabrication of relief patterns on low surface energy substrates
US9263511B2 (en) * 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9691997B2 (en) * 2014-06-11 2017-06-27 Eastman Kodak Company Devices having dielectric layers with thiosulfate-containing polymers
US10304700B2 (en) 2015-10-20 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020025494A1 (en) * 2000-06-26 2002-02-28 Arch Specialty Chemicals, Inc. Photosensitive polyimide precursor compositions
TW200913210A (en) * 2007-07-09 2009-03-16 Micron Technology Inc Packaged semiconductor assemblies and methods for manufactruing such assemblies

Also Published As

Publication number Publication date
US11728181B2 (en) 2023-08-15
CN107768261A (zh) 2018-03-06
US20180061669A1 (en) 2018-03-01
US20200279755A1 (en) 2020-09-03
US10658199B2 (en) 2020-05-19
TW201819467A (zh) 2018-06-01
CN107768261B (zh) 2022-11-22
US20230343604A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
US11699598B2 (en) Semiconductor device
TWI720151B (zh) 製造半導體裝置的方法
CN107203099B (zh) 半导体器件及其制造方法
CN110660650B (zh) 半导体器件及其制造方法
US12094728B2 (en) Semiconductor device
US11842896B2 (en) Semiconductor devices and methods of manufacturing
US20220382150A1 (en) Semiconductor Device and Method of Manufacture
TWI790664B (zh) 半導體元件及製造方法