CN107768261B - 制造半导体装置的方法 - Google Patents

制造半导体装置的方法 Download PDF

Info

Publication number
CN107768261B
CN107768261B CN201710159301.2A CN201710159301A CN107768261B CN 107768261 B CN107768261 B CN 107768261B CN 201710159301 A CN201710159301 A CN 201710159301A CN 107768261 B CN107768261 B CN 107768261B
Authority
CN
China
Prior art keywords
layer
additive
semiconductor device
curing
polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710159301.2A
Other languages
English (en)
Other versions
CN107768261A (zh
Inventor
廖思豪
余振华
郭宏瑞
胡毓祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN107768261A publication Critical patent/CN107768261A/zh
Application granted granted Critical
Publication of CN107768261B publication Critical patent/CN107768261B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G73/00Macromolecular compounds obtained by reactions forming a linkage containing nitrogen with or without oxygen or carbon in the main chain of the macromolecule, not provided for in groups C08G12/00 - C08G71/00
    • C08G73/06Polycondensates having nitrogen-containing heterocyclic rings in the main chain of the macromolecule
    • C08G73/10Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • C08G73/1003Preparatory processes
    • C08G73/1007Preparatory processes from tetracarboxylic acids or derivatives and diamines
    • C08G73/1025Preparatory processes from tetracarboxylic acids or derivatives and diamines polymerised by radiations
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09DCOATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D179/00Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09D161/00 - C09D177/00
    • C09D179/04Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09D179/08Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G2190/00Compositions for sealing or packing joints
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0231Manufacturing methods of the redistribution layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明的实施例提供一种制造半导体装置的方法,包括将聚合物原材料混合物放置在衬底上方。所述聚合物原材料可包含聚合物前体、光增感剂、及添加剂。将所述聚合物原材料混合物暴露至辐射以形成介电层,并在约150℃与约230℃之间的温度下固化所述聚合物原材料混合物。

Description

制造半导体装置的方法
技术领域
本发明的实施例涉及一种制造半导体装置的方法。
背景技术
半导体行业已由于各种电子组件(例如,晶体管、二极管、电阻器、电容器等)的集成密度的不断提高而经历了快速成长。在大多数情况下,集成密度的此种提高是由于最小特征大小的不断减小(例如,使半导体工艺节点朝亚20nm(sub-20nm)节点缩小),此使得更多组件能够集成到给定区域中。由于对微型化、更高速度及更大带宽以及更低功耗及延迟的需求,已出现对半导体管芯的更小且更具创造性的封装技术的需要。
随着半导体技术的进一步推进,经堆叠及结合的半导体装置已作为一种有效替代而出现,以进一步减小半导体装置的实体大小。在经堆叠半导体装置中,例如逻辑电路、存储电路、处理器电路等有源电路至少部分地制作在单独衬底上,且然后实体地及电性地结合在一起以形成功能装置。此种结合工艺利用精密技术,且期望得到各种改善。
发明内容
根据本发明的实施例,制造半导体装置的方法包括将聚合物原材料混合物放置在衬底上方。所述聚合物原材料可包含聚合物前体、光增感剂、及添加剂。将所述聚合物原材料混合物暴露至辐射以形成介电层,且在约150℃与约230℃之间的温度下固化所述聚合物原材料混合物。
附图说明
通过结合附图阅读以下具体实施方式,会最佳地理解本公开内容的各个方面。应注意,根据行业的标准惯例,各种特征未按比例绘制。实际上,为论述清晰起见,所述各种特征的尺寸可任意增大或减小。
图1说明根据某些实施例的通孔的形成;
图2说明根据某些实施例的第一半导体装置;
图3说明根据某些实施例的第一半导体装置及第二半导体装置的放置;
图4说明根据某些实施例的通孔、第一半导体装置、及第二半导体装置的包封;
图5说明根据某些实施例的重布线保护层的形成;
图6A至图6E进一步说明根据某些实施例的重布线保护层的形成;
图7说明根据某些实施例的重布线结构的形成;
图8A至图8B进一步说明根据某些实施例的重布线结构的形成;
图9说明根据某些实施例的通孔的暴露;
图10说明根据某些实施例的封装的结合。
具体实施方式
以下公开内容提供诸多不同实施例或实例,以用于实作本发明的不同特征。以下阐述组件及排列的具体实例以简化本公开内容。当然,这些仅为实例而并不旨在进行限制。举例来说,在以下说明中在第二特征上方或上形成第一特征可包括其中所述第一特征与所述第二特征直接接触的实施例,且也可包括其中可在所述第一特征与所述第二特征之间形成额外特征以使得所述第一特征与所述第二特征可不直接接触的实施例。另外,本公开内容可在各种实例中重复使用参考编号及/或字母。此种重复使用是为了简单及清晰,但其本身并不表明所述各种实施例及/或所述配置之间的关系。
此外,在本文中,为易于说明,可使用空间相对性用语,例如“在…之下(beneath)”、“在…下面(below)”、“下方的(lower)”、“在…上方(above)”、“上方的(upper)”等来阐述图中所说明的组件或特征与另一(其他)组件或特征的关系。所述空间相对性用语旨在除图中所示取向以外还包括所述装置在使用或操作中的不同取向。设备还可具有其他取向(旋转90度或其他取向),且本文中所用的空间相对性用语可相应地进行解释。
现在参考图1,图中示出第一载体衬底101,在第一载体衬底101上方具有粘合剂层103、聚合物层105、及第一晶种层107。第一载体衬底101包含例如硅系材料(例如玻璃或氧化硅)或其他材料(例如氧化铝)、这些材料的任一组合等。第一载体衬底101为平面的,以接纳例如第一半导体装置201及第二半导体装置301(在图1中未说明,但在以下参考图2至图3来说明及论述)等半导体装置的附着。
粘合剂层103放置在第一载体衬底101上,以有助于上覆结构(例如,聚合物层105)的粘合。在一实施例中,粘合剂层103可包含紫外胶(ultra-violet glue),所述紫外胶在暴露至紫外光时会丧失其粘合性质。然而,也可使用其他类型的粘合剂,例如压敏粘合剂、可辐射固化粘合剂、环氧树脂、这些的组合等。可将粘合剂层103以在压力下易于变形的半液体形式或凝胶形式放置至第一载体衬底101上。
聚合物层105放置在粘合剂层103上方,且一旦第一半导体装置201及第二半导体装置301已附着之后,聚合物层105便用于提供对例如第一半导体装置201及第二半导体装置301的保护。在一实施例中,聚合物层105可为正型材料(例如聚苯并恶唑(polybenzoxazole,PBO,例如材料HD8820)),但也可利用任何合适的材料,例如聚酰亚胺或聚酰亚胺衍生物。可使用例如旋涂工艺将聚合物层105形成至约0.5μm与约10μm之间(例如5μm)的厚度,但可使用任何合适的方法及厚度。
第一晶种层107形成于聚合物层105上方。在一实施例中,第一晶种层107为导电材料的薄层,其有助于在后续处理步骤期间形成更厚的层。第一晶种层107可包含约
Figure BDA0001248032580000031
厚的钛层,以及约
Figure BDA0001248032580000032
厚的铜层。可依据所期望的材料而使用例如溅射工艺、蒸镀工艺或等离子体增强型化学气相沉积(PECVD)工艺等工艺来形成第一晶种层107。第一晶种层107可被形成为具有约0.3μm与约1μm之间(例如约0.5μm)的厚度。
图1还说明将光致抗蚀剂109放置在第一晶种层107上方及将光致抗蚀剂109图案化。在一实施例中,可使用例如旋涂技术将光致抗蚀剂109放置在第一晶种层107上而具有约50μm与约250μm之间(例如约120μm)的厚度。一旦就位,接着便可通过以下方式将光致抗蚀剂109图案化:将光致抗蚀剂109暴露至图案化能量源(例如,图案化光源)以引发化学反应,从而引发光致抗蚀剂109的被暴露至图案化光源的那些部分的物理变化。然后对被暴露光致抗蚀剂109施加显影剂,以利用所述物理变化并依据所期望的图案而选择性地移除光致抗蚀剂109的被暴露部分或光致抗蚀剂109的未暴露部分。
在一实施例中,被形成至光致抗蚀剂109中的图案为通孔111的图案。通孔111以此种放置方式被形成为位于例如第一半导体装置201及第二半导体装置301等随后附着的装置的不同侧面上。然而,可利用通孔111的图案的任何合适的布置,例如被定位成使得第一半导体装置201及第二半导体装置被放置在通孔111的相对侧上。
在一实施例中,通孔111形成于光致抗蚀剂109内。在一实施例中,通孔111包含一种或多种导电材料(例如铜、钨、其他导电材料等),且可例如通过电镀、无电镀覆等形成。在一实施例中,使用电镀工艺,在所述电镀工艺中,将第一晶种层107及光致抗蚀剂109浸没或浸渍在电镀溶液中。第一晶种层107的表面电连接至外部直流(DC)电源的负极侧(negativeside),以使得第一晶种层107在电镀工艺中用作阴极。实心导电阳极(例如铜阳极)也浸渍在所述溶液中并将所述实心导电阳极附着至电源的正极侧。来自阳极的原子溶解于溶液中,阴极(例如,第一晶种层107)自所述溶液获取所溶解的原子,从而将第一晶种层107的被暴露导电区域镀覆在光致抗蚀剂109的开口内。
一旦已使用光致抗蚀剂109及第一晶种层107形成通孔111,便可使用合适的移除工艺(在图1中未说明,但在以下见于图3中)来移除光致抗蚀剂109。在一实施例中,可使用等离子体灰化工艺来移除光致抗蚀剂109,从而可提高光致抗蚀剂109的温度直至光致抗蚀剂109经历热分解且可被移除。然而,可利用任何其他合适的工艺,例如湿式剥离。移除光致抗蚀剂109可暴露出第一晶种层107的下伏部分。
一旦被暴露之后,便可执行第一晶种层107的被暴露部分的移除(在图1中未说明但在以下见于图3中)。在一实施例中,可通过例如湿式蚀刻工艺或干式蚀刻工艺来移除第一晶种层107的被暴露部分(例如,未被通孔111覆盖的那些部分)。举例来说,在干式蚀刻工艺中,可使用通孔111作为掩模将反应剂朝第一晶种层107引导。在另一实施例中,可喷射蚀刻剂或以其他方式使蚀刻剂与第一晶种层107接触,以移除第一晶种层107的被暴露部分。在已蚀刻掉第一晶种层107的被暴露部分之后,在通孔111之间暴露出聚合物层105的一部分。
图2说明将附着至通孔111内的聚合物层105(在图2中未说明但在以下参考图3进行说明及阐述)的第一半导体装置201。在一实施例中,第一半导体装置201包括第一衬底203、第一有源装置(未各别说明)、第一金属化层205、第一接触垫207、第一保护层211、及第一外部连接件209。第一衬底203可包含经掺杂或未经掺杂的块体硅、或绝缘体上覆硅(silicon-on-insulator,SOI)衬底的有源层。一般来说,绝缘体上覆硅衬底包含一层半导体材料,例如硅、锗、硅锗、绝缘体上覆硅、绝缘体上覆硅锗(silicon germanium oninsulator,SGOI)或其组合。可使用的其他衬底包括多层式衬底、梯度衬底、或混合取向衬底。
第一有源装置包括可用来产生第一半导体装置201的设计的所期望结构要求及功能要求的各种有源装置及无源装置(例如电容器、电阻器、电感器等)。可使用任何合适的方法在第一衬底203内或上形成第一有源装置。
第一金属化层205形成于第一衬底203及第一有源装置上方,且被设计成连接所述各种有源装置以形成功能性电路系统。在一实施例中,第一金属化层205是由交替的介电材料层与导电材料层形成,且可通过任何合适的工艺(例如沉积、镶嵌、双镶嵌等)形成。在一实施例中,可存在通过至少一个层间介电层(interlayer dielectric layer,ILD)而与第一衬底203分离的四个金属化层,但第一金属化层205的精确数量相依于第一半导体装置201的设计。
第一接触垫207可形成于第一金属化层205上方且与第一金属化层205电接触。第一接触垫207可包含铝,但可使用其他材料,例如铜。第一接触垫207可使用沉积工艺(例如溅射)来形成,以形成材料层(图中未示出),且然后可通过合适的工艺(例如光刻遮蔽及蚀刻)来移除所述材料层的部分,以形成第一接触垫207。然而,可利用任何其他合适的工艺来形成第一接触垫207。第一接触垫可被形成为具有约0.5μm与约4μm之间(例如1.45μm)的厚度。
第一保护层211可形成于第一衬底203上、第一金属化层205及第一接触垫207上方。第一保护层211可由一种或多种合适的介电材料(例如聚苯并恶唑(PBO))制成,但可利用任何合适的材料,例如聚酰亚胺或聚酰亚胺衍生物。第一保护层211可使用例如旋涂工艺而被形成至约5μm与约25μm之间(例如约7μm)的厚度,但可使用任何合适的方法及厚度。
第一外部连接件209可被形成为提供导电区以实现第一接触垫207与例如第一重布线层505(在图2中未说明但在以下参考图8B进行说明及阐述)之间的接触。在一实施例中,第一外部连接件209可为导电柱,且可通过首先将光致抗蚀剂(图中未示出)形成在第一保护层211上方并形成至约5μm与约20μm之间(例如约10μm)的厚度来形成。可将光致抗蚀剂图案化以暴露出第一保护层211的某些部分,导电柱将延伸穿过所述部分。一旦图案化之后,便可接着使用所述光致抗蚀剂作为掩模来移除第一保护层211的所期望部分,从而暴露出下伏第一接触垫207的将与第一外部连接件209接触的那些部分。
第一外部连接件209可形成于第一保护层211及光致抗蚀剂两者的开口内。第一外部连接件209可由导电材料(例如铜)形成,但也可使用其他导电材料,例如镍、金、或金属合金、这些的组合等。另外,第一外部连接件209可使用例如电镀等工艺来形成,其中电流流经第一接触垫207的期望形成第一外部连接件209的导电部分,且将第一接触垫207浸渍在溶液中。所述溶液及电流将例如铜沉积在开口内以填充及/或过度填充光致抗蚀剂的开口及第一保护层211的开口,从而形成第一外部连接件209。然后可使用例如灰化工艺、化学机械抛光(chemical mechanical polish,CMP)工艺、这些的组合等来移除第一保护层211的开口外部的过量导电材料及光致抗蚀剂。
然而,如所属领域中的普通技术人员将知,用以形成第一外部连接件209的上述工艺仅为一个说明,但并不意在将实施例限制于此确切工艺。相反,上述工艺旨在仅为说明性的,因为可利用用于形成第一外部连接件209的任何合适的工艺。所有合适的工艺均旨在包含于本发明实施例的范围内。
可将管芯附着膜(die attach film,DAF)217放置在第一衬底203的相对侧上以助于第一半导体装置201附着至聚合物层105。在一实施例中,管芯附着膜217为环氧树脂、酚树脂、丙烯酸橡胶、氧化硅填料、或其组合,且使用层合技术来施加。然而,可利用任何其他合适的替代材料及形成方法。
图3说明将第一半导体装置201放置至聚合物层105上并一同放置第二半导体装置301。在一实施例中,第二半导体装置301可包括第二衬底303、第二有源装置(未各别说明)、第二金属化层305、第二接触垫307、第二保护层311、及第二外部连接件309。在一实施例中,第二衬底303、第二有源装置、第二金属化层305、第二接触垫307、第二保护层311、及第二外部连接件309可相似于第一衬底203、第一有源装置、第一金属化层205、第一接触垫207、第一保护层211、及第一外部连接件209,但他们也可不同。
在一实施例中,可使用例如拾取及放置工艺(pick and place process)将第一半导体装置201及第二半导体装置301放置至聚合物层105上。然而,也可利用放置第一半导体装置201及第二半导体装置301的任何其他方法。
图4说明通孔111、第一半导体装置201及第二半导体装置301的包封。可在模制装置(在图4中未说明)中执行包封,所述模制装置可包括顶部模制部分及可与所述顶部模制部分分离的底部模制部分。当顶部模制部分降低至相邻于底部模制部分时,可为第一载体衬底101、通孔111、第一半导体装置201、及第二半导体装置301形成模制空腔。
在包封工艺期间,可相邻于底部模制部分放置顶部模制部分,从而将第一载体衬底101、通孔111、第一半导体装置201、及第二半导体装置301封闭在模制空腔内。一旦被封闭之后,顶部模制部分及底部模制部分便可形成气密密封以控制气体流入模制空腔及自模制空腔流出。一旦密封之后,便可将包封体401放置在模制空腔内。包封体401可为模制化合物树脂,例如聚酰亚胺、PPS、PEEK、PES、耐热晶体树脂、这些的组合等。可在顶部模制部分与底部模制部分对准之前将包封体401放置在模制空腔内,抑或可通过注射口将包封体401注射至模制空腔内。
一旦包封体401已放置至模制空腔内而使得包封体401包封第一载体衬底101、通孔111、第一半导体装置201、及第二半导体装置301之后,便可将包封体401固化以硬化包封体401来实现最佳保护。尽管确切固化工艺至少部分地相依于为包封体401选择的特定材料,然而在选择模制化合物作为包封体401的实施例中,可通过例如将包封体401加热至约100℃与约130℃之间(例如约125℃)达约60秒至约3000秒(例如约600秒)的时间等工艺来进行固化。另外,可在包封体401内包含引发剂及/或催化剂以更好地控制固化工艺。
然而,如所属领域中的普通技术人员将知,上述固化工艺仅为示例性工艺,而并不意在限制当前实施例。可使用其他固化工艺,例如辐照或甚至使包封体401在周围环境温度下硬化。可使用任何合适的固化工艺,且所有此种工艺均旨在包含于本文所述实施例的范围内。
图4还说明使包封体401薄化以暴露出通孔111、第一半导体装置201、及第二半导体装置301以供进一步处理。可例如使用机械研磨工艺或化学机械抛光(CMP)工艺来执行变薄,从而利用化学蚀刻剂及磨料来使包封体401、第一半导体装置201、及第二半导体装置301反应并研磨掉包封体401、第一半导体装置201、及第二半导体装置301,直至通孔111、第一外部连接件209(位于第一半导体装置201上)及第二外部连接件309(位于第二半导体装置301上)已被暴露出。如此一来,第一半导体装置201、第二半导体装置301、及通孔111可具有也与包封体401共面的平面表面。
然而,尽管上述化学机械抛光工艺被呈现为一个说明性实施例,但其并不旨在限制所述实施例。可使用任何其他合适的移除工艺来使包封体401、第一半导体装置201、及第二半导体装置301薄化并暴露出通孔111。举例来说,可利用一系列化学蚀刻剂。可利用此工艺及任何其他合适的工艺来使包封体401、第一半导体装置201、及第二半导体装置301薄化,且所有此种工艺均旨在包含于实施例的范围内。
图5至图8B说明在包封体401及现在暴露出的第一半导体装置201、第二半导体装置301、及通孔111上方形成重布线结构500(在图8A中首次标注),其中图8B为图8A的组件502的放大图。首先参见图5,在一实施例中,可通过首先在包封体401上方形成第一重布线保护层501而形成重布线结构500。第一重布线保护层501可为介电材料,例如低温固化聚合物。
在一实施例中,第一重布线保护层501可由包含溶剂、聚合物前体、交联剂、及光增感剂的聚合物材料形成。混合物可更包含添加剂。可使用例如旋涂工艺将聚合物材料形成至约5μm与约17μm之间(例如约7μm)的厚度,但可使用任何合适的方法及厚度。举例来说,第一重布线保护层501可为聚酰亚胺,但可利用任何合适的材料,例如聚丙烯酸酯、聚苯并恶唑(PBO)、聚酰亚胺前体、或聚酰亚胺衍生物。
在对组合物使用低温固化聚酰亚胺的一个特定实施例中,聚合物材料可包含聚合物前体(例如低温固化聚酰亚胺树脂)以及放置至溶剂中的光增感剂、交联剂、及添加剂。在一实施例中,低温固化聚酰亚胺树脂可包含由下式的单体构成的聚合物:
Figure BDA0001248032580000071
另外,尽管低温固化聚酰亚胺树脂可为如上所述的实施例中的一者,但低温固化聚酰亚胺树脂并不旨在仅限于本文所述的具体实例。而是,可利用任何合适的低温固化聚酰亚胺树脂,且所有此种光增感剂聚酰亚胺树脂均旨在包含于实施例的范围内。举例来说,聚合物材料可包含约20重量%至40重量%或约25重量%至35重量%的聚合物前体。
在一实施例中,所述溶剂可为有机溶剂,且可包含任何合适的溶剂,例如酮、醇、多元醇、醚、乙二醇醚、环醚、芳族烃、酯、丙酸酯、乳酸盐、乳酸酯、烷二醇单烷基醚、乳酸烷基酯、烷氧基丙酸烷基酯、环内酯、包含环的一元酮化合物、碳酸亚烷基酯、烷氧基乙酸烷基酯、丙酮酸烷基酯、乙二醇烷基醚乙酸酯、二乙二醇、丙二醇烷基醚乙酸酯、烷二醇烷基醚酯、烷二醇单烷基酯等。
可用作溶剂的材料的具体实例包括丙酮、甲醇、乙醇、甲苯、二甲苯、4-羟基-4-甲基-2-戊酮、四氢呋喃、甲基乙基酮、环己酮、甲基异戊基酮、2-庚酮、乙二醇、乙二醇单乙酸酯、乙二醇二甲醚、乙二醇甲乙醚、乙二醇单乙醚、甲基溶纤剂乙酸酯、乙基溶纤剂乙酸酯、二乙二醇、二乙二醇单乙酸酯、二乙二醇单甲醚、二乙二醇二乙醚、二乙二醇二甲醚、二乙二醇乙甲醚、二乙二醇单乙醚、二乙二醇单丁醚、2-羟基丙酸乙酯、2-羟基-2-甲基丙酸甲酯、2-羟基-2-甲基丙酸乙酯、乙氧基乙酸乙酯、羟基乙酸乙酯、2-羟基-2-甲基丁酸甲酯、3-甲氧基丙酸甲酯、3-甲氧基丙酸乙酯、3-乙氧基丙酸甲酯、3-乙氧基丙酸乙酯、乙酸乙酯、乙酸丁酯、乳酸甲酯及乳酸乙酯(ethyl lactate,EL)、丙二醇、丙二醇单乙酸酯、丙二醇单乙醚乙酸酯、丙二醇单甲醚乙酸酯、丙二醇单丙甲醚乙酸酯、丙二醇单丁醚乙酸酯、丙二醇单甲醚丙酸酯、丙二醇单乙醚丙酸酯、丙二醇甲基醚乙酸酯、丙二醇乙基醚乙酸酯、乙二醇单甲醚乙酸酯、乙二醇单乙醚乙酸酯、丙二醇单甲醚、丙二醇单乙醚、丙二醇单丙醚、丙二醇单丁醚、乙二醇单甲醚、乙二醇单乙醚、乳酸丙酯及乳酸丁酯、3-乙氧基丙酸乙酯、3-甲氧基丙酸甲酯、3-乙氧基丙酸甲酯及3-甲氧基丙酸乙酯、β-丙内酯、β-丁内酯、γ-丁内酯、α-甲基-γ-丁内酯、β-甲基-γ-丁内酯、γ-戊内酯、γ-己内酯、γ-辛内酯、α-羟基-γ-丁内酯、2-丁酮、3-甲基丁酮、频哪酮、2-戊酮、3-戊酮、4-甲基-2-戊酮、2-甲基-3-戊酮、4,4-二甲基-2-戊酮、2,4-二甲基-3-戊酮、2,2,4,4-四甲基-3-戊酮、2-己酮、3-己酮、5-甲基-3-己酮、2-庚酮、3-庚酮、4-庚酮、2-甲基-3-庚酮、5-甲基-3-庚酮、2,6-二甲基-4-庚酮、2-辛酮、3-辛酮、2-壬酮、3-壬酮、5-壬酮、2-癸酮、3-癸酮、4-癸酮、5-己-2-酮、3-戊-2-酮、环戊酮、2-甲基环戊酮、3-甲基环戊酮、2,2-二甲基环戊酮、2,4,4-三甲基环戊酮、环己酮、3-甲基环己酮、4-甲基环己酮、4-乙基环己酮、2,2-二甲基环己酮、2,6-二甲基环己酮、2,2,6-三甲基环己酮、环庚酮、2-甲基环庚酮、3-甲基环庚酮、丙烯碳酸酯、亚乙烯碳酸酯、乙烯碳酸酯、及丁烯碳酸酯、乙酸-2-甲氧基乙酯、乙酸-2-乙氧基乙酯、乙酸-2-(2-乙氧基乙氧)乙酯、乙酸-3-甲氧基-3-甲基丁酯、乙酸-1-甲氧基-2-丙酯、二丙二醇、单甲醚、单乙醚、单丙醚、单丁醚、单苯基醚、二丙二醇单乙酸酯、二恶烷、乳酸乙酯、乙酸甲酯、乙酸乙酯、乙酸丁酯、丙酮酸甲酯、丙酮酸乙酯、丙酮酸丙酯、甲氧基丙酸甲酯、乙氧基丙酸乙酯、正甲基-2-吡咯烷酮或正甲基吡咯烷酮(n-methylpyrrolidone,NMP)、2-甲氧基乙基醚(二甘醇二甲醚)、乙二醇单甲醚、丙二醇单甲醚;丙酸甲酯、丙酸乙酯、及乙氧基丙酸乙酯、甲乙酮、环己酮、2-庚酮、二氧化碳、环戊酮、环己酮、3-乙氧基丙酸乙酯、丙二醇甲醚乙酸酯(propylene glycolmethyl ether acetate,PGMEA)、亚甲基溶纤剂、乙酸丁酯、及2-乙氧基乙醇、N-甲基甲酰胺、N,N-二甲基甲酰胺或二甲基甲酰胺(dimethylformamide,DMF)、N-甲基甲酰苯胺、N-甲基乙酰胺、N,N-二甲基乙酰胺、N-甲基吡咯烷酮、二甲基亚砜、苯甲基乙醚、二己醚、丙酮基丙酮、异佛尔酮、己酸、辛酸、1-辛醇、1-壬醇、苯甲醇、乙酸苯甲酯、苯甲酸乙酯、草酸二乙酯、马来酸二乙酯、γ-丁内酯、乙烯碳酸酯、丙烯碳酸酯、苯基溶纤剂乙酸酯等。然而,如所属领域中的普通技术人员将知,本文所列化学化合物仅旨在作为溶剂的所说明实例,而并不旨在将实施例限制于仅仅具体所述的那些溶剂。相反,可利用任何合适的溶剂,且所有此种溶剂均旨在包含于本发明实施例的范围内。值得注意的是,所述溶剂可构成30重量%至60重量%或55重量%至70重量%的聚合物材料。另外,所述溶剂可包含有机材料的混合物,例如在所述混合物中,所述聚合物材料包含约45重量%至55重量%的NMP及约10重量%至15重量%的EL。
交联剂形成将一个聚合物链键结至另一聚合物链的键。所得组合物可具有比其原本不交联时大的刚性。在一实施例中,交联剂可包含任何合适的交联剂,例如四乙二醇二甲基丙烯酸酯(丙烯酸酯),其中所述聚合物材料包含1重量%至5重量%的交联剂。
光增感剂或光敏组分(photoactive component,PAC)可为光敏组分,例如光酸产生剂、光碱产生剂、自由基产生剂等,且光增感剂可为正型的或负型的。在光增感剂为光酸产生剂的实施例中,光增感剂可包含卤化三嗪、鎓盐、重氮盐、芳族重氮盐、鏻盐、锍盐、碘鎓盐(iodonium salt)、酰亚胺磺酸酯、肟磺酸酯、二砜、邻硝基苯甲基磺酸酯、磺化酯、卤化磺酰氧基二甲酰亚胺、重氮基二砜、α-氰基氧基胺-磺酸酯、酰亚胺磺酸酯、酮重氮基砜、磺酰基重氮酯、1,2-二(芳基磺酰基)肼、硝基苯甲酯、及s-三嗪衍生物、这些的合适的组合等。
可使用的光酸产生剂的具体实例包括α.-(三氟甲基磺酰氧基)-双环[2.2.1]庚-5-烯-2,3-二甲酰亚胺(MDT)、N-羟基-萘二甲酰亚胺(DDSN)、安息香甲苯磺酸酯、叔丁基苯基-α-(对甲苯磺酰氧基)-乙酸酯及叔丁基-α-(对甲苯磺酰氧基)-乙酸酯、三芳基锍及二芳基碘鎓六氟锑酸酯、六氟砷酸酯、三氟甲磺酸酯、碘鎓全氟辛磺酸酯、N-樟脑磺酰氧基萘二甲酰亚胺、N-五氟苯基磺酰氧基萘二甲酰亚胺、离子碘鎓磺酸酯(例如二芳基碘鎓(烷基或芳基)磺酸酯)及双-(二-叔丁基苯基)碘鎓莰基磺酸酯、全氟烷磺酸酯(例如全氟戊烷磺酸酯、全氟辛烷磺酸酯、全氟甲磺酸酯)、芳基(例如,苯基或苯甲基)三氟甲磺酸酯(例如三苯基锍三氟甲磺酸酯或双-(叔丁基苯基)碘鎓三氟甲基磺酸酯);连苯三酚衍生物(例如,连苯三酚的三甲磺酸酯)、羟基酰亚胺的三氟甲磺酸酯、α,α'-双-磺酰基-重氮甲烷、经硝基取代的苯甲基醇的磺酸酯、萘醌-4-二叠氮、烷基二砜等。
在光增感剂为自由基产生剂的实施例中,光增感剂可包含正苯基甘氨酸、芳族酮(例如苯甲酮)、N,N'-四甲基-4,4'-二氨基苯甲酮、N,N'-四乙基-4,4'-二氨基苯甲酮、4-甲氧基-4’-二甲基氨基苯甲酮、3,3'-二甲基-4-甲氧基苯甲酮、p,p'-双(二甲基氨基)苯甲酮、p,p'-双(二乙基氨基)-苯甲酮、蒽醌、2-乙基蒽醌、萘醌及菲醌、安息香类(例如安息香、安息香甲基醚、安息香乙基醚、安息香异丙醚、安息香-正丁醚、安息香-苯基醚、甲基安息香及乙基安息香)、苯甲基衍生物(例如二苯甲基、苯甲基二苯基二砜、及苯甲基二甲基缩酮)、吖啶衍生物(例如9-苯基吖啶及1,7-双(9-吖啶)庚烷)、噻吨酮(例如2-氯噻吨酮、2-甲基噻吨酮、2,4-二乙基噻吨酮、2,4-二甲基噻吨酮、及2-异丙基噻吨酮)、苯乙酮(例如1,1-二氯苯乙酮、对叔丁基二氯-苯乙酮、2,2-二乙氧基苯乙酮、2,2-二甲氧基-2-苯基苯乙酮、及2,2-二氯-4-苯氧基苯乙酮)、2,4,5-三芳基咪唑二聚物(例如2-(邻氯苯基)-4,5-二苯基咪唑二聚物、2-(邻氯苯基)-4,5-二-(间甲氧基苯基咪唑二聚物、2-(邻氟苯基)-4,5-二苯基咪唑二聚物、2-(邻甲氧基苯基)-4,5-二苯基咪唑二聚物、2-(对甲氧基苯基)-4,5-二苯基咪唑二聚物、2,4-二(对甲氧基苯基)-5-苯基咪唑二聚物、2-(2,4-二甲氧基苯基)-4,5-二苯基咪唑二聚物、及2-(对甲基巯苯基)-4,5-二苯基咪唑二聚物)、这些的合适的组合等。
在光增感剂为光碱产生剂的实施例中,光增感剂可包含季铵二硫代氨基甲酸酯、α氨基酮、含肟-尿烷的分子(例如二苯并酰苯肟六亚甲基二尿烷)、四有机基硼酸铵盐、及N-(2-硝基苯甲氧基羰基)环胺、这些的合适的组合等。在一实施例中,可使用正型光增感剂(例如二苯并甲烷)或负型光增感剂(例如2,2’-(苯基亚氨基)二乙醇)作为光增感剂。然而,如所属领域中的普通技术人员将知,本文所列的化学化合物仅旨在作为光增感剂的说明实例,而并不旨在将实施例限制于仅具体阐述的那些光增感剂。而是,可利用任何合适的光增感剂,且所有此种光增感剂均旨在包含于本发明实施例的范围内。聚合物材料可包含约1重量%至8重量%的光增感剂。
添加剂有助于降低固化所需的温度。具体而言,添加剂可用于增大混合物的自由体积。添加剂的高极性及/或高位阻(steric hindrance)可用于克服在暴露期间及暴露之后形成的聚合物的极性(例如通过减小偶极矩)。因此,如下所述,可使用较低的暴露能量。聚合物的反应性部分两端的极性减小会使得分子的各分支能够集合在一起以形成环,且因此在较低温度下固化期间改善环化。添加剂可用作反应的催化剂,且因此在固化之前及固化之后保持与聚合物分离,但固化后的最终聚合物层或介电层可包含原始添加剂中的某些或全部。
添加剂可包含适合用于增大聚合物材料或聚合物混合物的自由体积的任何分子。如上所述,添加剂可具有高极性及/或高位阻。为增大混合物的自由体积,可选择添加剂,且所述添加剂可具有与所选择交联剂相似的结构。举例来说,添加剂可为聚醚,例如聚乙二醇(PEG)(例如,分子量为600且包含5重量%的聚合物材料)、聚丙二醇(PPG)、这些的组合等。相似地,举例来说,在使用四乙二醇二甲基丙烯酸酯作为交联剂的实施例中,添加剂可为以上所列化合物、以下所说明的以下化合物、或具有相似化学结构的化合物中的一者。举例来说,添加剂可包含含有如下醚基或端基的长烷基链:
Figure BDA0001248032580000111
其中R1可包含-H、-Si-Me3、烷基链、甲基、或叔丁基,R2可包含-H、-SiMe3、烷基链、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +、或-SO3H,且其中n介于约4与约200之间,但可使用任何合适的数量。
在另一实施例中,添加剂可包含环结构。举例来说,添加剂可包含邻苯二甲酸酯。另外,可使用具有环结构的任何合适的化合物。
此外,添加剂可包含多原子离子(例如磷酸根或硝酸根)及其酸衍生物。可使用附着至有机分子的任何合适的多原子离子。
在再一实施例中,添加剂可包含含有如下醚基或端基的长烷基链:
Figure BDA0001248032580000112
其中R3可包含-H、-Si-Me3、烷基链、甲基、或叔丁基,R4可包含-H、-Si-Me3、烷基链、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +、或-SO3H,且其中n在约4至约200之间,但可使用任何合适的数量。
在又一实施例中,添加剂可包含含有如下醚基或端基的长烷基链:
Figure BDA0001248032580000121
其中R5可包含-NH、-NR、或SiR2,R6可包含-H、-Si-Me3、烷基链、甲基、或叔丁基,R-7可包含-H、-Si-Me3、烷基链、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +、或-SO3H,且其中n介于约4至约200之间,但可使用任何合适的数量。
在又一实施例中,添加剂可包含含有如下醚基或端基的长烷基链:
Figure BDA0001248032580000122
其中R8可与R9相同或可与R9不同,其中R8及R9可包含-H、-Si-Me3、烷基链、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +、或-SO3H,且其中n介于约4至约200之间,但可使用任何合适的数量。
在又一实施例中,添加剂可包含含有具有如下不同端基的分支侧链的长烷基链:
Figure BDA0001248032580000123
其中R10可包含-H、-Si-Me3、烷基链、甲基、叔丁基、苯基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +或-SO3H,且R11可包含-H、-Si-Me3、烷基链、甲基、或叔丁基,其中R12可包含-H、-Si-Me3、烷基链、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +或-SO3H,且其中n介于约4至约200之间,但可使用任何合适的数量。
在又一实施例中,添加剂可包含含有具有如下不同端基的分支侧链的长烷基链:
Figure BDA0001248032580000124
其中R13可包含-H、-Si-Me3、烷基链、甲基、叔丁基、苯基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +、或-SO3H,其中R14可包含-H、-Si-Me3、烷基链、甲基、或叔丁基,其中R15可包含-H、-Si-Me3、烷基链、甲基、叔丁基、-OH、-NH2、-SH、-F、-Cl、-Br、-I、-NMe4 +、-NR4 +或-SO3H,且其中n介于约4至约200之间,但可使用任何合适的方法。
在具体实施例中,添加剂可包含塑化剂。举例来说,添加剂可为中等分子量至高分子量酯、芳族羧酸、或芳族磷酸。也可使用如上所述的己二酸酯及邻苯二甲酸酯。因此,添加剂可包含以下塑化剂中的一者或多者:
Figure BDA0001248032580000131
Figure BDA0001248032580000141
Figure BDA0001248032580000151
佳发(Jayflex)
Figure BDA0001248032580000152
Figure BDA0001248032580000153
Figure BDA0001248032580000161
Figure BDA0001248032580000162
G-30
Figure BDA0001248032580000163
Figure BDA0001248032580000164
DINP塑化剂
Figure BDA0001248032580000165
Figure BDA0001248032580000171
然而,如所属领域中的普通技术人员将知,本文所列化学化合物仅旨在作为添加剂的说明实例,而并不旨在将实施限制于仅具体阐述的那些添加剂。而是,可利用任何合适的添加剂,且所有此种添加剂均旨在包含于本发明实施例的范围内。在一实施例中,聚合物材料包含1重量%至10重量%的添加剂,例如3重量%或5重量%的添加剂。
一旦准备就绪,便可通过首先施加聚合物材料至包封体401、被暴露第一半导体装置201、第二半导体装置301、及通孔111上来利用第一重布线保护层501。第一重布线保护层501可被施加成使得第一重布线保护层501涂布包封体401的上部被暴露表面、被暴露第一半导体装置201、第二半导体装置、及通孔111,且可使用例如旋转涂布工艺、浸涂法、气刀涂布法、帘涂法、丝-杆涂布法、凹版涂布法、层合法、挤压涂布法、这些的组合等工艺来施加。可将第一重布线保护层501放置至约7μm至约35μm之间的厚度。
一旦被施加之后,便可对第一重布线保护层501进行烘烤以在暴露(以下进一步阐述)之前固化及干燥第一重布线保护层501。固化及干燥第一重布线保护层501会移除溶剂组分、同时留下树脂、光增感剂、交联剂、及任何其他所选择添加剂。在一实施例中,可在适于蒸发掉溶剂的温度(例如在约40℃与150℃之间(例如约150℃))下执行预烘烤,但精确的温度相依于为第二重布线保护层507所选择的材料。所述预烘烤被执行达足以固化及干燥第二重布线保护层507的时间,例如约10秒至约5分钟之间(例如约270秒)的时间。
如在图6A中所说明,一旦已放置第一重布线保护层501之后,便使用例如光刻遮蔽及蚀刻工艺或如果第一重布线保护层501的材料为感旋光性的则通过对第一重布线保护层501的材料进行暴露及显影而将第一重布线保护层501图案化以形成开口531。
在一实施例中,能量源供应能量(例如光)至第一重布线保护层501以引发光增感剂的反应,所述光增感剂继而与第一重布线保护层聚合物树脂反应以使得第一重布线保护层501的被能量撞击的那些部分发生化学改变。在一实施例中,所述能量可为电磁辐射,(例如g-射线(具有约436nm的波长)、i-射线(具有约365nm的波长))、紫外辐射、远紫外辐射、x-射线、电子束等。能量源可为电磁辐射源,且可为KrF准分子激光(具有248nm的波长)、ArF准分子激光(具有193nm的波长)、F2准分子激光(具有157nm的波长)等,但也可利用任何其他合适的能量源,例如汞蒸气灯、氙灯、碳弧灯等。
图案化掩模位于能量源与第一重布线保护层501之间以在能量实际撞击第一重布线保护层501之前阻挡能量的多个部分以形成图案化能量。在一实施例中,图案化掩模可包括一系列层(例如,衬底、吸收层、抗反射涂层、屏蔽层等)以反射、吸收或以其他方式阻挡能量的某些部分到达第一重布线保护层501的不期望被照射的那些部分。可通过以所期望的照射形状形成穿过图案化掩模的开口而在图案化掩模中形成所期望的图案。
在一实施例中,将第一重布线保护层501放置在支撑板上。一旦图案已对准至第一重布线保护层501之后,能量源便产生所期望的能量(例如,光),所述所期望的能量穿过图案化掩模而一路到达第一重布线保护层501。撞击在第一重布线保护层501的部分上的图案化能量引发第一重布线保护层501内的光增感剂的反应。光增感剂吸收图案化能量后的化学反应产物(例如,酸/碱/自由基)接着与第二重布线保护层聚合物树脂反应,从而使第一重布线保护层501在通过图案化屏蔽被照射的那些部分中发生化学改变。
在一实施例中,可利用为约2μm与200μm之间(例如约10μm)的底部临界尺寸(bottom critical dimension,BCD)来进行暴露。另外,暴露宽容度(exposure latitude,EL)可大于约33%或大于约50%,聚焦深度(depth of focus,DOF)介于约-50μm与50μm之间(例如18μm),暴露能量介于约60mJ与200mJ之间,且可小于220mJ或225mJ(例如减小了约22%而成为约175mJ),且聚焦介于约30μm与48μm之间,例如36μm。
图6B提供说明包含具有聚合物材料的添加剂的交联及NMR结果。交联级示出聚合物的高缠结(high entanglement),所述高缠结使得聚合物不太可能移动及反应。如上所述,通过由添加剂使得自由体积增大来改善迁移率。在图6B中,在聚合物材料的NMR结果中在3.5ppm处观察到-O-CH2-CH2结构,所述聚合物材料包含约45%至55%的NMP作为溶剂、包含约10%至15%的EL作为另一溶剂、包含约25%至35%的聚酰胺酸酯作为聚合物前体、包含约1%至5%的四乙二醇二甲基丙烯酸酯作为交联剂,且包含约1%至8%的2,2’-(苯基亚氨基)二乙醇作为光增感剂,并且包含约1%至10%或5%的以下添加剂:
Figure BDA0001248032580000191
图6C提供说明包含具有聚合物材料的添加剂的另一实施例的质量分析结果。分子量为约600的添加剂包含以下化学结构:
Figure BDA0001248032580000192
如下文所详细阐述的聚合物材料可经历一系列反应。这些反应的化学机理在图6D中进行说明。
在已对第一重布线保护层501进行暴露之后,可使用第一暴露后烘烤(post-exposure bake,PEB)来帮助在暴露期间因能量撞击在光增感剂上而产生的酸/碱/自由基的产生、分散、及反应。此种帮助有助于形成或增强化学反应,所述化学反应会在由能量撞击的那些区与未被能量撞击的那些区之间产生化学差异及不同极性。这些化学差异也造成由能量撞击的区与未被能量撞击的区之间的溶解度差异。在一实施例中,第一重布线保护层501的温度可升高至介于约70℃与约150℃之间达约40秒与约120秒之间(例如约2分钟)的时间段。在一特定实施例中,显影后烘烤可在140℃、150℃、130℃、110℃、90℃、及70℃的温度下执行,分别执行约2分钟。
一旦第一重布线保护层501已被暴露及烘烤之后,便可使用显影剂将第一重布线保护层501显影。在第一重布线保护层501为低温固化聚酰亚胺的实施例中,第一显影剂可为有机溶剂抑或可利用临界流体来移除第一重布线保护层501的未暴露至能量且因此保持其原始溶解度的那些部分。可利用的材料的具体实例包括烃溶剂、醇溶剂、醚溶剂、酯溶剂、临界流体、这些的组合等。可用于负型溶剂的材料的具体实例包括环戊酮(A515)、己烷、庚烷、辛烷、甲苯、二甲苯、二氯甲烷、氯仿、四氯化碳、三氯乙烯、甲醇、乙醇、丙醇、丁醇、临界二氧化碳、二乙醚、二丙醚、二丁醚、乙基乙烯醚、二恶烷、环氧丙烷、四氢呋喃、溶纤剂、甲基溶纤剂、丁基溶纤剂、甲基卡必醇、二乙二醇单乙醚、丙酮、甲基乙基酮、甲基异丁基酮、异佛尔酮、环己酮、乙酸甲酯、乙酸乙酯、乙酸丙酯、乙酸丁酯、吡啶、甲酰胺、N,N-二甲基甲酰胺等。
可使用例如旋转涂布工艺对第一重布线保护层501施加第一显影剂。在此工艺中,在第一重布线保护层501旋转的同时自第二重布线保护层507上方对第一重布线保护层501施加第一显影剂。在一实施例中,第一显影剂可处于约10℃与约80℃之间(例如约50℃)的温度下,且显影可持续约1分钟至约60分钟之间,例如约30分钟。
然而,尽管本文所述的旋转涂布法为一种适合于在暴露之后将第一重布线保护层501显影的方法,但其旨在为说明性的,而并不旨在限制实施例。相反,可使用用于显影的任何合适的方法,包括浸渍工艺、液浸工艺(puddle process)、喷涂工艺、这些的组合等。所有此种显影工艺均旨在包含于实施例的范围内。
一旦第一重布线保护层501已显影之后,便可冲洗第一重布线保护层501。在一实施例中,可使用冲洗液体(例如丙二醇单甲醚乙酸酯(C260))来冲洗第一重布线保护层501,但可使用任何合适的冲洗溶液,例如水。
在显影后,可利用显影后烘烤工艺来帮助在显影工艺之后使第一重布线保护层501聚合及稳定。在一实施例中,显影后烘烤工艺可在约80℃与约200℃之间、或约80℃与约170℃之间(例如约140℃)的温度下执行约60秒与约300秒之间(例如约2分钟)的时间。
在显影后烘烤及RDL表面处理之后,可使第一重布线保护层501固化。在第一重布线保护层501包含低温固化聚酰亚胺的实施例中,固化工艺可在低于约230℃的低温(例如约200℃与230℃之间(例如约220℃)的温度)、或小于约170℃的低温(例如150℃与200℃之间的温度)、抑或在约170℃下执行约1小时与约2小时之间的时间。温度可始于约23℃,且以约0.5℃至约10℃的速率(例如以约4.5℃的速率)升高。系统以约0.5℃/分钟至约10℃/分钟(例如约1℃/分钟)的速率冷却。在特定实施例中,固化工艺可在约170℃的温度下执行约1小时,在约180℃的温度下执行约1小时的时间、或在约160℃的温度下执行约2小时的时间。然而,可利用任何合适的温度及时间。
图6E提供包含添加剂的实施例的测试数据,所述测试数据说明使用1378cm-1/1501cm-1傅里叶变换红外光谱学(Fourier transform infrared spectroscopy,FTIR)比率的聚酰亚胺环化。具体而言,本文所述的低温固化聚酰亚胺在170℃固化温度下具有约1.78的聚酰亚胺环化。通过比较,无添加剂的聚合物材料可在230℃固化温度下产出约1.74的聚酰亚胺环化,或在170℃固化温度下产出约0.85的聚酰亚胺环化。
通过使用添加剂来固化第一重布线保护层501,可实现高水平的聚酰亚胺环化。举例来说,将包含3%添加剂的聚合物材料固化至最高约170℃可产出具有以下参数的膜:超过约82%的环化(例如约98%的环化)、约67%的伸长率、约175MPa的抗张强度、约3.8GPa的杨氏模量、约300℃的热重量分析分解温度(TGA-Td)、及约205℃的动态机械分析玻璃化转变温度(Tg(DMA))。再举例来说,将包含5%添加剂的聚合物材料固化至最高约170℃可产出具有以下参数的膜:约100%的环化、约83%的伸长率、约180MPa的抗张强度、约3.4GPa的杨氏模量、约311℃的分解温度(TGA-Td)、及约205℃的玻璃化转变温度(Tg(DMA))。
通过由例如低温固化聚酰亚胺等材料形成第一重布线保护层501,可获得与下伏层的粘合得到增强的材料。此种增强的粘合使得在后续加工及使用期间第一重布线保护层501与下伏层及组件之间的分层减少或甚至消除。
如在图7至图8B中所说明,一旦第一重布线保护层501已固化之后,便可在穿过第一重布线保护层501的开口531中形成第一重布线通孔503,以建立与第一半导体装置201、第二半导体装置301、及通孔111的电连接。开口531可使用导电材料(例如铜)来填充,且使用例如平面化工艺(例如化学机械抛光)来移除任何过量的材料。然而,可利用任何合适的工艺或材料。
在第一重布线通孔503已形成之后,在与第一重布线通孔503的电连接之上形成第一重布线层505。在一实施例中,可通过首先经由合适的形成工艺(例如化学气相沉积或溅射)形成钛铜合金的晶种层(图中未示出)来形成第一重布线层505。然后可形成光致抗蚀剂(图中也未示出)来覆盖所述晶种层,且然后可将光致抗蚀剂图案化以暴露出晶种层的位于期望具有第一重布线层505之处的那些部分。
一旦光致抗蚀剂已形成且被图案化之后,便可通过沉积工艺(例如镀覆)而在晶种层上形成导电材料,例如铜。所述导电材料可被形成为具有介于约1μm与约10μm之间(例如约5μm)的厚度。然而,尽管所述材料及方法适合形成导电材料,但这些材料仅为示例性的。可使用任何其他合适的材料(例如AlCu或Au)及任何其他合适的形成工艺(例如化学气相沉积或物理气相沉积)来形成第一重布线层505。
一旦导电材料已形成之后,便可通过合适的移除工艺(例如化学剥离及/或灰化)来移除光致抗蚀剂。另外,在移除所述光致抗蚀剂之后,可通过例如以导电材料作为掩模的合适的蚀刻工艺来移除晶种层的被光致抗蚀剂覆盖的那些部分。
视需要,如果需要,则在第一重布线层505已形成之后,可执行第一重布线层505的表面处理以助于保护第一重布线层505。在一实施例中,表面处理可为清除浮渣处理(descum treatment),例如等离子体处理,其中第一重布线层505的表面被暴露至例如氩、氮、氧、或混合Ar/N2/O2周围环境等离子体以改善第一重布线层505与上覆层(例如,第二重布线保护层507)之间的界面粘合。然而,可利用任何合适的表面处理。
在第一重布线层505已形成之后,可形成第二重布线保护层507以助于隔离第一重布线层505。在一实施例中,第二重布线保护层507可为与第一重布线保护层501不同的材料,且可为例如另一介电材料(例如PBO)。视需要,第二重布线保护层507可由与第一重布线保护层501相似的材料来形成,且其可与第一重布线保护层501相似地抑或如上文结合第一重布线保护层501所述进行放置、显影、及/或固化。
在第二重布线保护层507已形成之后,可形成第二重布线层509以延伸穿过形成于第二重布线保护层507内的开口并与第一重布线层505建立电连接。在一实施例中,可使用与第一重布线层505相似的材料及工艺来形成第二重布线层509。举例来说,可施加晶种层,且所述晶种层可被图案化光致抗蚀剂覆盖,可在晶种层上施加导电材料(例如铜),可移除图案化光致抗蚀剂,且可使用导电材料作为掩模对所述晶种层进行蚀刻。然而,可使用任何合适的材料或制造工艺。
在第二重布线层509已形成之后,在第二重布线层509上方施加第三重布线保护层511,以助于隔离及保护第二重布线层509。在一实施例中,第三重布线保护层511可由与第二重布线保护层507相似的材料且以与第二重布线保护层507相似的方式来形成。举例来说,第三重布线保护层511可由已被施加的低温固化聚酰亚胺形成且如上文参考第二重布线保护层507所述而被图案化。然而,可利用任何合适的材料或制造工艺。
在第三重布线保护层511已被图案化之后,可形成第三重布线层513,以延伸穿过形成于第三重布线保护层511内的开口并与第二重布线层509建立电连接。在一实施例中,可使用与第一重布线层505相似的材料及工艺来形成第三重布线层513。举例而言,可施加晶种层且所述晶种层可被图案化光致抗蚀剂覆盖,可在晶种层上施加导电材料(例如铜),可移除图案化光致抗蚀剂,且可使用导电材料作为掩模来蚀刻晶种层。然而,可使用任何合适的材料或制造工艺。
在第三重布线层513已形成之后,可在第三重布线层513上方形成第四重布线保护层515,以助于隔离及保护第三重布线层513。在一实施例中,第四重布线保护层515可由与第二重布线保护层507相似的材料且以与第二重布线保护层507相似的方式来形成。举例而言,第四重布线保护层515可由已被施加的低温固化聚酰亚胺形成且如上文参考第二重布线保护层507所述而被图案化。然而,可利用任何合适的材料或制造工艺。
图7至图8B进一步说明形成凸块下金属(underbump metallization)519及第三外部连接件517以与第三重布线层513进行电接触。在一实施例中,凸块下金属519可各自包括三个导电材料层,例如钛层、铜层、及镍层。然而,所属领域中的普通技术人员将知,存在许多适合用于形成凸块下金属519的合适的材料及层配置,例如铬/铬-铜合金/铜/金配置、钛/钛钨/铜配置、或铜/镍/金配置。可用于凸块下金属519的任何合适的材料或材料层均旨在包含于实施例的范围内。
在一实施例中,通过在第三重布线层513上方且沿着穿过第四重布线保护层515的开口的内部形成每一个层而形成凸块下金属519。可使用镀覆工艺(例如电化学镀覆)来执行每一个层的形成,但可依据所期望的材料而使用其他形成工艺,例如溅射、蒸镀、或等离子体增强型化学气相沉积工艺。凸块下金属519可被形成为具有约0.7μm与约10μm之间(例如约5μm)的厚度。
在一实施例中,可将第三外部连接件517放置在凸块下金属519上且第三外部连接件517可为包含共晶材料(例如焊料)的球栅阵列(ball grid array,BGA),但可使用任何合适的材料。在第三外部连接件517为焊料球的实施例中,可使用球滴(ball drop)方法(例如直接球滴工艺)或使用球安装及激光钻孔(ball mount and laser drill)工艺来形成第三外部连接件517。另外,可通过首先经由任何合适的方法(例如蒸镀、电镀、印刷、焊料转移)形成锡层、然后执行回流以将材料造型成所期望的凸块形状来形成焊料球。一旦第三外部连接件517已形成之后,便可执行测试以确保所述结构适合用于进一步处理。
另外,也可将表面装置521放置成通过凸块下金属519与第三重布线层513接触。可使用表面装置521来对第一半导体装置201、第二半导体装置301、或整个封装提供额外功能性或编程。在一实施例中,表面装置521可为表面安装装置(surface mount device,SMD)或集成无源装置(integrated passive device,IPD),所述表面安装装置或集成无源装置包括期望连接至第一半导体装置201或第二半导体装置301或封装的其他部件且与第一半导体装置201或第二半导体装置301或封装的其他部件搭配利用的无源装置,例如电阻器、电感器、电容器、跳线、这些的组合等。
可例如通过以下方式将表面装置521连接至凸块下金属519:将表面装置521的连接件(例如焊料球)(在图7至图8B中未单独示出)依序浸渍至助焊剂中,然后使用拾取及放置工具将表面装置521的连接件与各别凸块下金属519在实体上对准。在表面装置521使用例如焊料球等连接件的实施例中,一旦已放置表面装置521之后,便可执行回流工艺以将表面装置521与下伏凸块下金属519实体结合,且可执行助焊剂清洁。然而,可利用任何其他合适的连接件或连接工艺,例如金属至金属结合等。
图9说明第一载体衬底101自第一半导体装置201及第二半导体装置301剥离。在一实施例中,可将第三外部连接件517且因此将包括第一半导体装置201及第二半导体装置301的结构附着至环结构(在图9中未单独说明)。所述环结构可为旨在在剥离工艺期间及剥离工艺之后对所述结构提供支撑及稳定性的金属环。在一实施例中,使用例如紫外胶带(在图9中也未说明)将第三外部连接件517、第一半导体装置201、及第二半导体装置301附着至环结构,但可使用任何其他合适的粘合剂或附着方式。
一旦第三外部连接件517且因此包括第一半导体装置201及第二半导体装置301的结构附着至环结构之后,便可使用例如用以改变粘合剂层103的粘合性质的热工艺将第一载体衬底101自包括第一半导体装置201及第二半导体装置301的结构剥离。在特定实施例中,利用例如紫外(UV)激光、二氧化碳(CO2)激光、或红外(infrared,IR)激光等能量源来辐照及加热粘合剂层103,直至粘合剂层103丧失其粘合性质中的至少某些。一旦执行之后,便可使第一载体衬底101及粘合剂层103自包括第三外部连接件517、第一半导体装置201、及第二半导体装置301的结构实体分离且自所述结构移除。
然而,尽管可使用环结构来支撑第三外部连接件517,但此种说明仅为可使用的一种方法,而并不旨在对实施例进行限制。在另一实施例中,可使用例如第一胶将第三外部连接件517附着至第二载体衬底。在一实施例中,第二载体衬底相似于第一载体衬底101,但其也可为不同的。一旦附着之后,便可辐照粘合剂层103,且可实体地移除粘合剂层103及第一载体衬底101。
图9还说明将聚合物层105图案化以暴露出通孔111(以及相关联的第一晶种层107)。在一实施例中,可使用例如激光钻孔方法来图案化聚合物层105。在此种方法中,首先在聚合物层105上方沉积防护层,例如光-热转换(light-to-heat conversion,LTHC)层或hogomax层(在图9中未单独说明)。一旦得到保护之后,便将激光射至聚合物层105的期望被移除的那些部分以暴露出下伏通孔111。在激光钻孔工艺期间,钻孔能量可处于0.1mJ至约30mJ的范围内,且钻孔角度相对于聚合物层105的法线为约0°(垂直于聚合物层105)至约85°。在一实施例中,所述图案化可被形成为将开口在通孔111上方形成为具有约100μm与约300μm之间(例如约200μm)的宽度。
在另一实施例中,可通过以下方式将聚合物层105图案化:首先对聚合物层105施加光致抗蚀剂(在图9中未各别说明),然后将光致抗蚀剂暴露至图案化能量源(例如,图案化光源)以引发化学反应,从而引发光致抗蚀剂的被暴露至图案化光源的那些部分的物理变化。然后对被暴露光致抗蚀剂施加显影剂,以利用物理变化并依据所期望的图案而选择性地移除光致抗蚀剂的被暴露部分或光致抗蚀剂的未被暴露部分,且利用例如干式蚀刻工艺来移除聚合物层105的下伏被暴露部分。然而,可利用任何其他合适的用于图案化聚合物层105的方法。
图10说明第一封装700的结合。在一实施例中,第一封装700可包括第三衬底701、第三半导体装置703、第四半导体装置705(结合至第三半导体装置703)、第三接触垫707、第二包封体709、及第四外部连接部711。在一实施例中,第三衬底701可为例如包括用以将第三半导体装置703及第四半导体装置705连接至通孔111的内部互连件(例如,贯穿衬底的通孔715)的封装衬底。
另外,第三衬底701可为用作中间衬底的插入器(interposer)以将第三半导体装置703及第四半导体装置705连接至通孔111。在此实施例中,第三衬底701可为例如经掺杂或未经掺杂的硅衬底、或绝缘体上覆硅(SOI)衬底的有源层。然而,第三衬底701也可为玻璃衬底、陶瓷衬底、聚合物衬底、或可提供合适的保护及/或互连功能性的任何其他衬底。可对第三衬底701使用这些及任何其他合适的材料。
第三半导体装置703可为被设计用于预期用途(例如作为逻辑管芯、中央处理器(central processing unit,CPU)管芯、存储器管芯(例如,动态随机存取存储器(DRAM)管芯)、这些的组合等)的半导体装置。在一实施例中,根据对于特定功能性而言所需要,第三半导体装置703包括集成电路装置,例如晶体管、电容器、电感器、电阻器、第一金属化层(图中未示出)等。在一实施例中,第三半导体装置703被设计及制造成与第一半导体装置201相结合地工作或与第一半导体装置201同时工作。
第四半导体装置705可相似于第三半导体装置703。举例来说,第四半导体装置705可为被设计用于预期用途(例如,动态随机存取储存器管芯)且包括用于所期望功能性的集成电路装置的半导体装置。在一实施例中,第四半导体装置705被设计成与第一半导体装置201及/或第三半导体装置703结合工作或与第一半导体装置201及/或第三半导体装置703同时工作。
第四半导体装置705可结合至第三半导体装置703。在一实施例中,第四半导体装置705仅与第三半导体装置703实体结合,例如通过使用粘合剂进行结合。在此实施例中,第四半导体装置705及第三半导体装置703可使用例如打线结合(wire bond)而电连接至第三衬底701,但可利用任何合适的电结合。
另外,第四半导体装置705可实体地及电性地结合至第三半导体装置703。在此实施例中,第四半导体装置705可包括四个外部连接部(在图10中未单独说明),所述四个连接部与第三半导体装置703上的第五外部连接部(在图10中也未单独说明)连接以将第四半导体装置705与第三半导体装置703互连。
第三接触垫707可形成于第三衬底701上以形成第三半导体装置703与例如第四外部连接部711之间的电连接。在一实施例中,第三接触垫707可形成于第三衬底701上方且与第三衬底701内的电路径(例如贯穿衬底的通孔715)电接触。第三接触垫707可包含铝,但可使用其他材料,例如铜。可使用沉积工艺(例如溅射)来形成第三接触垫707,以形成材料层(图中未示出),且然后可通过合适的工艺(例如光刻掩蔽及蚀刻)来移除所述材料层的部分以形成第三接触垫707。然而,可利用任何其他合适的工艺来形成第三接触垫707。第三接触垫707可被形成为具有约0.5μm与约4μm之间(例如约1.45μm)的厚度。
可使用第二包封体709来包封及保护第三半导体装置703、第四半导体装置705、及第三衬底701。在一实施例中,第二包封体709可为模制化合物且可使用模制装置(在图10中未说明)来放置。举例来说,可将第三衬底701、第三半导体装置703、及第四半导体装置705放置在模制装置的空腔内,且可将所述空腔气密密封。可在所述空腔被气密密封之前将第二包封体709放置在空腔内,或可通过注射口而将第二包封体709注射至空腔中。在一实施例中,第二包封体709可为模制化合物树脂,例如聚酰亚胺、PPS、PEEK、PES、耐热水晶树脂、这些的组合等。
一旦已将第二包封体709放置至空腔中以使得第二包封体709包封第三衬底701、第三半导体装置703、以及第四半导体装置705周围的区之后,便可将第二包封体709固化以硬化第二包封体709来实现最佳保护。尽管确切固化工艺至少部分地相依于为第二包封体709所选择的特定材料,但在选择模制化合物作为第二包封体709的实施例中,可通过例如将第二包封体709加热至约100℃与约130℃之间(例如约125℃)达约60秒至约3000秒(例如约600秒)的时间的工艺来进行固化。另外,可在第二包封体709内包含引发剂及/或催化剂以更好地控制所述固化工艺。
然而,如所属领域中的普通技术人员将知,上述固化工艺仅为示例性工艺,而并不旨在限制当前实施例。可使用其他固化工艺,例如辐照或甚至使第二包封体709在周围环境温度下硬化。可使用任何合适的固化工艺,且所有此种工艺均旨在包含于本文所述实施例的范围内。
在一实施例中,可形成第四外部连接部711以提供第三衬底701与例如通孔111之间的外部连接。第四外部连接部711可为接触凸块(例如微凸块或受控塌缩芯片连接(C4)凸块),且可包含例如锡等材料或例如银或铜等其他合适的材料。在第四外部连接部711为锡焊料凸块的实施例中,可通过首先经由任何合适的方法(例如蒸镀、电镀、印刷、焊料转移、球放置等)将锡层形成至例如约100μm的厚度来形成第四外部连接部711。一旦锡层已形成于所述结构上之后,便执行回流以将所述材料造型成期望的凸块形状。
一旦第四外部连接部711已形成之后,便将第四外部连接部711对准通孔111且放置在通孔111上方,并且执行结合。举例来说,在第四外部连接部711为焊料凸块的实施例中,结合工艺可包括回流工艺,以使第四外部连接部711的温度升高至使第四外部连接部711将液化及流动的程度,从而一旦第四外部连接部711重新凝固之后将第一封装700结合至通孔111。
图10还说明将第三外部连接件517自环结构剥离以及将所述结构单一化以形成第一集成扇出式堆叠封装(integrated fan out package-on-package,InFO-POP)结构。在一实施例中,可通过首先使用例如第二紫外胶带将第一封装700结合至第二环结构而使第三外部连接件517自所述环结构剥离。一旦结合之后,便可使用紫外辐射来辐照紫外胶带,且一旦紫外胶带已丧失其粘合性,便可使第三外部连接件517自环结构实体分离。
一旦剥离,便执行所述结构的单一化以形成第一集成扇出式堆叠封装结构。在一实施例中,可通过使用激光或锯片(图中未示出)切穿包封体401及各通孔111之间的聚合物层105来执行单一化,从而使各区段彼此分离以形成具有第二半导体装置301的第一集成扇出式堆叠封装结构。然而,如所属领域中的普通技术人员将知,利用锯片将第一集成扇出式堆叠封装结构单一化仅为一个说明性实施例,而并不旨在进行限制。可利用将第一集成扇出式堆叠封装结构单一化的替代方法,例如利用一次或多次蚀刻来分离第一集成扇出式堆叠封装结构。可利用这些方法及任何其他合适的方法来将第一集成扇出式堆叠封装结构单一化。
在另一实施例中,不仅第一重布线保护层501由与第二重布线保护层507相似的材料(例如,低温固化聚酰亚胺)制成,且第一保护层211也由与第二重布线保护层507相似的材料形成。举例来说,在此实施例中,第一保护层211(位于第一半导体装置201上)可为通过如上所述进行施加、暴露、显影、显影后烘烤、及固化而形成的低温固化聚酰亚胺。如此一来,在所述工艺内利用全部为低温固化聚酰亚胺的方案。
在再一实施例中,除第一保护层211与第一重布线保护层501为相似材料外,聚合物层105也由与第二重布线保护层507相似的材料形成。在此实施例中,聚合物层105不再是如上所述的例如PBO等材料,而是改为例如低温聚酰亚胺等材料。举例来说,在此实施例中,聚合物层105可为通过如上所述进行施加、暴露、显影、及显影后烘烤而形成的低温固化聚酰亚胺。然而,可利用任何合适的材料或制造方法。
通过将第一保护层211、第一重布线保护层501、及聚合物层105全部形成为与前侧保护层(例如,第二重布线保护层507、第三重布线保护层511、及第四重布线保护层515)相似的材料,可在包封体401的两侧上实现所述材料的有益效果(例如,其粘合力)。另外,通过将第一重布线保护层501形成为低温固化聚酰亚胺材料,可大大减少总体制造的热预算。另外,在第一半导体装置201为可非常容易因加热而受到损坏的动态随机存取存储器装置的实施例中,动态随机存取存储器/存储器故障率可自4%(在使用具有高热预算的动态随机存取存储器装置的实施例中)减小为低至0%,此可使得每小时的晶圆自10个提高至16个以实现额外的成本降低。
在一实施例中,一种制造半导体装置的方法包括将聚合物原材料混合物放置在衬底上方。所述聚合物原材料可包含聚合物前体、光增感剂、及添加剂。将所述聚合物原材料混合物暴露至辐射以形成介电层,且在约150℃与约230℃之间的温度下固化所述聚合物原材料混合物。
在另一实施例中,一种制造半导体装置的方法包括将混合物分配在衬底上方。所述混合物可包含聚合物前体、光增感剂、及添加剂。可将所述混合物暴露至辐射以形成具有开口的保护层。可在约170℃与约230℃之间的温度下固化所述保护层。在固化期间,添加剂可用作催化剂。然后可在所述保护层上方及在所述开口中形成重布线层。
在再一实施例中,一种制造半导体装置的方法包括将管芯附着至衬底。可在所述衬底上方形成通孔。然后,可在所述管芯及所述通孔上方形成包封体。所述包封体可接触所述通孔的侧壁及所述管芯的侧壁。可在所述管芯、所述通孔、及所述包封体上方形成聚合物层。为了形成所述聚合物层,可将聚合物原材料安置在所述管芯、所述通孔、及所述包封体上方。所述聚合物原材料可包含聚合物前体、光增感剂、及添加剂。可将所述聚合物原材料图案化以形成聚合物材料。所述图案化可涉及将所述聚合物原材料暴露至辐射。然后可在小于230℃的温度下固化所述聚合物材料。所述固化可在所述聚合物层中形成超过约98%的环化。然后可在所述聚合物层上方形成重布线层。
根据本发明的一些实施例,固化所述介电层是在小于200℃的温度下进行。
根据本发明的一些实施例,固化所述介电层是在约170℃与约200℃之间的温度下进行。
根据本发明的一些实施例,固化所述介电层是在小于约170℃的温度下进行。
根据本发明的一些实施例,固化所述介电层是在约170℃的温度下进行。
根据本发明的一些实施例,所述在约170℃下固化所述介电层是进行约1小时至约2小时之间。
根据本发明的一些实施例,所述聚合物前体具有在约25%与约35%之间的浓度,其中所述光增感剂具有在约1%与约8%之间的浓度,且其中所述添加剂具有在约1%与10%之间的浓度。
根据本发明的一些实施例,所述添加剂具有约5%的浓度。
根据本发明的一些实施例,所述添加剂具有约3%的浓度。
根据本发明的一些实施例,所述添加剂包含聚乙二醇(PEG)。
根据本发明的一些实施例,所述聚乙二醇具有约600的分子量。
根据本发明的一些实施例,所述添加剂包含聚丙二醇(PPG)。
根据本发明的一些实施例,所述添加剂包含酯。
根据本发明的一些实施例,所述添加剂包含醇。
根据本发明的一些实施例,所述固化在所述聚合物层中形成约100%的环化。
根据本发明的一些实施例,在固化之后,所述聚合物层包含所述添加剂。
根据本发明的一些实施例,所述聚合物前体包含聚酰胺酸酯。
根据本发明的一些实施例,所述聚合物层具有大于约3.4GPa的杨氏模量。
上述内容概述了若干实施例的特征,以使得所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解,他们可容易地利用本公开内容作为基础来设计或修改其他工艺及结构以实施本文所介绍的实施例的相同目的及/或实现本文所介绍的实施例的相同优点。所属领域中的技术人员还应意识到,此种等效构造并不背离本公开内容的精神及范围,且他们可在不背离本公开内容的精神及范围的条件下作出各种变化、替代、及改变。

Claims (18)

1.一种制造半导体装置的方法,其特征在于,所述方法包括:
将聚合物原材料放置在衬底上方,所述聚合物原材料包含:
聚合物前体;
光增感剂;以及
添加剂;
将所述聚合物原材料暴露至辐射以形成介电层;以及
在温度下固化所述介电层,所述添加剂在所述固化期间用作催化剂,所述添加剂为聚醚。
2.根据权利要求1所述的方法,其特征在于,固化所述介电层是在170℃与小于200℃之间的温度下进行。
3.根据权利要求1所述的方法,其特征在于,固化所述介电层是在小于170℃的温度下进行。
4.根据权利要求1所述的方法,其特征在于,在170℃下固化所述介电层是进行1小时至2小时之间。
5.根据权利要求1所述的方法,其特征在于,所述聚合物前体具有在25%与35%之间的浓度,其中所述光增感剂具有在1%与8%之间的浓度,且其中所述添加剂具有在1%与10%之间的浓度。
6.根据权利要求5所述的方法,其特征在于,所述添加剂具有5%的浓度。
7.根据权利要求5所述的方法,其特征在于,所述添加剂具有3%的浓度。
8.根据权利要求1所述的方法,其特征在于,所述添加剂增大所述聚合物原材料的自由体积。
9.一种制造半导体装置的方法,其特征在于,所述方法包括:
将混合物分配在衬底上方,所述混合物包含:
聚合物前体;
光增感剂;以及
添加剂,所述添加剂选自由聚乙二醇与聚丙二醇所组成的族群;
将所述混合物暴露至辐射以形成具有开口的保护层;
在170℃与230℃之间的温度下固化所述保护层,所述添加剂在所述固化期间用作催化剂;以及
在所述保护层上方且在所述开口中形成重布线层。
10.根据权利要求9所述的方法,其特征在于,所述添加剂包含聚乙二醇。
11.根据权利要求10所述的方法,其特征在于,所述聚乙二醇具有600的分子量。
12.根据权利要求9所述的方法,其特征在于,所述添加剂包含聚丙二醇。
13.根据权利要求9所述的方法,其特征在于,所述添加剂包含酯。
14.一种制造半导体装置的方法,其特征在于,所述方法包括:
将管芯附着至衬底;
在所述衬底上方形成通孔;
在所述管芯及所述通孔上方形成包封体,所述包封体接触所述通孔的侧壁及所述管芯的侧壁;
在所述管芯、所述通孔、及所述包封体上方形成聚合物层,包括:
在所述管芯、所述通孔、及所述包封体上方安置聚合物原材料,所述聚合物原材料包含聚合物前体、光增感剂、及添加剂;
将所述聚合物原材料图案化以形成聚合物材料,所述图案化包括将所述聚合物原材料暴露至辐射;以及
在小于230℃的温度下固化所述聚合物材料,所述固化在所述聚合物层中形成超过98%的环化;以及
在形成所述聚合物层之后,在所述聚合物层上方形成重布线层。
15.根据权利要求14所述的方法,其特征在于,所述固化在所述聚合物层中形成100%的环化。
16.根据权利要求14所述的方法,其特征在于,在固化之后,所述聚合物层包含所述添加剂。
17.根据权利要求14所述的方法,其特征在于,所述聚合物前体包含聚酰胺酸酯。
18.根据权利要求17所述的方法,其特征在于,所述聚合物层具有大于3.4 GPa的杨氏模量。
CN201710159301.2A 2016-08-23 2017-03-17 制造半导体装置的方法 Active CN107768261B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662378564P 2016-08-23 2016-08-23
US62/378,564 2016-08-23
US15/368,192 2016-12-02
US15/368,192 US10658199B2 (en) 2016-08-23 2016-12-02 Semiconductor device and method

Publications (2)

Publication Number Publication Date
CN107768261A CN107768261A (zh) 2018-03-06
CN107768261B true CN107768261B (zh) 2022-11-22

Family

ID=61240727

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710159301.2A Active CN107768261B (zh) 2016-08-23 2017-03-17 制造半导体装置的方法

Country Status (3)

Country Link
US (3) US10658199B2 (zh)
CN (1) CN107768261B (zh)
TW (1) TWI720151B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636757B2 (en) * 2017-08-29 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component package and method of fabricating the same
CN107755187B (zh) * 2017-11-15 2020-04-28 深圳市华星光电半导体显示技术有限公司 一种配向膜涂布机及涂布方法
US10861710B2 (en) 2018-06-29 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing semiconductor devices
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11454888B2 (en) * 2020-09-15 2022-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11868047B2 (en) 2020-09-21 2024-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Polymer layer in semiconductor device and method of manufacture
US20220139725A1 (en) * 2020-11-04 2022-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Devices and Methods of Manufacture

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035600A (zh) * 2011-10-06 2013-04-10 台湾积体电路制造股份有限公司 具有保护结构的凸块
CN103985696A (zh) * 2013-02-11 2014-08-13 台湾积体电路制造股份有限公司 具有金属-绝缘体-金属电容器的封装件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6511789B2 (en) * 2000-06-26 2003-01-28 Arch Specialty Chemicals, Inc. Photosensitive polyimide precursor compositions
US7582564B2 (en) * 2001-03-14 2009-09-01 Applied Materials, Inc. Process and composition for conductive material removal by electrochemical mechanical polishing
TWI270965B (en) * 2004-10-14 2007-01-11 Advanced Semiconductor Eng Manufacturing method of passivation layer on wafer and manufacturing method of bumps on wafer
JP4881044B2 (ja) * 2006-03-16 2012-02-22 株式会社東芝 積層型半導体装置の製造方法
US20070269659A1 (en) * 2006-05-17 2007-11-22 Eic Laboratories, Inc. Electrically disbondable compositions and related methods
US20070281091A1 (en) * 2006-05-31 2007-12-06 Cabot Corporation Polyimide insulative layers in multi-layered printed electronic features
JP5098276B2 (ja) * 2006-09-29 2012-12-12 富士通セミコンダクター株式会社 半導体装置の製造方法
SG148901A1 (en) * 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
US20100030052A1 (en) * 2008-07-31 2010-02-04 Bommakanti Balasubrahmanya S Analyte sensors comprising plasticizers
WO2013134104A2 (en) * 2012-03-08 2013-09-12 Microchem Corp. Photoimageable compositions and processes for fabrication of relief patterns on low surface energy substrates
US9691997B2 (en) * 2014-06-11 2017-06-27 Eastman Kodak Company Devices having dielectric layers with thiosulfate-containing polymers
US10304700B2 (en) 2015-10-20 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035600A (zh) * 2011-10-06 2013-04-10 台湾积体电路制造股份有限公司 具有保护结构的凸块
CN103985696A (zh) * 2013-02-11 2014-08-13 台湾积体电路制造股份有限公司 具有金属-绝缘体-金属电容器的封装件及其制造方法

Also Published As

Publication number Publication date
US20230343604A1 (en) 2023-10-26
US11728181B2 (en) 2023-08-15
TW201819467A (zh) 2018-06-01
US10658199B2 (en) 2020-05-19
TWI720151B (zh) 2021-03-01
CN107768261A (zh) 2018-03-06
US20200279755A1 (en) 2020-09-03
US20180061669A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
US11699598B2 (en) Semiconductor device
CN107768261B (zh) 制造半导体装置的方法
CN107203099B (zh) 半导体器件及其制造方法
US20220382150A1 (en) Semiconductor Device and Method of Manufacture
US20210118697A1 (en) Methods of Manufacturing Semiconductor Devices
US20230384672A1 (en) Polymer Layer in Semiconductor Device and Method of Manufacture
US11842896B2 (en) Semiconductor devices and methods of manufacturing
US20230307251A1 (en) Semiconductor Device
CN111863601A (zh) 制造半导体装置的方法以及光刻胶

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant