JP4768546B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4768546B2 JP4768546B2 JP2006221836A JP2006221836A JP4768546B2 JP 4768546 B2 JP4768546 B2 JP 4768546B2 JP 2006221836 A JP2006221836 A JP 2006221836A JP 2006221836 A JP2006221836 A JP 2006221836A JP 4768546 B2 JP4768546 B2 JP 4768546B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- adhesive layer
- insulating adhesive
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 238000005520 cutting process Methods 0.000 claims abstract description 44
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 239000007790 solid phase Substances 0.000 claims abstract description 7
- 239000012790 adhesive layer Substances 0.000 claims description 41
- 239000010410 layer Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002904 solvent Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000001035 drying Methods 0.000 claims description 5
- 229920005989 resin Polymers 0.000 abstract description 33
- 239000011347 resin Substances 0.000 abstract description 33
- 239000000853 adhesive Substances 0.000 abstract description 30
- 230000001070 adhesive effect Effects 0.000 abstract description 30
- 230000006866 deterioration Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000994 depressogenic effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000004840 adhesive resin Substances 0.000 description 1
- 229920006223 adhesive resin Polymers 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
図1(A)は半導体装置に於ける第2の基体を表し、Si基板11に選択的にAlからなる電極12を形成し、次いで、SiO2 からなる絶縁膜13を形成し、次いで、リソグラフィ技術に依って絶縁膜13に開口を形成してから、その開口内に表出された電極12上にTi、Cr、Ni等からなるバリア層14を形成し、次いで、バリア層14上に例えば、Au、Cu、Sn等からなる電極15を形成し、次いで、電極15の間を埋める半硬化状態の接着性絶縁ペースト層16を形成する。
図1(B)は半導体装置に於ける第1の基体を表し、Si基板1には選択的にAlからなる電極2を形成し、次いで、SiO2 からなる絶縁膜3を形成し、次いで、リソグラフィ技術に依って絶縁膜3に開口を形成してから、その開口内に表出された電極2上に例えば、Ti、Cr、Ni等からなるバリア層4を形成し、バリア層4上に例えばAu、Cu、Sn等からなる電極5を形成し、電極5間を埋める接着性絶縁ペースト層6を形成する。
第1の基体と第2の基体との電極側が相対向するように配置し、電極5と電極15とが嵌合するような状態にして両者を接続する。
第2の基体と結合された第1の基体はパッケージ基板7上に固着され、第1の基体1に於ける周辺電極5Aはパッケージ基板7上の電極7Aとボンディングワイヤ8を介して接続される。
図4には、Si基板11に選択的にAlからなる電極12の形成、絶縁膜13の形成、バリア層14の形成、電極15の形成を終わり、全体を揮発性溶剤を含んだ接着性絶縁ペースト層16で覆った状態が示されている。尚、この場合の揮発性溶剤は経験的に得られるデータに基づいて適切に選択する。
第1の温度、例えば100℃程度の温度で加熱して揮発性溶剤を揮発させ、絶縁ペースト層16を乾燥させて第1の半硬化状態にする。この乾燥に依って、絶縁ペースト層16の体積は減少するのであるが、電極15が露出しない程度にすることが肝要である。
第1の半硬化状態になった絶縁ペースト層16及び電極15は、刃を用いて切削加工することで必要な高さ分が残るように切り取る。
前記切削加工を施したことで、電極15の頂面が絶縁ペースト層16の表面に対して凹の状態に在る第2の基体を第2の温度、例えば130℃程度の温度で加熱し、揮発性溶剤を更に揮発させ、絶縁ペースト層16の体積を収縮させ、逆に電極15の頂面が絶縁ペースト層16の表面よりも20〜30nm程度から200〜300nm程度高くなるようにして完成する。
表面が切削加工で平坦化された複数の第1の電極とそれを囲む様に形成され第1の電極の頂面に比較して表面が僅かに高い半硬化の絶縁性接着層を有する第1の基体に対し、
表面が同様に切削加工で平坦化された複数の第2の電極とそれを囲む様に形成され第2の電極の頂面に比較して僅かに低くい半硬化の絶縁性接着層を有する第2の基体を対向させ、
その位置関係で第1の電極と第2の電極とを嵌合してから加圧及び加熱し、対応する第1の電極と第2の電極とを固相拡散接合すると共に半硬化の絶縁性接着層を硬化させて第1の基体と第2の基体とを結合すること
を特徴とする半導体装置の製造方法。
第2の電極は、第1の電極に比較して頂面の面積が小さいことを特徴とする付記1記載の半導体装置の製造方法。
第1の基体に於ける絶縁性接着層の表面、及び、該表面よりも僅かに低い第1の電極の頂面の高さの差は、第2の基体に於ける絶縁性接着層の表面、及び、該表面よりも僅かに高い第2の電極の頂面の高さの差に比較して小さくしたこと
を特徴とする付記1又は2に記載の半導体装置の製造方法。
付記1記載の第1の基体を作製する工程に於いて、
電極を備えた基体を任意量の揮発性溶剤を含む絶縁性接着層で覆い、第1の温度で第
1の時間加熱して溶剤を揮発させることで絶縁性接着層を乾燥させて第1の半硬化状態とする工程と、
第1の半硬化状態に在る絶縁性接着層及び第1の電極を刃を用いた切削加工により基体底面から任意の高さに切り取って半硬化状態に在る絶縁性接着層と電極を構成する金属の弾性率との差によって絶縁性接着層の表面を電極の頂面より僅かに高い状態に加工する工程とが含まれてなること
を特徴とする付記1に記載の半導体装置の製造方法。
付記1記載の第2の基体を作製する工程に於いて、
電極を備えた基体を任意量の揮発性溶剤を含む絶縁性接着層で覆い、第1の温度以下である第2の温度で第2の時間加熱して溶剤を揮発させることで絶縁性接着層を乾燥させて第2の半硬化状態とする工程と、
第2の半硬化状態に在る絶縁性接着層及び第2の電極を刃を用いた切削加工により基体底面から任意の高さに切り取って半硬化状態に在る絶縁性接着層と電極を構成する金属の弾性率との差によって絶縁性接着層の表面を電極の頂面より僅かに高い状態に加工する工程と、
この絶縁性接着層の表面が電極の頂面より僅かに高い状態に加工された第2の基体を第1の温度で第3の時間加熱して更に溶剤を揮発させることで第1の半硬化状態とすると同時に絶縁性接着層の体積を減少させ、電極の頂面を絶縁性接着層の表面よりも僅かに高くすること
を特徴とする付記1記載の半導体装置の製造方法。
刃を用いた切削加工で第1の基体および第2の基体を切削する際、切削加工を容易にする為、基体を冷却して半硬化の絶縁性接着層に於ける硬度を大きくすること
を特徴とするする付記3或いは付記4記載の半導体装置の製造方法。
2 電極
3 絶縁膜
4 バリア層
5 電極
6 接着性絶縁ペースト
11 基板
12 電極
13 絶縁膜
14 バリア層
15 電極
16 接着性絶縁ペースト
Claims (4)
- 複数の第1の電極を備えた基体を揮発性溶剤を含む第1の絶縁性接着層で覆い、第1の温度で第1の時間加熱して溶剤を揮発させることで第1の絶縁性接着層を乾燥させて第1の半硬化状態とする工程と、
第1の半硬化状態に在る第1の絶縁性接着層及び第1の電極を、刃を用いた切削加工により切り取って半硬化状態に在る第1の絶縁性接着層と第1の電極を構成する金属の弾性率との差によって第1の絶縁性接着層の表面を第1の電極の頂面より高い状態に加工する工程と、
複数の第2の電極を備えた基体を揮発性溶剤を含む第2の絶縁性接着層で覆い、第1の温度以下である第2の温度で第2の時間加熱して溶剤を揮発させることで第2の絶縁性接着層を乾燥させて第2の半硬化状態とする工程と、
第2の半硬化状態に在る第2の絶縁性接着層及び第2の電極を、刃を用いた切削加工により切り取って半硬化状態に在る第2の絶縁性接着層と第2の電極を構成する金属の弾性率との差によって第2の絶縁性接着層の表面を第2の電極の頂面より高い状態に加工する工程と、
第2の絶縁性接着層の表面が第2の電極の頂面より高い状態に加工された第2の基体を第1の温度で第3の時間加熱して更に溶剤を揮発させることで第1の半硬化状態とすると同時に第2の絶縁性接着層の体積を減少させ、第2の電極の頂面を第2の絶縁性接着層の表面よりも高くする工程と、
第1の絶縁性接着層の表面が第1の電極の頂面より高く加工された第1の基体に対し、第2の絶縁性接着層の表面が第2の電極の頂面より高く加工された第2の基体を対向させる工程と、
その位置関係で第1の電極と第2の電極とを嵌合してから加圧及び加熱し、対応する第1の電極と第2の電極とを固相拡散接合すると共に半硬化の第1及び第2の絶縁性接着層を硬化させて第1の基体と第2の基体とを結合する工程とを備えること
を特徴とする半導体装置の製造方法。 - 第1の基体に於ける絶縁性接着層の表面、及び、該表面よりも低い第1の電極の頂面の高さの差は、第2の基体に於ける絶縁性接着層の表面、及び、該表面よりも高い第2の電極の頂面の高さの差に比較して小さくしたこと
を特徴とする請求項1記載の半導体装置の製造方法。 - 刃を用いた切削加工で第1の基体及び第2の基体を切削する際、切削加工を容易にする為、基体を冷却して半硬化の第1及び第2の絶縁性接着層に於ける硬度を大きくすることを特徴とする請求項1或いは2記載の半導体装置の製造方法。
- 第2の電極は、第1の電極に比較して頂面の面積が小さいこと
を特徴とする請求項1乃至3の何れか1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006221836A JP4768546B2 (ja) | 2006-08-16 | 2006-08-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006221836A JP4768546B2 (ja) | 2006-08-16 | 2006-08-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008047694A JP2008047694A (ja) | 2008-02-28 |
JP4768546B2 true JP4768546B2 (ja) | 2011-09-07 |
Family
ID=39181142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006221836A Expired - Fee Related JP4768546B2 (ja) | 2006-08-16 | 2006-08-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4768546B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5453032B2 (ja) * | 2009-09-28 | 2014-03-26 | 積水化学工業株式会社 | 接着剤層付き半導体チップの製造方法 |
JP6157206B2 (ja) * | 2012-11-28 | 2017-07-05 | 学校法人早稲田大学 | 積層構造体の製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2570468B2 (ja) * | 1990-06-01 | 1997-01-08 | 日本電気株式会社 | Lsiモジュールの製造方法 |
JPH08125121A (ja) * | 1994-08-29 | 1996-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2002110851A (ja) * | 2000-10-03 | 2002-04-12 | Rohm Co Ltd | 半導体チップおよびそれを用いた半導体装置 |
JP2004200195A (ja) * | 2002-12-16 | 2004-07-15 | Seiko Epson Corp | 半導体装置および半導体装置の製造方法 |
JP4279786B2 (ja) * | 2002-12-27 | 2009-06-17 | 富士通株式会社 | バンプの形成方法、半導体装置の製造方法、及び基板処理装置 |
JP4131681B2 (ja) * | 2003-06-20 | 2008-08-13 | 富士通株式会社 | 半導体装置の製造方法 |
JP4175197B2 (ja) * | 2003-06-27 | 2008-11-05 | 株式会社デンソー | フリップチップ実装構造 |
JP4130668B2 (ja) * | 2004-08-05 | 2008-08-06 | 富士通株式会社 | 基体の加工方法 |
JP4159556B2 (ja) * | 2005-01-31 | 2008-10-01 | 富士通株式会社 | 半導体装置の製造方法及び接着剤 |
-
2006
- 2006-08-16 JP JP2006221836A patent/JP4768546B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008047694A (ja) | 2008-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9502396B2 (en) | Air trench in packages incorporating hybrid bonding | |
CN104576637B (zh) | 3d集成电路及其形成方法 | |
JP6498272B2 (ja) | 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部 | |
US20170162536A1 (en) | Nanowires for pillar interconnects | |
US20160126136A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US20070287265A1 (en) | Substrate treating method and method of manufacturing semiconductor apparatus | |
WO2007063954A1 (ja) | 回路装置および回路装置の製造方法 | |
JP2004247706A (ja) | 電子部品実装構造及びその製造方法 | |
TW200524101A (en) | Electronic device and process for manufacturing same | |
US9496154B2 (en) | Use of underfill tape in microelectronic components, and microelectronic components with cavities coupled to through-substrate vias | |
KR20180037238A (ko) | 반도체 장치 및 그 제조 방법 | |
TWI566305B (zh) | 製造三維積體電路的方法 | |
TW200826254A (en) | Method of manufacturing hybrid structure of multi-layer substrates and hybrid structure thereof | |
JP2008235527A (ja) | 部品内蔵基板の製造方法 | |
JP2007067277A (ja) | 電子デバイス、電子デバイスの製造方法、半導体ウェーハ | |
JP6116476B2 (ja) | チップスタックを製造するための方法及びその方法を実施するためのキャリア | |
JP2001015553A (ja) | 半導体装置の製造方法 | |
JP4768546B2 (ja) | 半導体装置の製造方法 | |
US9093396B2 (en) | Silicon interposer systems | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
JP5022756B2 (ja) | 半導体チップの実装方法 | |
JP7501133B2 (ja) | 半導体装置の製造方法 | |
TW201419950A (zh) | 印刷電路板與使用其之半導體封裝件以及印刷電路板與使用其之半導體封裝件的製造方法 | |
JP2002252309A (ja) | 半導体チップのパッケージ構造及びパッケージ方法 | |
JP4159556B2 (ja) | 半導体装置の製造方法及び接着剤 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4768546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |